KR19990030185A - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- KR19990030185A KR19990030185A KR1019980040193A KR19980040193A KR19990030185A KR 19990030185 A KR19990030185 A KR 19990030185A KR 1019980040193 A KR1019980040193 A KR 1019980040193A KR 19980040193 A KR19980040193 A KR 19980040193A KR 19990030185 A KR19990030185 A KR 19990030185A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric
- dielectric material
- sputtering
- substrate
- electronic component
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Inorganic Insulating Materials (AREA)
- Ceramic Capacitors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Abstract
유전 물질(43,61,63,71)은 Ba(Ti(1-X)SnX)O3를 사용하여 형성된다. 상기 유전 물질(43,61,63,71)은 금속 유기 분해 또는 용액 겔화 방법을 사용하거나 혹은 스퍼터링 타게트(12)로부터의 스퍼터링 물질에 의해 형성될 수 있다Dielectric materials 43, 61, 63, 71 are formed using Ba (Ti (1-X) Sn X ) O 3 . The dielectric material 43, 61, 63, 71 may be formed using a metal organic decomposition or solution gelation method or by a sputtering material from the sputtering target 12
Description
본 발명은 일반적으로 전자 구성 요소 및, 특히 전자 구성 요소의 제조에 사용되는 유전 물질에 관한 것이다.The present invention relates generally to electronic components and, in particular, to dielectric materials used in the manufacture of electronic components.
이산화 실리콘 및 질화 실리콘과 같은 유전 물질은 커패시터 구조의 2개의 도전성 플레이트 사이의 절연 물질로서 사용 등 다양한 적용을 위해 사용된다. 주어진 커패시터의 유효 용량값은 유전 물질의 유전 상수 및 2개의 플레이트 사이의 유전 물질의 영역에 의해 부분적으로 결정된다. 상기 커패시터의 상대적 크기를 감소시키면서도 또한 동일한 용량값을 갖는 커패시터를 형성하기 위해, 커패시터에서 사용된 물질의 유전 상수는 비례적으로 증가해야만 한다.Dielectric materials, such as silicon dioxide and silicon nitride, are used for a variety of applications, including as an insulating material between two conductive plates of a capacitor structure. The effective capacitance value of a given capacitor is determined in part by the dielectric constant of the dielectric material and the region of the dielectric material between the two plates. In order to form a capacitor having the same capacitance value while reducing the relative size of the capacitor, the dielectric constant of the material used in the capacitor must increase proportionally.
최근, 종래의 유전 물질들은 4가지 문제점중 하나를 갖는 것으로 나타났다: 그들은 전자 구성 요소를 형성하기 위해 사용된 물질과 양립하지 안는다; 그들은 충분한 높이의 유전 상수를 갖지 않는다; 그들은 전자 구성 요소의 작동 범위 내에서 퀴리 온도를 갖는다; 또는 그들은 많은량의 전류 밀도 누출을 갖는다.Recently, conventional dielectric materials have been shown to have one of four problems: they are not compatible with the materials used to form electronic components; They do not have a dielectric constant of sufficient height; They have a Curie temperature within the operating range of the electronic component; Or they have a large amount of current density leakage.
따라서, 높은 유전 상수값과 낮은 전류 밀도 누출을 갖는 전자 구성 요소의 제조에서 사용될 수 있는 유전 물질의 필요성이 대두되었다. 또한, 유전 물질이 전자 구성 요소의 작동 온도 이하인 퀴리 온도를 가질 때, 유전 물질은 전자 구성 요소가 정상적으로 작동하는 동안 상유전 상태에서 강유전 상태로 변화되지 않도록 되어야 한다.Thus, there is a need for dielectric materials that can be used in the manufacture of electronic components with high dielectric constant values and low current density leakage. In addition, when the dielectric material has a Curie temperature that is less than or equal to the operating temperature of the electronic component, the dielectric material should not be changed from the dielectric to the ferroelectric state during normal operation of the electronic component.
도 1은 본 발명에 따라 형성된 전자 구성 요소의 확대 단면도.1 is an enlarged cross-sectional view of an electronic component formed in accordance with the present invention.
도 2는 스퍼터링 적층 시스템의 횡단면도.2 is a cross sectional view of a sputtering lamination system.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11 : 스퍼터링 챔버11: sputtering chamber
12 : 스퍼터링 타게트12: Sputtering Target
13 : 반도체 기판13: semiconductor substrate
16 : 유전막16: dielectric film
40, 50, 60, 70 : 전자 구성 요소40, 50, 60, 70: electronic components
42, 44 : 전도성 플레이트42, 44: conductive plate
43 : 유전물질 61, 63 : 유전층43: dielectric material 61, 63: dielectric layer
67 : 기초 채널 영역 72 : 게이트 구조체67: basic channel region 72: gate structure
75 : 채널 영역75: channel area
설명의 단순화 및 명료화를 위해 도면에 설명된 요소는 실척을 가질 필요가 없었음을 명백히 한다. 예를들어, 일부 구성 요소의 치수는 명료성을 위해 다른 구성 요소와 비교하여 과도하게 도시되었다. 또한, 적합할 경우, 참고 번호는 대응 또는 유사 구성 요소를 나타내는 도면들 사이에 반복 사용하였다.For simplicity and clarity of explanation, it is apparent that the elements described in the drawings did not have to be scaled. For example, the dimensions of some components have been excessively shown in comparison with other components for clarity. Also, where appropriate, reference numerals have been repeated among the figures which indicate corresponding or analogous components.
일반적으로, 본 발명은 다양한 응용 분야에 걸쳐 전자 구성 요소의 제조에서 사용될 수 있는 새로운 유전 물질을 제공한다. 당업자라면 본 발명이 마이크로프로세서, 마이크로콘트롤러, 센서, 동적 임의 접근 기억 장치(DRAMs), 매입형 DRAMs, 정적 임의 접근 기억 장치(SRAMs), 전기적 소거 가능한 프로그램 가능 판독 전용 기억 장치(EEPROM), 플래시 전기적 프로그램 가능 판독 전용 기억 장치(flash EPROM), 또는 플래시 전기적 소거 가능한 프로그램 가능 판독 전용 기억 장치(flash EEPROM)와 같은 집적 회로를 제조하기 위해 사용될 수 있음을 인지할 수 있을 것이다. 또한, 본 발명의 유전 물질은 자립형 커패시터와 같은 분리된 구성 요소를 형성하기 위해 사용될 수 있다.In general, the present invention provides new dielectric materials that can be used in the manufacture of electronic components across a variety of applications. Those skilled in the art will appreciate that the present invention relates to microprocessors, microcontrollers, sensors, dynamic random access memory (DRAMs), embedded DRAMs, static random access memory (SRAMs), electrically erasable programmable read only memory (EEPROM), flash electrical It will be appreciated that it may be used to fabricate integrated circuits such as a programmable read only memory (flash EPROM), or a flash electrically erasable programmable read only memory (flash EEPROM). In addition, the dielectric materials of the present invention can be used to form discrete components, such as self-contained capacitors.
상기 유전 물질의 절연 특성으로 인해, 본 발명은 종래의 유전 물질을 대체하기 위해 사용될 수 있다. 다음에 설명될 예에 있어서, 본 발명의 절연 물질은 게이트 구조체, 커패시터 구조체, 또는 불휘발성 기억 장치에서의 절연 물질과 같은 이산화 실리콘 또는 질화 실리콘을 대체하기 위해 사용될 수 있다Due to the insulating properties of the dielectric material, the present invention can be used to replace conventional dielectric materials. In the examples described below, the insulating material of the present invention can be used to replace silicon dioxide or silicon nitride, such as an insulating material in a gate structure, a capacitor structure, or a nonvolatile memory device.
적합한 실시예의 유전 물질은 바륨, 티타늄, 주석, 및 산화물을 포함한다. 특히, 상기 유전 물질은 다음의 공식으로 나타낼 수 있다:Dielectric materials of suitable embodiments include barium, titanium, tin, and oxides. In particular, the genetic material may be represented by the following formula:
Ba(Ti(1-X)SnX)O3 Ba (Ti (1-X) Sn X ) O 3
여기서, X는 0 내지 1의 범위를 가질 수 있다.Here, X may have a range of 0 to 1.
본 발명에 따른 유전 물질의 특성중 하나는 화합물에 대해 Sn에 부가하여 절연 물질로 분류된 물질을 제공하는 것이다. 이것은 일반적으로 기대되는 것과는 현저하게 다르다; 그와같은 전도성 물질은 상호 접속 구조체 또는 리드프레임 형태로 사용된다. 그 대신, 본 발명의 화합물에 대한 주석의 첨가는 1 이상의 유전 상수 및 1×105오옴-센티미터 이상의 저항을 갖는 물질을 제공한다. 역사상, 1 이상의 유전 물질은 물질을 전도성 또는 단순 저항 물질 보다는 유전 물질로서 분류하기 위한 기술 분야에서 당업자들에 의해 사용되는 값이었다. 기능적으로, 본 발명의 물질은 물질이 전도성 구조체들 사이에 전기적 절연을 제공하고 또한 전도성 구조체들 사이에 용량성 커플링을 제공하기 위해 사용되는 응용분야에 매우 적합하다. 예를들어, 만약 유전 물질이 2개의 전도성 영역 또는 플레이트 사이에 위치할 때, 상기 유전 물질은 플레이트 사이의 전류의 흐름을 지체시키고, 전도성 플레이트들이 함께 용량적으로 결속되도록 한다.One of the properties of the dielectric material according to the invention is to provide a substance classified as an insulating material in addition to Sn for the compound. This is significantly different from what is generally expected; Such conductive materials are used in the form of interconnect structures or leadframes. Instead, the addition of tin to the compounds of the present invention provides materials having a dielectric constant of at least one and a resistance of at least 1 × 10 5 ohm-cm. In history, one or more dielectric materials have been values used by those skilled in the art to classify materials as dielectric materials rather than conductive or simple resistive materials. Functionally, the material of the present invention is well suited for applications where the material is used to provide electrical insulation between conductive structures and also to provide capacitive coupling between conductive structures. For example, if a dielectric material is located between two conductive regions or plates, the dielectric material retards the flow of current between the plates and causes the conductive plates to be capacitively bound together.
본 발명에 따른 유전 물질의 특성중 다른 하나는 화합물에 있어서의 주석 농도의 상대값이 화합물의 퀴리 온도를 조절하기 위해 변화될 수 있다는 사실이다. 특히, 상술된 공식에 있어서 X값은 다른 퀴리 온도를 갖는 합성물을 제공하기 위해 변화될 수 있다. 물질의 퀴리 온도는 물질이 상유전에서 강유전으로 충전되는 온도이다. 상유전 물질은 제공된 전위에서 단일 분극값을 갖는다. 그러나, 강유전 물질은 물질에 제공된 이전 전위와 현재 전위에 의존하는 분극의 히스테리시스를 나타낸다.Another of the properties of the dielectric material according to the invention is the fact that the relative value of the tin concentration in the compound can be changed to control the Curie temperature of the compound. In particular, the X values in the above-described formulas can be varied to provide composites with different Curie temperatures. The Curie temperature of a material is the temperature at which the material is charged from the dielectric to the ferroelectric. The phase dielectric material has a single polarization value at a given potential. However, ferroelectric materials exhibit hysteresis of polarization that depends on the previous and present potentials provided to the material.
최적의 적용에 있어서, 사실상 상유전으로 남아있는 유전 물질을 형성하는 것이 바람직하다. 그것은 전자 구성 성분이 예측 가능하고 일관된 분극을 갖도록 형성되도록 한다. 유전 물질의 상유전 특성을 지속시키기 위해, 상기 물질의 퀴리 온도는 전자 구성 요소의 정상 작동 온도 이하로 되어야 하며, 따라서 상기 유전 물질은 퀴리점을 관통하지 않는다. 예를들면, 만약 전자 구성 요소가 약 0℃ 내지 100℃에서 정상 작동될 경우, 이상적으로, 상기 물질의 퀴리 온도는 25℃ 이하가 될 것이다.For optimal application, it is desirable to form a dielectric material that remains substantially dielectric. It allows electronic components to be formed to have predictable and consistent polarization. In order to maintain the dielectric properties of the dielectric material, the Curie temperature of the material must be below the normal operating temperature of the electronic component, so that the dielectric material does not penetrate the Curie point. For example, if the electronic component is normally operated at about 0 ° C. to 100 ° C., ideally, the Curie temperature of the material will be 25 ° C. or less.
상술된 바와 같은 전기 특성의 변화에 부가하여, 유전 물질은 또한 퀴리 온도를 관통함에 따라 중요한 물리적 응력을 받게된다. 따라서, 그의 퀴리 온도가 정상 작동 온도 범위를 벗어나도록 유전 물질을 형성하는 것이 바람직하다. 그렇게 하므로써, 상기 유전 물질이 상유전 상태에서 강유전 상태로 변환되지 않기 때문에, 유전 물질 및 상기 유전 물질을 포함하는 전자 구성 요소가 작동중 손상되는 것을 방지할 수 있다.In addition to the changes in electrical properties as described above, the dielectric material is also subject to significant physical stresses as it passes through the Curie temperature. Therefore, it is desirable to form the dielectric material such that its Curie temperature is outside the normal operating temperature range. By doing so, since the dielectric material is not converted from the dielectric to the ferroelectric state, it is possible to prevent the dielectric material and the electronic components including the dielectric material from being damaged during operation.
그러나, 당업자라면 사실상 강유전인 유전 물질을 갖는 전자 구성 요소를 형성하는 것이 바람직한 경우가 있음을 알 수 있을 것이다. 예를들어, 강유전성 유전 물질을 사용하는 불휘발성 메모리셀을 형성하고 또한 상기 불휘발성 메모리셀의 프로그램 및 소거 상태를 나타내기 위한 2개의 분극 상태를 사용하는 것이 바람직하다.However, one of ordinary skill in the art will recognize that it may be desirable to form electronic components having dielectric materials that are in fact ferroelectric. For example, it is preferable to use two polarization states to form a nonvolatile memory cell using ferroelectric dielectric material and also to indicate the program and erase states of the nonvolatile memory cell.
도 1 은 본 발명의 유전 물질이 사용될 수 있는 적용예를 도시하는 확대 단면도이다. 예를들면, 상기 유전 물질은 전자 구성 요소(40,50)에 도시된 바와같은 커패시터 구조체를 형성하기 위해 사용될 수 있다. 전자 구성 요소(40)는 기판(41)상에 형성된 커패시터이다. 기판(41)은 반도체 기판이 적합하나, 당업자들에 따라서는 다른 기판 물질을 사용할 수도 있다. 전자 구성 요소(40)는 유전 물질(43)로 이루어진 층을 가지며, 이 후로부터는 유전층(43)이라 칭하고, 상기 유전층(43)은 전도성 플레이트(42,44) 사이에 샌드위치된다.1 is an enlarged cross-sectional view illustrating an application in which the dielectric material of the present invention may be used. For example, the dielectric material can be used to form capacitor structures as shown in electronic components 40 and 50. Electronic component 40 is a capacitor formed on substrate 41. The substrate 41 is suitably a semiconductor substrate, but other substrate materials may be used by those skilled in the art. Electronic component 40 has a layer of dielectric material 43, hereinafter referred to as dielectric layer 43, which is sandwiched between conductive plates 42 and 44.
본 실시예에 있어서, 유전층(43)은 전자 구성 요소(40)가 예측 가능하고 일관된 분극값을 갖도록 적합한 상유전으로 이루어진다. 따라서, Ba(Ti(1-X)SnX)O3화합물에 있어서 주석의 상대량은 유전층(43)의 퀴리 온도가 전자 구성 요소(40)의 정상 작동 온도 이하가 되도록 조절될 수 있다. 예를들어, 0.15 내지 0.3 범위 내의 X값은 -25℃ 내지 -100℃ 범위 내의 퀴리 온도를 갖는 유전 물질을 제공한다. 따라서, 전자 구성 요소(40)가 -25℃ 이상으로 남아있는 한, 유전층(43)은 상유전 상태로 남아있는다. 아래의 표 1은 다양한 퀴리 온도를 갖는 유전 물질을 생성하는 Ba(Ti(1-X)SnX)O3화합물에 있어서 X값에 대한 다른 범위를 제공한다. 표 1은 또한 각각 0℃ 및 25℃에서의 물질 특성을 기재하고 있다. 상기 값 '＞0'은 0 보다 큰 농도를 나타내기 위해 사용되며, 측정이 가능한 0.001, 0.0001, 0.00001, 또는 그 이하의 값을 가질 수 있다. 상기 값 '＜1'은 1 보다 작은 농도를 나타내기 위해 사용되며, 측정이 가능한 0.99, 0.999, 0.9999, 또는 그 이상의 값을 가질 수 있다.In this embodiment, the dielectric layer 43 is composed of suitable phase dielectrics such that the electronic component 40 has predictable and consistent polarization values. Thus, the relative amount of tin in the Ba (Ti (1-X) Sn X ) O 3 compound can be adjusted such that the Curie temperature of the dielectric layer 43 is below the normal operating temperature of the electronic component 40. For example, an X value in the range of 0.15 to 0.3 provides a dielectric material having a Curie temperature in the range of -25 ° C to -100 ° C. Thus, as long as the electronic component 40 remains above -25 ° C, the dielectric layer 43 remains in the dielectric state. Table 1 below provides different ranges for the X values for Ba (Ti (1-X) Sn X ) O 3 compounds that produce dielectric materials with various Curie temperatures. Table 1 also describes the material properties at 0 ° C and 25 ° C, respectively. The value '>0' is used to indicate a concentration greater than 0, and may have a value of 0.001, 0.0001, 0.00001, or less that can be measured. The value '<1' is used to indicate a concentration less than 1, and may have a value of 0.99, 0.999, 0.9999, or more that can be measured.
표 1Table 1
X값 퀴리 온도 0℃ 특성 -25℃ 특성X value Curie temperature 0 ° C -25 ° C
＞0 내지 0.1 120℃ 내지 40℃ 강유전 강유전> 0 to 0.1 120 ℃ to 40 ℃ Ferroelectric Ferroelectric
0.1 내지 0.3 40℃ 내지 -125℃ 양쪽 양쪽0.1 to 0.3 Both 40 ° C and -125 ° C
0.15 내지 0.3 0℃ 내지 -125℃ 양쪽 양쪽0.15 to 0.3 0 ° C to -125 ° C Both sides
0.01 내지 0.1 119℃ 내지 40℃ 강유전 강유전0.01 to 0.1 119 ℃ to 40 ℃ Ferroelectric Ferroelectric
0.01 내지 0.3 119℃ 내지 -125℃ 양쪽 양쪽0.01 to 0.3 Both 119 ° C and -125 ° C
＞0 내지 ＜1 120℃ 이하 양쪽 양쪽> 0 to <1 120 ° C Both sides
표 1에 제공된 예에서 도시된 바와같이, 약 0℃의 온도에서 상유전성이고 약 0℃의 온도에서 강유전성인 유전 물질을 형성하는 것이 가능하다. 또한, 0℃ 이하의 퀴리 온도를 갖거나 또는 -25℃ 이하의 퀴리 온도를 갖는 유전 물질을 형성하는 것도 가능하다. 또한, X가 약 0.2 내지 0.4, 약 0.3 내지 0.5, 약 0.4 내지 0.6, 약 0.5 내지 0.7, 약 0.6 내지 0.8, 약 0.7 내지 0.9, 약 0.8 내지 1, 약 0.9 내지 1의 범위를 갖는 혼합물을 형성하는 것도 가능하나, 퀴리 온도에 있어서의 범위는 현재 완전히 이해된 바 없다.As shown in the examples provided in Table 1, it is possible to form dielectric materials that are paraelectric at a temperature of about 0 ° C. and ferroelectric at a temperature of about 0 ° C. It is also possible to form a dielectric material having a Curie temperature of 0 ° C. or less or having a Curie temperature of −25 ° C. or less. In addition, X forms a mixture having a range of about 0.2 to 0.4, about 0.3 to 0.5, about 0.4 to 0.6, about 0.5 to 0.7, about 0.6 to 0.8, about 0.7 to 0.9, about 0.8 to 1, about 0.9 to 1 It is also possible, but the range in Curie temperature is not fully understood at present.
적합한 실시예에 있어서, 유전 물질(43)은 약 28,000 내지 35,000 범위의 벌크 유전 상수를 갖는 유전 물질을 초래하는 Ba(Ti(1-X)SnX)O3화합물을 포함한다. 그것은 명백하게도 약 1 이상이며 이산화 실리콘 및 질화 실리콘 상수 보다 큰 약 10 보다도 크다. 본 발명에 따른 물질의 유전 상수는 또한 바륨-스트론튬-티타늄-산화물의 박막 유전 상수를 초과하는 약 300 이상이 된다. 이것은 약 15,000 내지 20,000의 바륨-스트론튬-티타늄-산화물의 벌크 유전 상수에 대응한다.In a suitable embodiment, the dielectric material 43 comprises a Ba (Ti (1-X) Sn X ) O 3 compound that results in a dielectric material having a bulk dielectric constant in the range of about 28,000 to 35,000. It is obviously greater than about 10 and greater than about 10 greater than silicon dioxide and silicon nitride constants. The dielectric constant of the material according to the invention is also about 300 or more, which exceeds the thin film dielectric constant of barium-strontium-titanium-oxide. This corresponds to a bulk dielectric constant of barium-strontium-titanium-oxide of about 15,000 to 20,000.
표 1에 도시된 바와같이, 화합물은 주석이 포함되고 유전 물질이 제공된 상태로 제공되었다. 또한, 유전 특성을 갖는 물질을 제공하는 주석, 또는 주석 및 티타늄을 포함하는 다른 화합물을 형성하는 것도 가능하다. 또한, 적합한 실시예의 화합물은 산소를 포함하나, 다른 산화물도 또한 사용될 수 있다는 사실을 알 수 있다.As shown in Table 1, the compound was provided with tin and a dielectric material provided. It is also possible to form tin, which provides a material with dielectric properties, or other compounds including tin and titanium. In addition, although compounds of suitable examples include oxygen, it can be seen that other oxides may also be used.
도 1 에 도시된 바와같이, 전자 구성 요소(40)는 유전 물질(43)과 직접 접촉하는 전도성 플레이트(42,44)를 포함한다. 질화 실리콘, 이산화 실리콘, 또는 산질화물과 같은 다른 유전 물질이 중간에 형성됨에 따라, 상기 유전 물질(43)이 전도성 플레이트(42,44)와 직접 접촉할 필요성이 없어진다. 또한, 상기 커패시터 구조체의 하부 전도성 플레이트는 전자 구성 요소(50)에서 설명된 바와같이 기판(41)에 형성된 도핑 영역(52)으로 대체될 수 있다. 따라서, 본 발명의 유전 물질은 커패시터 구조체를 제공하기 위한 2개의 전도성 영역 사이에 위치될 수 있다.As shown in FIG. 1, electronic component 40 includes conductive plates 42 and 44 in direct contact with dielectric material 43. As other dielectric materials such as silicon nitride, silicon dioxide, or oxynitride are formed in the middle, there is no need for the dielectric material 43 to be in direct contact with the conductive plates 42 and 44. In addition, the lower conductive plate of the capacitor structure may be replaced with a doped region 52 formed in the substrate 41 as described in the electronic component 50. Thus, the dielectric material of the present invention may be located between two conductive regions for providing a capacitor structure.
본 발명에 따른 유전 물질은 또한 불휘발성 메모리셀과 같은 전자 구성 요소(60)를 형성하기 위해 사용될 수 있다. 예를들어, Ba(Ti(1-X)SnX)O3을 포함하는 유전층(61,63)은 기판(41)의 기초 채널 영역(67)으로부터 부동 게이트(62)를 전기적으로 절연시키고 또한 제어 게이트(64)로부터 부동 게이트(62)를 전기적으로 절연시키기 위해 사용될 수 있다. 채널 영역(67)은 소오스 영역(65)과 드레인 영역(66) 사이의 기판(41) 부위와 관련된다. 유전층(61,63)은 오직 본 발명의 유전 물질을 사용하여서만 형성할 필요가 없고 또한 양 층들이 Ba(Ti(1-X)SnX)O3을 포함할 필요도 없음을 공지하는 바이다. 각각의 유전층(61,63)에 있어서 이산화 실리콘, 질화 실리콘 등과 같은 다른 유전 물질도 또한 포함될 수 있다.The dielectric material according to the invention can also be used to form electronic components 60, such as nonvolatile memory cells. For example, dielectric layers 61 and 63 comprising Ba (Ti (1-X) Sn X ) O 3 electrically insulates floating gate 62 from underlying channel region 67 of substrate 41 and also It can be used to electrically insulate the floating gate 62 from the control gate 64. The channel region 67 is associated with the portion of the substrate 41 between the source region 65 and the drain region 66. It is known that the dielectric layers 61 and 63 need not only be formed using the dielectric material of the present invention, nor do both layers need to include Ba (Ti (1-X) Sn X ) O 3 . Other dielectric materials may also be included in each dielectric layer 61, 63, such as silicon dioxide, silicon nitride, and the like.
도 1 에 도시된 바와같이, 전자 구성 요소(70)는 본 발명의 유전 물질이 어떻게 게이트 유전 물질로서 사용될 수 있는가를 설명한다. 전자 구성 요소(70)는 게이트 구조체(72)를 채널 영역(75)으로부터 전기적으로 절연하기 위해 사용되는 기판(41)과 게이트 구조체(72) 사이에 유전 물질(71)층을 갖는다. 전자 구성 요소(70)의 작동에 있어서, 전위는 소오스 영역(73)과 드레인 영역(74) 사이의 채널 영역(75)을 변조시키기 위해 게이트 구조체(72)상에 위치된다.As shown in FIG. 1, electronic component 70 illustrates how the dielectric material of the present invention can be used as a gate dielectric material. The electronic component 70 has a layer of dielectric material 71 between the gate structure 72 and the substrate 41 used to electrically insulate the gate structure 72 from the channel region 75. In operation of the electronic component 70, a potential is located on the gate structure 72 to modulate the channel region 75 between the source region 73 and the drain region 74.
다음에 본 발명에 따른 주석을 포함하는 유전 물질을 갖는 전자 구성 요소를 형성하는 방법에 대해 설명한다. 유전 물질(43,61,63 또는 71)을 형성하기 위한 방법중 하나는 금속 유기 분해 방법 또는 용액 겔화 방법을 사용하는 방법이다. 예를들어, 용액은 예정된 성분들을 적절한 비율로 포함하도록 구비된다. 다음에 상기 용액은 기판을 가로질러 용액의 층을 형성하기 위해 기판면 위로 분배되거나 회전된다. 다음에 상기 용액은 용액에 있는 유기 물질을 몰아내기 위해 가열 또는 열처리 하며, 그 결과 예정 성분을 갖는 유전 물질층을 형성한다.Next, a method for forming an electronic component having a dielectric material including tin according to the present invention will be described. One of the methods for forming the dielectric material 43, 61, 63 or 71 is by using a metal organic decomposition method or a solution gelation method. For example, the solution is provided to contain the desired components in appropriate proportions. The solution is then dispensed or rotated over the substrate surface to form a layer of solution across the substrate. The solution is then heated or heat treated to drive off the organic material in the solution, resulting in a layer of dielectric material with predetermined components.
주석의 소스는 주석 베타-엔-부톡사이드, 주석 클로라이드, 주석 아세테이트, 주석 니트레이트, 주석 락테이트, 주석 암모늄 아세테이트, 주석 테트라-이소프로폭사이드, 또는 주석 이소프로폭사이드 등을 사용하여 용액에 첨가될 수 있다. 티타늄의 소스는 티타늄 테트라-엔-부톡사이드, 티타늄 디-3급-부톡실-테트라메틸 헵타노디오네이트, 티타늄 테트라-3급-부톡사이드, 티타늄 디테트라메틸-헵타노-디오네이트 디이소프로폭사이드, 티타늄 테트라에톡사이드, 티타늄 락테이트, 티타늄 암모늄 아세테이트, 티타늄 테트라-이소프로폭사이드, 또는 티타늄 이소프로폭사이드 등을 사용하여 용액에 첨가될 수 있다. 바륨의 소스는 바륨 테트라메틸헵타노디오네이트, 바륨 헥사플루오로아세틸아세토네이트, 바륨(2,2,6,6-테트라메틸-3,5-헵탄디오)2, 바륨 헥사플루오로아세틸아세톤, 또는 바륨 테트라플루오로아세탈아세톤의 비-디테토네이트 복합체 등을 사용하여 용액에 첨가될 수 있다.The source of tin can be added to the solution using tin beta-ene-butoxide, tin chloride, tin acetate, tin nitrate, tin lactate, tin ammonium acetate, tin tetra-isopropoxide, or tin isopropoxide. Can be added. Sources of titanium are titanium tetra-ene-butoxide, titanium di-tert-butoxyl-tetramethyl heptanodionate, titanium tetra-tert-butoxide, titanium ditetramethyl-heptano-dionate diisopro It may be added to the solution using a podside, titanium tetraethoxide, titanium lactate, titanium ammonium acetate, titanium tetra-isopropoxide, titanium isopropoxide and the like. Sources of barium include barium tetramethylheptanodionate, barium hexafluoroacetylacetonate, barium (2,2,6,6-tetramethyl-3,5-heptanedio) 2 , barium hexafluoroacetylacetone, or Non-dettonate complexes of barium tetrafluoroacetalacetone, and the like can be added to the solution.
도 2 에 도시된 바와 같은 이온 스퍼터링 또는 반응 이온 스퍼터링(RIS)를 사용하는 본 발명에 따른 유전 물질층을 형성하는 것도 가능하다. 도 2 는 무선 주파수(RF) 스퍼터링 시스템(10)의 단면부를 도시하고 있다. 본 발명은 또한 직류(DC) 스퍼터링 시스템에서 사용될 수 있으며, 당업자라면 필요에 따라 적절한 수정이 가능함을 알 수 있을 것이다. 시스템(10)은 RF 스퍼터링이 발생하는 스퍼터링 챔버(11)를 포함한다. 스퍼터링 타게트(12)는 반도체 기판(13)의 표면상에 유전막(16)을 형성하기 위한 물질의 소스로서 이용한다. 그러나, 다른 기판도 사용될 수 있다. 물질은 RF 스퍼터링에 의해 스퍼터링 타게트(12)로부터 유전막(16)으로 전송된다. RF 전압원(15)은 RF 스퍼터링 작동을 용이하게 하기 위하여 타게트(12)와 기판(13)에 결속된다.It is also possible to form the dielectric material layer according to the present invention using ion sputtering or reactive ion sputtering (RIS) as shown in FIG. 2. 2 shows a cross section of a radio frequency (RF) sputtering system 10. The present invention may also be used in direct current (DC) sputtering systems, and those skilled in the art will appreciate that appropriate modifications may be made as needed. System 10 includes a sputtering chamber 11 where RF sputtering occurs. The sputtering target 12 is used as a source of material for forming the dielectric film 16 on the surface of the semiconductor substrate 13. However, other substrates may also be used. The material is transferred from the sputtering target 12 to the dielectric film 16 by RF sputtering. The RF voltage source 15 is tied to the target 12 and the substrate 13 to facilitate the RF sputtering operation.
스퍼터링 타게트(12)는 예정된 량의 바륨,티타늄 및 주성을 포함하며, 세라믹 스퍼터링 타게트를 형성하기 위해 보정된 비율로 산화 바륨, 산화 티타늄 및 산화 주석을 혼합하므로써 형성될 수 있다. 혼합에 이어서, 상기 혼합물을 스퍼터링 타게트(12) 안으로 전송시키기 위해 압력과 온도가 사용된다. 예를들어, 상기 혼합물은 약 300 대기압(atm) 하에서 가압 냉각될 수 있으며, 다음에 대기압 하에 약 1200℃의 온도에서 소결된다. 이와같은 압력과 온도는 로와 타게트의 크기 및 타게트 구성에 의존하여 변화될 수 있다.The sputtering target 12 includes a predetermined amount of barium, titanium and chemotaxis, and can be formed by mixing barium oxide, titanium oxide and tin oxide in a corrected ratio to form a ceramic sputtering target. Following mixing, pressure and temperature are used to transfer the mixture into the sputtering target 12. For example, the mixture may be pressure cooled under about 300 atm and then sintered at a temperature of about 1200 ° C. under atmospheric pressure. These pressures and temperatures may vary depending on the size of the furnace and the target and the target configuration.
따라서, 타게트(12)는 기판(13)과 함께 스퍼터링 챔버(11)에 위치된다. 타게트(12)와 기판(13)은 전계를 제공하고 기판(13) 표면상의 타게트(12)로부터 스퍼터링 물질을 용이하게 하기 위하여 RF 전압원(15)에 접속된다. 대표적으로, 전압원(15)은 약 500 볼트를 타게트(12) 및 기판(13)에 가한다. 플라즈마는 RF 스퍼터링을 완료하기 위해 챔버(11) 내의 불활성 환경을 사용하여 형성된다. RF 스퍼터링 작업은 당업자에게는 이미 널리 공지된 분야이다.Thus, the target 12 is located in the sputtering chamber 11 together with the substrate 13. The target 12 and substrate 13 are connected to an RF voltage source 15 to provide an electric field and to facilitate sputtering material from the target 12 on the surface of the substrate 13. Typically, the voltage source 15 applies about 500 volts to the target 12 and the substrate 13. Plasma is formed using an inert environment in chamber 11 to complete the RF sputtering. RF sputtering operations are well known to those skilled in the art.
산화 바륨, 산화 주석 및 티타늄 분말로 제조된 스퍼터링 타게트를 사용하여 유전층(16)을 형성하는 것도 또한 가능하다. 상기 스퍼터링 타게트 및 기판(13)은 산소를 포함하는 대기로 채워진 스퍼터링 챔버(11) 안에 위치한다. 상기 스퍼터링 타게트의 일부는 기판(13)으로 전송되고, 산소가 유전 물질을 형성하기 위해 예정된 비율로 혼합된다. 유전층(16)이 산소 충만 환경에서 스퍼터링 대신 적층된 후, 산소 충만 환경하에서 기판을 열처리하거나 또는 가열하는 것도 또한 가능하다.It is also possible to form the dielectric layer 16 using a sputtering target made of barium oxide, tin oxide and titanium powder. The sputtering target and substrate 13 are located in a sputtering chamber 11 filled with an atmosphere containing oxygen. A portion of the sputtering target is transferred to the substrate 13 and oxygen is mixed at a predetermined rate to form the dielectric material. It is also possible for the dielectric layer 16 to be laminated instead of sputtering in an oxygen filled environment, and then to heat or heat the substrate under the oxygen filled environment.
유기금속 화학 기상 성장법(MOCVD)을 사용하여 본 발명의 유전 물질을 형성하는 것도 또한 가능하다. 그와같은 방법에 있어서, 이미 기재된 선구물질중 일부는 예정된 비율로 반송 가스를 사용하여 반응 챔버로 전송된다. 이와같은 반응 상태는 선정된 선구물질상의 일부에 의존하며 당업자라면 쉽게 알 수 있을 것이다.It is also possible to form the dielectric material of the present invention using organometallic chemical vapor deposition (MOCVD). In such a method, some of the precursors already described are transferred to the reaction chamber using a carrier gas at a predetermined rate. This reaction state depends on some of the selected precursor phases and will be readily apparent to those skilled in the art.
이상으로 본 발명은 전자 구성 요소에 유전 물질을 형성하기 위해 사용될 수 있는 화합물을 제공한다는 사실에 대해 설명했다. 본 발명은 또한 스퍼터링 타게트를 형성하는 것과 같은 유전 물질을 형성하는 방법을 제공하며, 그의 사용을 위한 응용에 대해 제공한다. 본 발명에 따라 형성된 유전층은 종래 공지된 유전 물질보다 높은 유전 상수를 갖는다. 결과적으로, 전자 구성 요소는 작은 영역에서도 형성될 수 있으며, 그럼에도 불구하고 전자 구성 요소가 종래 물질을 사용하여 형성되었던 것과 같은 동일한 용량값을 갖는다. 따라서, 본 발명은 작은 영역만을 사용하여 전자 구성 요소를 형성할 수 있게 하며, 따라서 제조 비용이 작게든다.As mentioned above, the present invention has described the fact that the present invention provides a compound that can be used to form a dielectric material in electronic components. The invention also provides a method of forming a dielectric material, such as forming a sputtering target, and provides for an application for its use. The dielectric layer formed in accordance with the present invention has a higher dielectric constant than conventionally known dielectric materials. As a result, the electronic component can be formed even in a small area, and nevertheless have the same capacitance value as the electronic component was formed using conventional materials. Thus, the present invention makes it possible to form electronic components using only a small area, thus reducing the manufacturing cost.
Claims (5)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US94142397A | 1997-09-30 | 1997-09-30 | |
| US8/941,423 | 1997-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990030185A true KR19990030185A (en) | 1999-04-26 |
Family
ID=25476442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980040193A KR19990030185A (en) | 1997-09-30 | 1998-09-28 | Electronic components |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH11238412A (en) |
| KR (1) | KR19990030185A (en) |
| CN (1) | CN1213145A (en) |
| SG (1) | SG74662A1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351450B1 (en) * | 1999-12-30 | 2002-09-09 | 주식회사 하이닉스반도체 | Non-volatile memory device and method for fabricating the same |
| KR20010066386A (en) * | 1999-12-31 | 2001-07-11 | 박종섭 | Method of forming gate electrode of Flash memory |
-
1998
- 1998-09-18 SG SG1998003714A patent/SG74662A1/en unknown
- 1998-09-28 KR KR1019980040193A patent/KR19990030185A/en not_active Application Discontinuation
- 1998-09-30 JP JP10292986A patent/JPH11238412A/en active Pending
- 1998-09-30 CN CN98120858A patent/CN1213145A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| SG74662A1 (en) | 2000-08-22 |
| JPH11238412A (en) | 1999-08-31 |
| CN1213145A (en) | 1999-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858444B2 (en) | Method for making a ferroelectric memory transistor | |
| Krupanidhi et al. | Studies on structural and electrical properties of barium strontium titanate thin films developed by metallo-organic decomposition | |
| JP2901493B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP5650185B2 (en) | Integrated circuit device comprising discrete elements or semiconductor devices comprising dielectric material | |
| US6285051B1 (en) | Semiconductor memory device and method for fabricating the same | |
| US6674110B2 (en) | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric | |
| US20020103087A1 (en) | Zirconium-doped BST materials and MOCVD process forming same | |
| JP4758709B2 (en) | Capacitor having dielectric layer with reduced leakage current, method for manufacturing the same, and semiconductor memory device | |
| Yoshida et al. | Chemical vapor deposition of (Ba, Sr) TiO3 | |
| KR20030041974A (en) | Single transistor rare earth manganite ferroelectric nonvolatile memory cell | |
| US6323512B1 (en) | Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory | |
| EP0571948B1 (en) | Donor doped perovskites for thin film dielectrics | |
| Chen et al. | Leakage and interface engineering in titanate thin films for non-volatile ferroelectric memory and ulsi drams | |
| Chung et al. | (Pb, Sr) TiO3 thin films for a ULSI DRAM capacitor prepared by liquid source misted chemical deposition | |
| KR19990030185A (en) | Electronic components | |
| JP2500611B2 (en) | High dielectric constant thin film | |
| KR100362169B1 (en) | Non-destructive read-out (NDRO) type Field Effect Transistor (FET) and Method for Fabricating The Same | |
| WO1999028972A1 (en) | Semiconductor device with ferroelectric capacitor dielectric and method for making | |
| Jha et al. | Effect of annealing temperature on the structural and electrical properties of SrBi2Ta2O9 thin films for memory-based applications | |
| Li et al. | Role of interfacial diffusion in SrBi2Ta2O9 thin-film capacitors | |
| KR100421898B1 (en) | Semiconductor memory device | |
| KR0151241B1 (en) | Semiconductor device using the ferroelectric thin film | |
| Lee et al. | The electrical properties of high-dielectric-constant and ferroelectric thin films for very large scale integration circuits | |
| US6183715B1 (en) | Low polarizability of Sb5+ for use in fabrication of low dielectric constant materials | |
| JPH06112082A (en) | Thin film capacitive element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |