KR19990026852U - Stack package - Google Patents
Stack package Download PDFInfo
- Publication number
- KR19990026852U KR19990026852U KR2019970039401U KR19970039401U KR19990026852U KR 19990026852 U KR19990026852 U KR 19990026852U KR 2019970039401 U KR2019970039401 U KR 2019970039401U KR 19970039401 U KR19970039401 U KR 19970039401U KR 19990026852 U KR19990026852 U KR 19990026852U
- Authority
- KR
- South Korea
- Prior art keywords
- package
- substrate
- packages
- auxiliary
- stack
- Prior art date
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
본 고안은 동일한 구조 및 리드 형태를 갖는 적어도 2개 이상의 패키지를 수직하게 쌓아 올려 구성하는 스택 패키지에 관한 것으로, 제 1 패키지는 메인기판의 메탈 패턴에 전기적으로 연결되게 실장되고, 상기 메인 기판의 상부에는 메인기판의 메탈 패턴과 전기적으로 연결된 금속 단자를 구비한 보조기판이 적정 공간을 유지하여 부착되며, 이 보조기판의 금속 단자에 제 2 패키지의 외부 리드가 전기적으로 연결되도록 실장되어 구성된 것을 특징으로 한다. 이와 같은 본 고안에 의한 스택 패키지는, 패키지의 내,외부 모양이 동일하고 동일한 칩 구조를 갖는 것을 사용하여 구성하므로 기존 모듈 제작에 사용하고 있는 컴퍼넌트를 그대로 사용할 수 있다. 따라서 적층을 위한 별도의 공정 관리 없이 간단하게 구성할 수 있다. 또 보조기판을 사이에 두고 2개의 패키지가 실장되므로 충분한 열방출 공간을 확보할 수 있어, 패키지끼리 직접 스택되는 방식에 비하여 열 응력에 대한 안정성을 확보할 수 있다. 또 그 제조방법에서도 미리 제 2 패키지를 보조기판에 마운팅하여 준비한 다음에 제 1 패키지를 메인기판에 마운팅하고, 준비된 보조기판을 마운팅하면 되므로 동일한 기존 장비를 이용하여 패키지를 쉽게 스택(적층)할 수 있다.The present invention relates to a stack package configured to vertically stack at least two or more packages having the same structure and lead shape, the first package is mounted to be electrically connected to the metal pattern of the main substrate, the upper portion of the main substrate The auxiliary substrate having a metal terminal electrically connected to the metal pattern of the main board is attached to maintain a proper space, and is configured to be mounted so that the external lead of the second package is electrically connected to the metal terminal of the auxiliary board. do. Since the stack package according to the present invention is configured by using the same inner and outer shape of the package and having the same chip structure, the component used for fabricating an existing module can be used as it is. Therefore, it can be simply configured without separate process control for lamination. In addition, since two packages are mounted between the auxiliary substrates, sufficient heat dissipation space can be secured, and stability to thermal stress can be secured as compared to a method in which packages are directly stacked. In addition, in the manufacturing method, the second package is mounted on the auxiliary substrate in advance, and then the first package is mounted on the main substrate, and the prepared auxiliary substrate is mounted, so that the packages can be easily stacked (stacked) using the same existing equipment. have.
Description
본 고안은 패키지(Package)에 관한 것으로, 특히 동일한 구조의 패키지를 인쇄회로기판에 수직으로 쌓아 올려 구성하는 스택 패키지에 관한 것이다.The present invention relates to a package, and more particularly, to a stack package in which a package having the same structure is stacked vertically on a printed circuit board.
최근 들어, 각종 전기, 전자제품의 크기가 점점 소형화됨에 따라 컨트롤 보드의 크기도 작아지고 있다. 따라서 컨트롤 보드에 장착되는 칩의 소형화와 더불어 메모리 용량 증대에 많은 연구가 진행되고 있으며, 이러한 연구의 결과로 스택 패키지가 출현하기에 이르렀다.Recently, as the size of various electric and electronic products is getting smaller, the size of the control board is also getting smaller. Therefore, much research is being conducted on increasing the memory capacity as well as miniaturization of the chip mounted on the control board. As a result of this research, a stack package has emerged.
상기한 바와 같은 스택 패키지는, 2개 이상의 반도체 패키지를 수직하게 쌓아 올림으로써 기판의 상부 공간을 이용할 수 있도록 한 것으로, 이와 같은 스택 패키지를 채용하게 되면, 하나의 패키지가 차지하는 기판 면적에서 2배의 메모리 용량(2개의 패키지를 적층시키는 경우)을 얻을 수 있으므로 보다 다양한 기능을 갖는 소형의 전기, 전자제품을 구성할 수 있게 된다.The stack package described above allows the upper space of the substrate to be used by vertically stacking two or more semiconductor packages. When such a stack package is adopted, the stack package doubles the substrate area occupied by one package. Since the memory capacity (when two packages are stacked) can be obtained, it is possible to construct small electric and electronic products having more various functions.
이러한 스택 패키지의 대표적인 것으로, 2개의 패키지를 같은 리드끼리 연결하여 구성하는 예와, 두 개의 IC칩을 적층하여 패키징하는 예가 일반적으로 알려지고 있다.As a representative example of such a stack package, an example in which two packages are connected by the same lead and an example in which two IC chips are stacked and packaged are generally known.
그러나, 상기한 바와 같은 종래 일반적으로 알려지고 있는 스택 패키지는 다음과 같은 문제가 발생되고 있다.However, a stack package known in the related art as described above has the following problems.
즉, 2개의 패키지를 적층하는 구조는 각 패키지의 외부리드 형상이 서로 다르고, 2개의 IC칩을 적층하는 구조는 내부 IC칩의 컨덕터와 내부 리드 사이의 배선 연결이 서로 달라야만 용량 증대를 위한 적층 패키지의 구성이 가능하였다. 이는 일반적인 패키지외에 적층을 위한 별도의 패키지가 있어야만 메모리 증대가 가능함을 의미하며, 이는 별도의 공정 관리가 수반되는 것을 의미하는데, 이에 따른 인력, 원자재 및 장비 컨트롤 등이 필요하게 된다.In other words, the structure of stacking two packages has a different external lead shape from each package, and the stack of two IC chips has a different stacking structure for increasing capacity only when the wiring connection between the conductor and the internal lead of the internal IC chip is different. The configuration of the package was possible. This means that the memory can be increased only by having a separate package for stacking in addition to the general package, which means that separate process management is required, which requires manpower, raw materials, and equipment control.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 동일한 종류의 패키지를 간단한 기존의 공정을 이용하여 2층 또는 그 이상으로 적층하여 구성함으로써 적층을 위한 별도의 공정 관리가 필요없는 스택 패키지를 제공하는데 그 목적이 있다.The present invention is conceived in view of the above, it is provided by stacking two or more layers of the same type of package using a simple existing process to provide a stack package that does not require a separate process control for lamination Its purpose is to.
도 1은 본 고안에 의한 스택 패키지의 구조를 보인 사시도.1 is a perspective view showing the structure of a stack package according to the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
1;제 1 패키지 2;제 2 패키지1; first package 2; second package
1a,2a;패키지의 외부리드 3;메인기판1a, 2a; Package external lead 3; Main board
3a;메탈패턴 4;보조기판3a; metal pattern 4; auxiliary substrate
4a;금속단자4a; metal terminal
상기와 같은 본 고안의 목적에 따라, 동일한 구조 및 리드 형태를 갖는 적어도 2개 이상의 패키지를 수직하게 쌓아 올려 구성하는 스택 패키지로서, 상기 제 1 패키지는 메인기판의 메탈 패턴에 전기적으로 연결되게 실장되고, 상기 메인 기판의 상부에는 메인기판의 메탈 패턴과 전기적으로 연결된 금속 단자를 구비한 보조기판이 적정 공간을 유지하여 부착되며, 이 보조기판의 금속 단장에 제 2 패키지의 외부 리드가 전기적으로 연결되도록 실장되어 구성된 것을 특징으로 하는 스택 패키지가 제공된다.According to the object of the present invention as described above, a stack package configured to vertically stack at least two or more packages having the same structure and lead shape, the first package is mounted to be electrically connected to the metal pattern of the main substrate And an auxiliary substrate having a metal terminal electrically connected to the metal pattern of the main substrate is attached to the upper portion of the main substrate to maintain an appropriate space, and to connect the external lead of the second package to the metal shortening of the auxiliary substrate. A stack package is provided, which is mounted and configured.
이하, 본 고안의 바람직한 실시예를 첨부도면에 의거하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
첨부한 도 1은 본 고안에 의한 스택 패키지의 구조를 보인 사시도로서, 도면에서 참조 부호 1은 제 1 패키지, 2는 제 2 패키지 이며, 부호 3은 메인기판, 4는 보조기판이다.1 is a perspective view showing the structure of a stack package according to the present invention, in which reference numeral 1 is a first package, 2 is a second package, 3 is a main substrate, and 4 is an auxiliary substrate.
도시된 바와 같이, 상기 제 1 패키지(1)는 메인기판(3)에 실장되어 있고, 상기 제 2 패키지(2)는 보조기판(4)에 실장되어 있으며, 이 보조기판(4)은 메인기판(3)에 부착되어 있다.As shown, the first package 1 is mounted on the main board 3, and the second package 2 is mounted on the auxiliary board 4, and the auxiliary board 4 is the main board. It is attached to (3).
상기 제 1 패키지(1)는 그의 외부리드(1a)가 메인기판(3)의 메탈패턴(3a)에 솔더 크림(구체적으로 도시되지 않음)에 의해 접속되어 전기적으로 연결되어 있고, 이와 같이된 메인기판(3)에 부착되는 보조기판(4)에는 메인기판(3)의 메탈패턴(3a)과 전기적으로 연결되는 금속단자(4a)가 형성되어 있다.In the first package 1, the outer lead 1a of the first package 1 is electrically connected to the metal pattern 3a of the main board 3 by solder cream (not specifically shown). In the auxiliary substrate 4 attached to the substrate 3, a metal terminal 4a electrically connected to the metal pattern 3a of the main substrate 3 is formed.
상기 보조기판(4)은 ∩형태로 되어 있고, 이와 같이된 보조기판(4)의 양측 수직부를 따라 금속 단자(4a)가 형성되어 있으며, 이 보조기판(4)의 상부면에 제 2 패키지(2)가 제 1 패키지(1)과 같은 구조로 실장되는 바, 제 2 패키지(2)의 외부리드(2a)가 보조기판(4)의 금속 단자(4a)에 접속되어 전기적으로 연결되어 있다.The auxiliary substrate 4 is in the shape of a shape, and metal terminals 4a are formed along both vertical portions of the auxiliary substrate 4, and the second package 4 is formed on the upper surface of the auxiliary substrate 4. 2) is mounted in the same structure as the first package 1, the outer lead 2a of the second package 2 is connected to and electrically connected to the metal terminal 4a of the auxiliary substrate 4.
따라서, 제 2 패키지(2)에서 발생된 전기적인 신호는 그의 외부리드(2a)와, 보조기판(4)의 금속 단자(4a)를 통하여 메인기판(3)의 메탈 라인(3a)으로 전달되며, 메인기판(3)에 실장된 제 1 패키지(1)의 신호와 같이 원하는 다른 장소로 전송된다.Accordingly, the electrical signal generated in the second package 2 is transmitted to the metal line 3a of the main board 3 through its external lead 2a and the metal terminal 4a of the auxiliary board 4. The signal of the first package 1 mounted on the main board 3 is transmitted to another desired place.
한편, 상기와 같은 본 고안의 스택 패키지를 구성함에 있어서, 보조기판(4)은 메인기판(3)에 마운팅시킬 때 흔들리거나 제위치를 얼라인하는 것이 어렵지 않도록 충분한 강도를 갖는, 예를 들면 리지드 기판으로 구성된다.On the other hand, in constructing the stack package of the present invention as described above, the auxiliary substrate 4 has a sufficient strength, such as rigid, so that it is not difficult to shake or align the position when mounting on the main substrate (3) It consists of a substrate.
그리고, 상기한 제 1 패키지(1) 및 제 2 패키지(2)의 외부리드(1a)(2a)와, 해당 기판의 메탈 패턴(3a)(4a)와의 연결은 솔더 크림을 이용할 수도 있고, 또 이방성 도전 필름을 이용할 수도 있다.The connection between the external leads 1a and 2a of the first package 1 and the second package 2 and the metal patterns 3a and 4a of the substrate may use solder cream. An anisotropic conductive film can also be used.
이하, 본 고안에 의한 스택 패키지의 제작방법에 대하여 설명한다.Hereinafter, a method of manufacturing a stack package according to the present invention will be described.
먼저, 준비된 제 2 패키지(2)를 해당 외부리드 단자와 연결될 수 있도록 패턴이 있는 보조기판(4)에 솔더를 이용하여 접합시킨다. 이 때 상기 단자는 양쪽으로 길게 연장되어 보조기판의 양쪽 벽면에 설치되어 있는 금속단자(4a)와 연결된다. 여기서 상기한 금속단자는 각각 분리되어 전기적으로 절연되어 있고, 일정한 두께를 유지하고 있다.First, the prepared second package 2 is bonded to the auxiliary substrate 4 having a pattern so as to be connected to the corresponding external lead terminal using solder. At this time, the terminal extends to both sides and is connected to the metal terminal 4a provided on both wall surfaces of the auxiliary substrate. Here, the metal terminals are separated from each other and electrically insulated, and maintain a constant thickness.
그런 다음 제 1 패키지(1)를 메인기판(3)의 메탈 패턴(3a)에 솔더를 이용하여 접합시킨다. 여기서, 상기한 제 1 패키지는 이미 언급한 제 2 패키지와 같은 구조로 되어 있다. 즉 패키지의 내,외부 모양 및 기능이 같을 뿐만 아니라 동일한 회로를 갖는 IC칩을 사용하여 구성된다. 여기서 상기한 제 1 패키지(1)는 그의 외부리드가 기판의 메탈 패턴에 접촉되면서, 패키지 몸체는 기판과 약간의 간격을 두고 실장되는데, 이는 패키지 내부의 IC칩에서 발생하는 열을 쉽게 방출시키기 위함이다. 마찬가지로 제 1 패키지(1)의 윗면과 보조기판(4)의 밑면 사이에도 열방출을 용이하게 하기 위한 다소의 공간을 유지하고 있다.Then, the first package 1 is bonded to the metal pattern 3a of the main board 3 using solder. Here, the first package has the same structure as the aforementioned second package. That is, the package is constructed using IC chips having the same internal and external shapes and functions as well as identical circuits. In this case, the first package 1 is mounted at a distance from the substrate while its outer lead is in contact with the metal pattern of the substrate, so as to easily dissipate heat generated from the IC chip inside the package. to be. Similarly, some space is maintained between the upper surface of the first package 1 and the lower surface of the auxiliary substrate 4 to facilitate heat dissipation.
최종적으로 메인기판(4)에 보조기판(3)을 부착하여 본 고안에 의한 스택 패키지를 구성하는데, 이와 같은 구조로 4비트짜리 두 개를 적층하여 8비트의 메모리 용량을 갖는 패키지를 구현할 수 있고, 같은 원리로 4개의 패키지를 적층하여 16비트 구조의 패키지를 구현할 수 있다.Finally, the auxiliary substrate 3 is attached to the main substrate 4 to form a stack package according to the present invention. In this structure, two 4-bit stacks may be stacked to implement a package having an 8-bit memory capacity. In the same principle, four packages can be stacked to implement a 16-bit package.
이상에서 설명한 바와 같이, 본 고안에 의한 스택 패키지는, 패키지의 내,외부 모양이 동일하고 동일한 칩 구조를 갖는 것을 사용하여 구성하므로 기존 모듈 제작에 사용하고 있는 컴퍼넌트를 그대로 사용할 수 있다. 따라서 적층을 위한 별도의 공정 관리 없이 간단하게 구성할 수 있다.As described above, the stack package according to the present invention is configured using the same internal and external shapes of the package and having the same chip structure, so that the components used for fabricating existing modules can be used as they are. Therefore, it can be simply configured without separate process control for lamination.
또한, 본 고안에 의한 스택 패키지는, 보조기판을 사이에 두고 2개의 패키지가 실장되므로 충분한 열방출 공간을 확보할 수 있어, 패키지끼리 직접 스택되는 방식에 비하여 열 응력에 대한 안정성을 확보할 수 있다.In addition, in the stack package according to the present invention, since two packages are mounted between the auxiliary substrates, sufficient heat dissipation space can be secured, and stability to thermal stress can be ensured as compared to a method in which packages are directly stacked. .
또한, 본 고안에 의한 스택 패키지는 그 제조방법에서도 미리 제 2 패키지를 보조기판에 마운팅하여 준비한 다음에 제 1 패키지를 메인기판에 마운팅하고, 준비된 보조기판을 마운팅하면 되므로 동일한 기존 장비를 이용하여 패키지를 쉽게 스택할 수 있다.In addition, the stack package according to the present invention is prepared by mounting the second package on the auxiliary substrate in advance in the manufacturing method thereof, and then mounting the first package on the main substrate, and mounting the prepared auxiliary substrate, so that the package using the same existing equipment Can be easily stacked.
이상에서는 본 고안에 의한 스택 패키지를 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.In the above has been shown and described with respect to a preferred embodiment for carrying out a stack package according to the present invention, the present invention is not limited to the above embodiment, without departing from the gist of the present invention claimed in the claims below Anyone with ordinary knowledge in the field of the invention will be able to implement various changes.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970039401U KR19990026852U (en) | 1997-12-20 | 1997-12-20 | Stack package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970039401U KR19990026852U (en) | 1997-12-20 | 1997-12-20 | Stack package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990026852U true KR19990026852U (en) | 1999-07-15 |
Family
ID=69677630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970039401U KR19990026852U (en) | 1997-12-20 | 1997-12-20 | Stack package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990026852U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460285B1 (en) * | 2002-05-10 | 2004-12-08 | 차기본 | A stack semiconductor package and it's manufacture method |
-
1997
- 1997-12-20 KR KR2019970039401U patent/KR19990026852U/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460285B1 (en) * | 2002-05-10 | 2004-12-08 | 차기본 | A stack semiconductor package and it's manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5953213A (en) | Multichip module | |
| KR930024134A (en) | Multilayer semiconductor multi-chip module and manufacturing method thereof | |
| JP2001185674A (en) | Unit wiring board, wiring board, structure for mounting electronic part, electronic part device, method of mounting for electronic part, and method of manufacturing for electronic part | |
| JPH0234184B2 (en) | ||
| US4949220A (en) | Hybrid IC with heat sink | |
| JP2001085602A (en) | Multi-chip semiconductor module and manufacturing method thereof | |
| JP2002506289A (en) | Semiconductor device having a large number of semiconductor chips | |
| US20110174526A1 (en) | Circuit module | |
| JP3113089B2 (en) | Wiring board | |
| US20080108232A1 (en) | Device for controlling a vehicle | |
| JPH0730059A (en) | Multichip module | |
| JP3656861B2 (en) | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device | |
| US6476470B1 (en) | Integrated circuit packaging | |
| KR20200055982A (en) | Interposer and package structure having the same | |
| KR19990026852U (en) | Stack package | |
| US20190237431A1 (en) | Semiconductor package | |
| JP3813489B2 (en) | Multilayer semiconductor device | |
| JP4073682B2 (en) | Electronic component with shield cap | |
| US20020190367A1 (en) | Slice interconnect structure | |
| KR950028068A (en) | Multilayer semiconductor package and manufacturing method thereof | |
| JPH0458189B2 (en) | ||
| US20020027011A1 (en) | Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |