KR19990018815A - Clock phase control code division multiple method and apparatus - Google Patents
Clock phase control code division multiple method and apparatus Download PDFInfo
- Publication number
- KR19990018815A KR19990018815A KR1019970042055A KR19970042055A KR19990018815A KR 19990018815 A KR19990018815 A KR 19990018815A KR 1019970042055 A KR1019970042055 A KR 1019970042055A KR 19970042055 A KR19970042055 A KR 19970042055A KR 19990018815 A KR19990018815 A KR 19990018815A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock
- cdma
- code division
- clocks
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 CDMA 통신에 있어서, 송신성능을 개선하기 위한 변조방법에 관한 것으로서, 입력신호와 직교신호를 각각 곱하여 이들 신호를 합하고, 상기 합해진 신호를 트렁케이션(truncation)하고 다수의 클럭에서 한 클럭을 선택하여 위상변조시키는 CDMA의 클럭위상제어 부호분할다중방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a modulation method for improving transmission performance in CDMA communication. The present invention relates to a modulation method for multiplying an input signal and an orthogonal signal, and adding these signals, truncating the combined signals, and performing one clock on a plurality of clocks. CDMA is a clock phase control code division multiplexing method that selects and modulates phase.
또한 이 방법의 구현을 위해서, 입력신호와 직교신호를 각각 곱하는 곱셈기와, 상기 각 신호를 더하는 덧셈기와, 다수의 클럭을 발생시키는 클럭 발생기와, 더해진 신호를 트렁케이션하여 그 신호를 상기 클럭 발생기에 생성된 클럭중에서 한 클럭을 선택하여 이로 위상 변조시키는 멀티플렉서를 갖추고 있다.Also, to implement this method, a multiplier for multiplying an input signal and an orthogonal signal, a multiplier for adding each signal, a clock generator for generating a plurality of clocks, and a truncated signal are added to the clock generator. It has a multiplexer that selects one clock from the generated clocks and phase modulates it.
따라서 변조방법을 클럭의 위상을 변화시키므로 채널수가 증가하더라도 변조, 신호의 진폭이 2진신호와 같이 항상 일정하고, 신호 펄스폭만 사용되는 코드 패턴에 의해 변하게 되는 효과가 있다.Therefore, since the modulation method changes the phase of the clock, even if the number of channels increases, the modulation and the amplitude of the signal are always constant like the binary signals, and the effect is that they are changed by the code pattern using only the signal pulse width.
Description
본 발명은 기존의 직접확산부호 분할방법(CDMA/DS : Code Division Multiple Access/Direct Sequence)의 최대 문제점인 RF 고주파 선형증폭기 제작의 어려움과, CDMA 이동 전화망에서 셀(cell)간의 간섭에 의한 성능저하를 감소시킬 수 있는 새로운 변복조 방법인 클럭위상제어 부호분할방법(CDMA/SC : Code Division Multiple Access/Staggered Clock)에 관한 것이다.The present invention provides the difficulty of fabricating an RF high-frequency linear amplifier, which is the biggest problem of the existing code division multiple access / direct sequence (CDMA / DS) method, and the performance degradation caused by interference between cells in a CDMA mobile telephone network. CDMA / SC (Code Division Multiple Access / Staggered Clock) is a new modulation and demodulation method that can reduce the frequency.
(종래의 기술과 문제점)(Prior art and problems)
종래의 기술을 간단히 설명하면 다음과 같다.Brief description of the prior art is as follows.
코드분할다중접속(CDMA) 방식의 시스템은 송신측에서 전송하려고하는 신호를 가상잡음(PN) 코드를 이용하여 더 넓은 대역으로 확산 즉 변조하여 전송한다.Code division multiple access (CDMA) system spreads, modulates, and transmits a signal to be transmitted by a transmitter in a wider band using a virtual noise (PN) code.
도 1은 기존의 직접확산 부호분할방법(CDMA/DS)의 시스템 송신부 구조로서 입력신호(d1, d2, ..., dn)은 각각 직교코드패턴(c1, c2, ..., cn)과 곱셈기(1a, 1b, ..., 1n)에서 각각 곱해져서 합산기(2)에서 모두 합산되어 m비트 2진수인{e1, e2, ..., em}으로 출력된다. 출력된 m개의 2진수는 디지탈-아나로그 변환기(3)에 의해 아날로그 신호(s)로 변환되어 RF(Radio Frequency) 증폭기로 보내진다.1 is a structure of a system transmitting unit of a conventional direct spread code division method (CDMA / DS), and input signals d1, d2, ..., dn are orthogonal code patterns c1, c2, ..., cn They are multiplied by the multipliers 1a, 1b, ..., 1n, respectively, summed in the summer 2, and output as m-bit binary {e1, e2, ..., em}. The m binary numbers outputted are converted into an analog signal s by the digital-analog converter 3 and sent to an RF amplifier.
또한 도 2는 기존의 직접확산 부호분할방법(CDMA/DS)의 합신호를 트렁케이션한 구조로서, 도 1의 경우에서 합산자(2)의 m개의 2진수 출력 중에서 k개의 신호만을 이용하여(항상 k는 m보다 작은 양의 정수) 디지탈-아나로그 변환기(3)에 의해 아날로그 신호(S)로 변환되는 부분만 다르다. 즉 도 1에서는 최종 신호(s)가 m단계의 레벨로 나타나는 반면, 도 2에서는 k개의 레벨로 나타나는 점이 다르다.In addition, FIG. 2 is a structure in which the sum signal of the conventional direct spread code division method (CDMA / DS) is truncated, and in the case of FIG. 1, using only k signals among the m binary outputs of the adder 2 ( K is always a positive integer less than m), only the part converted to the analog signal S by the digital-to-analog converter 3. That is, in FIG. 1, the final signal s is represented by m levels, whereas in FIG. 2, k final levels are different.
이와 같이 출력신호를 트렁케이션하면 복잡한 여러 레벨의 신호를 단순한 작은 레벨의 신호로 바꿀수 있으므로 시스템 성능 저하는 매우 작게 되며, 시스템의 구조를 단순화시키고 특히 RF의 선형성(Inearity) 요구를 감소시킬 수 있다.Truncating the output signal in this way can convert complex, multilevel signals into simple, low level signals, resulting in very low system performance, simplifying the structure of the system, and in particular reducing the demand for RF linearity.
그러나, 기존의 CDMA/DS 방법에서는 전송하는 채널 수가 증가할수록 변조 신호의 진폭의 변화가 커져서 사용되는 증폭기의 선형성(Linearity)이 좋지 않으면 신호의 특성이 매우 좋지 않게 되고, 수신단의 성능이 나빠지므로 이를 방지하기 위하여 증폭기의 아날로그 증폭기가 괼요하며 이를 선형성이 보장되는 좁은 영역에서만 사용하여 시스템의 효율이 나빠지게 되는 단점이 있다.However, in the conventional CDMA / DS method, as the number of channels to be transmitted increases, the amplitude of the modulated signal increases, so if the linearity of the amplifier used is not good, the characteristics of the signal become very poor and the performance of the receiver becomes poor. In order to prevent this, an analog amplifier of the amplifier is required, and it is used only in a narrow area where linearity is guaranteed, which causes a disadvantage in that the efficiency of the system becomes worse.
(본 발명의 목적)(Object of the present invention)
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로서, 일반 디지탈 증폭기를 사용하여 증폭기의 전체 영역을 사용할 수 있게 하여 시스템의 효율과 성능이 대폭 향상되고 구조가 간단하게 되어 값싼 송수신기를 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a cheap transceiver by enabling a general digital amplifier to use the entire area of the amplifier, thereby greatly improving the efficiency and performance of the system and simplifying the structure.
본 발명의 CDMA/SC방법은 변조방법을 클럭의 위상을 변화시키므로 채널수가 증가하더라도 변조, 신호의 진폭이 2진신호와 같이 항상 일정하고, 신호 펄스 폭만 사용되는 코드 패턴에 의해 변하게 하는 것이다.In the CDMA / SC method of the present invention, the modulation method changes the phase of the clock so that even if the number of channels increases, the amplitude of the modulation and signal is always constant, such as a binary signal, and is changed by a code pattern using only a signal pulse width.
또한 부수적인 것으로서 진폭 변화가 없으므로 수신단에서 진폭제한기를 사용하여 진폭 변조된 입력 잡음을 제거할 수 있으므로, 마치 FM 방송이 AM 방송에 비해 음질이 우수한 것과 같은 원리로 우수한 수신기 특성을 제공하기 위한 것이다.In addition, since there is no amplitude change, the amplitude limiter can be used to remove the amplitude-modulated input noise. Therefore, it is intended to provide excellent receiver characteristics on the same principle that FM broadcasting has better sound quality than AM broadcasting.
(발명의 상세한 설명)(Detailed Description of the Invention)
이하, 본 발명을 첨부된 도면에 따라 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 의한 클럭위상제어 부호분할방법(CDMA/SC)의 시스템 송신부 구조로서 도 2의 디지탈-아나로그변환기(3)를 클럭발생기(4)와 멀티플렉서(5)로 대체한 것이다.FIG. 3 is a structure of a system transmitter of a clock phase control code division method (CDMA / SC) according to the present invention, in which the digital-analog converter 3 of FIG. 2 is replaced with a clock generator 4 and a multiplexer 5. As shown in FIG.
종래의 CDMA/DS 방법은 각각의 신호의 합을 신호의 크기(레벨)로 표현한 반면, 본 발명의 CDMA/SC 방법은 신호(s)를 클럭의 위상을 이용히여 변조를 하는 방법이다. 즉, 합산기(2)에 의해 출력된 m개의 2진수 중에서 높은 차수쪽의 k개의 2진수만을 선택한 후 이를 이용하여 클럭 발생기(4)에 의해 발생된 2의 k승(2k)개의 서로 다른 위상차를 갖는 클럭(01, 02, ..., 2k) 중에서 하나를 멀티플렉서(5)로 선택하면 원하는 클럭 위상변조된 신호(s)를 얻을 수 있다.In the conventional CDMA / DS method, the sum of each signal is expressed by the magnitude (level) of the signal, whereas the CDMA / SC method of the present invention modulates the signal s using the clock phase. That is, only k binary numbers of the higher order are selected from m binary numbers output by the summer 2, and then the k powers (2 k ) of 2 generated by the clock generator 4 are different from each other. By selecting one of the clocks 01, 02, ..., 2 k having a phase difference as the multiplexer 5, a desired clock phase modulated signal s can be obtained.
구체적인 예를 들어 설명한다. 도 4는 채널 수가 3개인 경우의 각 방법 송신부 구조로서 (a)는 종래의 CDMA/DS를, (b)는 새로운 CDMA/SC 방법을 표현하고 있다. 종래의 방법에서는 4개의 신호 출력레벨이 나타나지만 새로운 방법에서는 항상 2개의 신호 레벨만이 나타난다.A concrete example is given. 4 shows the structure of each method transmitter in the case of three channels, (a) shows a conventional CDMA / DS, and (b) shows a new CDMA / SC method. In the conventional method, four signal output levels appear, but in the new method, only two signal levels always appear.
도 5는 도 4의 각 신호의 파형을 도시한 도면으로 (a),(b),(c)는 각각 도 4의 곱셈기(1a,1b,1c)의 파형을 나타내고, (d)는 도 4(a)의 종래의 CDMA/DS 출력신호(s)의 파형을, (e)는 상기 (d)의 출력을 트렁케이션하여 2레벨만 나타낸 경우를, (f)는 트렁케이션된 신호로서 도 4(b)의 새로운 CDMA/SC 출력(s)의 클럭 위상 변조된 신호를 나타내고 있다. 도 4에서는 예를 들기 위해 입력신호를 3개인 경우로 제한하여 도시하여 종래의 4개 레벨이 2개 레벨로 줄어든 경우만을 보였으나 입력신호 숫자가 수십개로 증가할 경우에도 종래의 CDMA/DS 방법은 수십개의 출력 레벨이 나타나지만 새로운 CDMA/SC 방법에서는 단 두개의 출력레벨만이 항상 나타나게 되어 단순한 2진 회로만으로도 시스템을 구현할 수 있다.FIG. 5 is a diagram illustrating waveforms of the signals of FIG. 4, wherein (a), (b), and (c) show waveforms of the multipliers 1a, 1b, and 1c of FIG. 4, respectively, and (d) shows FIG. 4. The waveform of the conventional CDMA / DS output signal (s) of (a) is shown in the case where (e) shows only two levels by truncating the output of (d), and (f) is a truncated signal as shown in FIG. 4. The clock phase modulated signal of the new CDMA / SC output s of (b) is shown. In FIG. 4, for example, the input signal is limited to three cases, and only four cases of the conventional four levels are reduced to two levels. However, even when the number of input signals increases to several tens, the conventional CDMA / DS method Dozens of output levels appear, but with the new CDMA / SC method, only two output levels will always appear, allowing a simple binary circuit to implement the system.
종래의 CDMA 방법에서는 여러개의 2진신호의 합을 멀티레벨(Multi-level) 상태로 그냥 RF변조하여 보내지만, 본 발명의 방법에서는 이러한 멀티레벨을 트렁케이션하여 레벨수를 줄일 수 있다. 결국, 합한 신호의 레벨수를 줄인 후에 각 레벨마다 위상이 다른 클럭을 배정하여 파형을 재합성하면 각 레벨에 따라 다른 듀티사이클(duty cycle)을 갖는 2진신호로 바뀌게 된다. 물론 이로 인하여 파워스펙트럼(power spectrum)이 더 넓어지는 문제가 있으나 이로 인해 회로가 단순해지고 RF 설계시 선형성이 크게 문제되지 않으므로 충분한 장점을 갖추고 있다.In the conventional CDMA method, the sum of several binary signals is simply RF-modulated and sent in a multi-level state, but the method of the present invention can reduce the number of levels by truncating such multi-levels. As a result, after reducing the number of levels of the summed signals and resynthesizing the waveform by assigning a clock having a different phase for each level, the signal is changed into a binary signal having a different duty cycle according to each level. Of course, this leads to a problem in that the power spectrum is wider, but this has a sufficient advantage because the circuit is simplified and linearity is not a big problem in RF design.
도면에서의 예는 3채널의 합이므로 출력레벨은 4가 되고 이를 트렁케이션 하면 2가 되므로 최종 레벨은 2가지가 존재하게 된다. 이 두가지 레벨에 서로 위상이 다른 2개의 클럭을 만들어 각 레벨에 해당하는 클럭을 스위치해 주면 도면과 같은 결과가 나온다.The example in the figure is the sum of 3 channels, so the output level is 4, and if it is truncated, it becomes 2, so there are two final levels. If you create two clocks that are out of phase with each of these two levels and switch the clocks for each level, you get the result as shown in the figure.
도 6은 두 방법의 수신부 비교 블럭도로서 (a)는 CDMA/DS 방법의 수신부로서, 수신을 위해 일단 수신된 아날로그 신호를 이날로그-디지탈변환기(6)를 통해 디지탈 신호로 변환해 여러 개의 2진수로 표현되는 k-어레이 신호처리를 들여 처리하면 최종 데이타(dj)를 얻게된다.FIG. 6 is a block diagram of a comparison between the receivers of the two methods, and (a) is a receiver of the CDMA / DS method, in which an analog signal once received for reception is converted into a digital signal through an analog-digital converter 6, and a plurality of 2 By processing the k-array signal processing expressed in decimal, you get the final data (dj).
한편 , (b)는 CDMA/SC 방법의 수신부를 나타내는 것으로서, CDMA/DS와는 달리 아날로그-디지탈변환기 대신에 진폭제한기(9)를 사용하여 수신된 신호의 레벨을 진폭과 관계없이 일정한 값으로 잘라서(트렁케이션) 단순한 2진 동기 동기 및 복조회로를 사용해서 코드발생기(8)에 동기신호를 보내어 코드패턴(cj)를 받아 복조회로를 이용하여 데이타를 복구하게 된다.On the other hand, (b) represents the receiver of the CDMA / SC method, unlike the CDMA / DS, using the amplitude limiter (9) instead of the analog-to-digital converter to cut the level of the received signal to a constant value regardless of the amplitude (Trunking) By using a simple binary synchronous synchronization and demodulation circuit, a synchronization signal is sent to the code generator 8 to receive a code pattern cj to recover data using a demodulation circuit.
도 1은 기존의 직접확산 부호분할방법(CDMA/DS)의 시스템 송신부 구조를 나타내는 도면,1 is a diagram showing the structure of a system transmitter of a conventional direct spread code division method (CDMA / DS);
도 2는 기존의 직접확산 부호분할방법(CDMA/DS)의 합신호(合信號)를 트렁케이션(truncation)하는 송신부 구조를 나타내는 도면,2 is a diagram illustrating a structure of a transmitter for truncating a sum signal of a conventional direct spread code division method (CDMA / DS);
도 3은 본 발명에 의한 클럭위상제어 부호분할방법(CDMA/SC)의 시스템 송신부 구조를 나타내는 도면,3 is a diagram showing the structure of a system transmitter of a clock phase control code division method (CDMA / SC) according to the present invention;
도 4는 입력채널의 수가 3개인 경우의 각 방법별 송신부 구조를 나타내는 도면으로서, (a)는 직접확산 부호분할방법(CDMA/DS)의 경우이고, (b)는 클럭위상제어 부호분할방법(CDMA/SC)의 경우의 도면,FIG. 4 is a diagram showing the structure of a transmitter for each method when the number of input channels is three, where (a) is a direct spread code division method (CDMA / DS) and (b) is a clock phase control code division method ( CDMA / SC),
도 5는 도 4에서의 각 신호의 다형을 도시한 도면으로서, (a),(b),(c)는 각각 도 4의 곱셈기의 출력신호의 파형, (d)는 도4(a)의 종래의 CDMA/DS의 출력파형 s의 파형, (e)는 상기 (d)의 신호를 트렁케이션하여 2레벨만 나타낸 경우의 파형, (f)는 상기 (e)의 신호를 상기 도 4(b)의 본 발명의 CDMA/SC의 출력신호 s의 파형을 나타내는 도면,5 is a diagram showing the polymorphism of each signal in FIG. 4, wherein (a), (b), and (c) are waveforms of the output signal of the multiplier of FIG. 4, respectively, and (d) is shown in FIG. The waveform of the output waveform s of the conventional CDMA / DS, (e) is a waveform when only two levels are displayed by truncating the signal of (d), (f) is the signal of (e) of FIG. A diagram showing the waveform of the output signal s of the CDMA / SC of the present invention,
도 6은 상기 방법의 수신부 비교 블록도로서, (a)는 종래의 CDMA/DS의 수신부, (b)는 CDMA/SC의 수신부를 각각 나타낸다.Fig. 6 is a block comparison block diagram of the method, wherein (a) shows a conventional CDMA / DS receiver, and (b) shows a CDMA / SC receiver.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1a, 1b, ... 1n : 곱셈기 2 : 덧셈기1a, 1b, ... 1n: multiplier 2: adder
3 : 디지탈-아나로그 변환기 4 : 클럭 발생기3: digital-to-analog converter 4: clock generator
5 : 멀티플렉서 6 : 아나로그-디지탈 변환기5: multiplexer 6: analog-to-digital converter
7 : k어레이 동기 및 복조회로 8 : 코드발생기7 k array synchronization and demodulation circuit 8 code generator
9 : 진폭제한기 10 : 바이너리(2진) 동기 및 복조회로9: amplitude limiter 10: binary (binary) synchronization and demodulation circuit
본 발명은, 일반 디지탈 증폭기를 사용하여 증폭기의 전체 영역을 사용할 수 있게 하여 시스템의 효율과 성능이 대폭 향상되고 구조가 간단하게 되어 값싼 송수신기를 제공할 수 있다.The present invention makes it possible to use the entire area of the amplifier by using a general digital amplifier, thereby greatly improving the efficiency and performance of the system and simplifying the structure, thereby providing a cheap transceiver.
또한 본 발명의 CDMA/SC방법은 변조방법을 클럭의 위상을 변화시키므로 채널수가 증가하더라도 변조, 신호의 진폭이 2진신호와 같이 항상 일정하고, 신호 펄스 폭만 사용되는 코드 패턴에 의해 변하게 된다.In addition, the CDMA / SC method of the present invention changes the phase of the clock according to the modulation method, so that even if the number of channels increases, the amplitude of the modulation and signal is always the same as that of the binary signal, and is changed by the code pattern using only the signal pulse width.
또한 부수적인 이득으로 진폭 변화가 없으므로 수신단에서 진폭제한기를 사용하여 진폭 변조된 입력 잡음을 제거할 수 있으므로, 마치 FM 방송이 AM 방송에 비해 음질이 우수한 것과 같은 원리로 우수한 수신기 특성을 제공할 수 있다.In addition, since there is no amplitude change due to the secondary gain, the amplitude limiter can be used to remove the amplitude-modulated input noise at the receiver, providing excellent receiver characteristics on the same principle that FM broadcasts have better sound quality than AM broadcasts. .
또한 진폭 성분을 고려할 필요가 없으므로 시스템 내에서 아나로그-디지탈, 디지탈-아나로그 변환기를 없앨 수 있으므로, 사용할 수 있는 신호의 속도를 대폭 향상 시킬 수 있다.In addition, there is no need to consider the amplitude component, which eliminates analog-to-digital and digital-to-analog converters in the system, greatly improving the speed of the available signal.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042055A KR100253048B1 (en) | 1997-08-28 | 1997-08-28 | Clock phase control cdma method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042055A KR100253048B1 (en) | 1997-08-28 | 1997-08-28 | Clock phase control cdma method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990018815A true KR19990018815A (en) | 1999-03-15 |
| KR100253048B1 KR100253048B1 (en) | 2000-04-15 |
Family
ID=19519090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970042055A KR100253048B1 (en) | 1997-08-28 | 1997-08-28 | Clock phase control cdma method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253048B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378712B1 (en) * | 2000-12-27 | 2003-04-07 | 엘지전자 주식회사 | 4 receiving clock selection circuit in time division switch of mobile terminal |
-
1997
- 1997-08-28 KR KR1019970042055A patent/KR100253048B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378712B1 (en) * | 2000-12-27 | 2003-04-07 | 엘지전자 주식회사 | 4 receiving clock selection circuit in time division switch of mobile terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100253048B1 (en) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1819081B1 (en) | Orthogonal complex spreading method for multichannel and apparatus thereof | |
| EP0837565B1 (en) | IS-95 compatible wideband communication scheme | |
| US7039122B2 (en) | Method and apparatus for generating a composite signal | |
| JPH08331095A (en) | Communication system | |
| RU97100120A (en) | ARCHITECTURE OF A COMMUNICATION SYSTEM WITH DISTRIBUTED RECEIVERS WITH MANY USERS | |
| KR100233836B1 (en) | Modulation apparatus of mc dsss system | |
| US7031289B1 (en) | Control of amplitude level of baseband signal to be transmitted on the basis of the number of transmission codes | |
| EP0613264B1 (en) | Group modulator | |
| US6996080B1 (en) | Chip-synchronous CDMA multiplexer and method resulting in constant envelope signals | |
| US5668806A (en) | Spread spectrum communication apparatus | |
| JPH08181661A (en) | Radio signal transmitter | |
| JPH08251117A (en) | Multicarrier transmission system and method thereof | |
| KR100253048B1 (en) | Clock phase control cdma method and apparatus | |
| US6366604B1 (en) | Compensation for phase errors caused by clock jitter in a CDMA communication system | |
| US6535500B1 (en) | Transmitter of a mobile station in a CDMA communications system and method therefor | |
| KR19980019469A (en) | Polarity Alternating Pulse Width / Code Division Multiple Access Modulation & Demodulation (PAPW / CDMA (Polarity Alternated Pulse Width / Code Division Multiple Access) Modulation & Demodulation) | |
| KR960007663B1 (en) | Cdma | |
| GB2338157A (en) | Spread spectrum signal generating device utilising a selected one of a plurality of different spreading techniques. | |
| US6961305B2 (en) | Polarity-alternated pulse width CDMA and method for measuring distance using the same | |
| JP2835658B2 (en) | Transmission device | |
| KR100264175B1 (en) | Analog CDMA Modulation Demodulation and Sound Quality Improvement Method | |
| US7158496B2 (en) | Method and device for processing a digital data signal in a CDMA radio transmitter | |
| JPH09181781A (en) | Radio equipment | |
| KR20030081744A (en) | Transmission method of mobile communication system for multi chip rate | |
| GB2358564A (en) | Multi-stage spread spectrum signal generating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030117 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |