KR19990018635A - 엘디디구조 모스 트랜지스터 제조방법 - Google Patents

엘디디구조 모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR19990018635A
KR19990018635A KR1019970041857A KR19970041857A KR19990018635A KR 19990018635 A KR19990018635 A KR 19990018635A KR 1019970041857 A KR1019970041857 A KR 1019970041857A KR 19970041857 A KR19970041857 A KR 19970041857A KR 19990018635 A KR19990018635 A KR 19990018635A
Authority
KR
South Korea
Prior art keywords
protective layer
oxide film
drain
gate
low concentration
Prior art date
Application number
KR1019970041857A
Other languages
English (en)
Inventor
오인석
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019970041857A priority Critical patent/KR19990018635A/ko
Publication of KR19990018635A publication Critical patent/KR19990018635A/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 엘디디구조 모스 트랜지스터 제조방법에 관한 것으로, 종래의 엘디디구조 모스 트랜지스터 제조방법은 공정단계가 복잡하여 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 보호층(4)을 순차적으로 증착하는 단계와, 상기 보호층(4)의 상부에 포토레지스트를 도포 및 노광하여 게이트 패턴을 형성한 후, 보호층(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 게이트를 형성하는 단계와, 상기 보호층(4)을 이온주입 마스크로 하여 불순물이온을 저농도로 기판(1)에 주입하여 저농도 소스/드레인(5)을 형성하는 단계와, 상기 저농도 소스/드레인(5)과 보호층(4)의 상부에 버퍼 산화막(10)을 증착하고, 그 버퍼 산화막(10)을 이온주입 버퍼로 사용하여 불순물 이온을 고농도로 주입하여 기판(1)에 고농도 소스/드레인(8)을 형성하는 단계와, 상기 버퍼 산화막(10)을 식각하고, 다시 고농도 및 저농도 소스/드레인(8),(5)과, 보호층(4)의 상부에 보호층(9)을 증착하는 단계로 이루어져 버퍼 산화막을 이용하여 고농도 소스/드레인을 형성함으로써, 측벽 형성을 위한 보호층의 증착과 건식식각단계를 사용하지 않게 되어 공정단계가 감소하고, 이에 따라 제조비용을 절감하는 효과가 있다.

Description

엘디디구조 모스 트랜지스터 제조방법
본 발명은 엘디디구조의 모스 트랜지스터 제조방법에 관한 것으로, 특히 측벽을 형성하지 않고, 버퍼산화막을 증착하고, 그 버퍼산화막을 이온주입버퍼로 사용하여 고농도의 소스 및 드레인을 형성함으로써, 공정단계를 간소화하는데 적당하도록 한 엘디디구조 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 반도체 소자인 모스 트랜지스터는 기판의 상부에 증착된 게이트산화막과 그 게이트산화막의 상부에 증착된 다결정실리콘을 포함하는 게이트와, 그 게이트의 양측면 기판하부에 이온을 주입하여 형성한 소스 및 드레인으로 구성된다. 이와 같은 구성의 모스 트랜지스터는 게이트에 인가되는 신호에 따라 게이트산화막 하부 기판에 채널이 형성되어 소스에서 드레인으로, 드레인에서 소스로 전하가 이동할 수 있게 되어, 스위칭 소자 또는 증폭용 소자로 사용된다.
이러한, 모스 트랜지스터의 소스와 드레인의 도핑농도는 그 농도가 높을 수록 전하의 이동이 많고, 금속배선과의 접촉저항이 작은 장점이 있게 되지만, 열전하효과 등의 단점이 있어 이를 보완하기 위해 측벽을 사용하여 채널근처는 불순물을 저농도로 주입하고, 금속배선과의 접촉부분은 불순물을 고농도로 주입하는 엘디디구조가 사용되고 있으며, 이와 같은 종래 엘디디구조 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 엘디디구조 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이, 기판(1)의 상부에 게이트산화막(2)과, 다결정실리콘(3), 보호층(4)을 순차적으로 증착하는 단계(도1a)와, 상기 보호층(4)의 상부에 포토레지스트(도면 미도시)를 도포 및 노광하여 게이트 패턴을 형성하고, 상기 보호층(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 게이트를 형성하는 단계(도1b)와, 상기 게이트의 양측면 기판(1)하부에 불순물을 저농도로 주입하여 저농도 소스/드레인(5)을 형성하는 단계(도1c)와, 상기 보호층(4)과 저농도 소스/드레인(5)의 상부에 보호층(6)을 증착하는 단계(도1d)와, 상기 보호층(6)을 건식식각하여 게이트의 양측면에 측벽(7)을 형성하는 단계(도1e)와, 상기 측벽(7)과 보호층(4)을 이온주입 마스크로 하여 불순물 이온을 고농도로 주입하여 기판(1)에 고농도 소스/드레인(8)을 형성하는 단계(도1f)와, 상기 고농도 소스/드레인(8), 측벽(7), 보호층(4)의 상부에 보호층(9)을 증착하는 단계(도1g)로 이루어진다.
이하, 상기와 같은 종래 엘디디구조 모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2)과, 다결정실리콘(3), 보호층(4)을 순차적으로 증착한다. 이때, 다결정실리콘(3)은 게이트 전극으로 사용되며. 보호층(4)은 이온주입으로부터 상기 다결정실리콘(3)을 보호하고, 측벽의 형성시 측벽의 두께를 결정하게 되며, 3600의 두께로 증착 한다.
그 다음, 도1b에 도시한 바와 같이 상기 보호층(4)의 상부에 포토레지스트(도면 미도시)를 사용하는 사진식각공정으로 게이트 패턴을 형성하고, 상기 보호층(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 게이트를 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 게이트의 양측면 기판(1)하부에 불순물을 저농도로 주입하여 저농도 소스/드레인(5)을 형성한다. 이때 주입하는 불순물이온은 모스 트랜지스터의 형에 따라 그 타입을 결정하여 주입한다.
그 다음, 도1d에 도시한 바와 같이 상기 보호층(4)과 저농도 소스/드레인(5)의 상부에 보호층(6)을 증착 한다.
그 다음, 도1e에 도시한 바와 같이 상기 보호층(6)을 건식식각하여 게이트의 양측면에 측벽(7)을 형성한다.
그 다음, 도1f에 도시한 바와 같이 상기 측벽(7)과 보호층(4)을 이온주입 마스크로 하여 불순물 이온을 고농도로 주입하여 기판(1)에 고농도 소스/드레인(8)을 형성한다. 이때 역시 주입되는 불순물은 상기 저농도 소스/드레인(5)의 형성시 주입한 불순물과 동일한 타입을 주입한다.
그 다음, 도1g에 도시한 바와 같이 상기 고농도 소스/드레인(8), 측벽(7), 보호층(4)의 상부에 보호층(9)을 증착 하여 엘디디구조 모스 트랜지스터의 제조를 완료한다.
그러나, 상기한 바와 같은 종래 엘디디구조 모스 트랜지스터 제조방법은 공정단계가 복잡하여 제조비용이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 공정단계를 감소시켜 제조비용을 절감하는 엘디디구조 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1g는 종래 엘디디구조 모스 트랜지스터 제조공정 수순단면도.
도 2a 내지 도 2g는 본 발명 엘디디구조 모스 트랜지스터 제조공정 수순단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트산화막
3 : 다결정실리콘 4, 9 : 보호층
5 : 저농도 소스/드레인 8 : 고농도 소스/드레인
10 : 버퍼 산화막
상기와 같은 목적은 기판의 상부에 게이트산화막, 다결정실리콘 및 제 1보호층을 순차적으로 증착하는 단계와, 사진식각공정으로 상기 제 1보호층, 다결정실리콘, 게이트산화막을 선택적으로 식각하여 게이트를 형성하는 단계와, 상기 제 1보호층을 이온주입 마스크로 하여 불순물이온을 저농도로 게이트의 양측면 기판하부에 주입하여 저농도 소스/드레인을 형성하는 단계와, 상기 저농도 소스/드레인과 제 1보호층의 상부에 버퍼 산화막을 증착하고, 그 버퍼 산화막을 이온주입 버퍼로 사용하여 불순물 이온을 고농도로 주입하여 기판에 고농도 소스/드레인을 형성하는 단계와, 상기 버퍼 산화막을 식각하고, 다시 고농도 및 저농도 소스/드레인과, 제 1보호층의 상부에 제 2보호층을 증착하는 단계로 이루어져, 측벽의 형성단계 없이 고농도 소스/드레인을 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 엘디디구조 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 보호층(4)을 순차적으로 증착하는 단계(도2a)와, 상기 보호층(4)의 상부에 포토레지스트(도면 미도시)를 도포 및 노광하여 게이트 패턴을 형성한 후, 보호층(4), 다결정실리콘(3), 게이트산화막(2)을 식각하여 게이트를 형성하는 단계(도2b)와, 상기 보호층(4)을 이온주입 마스크로 하여 불순물이온을 저농도로 기판(1)에 주입하여 저농도 소스/드레인(5)을 형성하는 단계(도2c)와, 상기 저농도 소스/드레인(5)과 보호층(4)의 상부에 버퍼 산화막(10)을 증착하고, 그 버퍼 산화막(10)을 이온주입 버퍼로 사용하여 불순물 이온을 고농도로 주입하여 기판(1)에 고농도 소스/드레인(8)을 형성하는 단계(도2d)와, 상기 버퍼 산화막(10)을 식각하고, 다시 고농도 및 저농도 소스/드레인(8),(5)과, 보호층(4)의 상부에 보호층(9)을 증착하는 단계(도2e)로 이루어진다.
이하, 상기와 같이 구성된 본 발명을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 게이트산화막(2), 다결정실리콘(3), 보호층(4)을 순차적으로 증착한다. 이때, 다결정실리콘(3)은 게이트 전극으로 사용되며, 보호층(4)은 이온주입의 마스크로 사용된다.
그 다음, 도2b에 도시한 바와 같이 상기 보호층(4)의 상부에 포토레지스트(도면 미도시)를 도포 및 노광하는 사진식각공정으로 게이트 패턴을 형성한 후, 보호층(4), 다결정실리콘(3), 게이트산화막(2)을 순차적으로 식각하여 게이트를 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 보호층(4)을 이온주입 마스크로 하여 불순물이온을 저농도로 게이트의 양측면 기판(1) 하부에 주입하여 저농도 소스/드레인(5)을 형성한다.
그 다음, 도2d에 도시한 바와 같이 상기 저농도 소스/드레인(5)과 보호층(4)의 상부에 버퍼 산화막(10)을 약 1700정도로 증착하고, 그 버퍼 산화막(10)을 이온주입 버퍼로 사용하여 불순물 이온을 고농도로 주입하여 기판(1)에 고농도 소스/드레인(8)을 형성한다. 이때 게이트의 측면에 증착된 버퍼 산화막(10)은 그 두께가 두꺼워 불순물이온이 저농도 소스/드레인(5)에 주입되는 것을 방지하며, 그 이외의 버퍼 산화막(10)영역은 두께가 얇아 불순물이온이 저농도 소스/드레인(5)에 주입되어 그 영역을 고농도로 변환시켜 고농도 소스/드레인(8)을 형성하게 된다.
그 다음, 도2e에 도시한 바와 같이 상기 버퍼 산화막(10)을 모두 식각하고, 다시 고농도 및 저농도 소스/드레인(8),(5)과, 보호층(4)의 상부에 보호층(9)을 증착하여 엘디디구조 모스 트랜지스터를 제조하게 된다.
상기한 바와 같이 본 발명은 버퍼 산화막을 이용하여 고농도 소스/드레인을 형성함으로써, 측벽형성을 위한 보호층의 증착과 건식식각단계를 사용하지 않게 되어 공정단계가 감소하고, 이에 따라 제조비용을 절감하는 효과가 있다.

Claims (2)

  1. 기판의 상부에 게이트산화막, 다결정실리콘 및 제 1보호층을 순차적으로 증착하는 단계와, 사진식각공정으로 상기 제 1보호층, 다결정실리콘, 게이트산화막을 선택적으로 식각하여 게이트를 형성하는 단계와, 상기 제 1보호층을 이온주입 마스크로 하여 불순물이온을 저농도로 게이트의 양측면 기판하부에 주입하여 저농도 소스/드레인을 형성하는 단계와, 상기 저농도 소스/드레인과 제 1보호층의 상부에 버퍼 산화막을 증착하고, 그 버퍼 산화막을 이온주입 버퍼로 사용하여 불순물 이온을 고농도로 주입하여 기판에 고농도 소스/드레인을 형성하는 단계와, 상기 버퍼 산화막을 식각하고, 다시 고농도 및 저농도 소스/드레인과, 제 1보호층의 상부에 제 2보호층을 증착하는 단계로 이루어진 것을 특징으로 하는 엘디디구조 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 버퍼 산화막은 1700의 두께로 증착하는 것을 특징으로 하는 엘디디구조 모스 트랜지스터 제조방법.
KR1019970041857A 1997-08-28 1997-08-28 엘디디구조 모스 트랜지스터 제조방법 KR19990018635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041857A KR19990018635A (ko) 1997-08-28 1997-08-28 엘디디구조 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041857A KR19990018635A (ko) 1997-08-28 1997-08-28 엘디디구조 모스 트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR19990018635A true KR19990018635A (ko) 1999-03-15

Family

ID=66046727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041857A KR19990018635A (ko) 1997-08-28 1997-08-28 엘디디구조 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR19990018635A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541373B1 (ko) * 2003-06-30 2006-01-11 주식회사 하이닉스반도체 리프레시타임을 개선시킨 반도체소자의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541373B1 (ko) * 2003-06-30 2006-01-11 주식회사 하이닉스반도체 리프레시타임을 개선시킨 반도체소자의 제조 방법
US7265039B2 (en) 2003-06-30 2007-09-04 Hynix Semiconductor, Inc. Method for fabricating semiconductor device with improved refresh time

Similar Documents

Publication Publication Date Title
US4330931A (en) Process for forming metal plated regions and lines in MOS circuits
KR100218299B1 (ko) 트랜지스터 제조방법
JP3058981B2 (ja) トランジスタの製造方法
KR19990018635A (ko) 엘디디구조 모스 트랜지스터 제조방법
KR0156156B1 (ko) 반도체 장치 제조방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR20010045138A (ko) 반도체 장치 제조방법
KR19990050035A (ko) 트랜지스터의 형성 방법
KR100280537B1 (ko) 반도체장치 제조방법
KR100243022B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
KR100239723B1 (ko) 반도체소자 제조방법
KR100422823B1 (ko) 모스트랜지스터제조방법
KR940002777B1 (ko) Mos 트랜지스터 제조방법
KR100223917B1 (ko) 모스 트랜지스터의 구조
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100218367B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
KR100470126B1 (ko) 반도체 소자의 게이트 형성 방법
KR100252857B1 (ko) 반도체 소자의 제조방법
KR0151190B1 (ko) 트랜지스터 및 그 제조방법
KR100232218B1 (ko) 반도체 소자의 제조방법
KR20040029588A (ko) 반도체소자의 제조방법
KR960009204A (ko) 이피롬의 제조방법
JPS5817657A (ja) 半導体装置
KR19990040095A (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination