KR19990012240A - Capacitor provided with a platinum group metal electrode and its manufacturing method - Google Patents
Capacitor provided with a platinum group metal electrode and its manufacturing method Download PDFInfo
- Publication number
- KR19990012240A KR19990012240A KR1019970035581A KR19970035581A KR19990012240A KR 19990012240 A KR19990012240 A KR 19990012240A KR 1019970035581 A KR1019970035581 A KR 1019970035581A KR 19970035581 A KR19970035581 A KR 19970035581A KR 19990012240 A KR19990012240 A KR 19990012240A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide
- capacitor
- nitride film
- platinum
- platinum group
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
향상된 특성을 갖는 캐패시터 및 그 제조방법에 대해 개시되어 있다. 이 캐패시터는, 하부전극과, 하부전극을 덮는 유전체막과, 유전체막상에 형성된 상부전극을 구비하는 캐패시터에 있어서, 하부전극 및 상부전극 중 적어도 어느 하나는 백금족 산화물이 일정량 포함된 백금족 금속으로 이루어진 것을 특징으로 한다. 이 백금족 산화물은 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 오스뮴 산화물(OsOx) 및 팔라듐 산화물(PdO)로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합이고, 전체 백금막의 3원자％ ∼ 50원자％ 정도 포함된다.Disclosed are a capacitor having improved properties and a method of manufacturing the same. The capacitor includes a lower electrode, a dielectric film covering the lower electrode, and an upper electrode formed on the dielectric film, wherein at least one of the lower electrode and the upper electrode is made of a platinum group metal containing a certain amount of platinum group oxide. It features. This platinum group oxide is any one or a combination of two or more selected from the group consisting of iridium oxide (IrO x ), ruthenium oxide (RuO x ), osmium oxide (OsO x ) and palladium oxide (PdO), and from 3 atomic% to the total platinum film It contains about 50 atomic%.
Description
본 발명은 반도체 메모리장치 및 그 제조방법에 관한 것으로, 특히 백금족 금속으로 이루어진 전극을 구비하는 캐패시터 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a method of manufacturing the same, and more particularly, to a capacitor having an electrode made of a platinum group metal and a method of manufacturing the same.
일반적으로 반도체 메모리장치, 예컨대 디램(Dynamic Random Access Memory; 이하 DRAM이라 칭함)은 집적도의 증가와 더불어 단위 셀의 면적이 급격하게 감소하고 있다. 따라서, 메모리 셀의 동작 특성을 저하시키지 않을 정도의 충분한 셀 캐패시턴스의 확보가 요구된다. 제한된 셀 면적에서 메모리 셀의 캐패시턴스를 증가시키기 위한 많은 방법들이 제안되고 있는데, 통상 다음의 세 가지로 나뉘어진다. 즉, ① 유전체막을 박막화하는 방법, ② 캐패시터의 유효면적을 증가시키는 방법, ③ 유전상수가 큰 물질을 유전체막으로 사용하는 방법 등이다. 이 중 첫 번째 방법, 즉 유전체막의 두께를 100Å 이하로 박막화하는 경우에는, 파울러 - 노드하임 전류 (Fowler - Nodheim current)에 의해 소자의 신뢰성이 저하되므로, 대용량 메모리장치에 적용하기가 어렵다는 단점이 있다. 두 번째 방법, 즉 캐패시터의 구조를 입체화하는 방법은 3차원 구조의 캐패시터를 제조하기 위한 복잡한 공정이 수반되고, 이에 따라 제조단가의 상승을 피할 수 없는 단점이 있다.BACKGROUND In general, semiconductor memory devices, such as DRAMs (hereinafter referred to as DRAMs), are rapidly decreasing in area and increasing in unit cell area. Therefore, it is required to secure sufficient cell capacitance such that the operating characteristics of the memory cell are not degraded. Many methods for increasing the capacitance of a memory cell in a limited cell area have been proposed, and are generally divided into the following three. That is, (1) thinning the dielectric film, (2) increasing the effective area of the capacitor, and (3) using a material having a high dielectric constant as the dielectric film. In the first method, that is, when the thickness of the dielectric film is reduced to 100 Å or less, the reliability of the device is degraded by the Fowler-Nodheim current, which makes it difficult to apply to a large-capacity memory device. . The second method, ie, the method of three-dimensionalizing the structure of the capacitor, involves a complicated process for manufacturing a three-dimensional capacitor, and thus, there is a disadvantage that an increase in manufacturing cost is inevitable.
이에 따라, 최근에는 질화막/산화막(NO) 구조의 유전체막에 비해 유전율이 백배 이상 높은 페로브스카이트(Perovskite) 구조의 산화물, 예를 들어 피. 지. 티(PZT; PbZrTiO3) 또는 비. 에스. 티(BST; BaSrTiO3) 계열의 강유전체막을 사용하는 방법이 제안되었다. 이렇게 강유전체막을 사용하면 공정이 단순화되고 단차도 낮아지는 이점이 있어 향후 널리 사용될 것으로 예상된다.Accordingly, in recent years, oxides of a Perovskite structure, for example, P. oxide, have a dielectric constant of at least 100 times higher than that of a nitride film / oxide film (NO) structure. G. Tee (PZT; PbZrTiO 3 ) or ratio. s. A method of using a Ti (BST; BaSrTiO 3 ) series ferroelectric film has been proposed. The use of ferroelectric films is expected to be widely used in the future because the process is simplified and the step is also lowered.
한편, 강유전체막을 캐패시터의 유전체막으로 사용하기 위해서는 전극물질이 중요한데, ① 전극 위에서 페로브스카이트 구조의 막질의 형성이 가능할 것, ② 전극과 강유전체막의 계면에서의 저유전체막의 생성이 없을 것, ③ 실리콘 또는 강유전체의 구성원자들의 상호확산이 일어나지 않을 것, 그리고 ④ 전극의 패터닝이 쉬울 것 등의 조건을 갖추어야 한다. 현재 강유전체를 유전체막으로 사용하는 메모리소자의 전극으로서는 내 산화성이면서 고 전도성 물질인 백금(Pt; Platinum), 루테늄(Ru; Ruthenium), 이리듐(Ir; Iridium) 등의 귀금속류와, 산화이리듐(IrO2) 또는 산화루테늄(RuO2) 등의 전도성 산화물이 연구되고 있다.On the other hand, in order to use the ferroelectric film as a dielectric film of a capacitor, an electrode material is important. ① It is possible to form a perovskite structure on the electrode. ② There should be no formation of a low dielectric film at the interface between the electrode and the ferroelectric film. Conditions such as no interdiffusion of the members of the silicon or ferroelectric, and (4) easy patterning of the electrode should be provided. As electrodes of memory devices using ferroelectrics as dielectric films, precious metals such as platinum (Pt; Platinum), ruthenium (Ru), and iridium (Irdium), which are oxidative and highly conductive materials, and iridium oxide (IrO 2) Or conductive oxides such as ruthenium oxide (RuO 2 ).
지금까지 우수한 내산화성 때문에 강유전체 캐패시터의 전극으로 널리 사용되어온 백금(Pt)은 플럭(plug)을 구성하는 폴리실리콘과 심하게 반응하기 때문에 폴리실리콘 플럭과 백금전극 사이에 장벽층을 추가로 형성해 주어야 한다.Platinum (Pt), which has been widely used as an electrode of ferroelectric capacitors until now because of its excellent oxidation resistance, reacts severely with polysilicon constituting the plug, and thus, an additional barrier layer must be formed between the polysilicon flux and the platinum electrode.
도 1 내지 도 3은 종래의 강유전체막을 구비하는 캐패시터의 제조방법을 나타내는 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a capacitor having a conventional ferroelectric film.
도 1을 참조하면, 반도체기판(2) 상에 형성된 층간절연막(4)을 부분적으로 식각하여 상기 반도체기판(2)의 일부를 노출시키는 콘택홀을 형성한 다음, 결과물의 전면에 도우프된 폴리실리콘막을 형성한 후 에치백함으로써 상기 콘택홀을 채우는 플럭(6)을 형성한다. 다음에, 플럭이 형성된 결과물상에 예를 들어 티타늄 질화막(TiN)을 증착하여 상기 플럭(6)과 이후에 형성될 백금(Pt)막 사이의 반응을 방지하기 위한 장벽층(8)을 형성한다. 다음, 상기 장벽층(8) 상에 예를 들어 백금(Pt)을 증착하여 하부전극층(10)을 형성한다.Referring to FIG. 1, the interlayer insulating film 4 formed on the semiconductor substrate 2 is partially etched to form a contact hole exposing a portion of the semiconductor substrate 2, and then the poly doped on the entire surface of the resultant substrate. After the silicon film is formed, the floc 6 filling the contact hole is formed by etching back. Next, a titanium nitride film (TiN), for example, is deposited on the resultant floc to form a barrier layer 8 for preventing a reaction between the floc 6 and a later formed platinum (Pt) film. . Next, for example, platinum (Pt) is deposited on the barrier layer 8 to form the lower electrode layer 10.
도 2를 참조하면, 통상의 사진공정을 이용하여 스토리지 전극이 형성될 영역을 한정한 후, 상기 하부전극층을 건식식각함으로써 캐패시터의 하부전극(10')을 형성한다. 이 때, 식각된 백금막의 모폴로지가 불량해지는데, 그 이유에 대해서는 후술한다.Referring to FIG. 2, after defining a region in which a storage electrode is to be formed using a conventional photolithography process, the lower electrode layer is dry-etched to form the lower electrode 10 ′ of the capacitor. At this time, the morphology of the etched platinum film becomes poor, which will be described later.
도 3을 참조하면, 하부전극(10')이 형성된 결과물의 전면에, 예를 들어 PZT 또는 BST와 같은 강유전체막을 증착하여 캐패시터의 유전체막(12)을 형성한다. 이어서, 상기 유전체막(12) 상에 백금(Pt)을 증착하여 상부전극(14)을 형성한 다음, 결과물을 열처리한다. 이 때, 상기 열처리 공정시 상부전극(14)을 형성하는 백금막에서 입성장이 일어나 모폴로지가 불량해진다.Referring to FIG. 3, a dielectric film 12 of a capacitor is formed by depositing a ferroelectric film such as, for example, PZT or BST, on the entire surface of the resultant in which the lower electrode 10 ′ is formed. Subsequently, platinum Pt is deposited on the dielectric film 12 to form an upper electrode 14, and then the resultant is heat-treated. At this time, grain growth occurs in the platinum film forming the upper electrode 14 during the heat treatment process, resulting in poor morphology.
상기한 종래의 방법에 의하면, 하부전극의 하부에 형성된 장벽층(8')에 의해 폴리실리콘 플럭(6)과 백금 하부전극(10') 사이의 반응이 방지되어 신뢰성이 저하되는 문제가 해소된다.According to the conventional method described above, the barrier layer 8 'formed under the lower electrode prevents the reaction between the polysilicon floc 6 and the platinum lower electrode 10', thereby reducing the reliability. .
한편, 백금(Pt)막은 강유전체 캐패시터의 전극물질로 널리 사용되고 있으나, 불균일한 식각 특성과 고온에서의 변형 및 산소확산 등의 주요한 3가지 문제점이 있다. 첫째, 불균일한 식각 특성 문제는, 백금막을 건식식각하여 하부전극을 형성할 때 다결정체인 백금의 그레인 경계면(grain boundary)의 식각율이 그레인의 식각율보다 높기 때문에, 그레인 경계면만 우선적으로 식각되어 균일한 식각이 이루어지지 않는다. 이것은 강유전 캐패시터에서 발생하는 누설전류를 증가시키는 원인이 된다. 둘째, 백금(Pt)막은 고온에서 열처리할 경우 변형이 일어나게 된다. 특히, 하부전극인 스토리지 노드의 사이즈가 0.5㎛ 이하로 백금의 그레인 사이즈인 0.1㎛과 유사하게 되면, 열처리 후의 모폴로지의 변화가 크다. 셋째, 백금은 고온에서 열처리할 때 백금 그레인 사이의 그레인 경계면을 통해 산소가 확산해 들어가서 장벽막이 산화되고 저항이 커지는 문제점이 있다.Platinum (Pt) films are widely used as electrode materials for ferroelectric capacitors, but there are three major problems such as non-uniform etching characteristics, deformation at high temperatures, and oxygen diffusion. First, the problem of non-uniform etching characteristics is that since the etch rate of the grain boundary of the polycrystalline platinum is higher than that of the grain when dry etching the platinum film to form the lower electrode, only the grain boundary is preferentially etched and uniform. No etching is done. This causes the leakage current generated in the ferroelectric capacitor to increase. Second, when the platinum (Pt) film is heat treated at a high temperature, deformation occurs. In particular, when the size of the storage node, which is the lower electrode, is 0.5 µm or less and is similar to 0.1 µm, which is the grain size of platinum, the morphology after heat treatment is large. Third, when platinum is heat treated at a high temperature, oxygen diffuses through the grain boundaries between the platinum grains, so that the barrier film is oxidized and the resistance is increased.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 균일한 식각이 가능하며, 열처리 과정에서 모폴로지의 변화가 없는 전극을 구비하는 캐패시터를 제공하는 것이다.Accordingly, the technical problem to be achieved by the present invention is to provide a capacitor having an electrode capable of uniform etching and having no change in morphology during the heat treatment process.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기한 캐패시터의 바람직한 제조방법을 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a method for producing the above-described capacitor.
도 1 내지 도 3은 종래의 강유전체막을 구비하는 캐패시터의 제조방법을 나타내는 단면도들이다.1 to 3 are cross-sectional views illustrating a method of manufacturing a capacitor having a conventional ferroelectric film.
도 4 내지 도 7은 본 발명에 의한 캐패시터의 제조방법을 설명하기 위한 단면도들이다.4 to 7 are cross-sectional views illustrating a method of manufacturing a capacitor according to the present invention.
상기 과제를 이루기 위하여 본 발명에 의한 캐패시터는, 하부전극과, 상기 하부전극을 덮는 유전체막과, 상기 유전체막상에 형성된 상부전극을 구비하는 캐패시터에 있어서, 상기 하부전극 및 상부전극 중 적어도 어느 하나는 백금족 산화물이 일정량 포함된 백금족 금속으로 이루어진 것을 특징으로 한다.In accordance with an aspect of the present invention, a capacitor includes a lower electrode, a dielectric film covering the lower electrode, and an upper electrode formed on the dielectric film, wherein at least one of the lower electrode and the upper electrode is It is characterized by consisting of a platinum group metal containing a certain amount of platinum group oxide.
상기 백금족 산화물은 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 오스뮴 산화물(OsOx) 및 팔라듐 산화물(PdO)로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합으로서, 전체 백금막의 3원자％ ∼ 50원자％ 정도 포함된 것이 바람직하다.The platinum group oxide is any one or a combination of two or more selected from the group consisting of iridium oxide (IrO x ), ruthenium oxide (RuO x ), osmium oxide (OsO x ) and palladium oxide (PdO). It is preferable that about 50 atomic% is included.
상기 백금족 금속은 백금(Pt), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 및 팔라듐(Pd)으로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합이고, 상기 유전체막은 오산화탄탈륨(Ta2O5), 피.지.티(PZT; PbZrTiO3), 납-티타늄 산화물(PbTiO3), 비.에스.티(BST; BaSrTiO3), 에스.티.오(STO; SrTiO3), 비스무스-티타늄 산화물(Bi4Ti3O12), (Pb, La)(Zr, Ti)O3및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 이루어진 그룹에서 선택된 어느 하나로 이루어지는 것이 바람직하다.The platinum group metal is any one or a combination of two or more selected from the group consisting of platinum (Pt), rhodium (Rh), ruthenium (Ru), iridium (Ir), osmium (Os), and palladium (Pd), and the dielectric film is pentoxide Tantalum (Ta 2 O 5 ), P. T. (PZT; PbZrTiO 3 ), Lead-Titanium Oxide (PbTiO 3 ), B.S.Ti (BST; BaSrTiO 3 ), S.T.O (STO; SrTiO 3 ), bismuth-titanium oxide (Bi 4 Ti 3 O 12 ), (Pb, La) (Zr, Ti) O 3 and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) It is preferable to make.
상기한 다른 과제를 이루기 위하여 본 발명에 의한 캐패시터의 제조방법은, 반도체기판 상의 층간절연막에 형성된 콘택홀을 통해 상기 반도체기판과 접속된 하부전극을 형성하는 단계와, 상기 하부전극을 덮는 유전체막 및 상부전극을 차례로 형성하는 단계를 포함하는 캐패시터의 제조방법에 있어서, 상기 하부전극 및 상부전극 중 적어도 어느 하나는 백금족 산화물이 일정량 포함된 백금족 금속으로 형성하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, the method including: forming a lower electrode connected to the semiconductor substrate through a contact hole formed in an interlayer insulating layer on the semiconductor substrate, a dielectric film covering the lower electrode; A method of manufacturing a capacitor comprising sequentially forming an upper electrode, wherein at least one of the lower electrode and the upper electrode is formed of a platinum group metal containing a predetermined amount of platinum group oxide.
상기 백금족 산화물은 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 오스뮴 산화물(OsOx) 및 팔라듐 산화물(PdO)로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합이고, 전체 백금막의 3원자％ ∼ 50원자％ 정도 포함된 것이 바람직하다.The platinum group oxide is any one or a combination of two or more selected from the group consisting of iridium oxide (IrO x ), ruthenium oxide (RuO x ), osmium oxide (OsO x ), and palladium oxide (PdO). It is preferable that about 50 atomic% is included.
그리고, 상기 백금족 금속은 백금(Pt), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 및 팔라듐(Pd)으로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합이고, 상기 유전체막은 오산화탄탈륨(Ta2O5), 피.지.티(PZT; PbZrTiO3), 납-티타늄 산화물(PbTiO3), 비.에스.티(BST; BaSrTiO3), 에스.티.오(STO; SrTiO3), 비스무스-티타늄 산화물(Bi4Ti3O12), (Pb, La)(Zr, Ti)O3및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9)로 이루어진 그룹에서 선택된 어느 하나로 형성하는 것이 바람직하다.The platinum group metal is any one or a combination of two or more selected from the group consisting of platinum (Pt), rhodium (Rh), ruthenium (Ru), iridium (Ir), osmium (Os), and palladium (Pd), and the dielectric The film is tantalum pentoxide (Ta 2 O 5 ), P. T. (PZT; PbZrTiO 3 ), lead-titanium oxide (PbTiO 3 ), B.S.Ti (BST; BaSrTiO 3 ), S.O. (STO) SrTiO 3 ), bismuth-titanium oxide (Bi 4 Ti 3 O 12 ), (Pb, La) (Zr, Ti) O 3 and strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ) It is preferable to form one.
그리고, 상기 하부전극을 형성하는 단계 전에, 상기 콘택홀이 형성된 결과물상에, 상기 반도체기판과 하부전극 사이의 물질의 확산을 방지하기 위한 확산방지층을 형성하는 단계를 더 구비하며, 상기 확산방지층은 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐질화막(WN), 몰리브덴질화막(MoN), 지르코늄질화막(ZrN), 하프뮴질화막(HfN), 지르코늄실리콘질화막(ZrSiN), 하프뮴실리콘질화막(HfSiN), 티타늄실리콘질화막(TiSiN), 탄탈륨실리콘질화막(TaSiN), 티타늄알루미늄질화막(TiAlN) 및 탄탈륨알루미늄질화막(TaAlN)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다.And before forming the lower electrode, forming a diffusion barrier layer on the resultant material on which the contact hole is formed to prevent diffusion of a material between the semiconductor substrate and the lower electrode. Titanium nitride film (TiN), tantalum nitride film (TaN), tungsten nitride film (WN), molybdenum nitride film (MoN), zirconium nitride film (ZrN), hafnium nitride film (HfN), zirconium silicon nitride film (ZrSiN), hafnium silicon nitride film (HfSiN ), A titanium silicon nitride film (TiSiN), a tantalum silicon nitride film (TaSiN), a titanium aluminum nitride film (TiAlN), and a tantalum aluminum nitride film (TaAlN).
또한, 상기 상부전극을 형성하는 단계 후에, 상기 상부전극이 형성된 결과물을 열처리하는 단계를 더 구비할 수도 있다.In addition, after the forming of the upper electrode, the step of heat treating the resultant formed the upper electrode may be further provided.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 4 내지 도 7은 본 발명에 의한 캐패시터의 제조방법을 설명하기 위한 단면도들이다.4 to 7 are cross-sectional views illustrating a method of manufacturing a capacitor according to the present invention.
도 4를 참조하면, 반도체기판(22) 상에 형성된 층간절연막(24)을 부분적으로 식각하여 상기 반도체기판(22)의 일부를 노출시키는 콘택홀을 형성한 다음, 결과물의 전면에 도우프된 폴리실리콘막을 형성한 후 에치백함으로써 상기 콘택홀을 채우는 플럭(26)을 형성한다. 다음에, 플럭이 형성된 결과물 상에, 예를 들어 티타늄 질화막(TiN)을 30㎚ 정도 증착하여 상기 플럭(26)과 이후에 형성될 하부전극 사이의 반응을 방지하기 위한 장벽층(28)을 형성한다. 상기 장벽층(28)은, 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐질화막(WN), 몰리브덴질화막(MoN), 지르코늄질화막(ZrN), 하프뮴질화막(HfN), 지르코늄실리콘질화막(ZrSiN), 하프뮴실리콘질화막(HfSiN), 티타늄실리콘질화막(TiSiN), 탄탈륨실리콘질화막(TaSiN), 티타늄알루미늄질화막(TiAlN) 및 탄탈륨알루미늄질화막(TaAlN)으로 이루어진 그룹에서 선택된 어느 하나로 형성한다.Referring to FIG. 4, the interlayer insulating layer 24 formed on the semiconductor substrate 22 is partially etched to form a contact hole exposing a portion of the semiconductor substrate 22, and then the poly doped on the entire surface of the resultant substrate. After the silicon film is formed, the plug 26 filling the contact hole is formed by etching back. Next, for example, a titanium nitride film (TiN) is deposited on the resultant formed by about 30 nm to form a barrier layer 28 to prevent a reaction between the floc 26 and the lower electrode to be formed later. do. The barrier layer 28 includes a titanium nitride film (TiN), a tantalum nitride film (TaN), a tungsten nitride film (WN), a molybdenum nitride film (MoN), a zirconium nitride film (ZrN), a hafnium nitride film (HfN), and a zirconium silicon nitride film (ZrSiNN). ), A hafnium silicon nitride film (HfSiN), a titanium silicon nitride film (TiSiN), a tantalum silicon nitride film (TaSiN), a titanium aluminum nitride film (TiAlN), and a tantalum aluminum nitride film (TaAlN).
다음, 상기 장벽층(28) 상에 백금족 산화물이 일정량 포함된 백금(Pt)족 금속막, 예를 들어 이리듐 산화물(IrOx)이 20원자％ 포함된 백금(Pt)막을 증착하여 하부전극층(30)을 형성한다.Next, a platinum (Pt) group metal film containing a certain amount of platinum group oxide, for example, a platinum (Pt) film containing 20 atomic% of iridium oxide (IrO x ) is deposited on the barrier layer 28 to form a lower electrode layer 30. ).
이 때, 상기 백금족 산화물로는, 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 오스뮴 산화물(OsOx) 및 팔라듐 산화물(PdO)로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합을 사용하며, 전체 백금막의 3원자％ ∼ 50원자％ 정도 포함되도록 하는 것이 바람직하다. 그리고, 상기 백금족 금속으로는 백금(Pt), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os) 및 팔라듐(Pd)으로 이루어진 그룹에서 선택된 어느 하나 또는 둘 이상의 조합을 사용할 수 있다.In this case, as the platinum group oxide, any one or a combination of two or more selected from the group consisting of iridium oxide (IrO x ), ruthenium oxide (RuO x ), osmium oxide (OsO x ), and palladium oxide (PdO) is used. It is preferable to make it contain about 3 atomic%-50 atomic% of all the platinum films. The platinum group metal may be any one or a combination of two or more selected from the group consisting of platinum (Pt), rhodium (Rh), ruthenium (Ru), iridium (Ir), osmium (Os), and palladium (Pd). have.
그리고, 상기 백금족 산화물이 포함된 백금족 금속을 증착하는 방법으로는, 예를 들어 백금(Pt)-이리듐(Ir) 합금을 타겟으로 하고, 아르곤(Ar) 및 산소(O2)를 반응가스로 하는 스퍼터링 방법을 사용한다.As a method of depositing a platinum group metal containing the platinum group oxide, for example, a platinum (Pt) -iridium (Ir) alloy is targeted, and argon (Ar) and oxygen (O 2 ) are used as reaction gases. Use the sputtering method.
도 5를 참조하면, 통상의 사진공정을 이용하여 하부전극이 형성될 영역을 한정한 후, 반응성 이온식각(Reactive Ion Etching; RIE) 방법으로 상기 하부전극층을 건식식각함으로써 캐패시터의 하부전극(30')을 형성한다. 상기 백금족 산화물이 일정량 포함된 백금막은 그레인 사이즈가 아주 작은 비정질(amorphous)에 가까운(백금의 1/10이하) 박막 구조를 갖기 때문에, 상기 하부전극층(4의 30)을 건식식각할 때 균일한 식각이 가능하며 식각후 모폴로지의 변화가 거의 없다.Referring to FIG. 5, after defining a region in which a lower electrode is to be formed using a conventional photolithography process, the lower electrode layer 30 ′ is dry-etched by reactive ion etching (RIE). ). Since the platinum film containing a certain amount of the platinum group oxide has a thin film structure close to amorphous (less than 1/10 of platinum) having a very small grain size, uniform etching is performed when dry etching the lower electrode layer 4 (30). This is possible and there is little change in morphology after etching.
도 6을 참조하면, 하부전극(30')이 형성된 결과물의 전면에 유전막을 40㎚ 정도 증착하여 캐패시터의 유전체막(32)을 형성한다.Referring to FIG. 6, a dielectric film is deposited on the entire surface of the resultant on which the lower electrode 30 ′ is formed to form the dielectric film 32 of the capacitor.
상기 유전체막(32)은 피.지.티(PZT; PbZrTiO3), 납-티타늄 산화물(PbTiO3), 비.에스.티(BST; BaSrTiO3), 에스.티.오(STO; SrTiO3), 비스무스-티타늄 산화물(Bi4Ti3O12), (Pb, La)(Zr, Ti)O3및 스트론튬-비스무스-탄탈륨 산화물(SrBi2Ta2O9) 등과 같은 강유전체와, 오산화탄탈륨(Ta2O5)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다.The dielectric film 32 is blood if T.... (PZT; PbZrTiO 3), lead-titanium oxide (PbTiO 3), a non-S-T (BST; BaSrTiO 3), S T O (STO; SrTiO 3.. ), Bismuth-titanium oxide (Bi 4 Ti 3 O 12 ), (Pb, La) (Zr, Ti) O 3 and ferroelectrics such as strontium-bismuth-tantalum oxide (SrBi 2 Ta 2 O 9 ), and tantalum pentoxide ( Ta 2 O 5 ) may be formed of any one selected from the group consisting of.
이어서, 상기 유전체막(32) 상에 상기 하부전극(30')과 마찬가지로, 백금족 산화물, 예를 들어 이리듐 산화물(IrOx)이 20원자％ 정도 포함된 백금(Pt)막을 100㎚의 두께로 증착하여 상부전극(34)을 형성한다.Subsequently, a platinum (Pt) film containing about 20 atomic percent of a platinum group oxide, for example, iridium oxide (IrO x ), is deposited on the dielectric film 32 in the same manner as the lower electrode 30 '. The upper electrode 34 is formed.
도 7을 참조하면, 상부전극(34)이 형성된 결과물을 650℃의 온도와, 질소가스 분위기에서 20분간 열처리한다. 이 때, 상기 열처리 공정시 종래에는 백금막에서 입성장이 일어나 모폴로지가 불량해졌으며, 백금 그레인 사이의 그레인 경계면을 통해 산소가 확산해 들어가 장벽층이 산화되고 콘택저항이 커지는 문제점이 있었다. 그러나, 본 발명에 따르면, 비정질에 가까운 백금족 산화물이 일정량 포함된 백금막을 사용함으로써 모폴로지가 불량해지는 문제를 해소할 수 있으며, 산소가 고속 확산할 경로, 즉 그레인 경계면이 없기 때문에 백금막의 내부까지 산소가 침투할 수가 없어 콘택저항이 증가되는 문제를 방지할 수 있다.Referring to FIG. 7, the resultant on which the upper electrode 34 is formed is heat-treated for 20 minutes at a temperature of 650 ° C. and a nitrogen gas atmosphere. At this time, in the heat treatment process, conventionally, grain growth occurs in the platinum film, resulting in poor morphology, oxygen diffusion through the grain boundaries between the platinum grains, oxidation of the barrier layer, and increase in contact resistance. However, according to the present invention, the problem of morphology deterioration can be solved by using a platinum film containing a certain amount of platinum group oxide close to amorphous, and oxygen does not reach the inside of the platinum film because there is no path for rapid diffusion of oxygen, that is, a grain boundary. Since it cannot penetrate, the problem of increasing contact resistance can be prevented.
이상 본 발명을 상세히 설명하였으나, 본 발명은 이에 한정되지 않으며 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.Although the present invention has been described in detail above, the present invention is not limited thereto, and many modifications are possible by those skilled in the art within the technical idea to which the present invention pertains.
상술한 본 발명에 의한 강유전체막을 사용한 캐패시터 및 그 제조방법에 의하면, 상부전극 및 하부전극을 형성하는 물질로 종래의 순수 백금족금속 대신에, 백금족 산화물이 일정량 포함된 백금족 금속을 사용한다. 상기 백금족 산화물은 비정질에 가깝기 때문에, 백금막을 식각할 때 또는 열처리 후에도 모폴로지의 변화가 없으며, 상기 열처리시 산소의 확산경로가 차단됨으로써 산소의 확산에 의한 콘택저항의 증가를 방지할 수 있다. 본 발명은 특히 1기가 디램(1G DRAM) 이후의 공정에서 문제되고 있는 백금전극의 불균일 식각문제와 고온에서의 모폴로지의 변형 및 산소의 확산문제를 근본적으로 해결할 수 있으며, 더욱이 특별한 공정의 증가없이도 실용화가 가능한 이점이 있다.According to the capacitor and the manufacturing method using the ferroelectric film according to the present invention described above, instead of the conventional pure platinum group metal, a platinum group metal containing a certain amount of platinum group oxide is used as a material for forming the upper electrode and the lower electrode. Since the platinum group oxide is close to amorphous, there is no change in morphology even when the platinum film is etched or after heat treatment, and the diffusion path of oxygen is blocked during the heat treatment to prevent an increase in contact resistance due to diffusion of oxygen. The present invention can fundamentally solve the problem of non-uniform etching of platinum electrode, deformation of morphology at high temperature and diffusion of oxygen, which is a problem in the process after 1G DRAM (1G DRAM), and further practical application without increasing the special process. There is a possible advantage.
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035581A KR19990012240A (en) | 1997-07-28 | 1997-07-28 | Capacitor provided with a platinum group metal electrode and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035581A KR19990012240A (en) | 1997-07-28 | 1997-07-28 | Capacitor provided with a platinum group metal electrode and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990012240A true KR19990012240A (en) | 1999-02-25 |
Family
ID=66040317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970035581A KR19990012240A (en) | 1997-07-28 | 1997-07-28 | Capacitor provided with a platinum group metal electrode and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990012240A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799048B1 (en) * | 2000-06-28 | 2008-01-28 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
-
1997
- 1997-07-28 KR KR1019970035581A patent/KR19990012240A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799048B1 (en) * | 2000-06-28 | 2008-01-28 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4216585B2 (en) | Method for forming a layer containing ruthenium and tungsten, and integrated circuit structure including these layers | |
| US5581436A (en) | High-dielectric-constant material electrodes comprising thin platinum layers | |
| US6144060A (en) | Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature | |
| US6096597A (en) | Method for fabricating an integrated circuit structure | |
| US20030062558A1 (en) | Memory cell capacitor structure and method of formation | |
| US7700454B2 (en) | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities | |
| US20010015453A1 (en) | Capacitor forming methods | |
| US20040191983A1 (en) | Capacitor with high dielectric constant materials and method of making | |
| US5909043A (en) | Sacrificial oxygen sources to prevent reduction of oxygen containing materials | |
| US20060154382A1 (en) | Capacitor with high dielectric constant materials and method of making | |
| US5861332A (en) | Method for fabricating capacitors of semiconductor devices | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| JP2003163333A (en) | Method for fabricating capacitor | |
| US6689623B2 (en) | Method for forming a capacitor | |
| JPH1154703A (en) | Manufacture of high dielectric capacitor | |
| KR19990012240A (en) | Capacitor provided with a platinum group metal electrode and its manufacturing method | |
| KR100614576B1 (en) | Method for forming capacitor | |
| KR100474589B1 (en) | Capacitor Manufacturing Method | |
| KR20010059002A (en) | A method for forming capacitor in semiconductor device | |
| KR100362182B1 (en) | Method for fabricating ferroelectric random access memory | |
| KR20040001866A (en) | Method for fabricating capacitor | |
| KR19980065708A (en) | Manufacturing method of capacitor with ferroelectric film | |
| KR980012488A (en) | Method for manufacturing capacitor with ferroelectric film | |
| KR20040060083A (en) | Method for forming capacitor having metal oxide bottom electrode in semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |