KR19990010203A - Trench Capacitor Fabrication Method Using Hillock Metal Surface - Google Patents

Abstract

금속막 표면의 힐록(hillock)을 마스킹층으로 이용하여 극소 트렌치를 형성함으로써 커패시터의 용량을 극대화하는 트렌치 커패시터의 제조방법을 개시한다.Disclosed is a method of manufacturing a trench capacitor that maximizes the capacity of a capacitor by forming a micro trench using a hillock on a surface of a metal film as a masking layer.

상기 금속막의 힐록을 이용하는 본 발명의 방법은 먼저, 도전층 상에 절연층과 금속막을 순차 적층한 다음, 그 결과물 구조에 열처리 공정을 수행하여 상기 금속막의 표면에 복수개의 힐록을 생성시키는 단계를 포함한다. 다음, 상기 힐록을 마스크로 상기 절연층을 패터닝하고, 상기 패터닝된 절연층을 다시 마스크로 하여 상기 도전층을 패터닝함으로써 극소 트렌치가 구비된 하부전극을 형성한다. 상기 결과물 구조의 상부에 유전막 및 상부전극을 순차 형성하여 트렌치 커패시터를 완성한다. 이때 상기 열처리 공정의 조건을 조절함으로써 상기 힐록의 크기를 조절할 수 있다.The method of the present invention using the hillock of the metal film includes firstly laminating an insulating layer and a metal film on a conductive layer sequentially, and then performing a heat treatment process on the resulting structure to generate a plurality of hillocks on the surface of the metal film. do. Next, the insulating layer is patterned using the hillock as a mask, and the conductive layer is patterned using the patterned insulating layer as a mask to form a lower electrode having a micro trench. A dielectric capacitor and an upper electrode are sequentially formed on the resulting structure to complete the trench capacitor. At this time, the size of the hillock may be adjusted by adjusting the conditions of the heat treatment process.

Description

금속막 표면의 힐록을 이용한 트렌치 커패시터 제조방법Trench Capacitor Fabrication Method Using Hillock Metal Surface

본 발명은 반도체 장치에 대한 것으로, 상세하게는 트렌치 커패시터의 제조방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a trench capacitor.

최근 트렌치 구조를 이용하여 동일한 면적 내에서 커패시터 용량을 극대화하는 기술이 연구되고 있다. 종래의 트렌치 구조를 이용한 커패시터 제조방법은 산화막, 실리콘 질화막, 또는 폴리 실리콘층 등을 패터닝하고 이를 마스킹층으로 이용하여 실리콘 기판이나 폴리 실리콘층에 트렌치 구조를 형성한다.Recently, techniques for maximizing capacitor capacity in the same area using trench structures have been studied. In the conventional method of manufacturing a capacitor using a trench structure, a trench structure is formed on a silicon substrate or a polysilicon layer by patterning an oxide layer, a silicon nitride layer, a polysilicon layer, or the like, and using the same as a masking layer.

그러나 이러한 종래의 기술은 실리콘 질화막이나 폴리 실리콘층 등을 패터닝하는 과정에서 사진식각장비 및 공정기술 능력의 한계로 인해 트렌치 패턴 크기를 0.3㎛ 이하로 만들기 어려운 한계가 있다.However, this conventional technology has a limitation in making the trench pattern size less than 0.3 μm due to the limitation of the photolithography equipment and the process technology in the process of patterning the silicon nitride film or the polysilicon layer.

본 발명은 0.3㎛ 이하의 극소 트렌치패턴을 형성함으로써 트렌치 커패시터의 용량을 극대화하는 것을 기술적 과제로 한다.The present invention is to maximize the capacity of the trench capacitor by forming a micro trench pattern of less than 0.3㎛.

도 1a 내지 도 1e는 본 발명의 트렌치 커패시터 제조방법을 그 공정순서대로 도시한 단면도들이다.1A to 1E are cross-sectional views illustrating a trench capacitor manufacturing method of the present invention in the order of a process thereof.

본 발명에 따른 트렌치 커패시터 제조방법은 금속막 표면의 힐록(hillock)을 마스킹층으로 이용하여 극소 트렌치가 구비된 하부전극을 형성한다. 상기 힐록은 금속막을 열처리하여 금속의 전자적 이동(electromigration)을 발생시킴으로써 형성할 수 있다.In the method of manufacturing a trench capacitor according to the present invention, a lower electrode having a micro trench is formed by using a hillock on the surface of the metal film as a masking layer. The hillock may be formed by heat treating the metal film to generate an electromigration of the metal.

상기 금속막의 힐록을 이용하는 본 발명의 방법은 먼저, 도전층 상에 절연층과 금속막을 순차 적층한 다음, 그 결과물 구조에 열처리 공정을 수행하여 상기 금속막의 표면에 복수개의 힐록을 생성시키는 단계를 포함한다. 다음, 상기 힐록을 마스크로 상기 절연층을 패터닝하고, 상기 패터닝된 절연층을 다시 마스크로 하여 상기 도전층을 패터닝하여 극소 트렌치가 구비된 하부전극을 형성한다. 상기 결과물 구조의 상부에 유전막 및 상부전극을 순차 형성하여 트렌치 커패시터를 완성한다.The method of the present invention using the hillock of the metal film includes firstly laminating an insulating layer and a metal film on a conductive layer sequentially, and then performing a heat treatment process on the resulting structure to generate a plurality of hillocks on the surface of the metal film. do. Next, the insulating layer is patterned using the hillock as a mask, and the conductive layer is patterned using the patterned insulating layer as a mask to form a lower electrode having a micro trench. A dielectric capacitor and an upper electrode are sequentially formed on the resulting structure to complete the trench capacitor.

이때 상기 열처리 공정의 조건을 조절함으로써 상기 힐록의 크기를 조절할 수 있다. 구체적으로 상기 열처리는 300℃ 이상의 온도에서 수행되어지며, 온도 증가에 따라 힐록의 크기가 커진다. 한편, 상기 금속막은 알루미늄 또는 텅스텐으로 이루어지며, 상기 절연층은 실리콘 산화막, 실리콘 질화막 또는 이들의 혼합막으로 이루어지는 것이 바람직하다.At this time, the size of the hillock may be adjusted by adjusting the conditions of the heat treatment process. Specifically, the heat treatment is performed at a temperature of 300 ° C. or higher, and the size of the hillock increases as the temperature increases. On the other hand, the metal film is made of aluminum or tungsten, the insulating layer is preferably made of a silicon oxide film, silicon nitride film or a mixture thereof.

이하 첨부한 도면을 참조하여 본 발명을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1a를 참조하면, 기판(10) 상에 제1 절연층(20)을 도포한다. 기판(10)은 실리콘 기판 또는 도전층 기판이다. 제1 절연층(20)은 트렌치 구조를 형성할 때 마스킹층의 역할을 하는 것으로서, 실리콘 산화막, 실리콘 질화막 또는 이들의 혼합막으로 이루어진다. 다음, 제1 절연층(20)의 상부에 금속막(30)을 증착한다. 금속막(30)의 증착방법은 DC 마그네트론을 이용한 스퍼터링법, 화학기상증착법 등을 사용할 수 있다. 상기 금속막(30)은 알루미늄 또는 텅스텐으로 이루어지는 것이 바람직하다.Referring to FIG. 1A, a first insulating layer 20 is coated on the substrate 10. The substrate 10 is a silicon substrate or a conductive layer substrate. The first insulating layer 20 serves as a masking layer when forming a trench structure, and is formed of a silicon oxide film, a silicon nitride film, or a mixed film thereof. Next, a metal film 30 is deposited on the first insulating layer 20. As the deposition method of the metal film 30, a sputtering method using a DC magnetron, a chemical vapor deposition method, or the like can be used. The metal film 30 is preferably made of aluminum or tungsten.

도 1b를 참조하면, 열처리 공정을 수행함으로써 상기 금속막(30)의 표면에 힐록(40)들을 생성시킨다. 힐록이란 금속막 표면으로부터 뾰족한 못과 같이 튀어 나온 돌기부를 말하는 것으로서, 금속막이 압축응력을 받는 상태에서 발생한다. 특히 알루미늄 박막에서 힐록이 쉽게 발생하는 바, 위 박막 두께의 두배 정도 되는 힐록이 발생할 수 있다.Referring to FIG. 1B, hillocks 40 are formed on the surface of the metal film 30 by performing a heat treatment process. Hillock refers to a projection protruding like a sharp nail from the surface of the metal film, and occurs when the metal film is subjected to compressive stress. In particular, since the hillock easily occurs in the aluminum thin film, the hillock of about twice the thickness of the above thin film may occur.

이렇게 힐록이 발생하는 것은 두가지 원인에서 기인하는 것으로 여겨진다. 첫째, 알루미늄의 열팽창계수는 23.5 × 10^-6/℃로서 실리콘의 열팽창계수인 2.5 × 10^-6/℃의 거의 열배에 달한다. 따라서 실리콘 웨이퍼가 가열될 때 알루미늄 박막은 웨이퍼보다 더 많이 팽창하나, 이 알루미늄 박막이 실리콘 웨이퍼에 단단히 부착되어 있기 때문에 압축응력이 발생한다. 이러한 압축응력(σ)은 다음의 수학식과 같이 온도의 함수로 표시되어질 수 있다.This development of hillock is thought to be due to two causes. First, the coefficient of thermal expansion of aluminum is 23.5 × 10 ⁻⁶ / ° C., almost 10 times that of silicon, 2.5 × 10 ⁻⁶ / ° C. Therefore, when the silicon wafer is heated, the aluminum thin film expands more than the wafer, but compressive stress occurs because the aluminum thin film is firmly attached to the silicon wafer. This compressive stress σ can be expressed as a function of temperature as in the following equation.

알루미늄막이 300℃ 이상으로 가열되면 이 막의 압축응력은 매우 높아지게 된다. 이러한 응력은 알루미늄 박막에 힐록을 생성시키면서 감소된다.When the aluminum film is heated to 300 ° C. or higher, the compressive stress of the film becomes very high. This stress is reduced while producing hillock in the aluminum thin film.

알루미늄박막에 힐록이 심하게 발생하는 두 번째 원인은 알루미늄의 낮은 용융점(660℃)과 그에 따른 높은 정공확산율(rate of vacancy diffusion)에 있다. 힐록은 정공확산 메커니즘에 수반하여 성장한다. 구체적으로, 응력으로부터 정공의 농도구배가 발생하기 때문에 위 정공이 이동 또는 확산하게 된다. 이 확산속도는 온도증가에 비례하여 빨라진다. 따라서 알루미늄 박막에서 응력이 심하게 발생하는 위치로부터 정공이 빨리 확산하면서 힐록이 성장하게 된다. 정공의 확산은 알루미늄의 그레인 및 그레인 바운더리 모두를 통해 이루어진다.The second major cause of high heellock in aluminum thin films is the low melting point of aluminum (660 ° C) and hence the high rate of vacancy diffusion. Hillock grows with a hole diffusion mechanism. Specifically, the above hole is moved or diffused because the concentration gradient of the hole is generated from the stress. This diffusion rate increases in proportion to the temperature increase. Therefore, the hillock grows while holes are rapidly diffused from the location where the stress is severely generated in the aluminum thin film. Hole diffusion is through both grains of grain and grain boundaries of aluminum.

이상 설명한 바로부터 알 수 있듯이, 힐록의 크기는 열처리 조건을 달리함으로써 조절가능하다.As can be seen from the above description, the size of the hillock can be adjusted by changing the heat treatment conditions.

도 1b를 다시 참조하면, 금속막(30)의 표면에 힐록(40)이 생성된 부분과 그렇지 않은 부분 간에는 단차가 발생한다. 이 힐록과 단차의 높이는 약 0.5 ㎛ 이상이 될 수 있다. 이 단차로 인해 후속하는 식각과정에서 상기 힐록(40)들이 마스킹층의 역할을 하게 된다.Referring again to FIG. 1B, a step occurs between a portion where the hillock 40 is formed on the surface of the metal film 30 and a portion that is not. The height of the hillock and the step may be about 0.5 μm or more. This step causes the hillocks 40 to act as masking layers in the subsequent etching process.

도 1c를 참조하면, 상기 힐록(40)들을 마스킹층으로 하여 제1 절연층(20)을 선택적으로 식각함으로써 패턴(50)을 형성한다.Referring to FIG. 1C, the pattern 50 is formed by selectively etching the first insulating layer 20 using the hillocks 40 as masking layers.

도 1d를 참조하면, 상기 선택적으로 패터닝된 제1 절연층(20)을 마스킹층으로 이용하여 기판(10')에 0.3㎛ 이하의 극소 트렌치(60)를 형성한다.Referring to FIG. 1D, a micro trench 60 having a thickness of 0.3 μm or less is formed on the substrate 10 ′ using the selectively patterned first insulating layer 20 as a masking layer.

도 1e를 참조하면, 마스킹층으로 사용되었던 상기 제1 절연층(20)을 제거한 후, 유전막으로 사용될 제2 절연층(70)을 형성한다. 다음 제 2절연층(70) 상에 상부전극으로 사용될 제2 도전층(80)을 증착하여 커패시터를 형성한다.Referring to FIG. 1E, after removing the first insulating layer 20 used as the masking layer, a second insulating layer 70 to be used as a dielectric film is formed. Next, a second conductive layer 80 to be used as an upper electrode is deposited on the second insulating layer 70 to form a capacitor.

본 발명의 방법에 의하면, 0.3㎛ 이하의 극소 트렌치패턴을 형성함으로써 트렌치 커패시터의 용량을 극대화하는 효과가 있다.According to the method of the present invention, it is possible to maximize the capacity of the trench capacitor by forming a micro trench pattern of 0.3㎛ or less.

Claims (5)

도전층 상에 절연층과 금속막을 순차 적층하는 단계;Sequentially stacking an insulating layer and a metal film on the conductive layer; 상기 결과물 구조에 열처리 공정을 수행하여 상기 금속막의 표면에 복수개의 힐록을 생성시키는 단계;Performing a heat treatment process on the resultant structure to generate a plurality of hillocks on the surface of the metal film; 상기 힐록을 마스크로 상기 절연층을 패터닝하는 단계;Patterning the insulating layer using the hillock as a mask; 상기 패터닝된 절연층을 마스크로 상기 도전층을 패터닝하여 극소 트렌치가 구비된 하부전극을 형성하는 단계; 및Patterning the conductive layer using the patterned insulating layer as a mask to form a lower electrode with a minimum trench; And 상기 결과물 구조의 상부에 유전막 및 상부전극을 순차 형성하는 단계를 구비하는 것을 특징으로 하는 트렌치 커패시터의 제조방법.And sequentially forming a dielectric film and an upper electrode on the result structure. 제1항에 있어서, 상기 열처리 공정의 조건을 조절함으로써 상기 힐록의 크기를 조절하는 것을 특징으로 하는 트렌치 커패시터의 제조방법.The method of claim 1, wherein the size of the hillock is adjusted by adjusting the conditions of the heat treatment process. 제1항에 있어서, 상기 금속막이 알루미늄 또는 텅스텐으로 이루어진 것을 특징으로 하는 트렌치 커패시터의 제조방법.The method of claim 1, wherein the metal film is made of aluminum or tungsten. 제1항에 있어서, 상기 절연층이 실리콘 산화막, 실리콘 질화막 또는 이들의 혼합막인 것을 특징으로 하는 트렌치 커패시터의 제조방법.The method of claim 1, wherein the insulating layer is a silicon oxide film, a silicon nitride film, or a mixed film thereof. 제1항에 있어서, 상기 열처리 공정이 300℃ 이상의 온도에서 수행되는 것을 특징으로 하는 트렌치 커패시터의 제조방법.The method of claim 1, wherein the heat treatment is performed at a temperature of 300 ° C. or higher.