KR19990007490A - 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치 - Google Patents

적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR19990007490A
KR19990007490A KR1019980025617A KR19980025617A KR19990007490A KR 19990007490 A KR19990007490 A KR 19990007490A KR 1019980025617 A KR1019980025617 A KR 1019980025617A KR 19980025617 A KR19980025617 A KR 19980025617A KR 19990007490 A KR19990007490 A KR 19990007490A
Authority
KR
South Korea
Prior art keywords
adc
equation
test
measurements
fitting
Prior art date
Application number
KR1019980025617A
Other languages
English (en)
Inventor
찌홍 슈
돌테렌 죠지 유진 본
Original Assignee
스콧 티. 마이쿠엔
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스콧 티. 마이쿠엔, 해리스 코포레이션 filed Critical 스콧 티. 마이쿠엔
Publication of KR19990007490A publication Critical patent/KR19990007490A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

검정방법은, 적어도 한 시험신호를 사용하여 아날로그 디지털 변환기(ADC)를 구동시키며, 일련의 연속적 ADC검정들을 통하여 구동된 ADC를 검정하며, 일련의 연속 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 연속적 ADC검정들에 대해 일련의 연속 ADC성능지수 측정치들을 발생시키며, 일련의 연속 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키는 단계들로 되어있다. 검정하는 단계는 일련의 연속 ADC 검정을 통하여 ADC를 증분적으로 검정하는 것을 포함한다. 이 방법은 곡선의 국부 최소/최대를 결정하는 단계를 포함한다. 결정단계는 한 방정식을 일련의 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것으로 되어있다. 방정식을 적합화시키는 단계는 예정된 수의 이전의 ADC성능지수 측정들에 기초하여 방정식을 적합화시키는 것으로 되어있다. 방정식을 적합화시키는 단계는 삼차방정식과 같은 다항식을 일련의 ADC성능지수 측정치에 적합화시키는 단계로 되어있다.

Description

적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치
본 발명은 전자분야 및 보다 상세하게는 아날로그 디지털 변환기 회로를 위한 검정방법 및 장치에 관한 것이다.
아날로그 디지털 변환기(ADC)는 여러 전자용도에 있어 전기신호를 처리하는데 널리 사용되고 있다. 적분회로 아날로그 디지털 변환기는 주로 아날로그 입력 전압신호를 받아 그 신호를 출력으로서 디지털형으로 변환시킨다. 예컨대 휴대전화 기지국과 같은 현대의 디지털 통신시스템은 향상된 전체 시스템 성능을 위해 12비트 이상의 높은 해상도, 200 MHz이상의 대역폭 및 저 전력 및 저 왜곡성을 구비한 ADC를 흔히 요구한다.
파이프라인 ADC는, 각 단계가 플래시 아날로그 디지털 변환기, 디지털 아날로그 변환기(DAC) 및 DAC를 인접단계에 연결시키는 단계간 증폭기를 포함하고있는 일련의 부변환기들을 포함한다. 최종단계는 통상 단지 플래시 ADC만을 포함한다. 다단 ADC는 디지털 출력신호를 발생하는데 순차적으로 재사용되는 하나 또는 둘 이상의 유사한 부변환기 단계를 포함할 수 있다.
적분회로 아날로그 디지털 변환기의 부변환기 단계에는 몇 가지 잠재적 오차원천이 있다. 이들 오차는 오프셋, 잡음, DAC 및 ADC오차, 및 단계간 이득 증폭기의 오차를 포함한다. 부변환기 플래시 ADC오차는 예컨대 디지털 오차 교정 논리 회로의 사용에 의해 용이하게 교정될 수 있다. 표본 데이터 시스템에 발생된 kT/C 열 오차 원천은 표본 콘덴서 크기를 적당히 선정함으로써 감소될 수 있다.
고해상도 파이프라인 또는 다단 ADC에 있어서의 두 가지 주 오차원천은 DAC 및 단계간 증폭기 이득 오차이다. 이들 두 오차를 감소하기 위해, 통상적 방법에서는 오차에 기여하는 성분들을 측정하고 그런 뒤 검정을 산출, 실시하는 것이었다. 그러나 검정의 효과는 흔히 아날로그 디지털 변환기의 선형성에 의해 판단된다. 변환기 선형성과 오차기여성분 사이의 상관관계는 이론적으로 가깝지만, 성분 측정/교정을 통해 양호한 선택성을 달성하는 방법은 여전히 간접방법일 뿐이다.
미국특허 제 4,354,177호의 명세서는 ADC의 입력을 지수신호로 여기시켜 각 디지털출력치의 진폭확률분포를 구하기 위한 히스토그램을 발생시키는 장치 및 방법을 개시하고 있다. 히스토그램은, 여기신호의 동적특성과는 상관없는 시험 하에 변환기의 전달특성을 발생시켜 시험회로의 패라미터 값의 정확한 지식을 필요로 하지 않게 하는 방식으로 처리될 수 있다.
아날로그 디지털 변환기의 DAC는 전형적으로 박막 저항들에 의해 형성된 저항 사다리형 회로망을 포함하고 있다. 이들 저항은 DAC 오차를 감소시키기 위해 레이저 트리밍될 수 있다. 그러나 단계간 이득 오차는 그렇게 용이하게 결정되고 교정되지 못한다. 과거에는, 예컨대 IEEE Journal of Solid-State Circuits(IEEE 고체상태회로지), 제 26권, 제 4호, 1991년 4월에 게재된 Lin 등의 A 13-b 2.5-MHz Self-Calibrated Pipelined A/D Converter in 3-μm CMOS (3-μm CMOS 내 13-b, 2.5-MHz 자기검정되는 파이프라인 A/D 변환기)라는 명칭의 기사에 개시되어있는 절환형 콘덴서 중간 증폭기와 연관하여, 콘덴서를 트리밍하거나 또는 낮은 값 트리밍 콘덴서를 절단시키려고 시도했었다. 불행하게도 콘덴서를 트리밍하는 것은 실제로는 어렵고 특히 예측가능하고 정확한 결과를 얻기 위해서는 어렵다. 예측가능한 결과는 이득을 검정하기 위해 작은 값 트리밍 콘덴서를 절단할 때에도 대단히 얻기 어렵다.
불행하게도 미국특허 제 5,266,951호의 명세서에 개시되어있는 것과 같은 통상적 시험 및 검정회로는 예정된 주파수 및 신호준위를 필요로 하고 또한 입력신호준위 및 경사에 해당하는 검정치의 계산을 필요로 한다. 더욱이 대량의 검정 데이터가 처리되고 기억되어야 한다. 미국특허 제 4,903,024호의 명세서는 또한 입력준위와 경사에 관한 검정 데이터를 계산하기 위해 고속 푸리에 변환(FFT)을 이용하는 검정방법을 개시하고 있다. 이상의 양 시스템은 다수의 데이터 계산 및 기억을 필요로 하는데, 그것은 이론적으로 검정의 주기를 크게 지연시킨다. 그 위에 또한 입력원천에는 흔히 높은 선형성이 요구된다.
본 발명의 목적은 비교적 적은 수의 표본을 사용하여 집적회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치를 제공하고 또한 입력신호의 요건이 느슨한 집적회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치를 제공하는 것이다.
본 발명은, 적어도 한 시험신호를 사용하여 아날로그 디지털 변환기(ADC)를 구동시키며, 일련의 연속적 ADC검정들을 통하여 구동된 ADC를 검정하며, 일련의 연속 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 연속적 ADC검정들에 대해 일련의 연속 ADC성능지수 측정치들을 발생시키며, 일련의 연속 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키며, 곡선의 국부 최소/최대를 결정하는 단계들로 되어있는 아날로그 디지털 변환기를 검정하는 방법을 포함한다.
본 발명은 또한, 적어도 한 시험신호를 사용하여 ADC를 구동시키며, 복수개의 ADC검정들을 통하여 구동된 ADC를 검정하며, 복수개의 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 ADC검정들에 대해 복수개의 ADC성능지수 측정치들을 발생시키며, 복수개의 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키며, 곡선의 국부 최소/최대를 결정하는 단계들로 되어있는 아날로그 디지털 변환기를 검정하는 방법도 포함한다.
그 위에 본 발명은, 결정수단은, 한 방정식을 ADC성능지수 측정치들에 적합화시키기 위한 방정식 적합화수단, 그 방정식에 기초하여 국부 최소/최대를 계산하기 위한 계산수단으로 되어있고, 방정식 적합화수단은 예정된 수의 이 전의 ADC성능지수 측정들에 기초하여 방정식을 적합화시키기 위한 수단으로 되어있는, 청구항 9에 기재된 장치를 포함한다.
편리하게도 ADC 검정방법은, 적어도 한 시험신호를 사용하여 아날로그 디지털 변환기(ADC)를 구동시키며, 일련의 연속적 ADC검정들을 통하여 구동된 ADC를 검정하며, 일련의 연속 ADC성능지수 측정치들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 연속적 ADC검정들에 대해 일련의 연속 ADC성능지수 측정치들을 발생시키며, 일련의 연속 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키는 단계들을 포함한다. 검정하는 단계는 일련의 연속 ADC 검정을 통하여 ADC를 증분적으로 검정하는 것을 포함한다. 따라서 검정은 과도한 수의 계산을 요하지 않고 용이하게 달성될 수 있다.
이 방법은 추가적으로 곡선의 국부 최소/최대를 결정하는 단계를 포함하는 것이 바람직하다. 특히 결정단계는 바람직하게는 한 방정식을 일련의 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것으로 되어있다. 물론 방정식을 적합화시키는 단계는 예정된 수의 앞의 ADC성능지수 측정들에 기초하여 방정식을 적합화시키는 것으로 되어있는 것이 바람직하다. 방정식을 적합화시키는 단계는 삼차방정식과 같은 다항식을 일련의 ADC성능지수 측정치에 적합화시키는 단계로 되어있다. 그 위에 국부 최소/최대를 계산하는 단계는 방정식의 일차도함수를 계산하는 것으로 되어있다. 따라서 성능지수 데이터의 해석은 비교적 자명하고 용이하게 실시된다.
검정을 중지하는 단계는 예상된 또는 계산된 국부 최소/최대의 도달에 기초하여 검정을 중지하는 것을 포함한다. 따라서 ADC를 과도하게 검정하는 것이 방지되고 따라서 계산량도 감소된다.
일련의 각 ADC 성능지수 측정치를 발생하는 단계는 바람직하게는 비 이상적 시험 입력신호를 허용할 수 있는 일련의 성능지수측정을 하게 하는 것을 포함한다. 예컨대 ADC성능지수 측정은, 신호 대 잡음비(SNR)측정, 신호대잡음 및 왜곡(SINAD)측정, 총 고조파왜곡(THD)측정, 및 의사 자유 동적 범위(SFDR)측정, 적분 비선형성(INL)측정 및 미분 비선형성(DNL)측정 중의 적어도 하나일 것이다.
본 발명의 다른 양태는 시험입력신호의 선택에 관한 것이다. 이 방법은 바람직하게는 추가로 입력신호에 의해 ADC에 대한 비교적 큰 예정 성능지수 저하가 일어나도록 적어도 하나의 시험입력신호를 결정하는 단계를 포함한다.
많은 실시형에 있어, ADC는 디지털 아날로그 변환기(DAC)를 포함한다. 이들 실시형의 경우, 이 방법은 바람직하게는 DAC로부터의 오차를 먼저 검정하는 단계를 추가로 포함한다.
한 장치적 측면은 또한 ADC를 검정하는 것에 관한 것이다. 장치는 바람직하게는 적어도 한 시험신호를 사용하여 ADC를 구동시키기 위한 구동수단, 복수개의 ADC검정들을 통하여 ADC를 검정하기 위한 검정수단, 복수개의 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 ADC검정들에 대해 복수개의 ADC성능지수 측정치들을 발생시키기 위한 측정수단, 및 복수개의 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키기 위한 검정중지수단을 포함한다.
검정중지수단은 곡선의 국부 최소/최대를 결정하는 결정수단으로 되어있는 것이 바람직하다. 추가로, 결정 수단은 바람직하게는 한 방정식을 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것을 포함한다.
도 1은 방법의 플로차트이고,
도 2는 성능저하 대 검정의 그래프이고,
도 3은 성능 대 검정의 그래프이고,
도 4는 장치의 개략적 블록도이고,
도 5는 성능지수 대 검정의 그래프이다.
이제 본 발명을 첨부 도면을 참고하여 실시예에 의해 설명하겠다.
파이프라인화 또는 다단 ADC는 입력범위를 데이터 변환을 위해 부분들로 세분한다. 주 부분들은 일단계 부변환기에 의해 생기며 각 주 부분 내에서 다음의(나머지)부변환기가 신호를 디지털 출력이 발생하기까지 보다 미세하고 보다 작은 부분들로 분할한다. 파이프라인화 또는 다단 구조에 있어 주 오차원천은 역시 이 분야의 기술자는 알겠지만 부변환기 디지털 아날로그 변환기(DAC) 오차 및 단계간 이득이다. 그런 오차의 결과로, 인접하는 코드부분들의 말단점들은 서로 만나지 않고 그리하여 예컨대 미분 비선형성(DNL) 및 적분 비선형성(INL)을 발생한다. DAC 및 적분이득오차는 공정의 고유성분일치에 의해 한정된다. 따라서 고해상도 ADC를 얻기 위해서는, DAC 및 이득오차는 트리밍(삭감 조정)되거나 또는 검정되는 것이 바람직하다.
이제 도 1의 플로차트(20)에 있어, 블록(22)에서 시작하여 블록(24)에서 통상적인 레이저 트리밍 또는 디지털 검정에 의해 DAC교정을 행한다. DAC오차가 블록(26)에서 결정된 허용오차 이내이면, 방법은 진행되게 하고 그렇지 않으면 DAC는 재차 검정된다.
단지 단계간 이득 오차를 가진, 파이프라인화 또는 다단 ADC는, 전달함수를 갖는데, 출력코드는 코드부분들 사이에서 이리저리 도약하고 INL 및 DNL오차를 발생하며 이것은 다시 고조파 왜곡 및 증가된 정량화 잡음을 일으킨다. 따라서 그런 ADC에 대한 신호-대-잡음 및 왜곡(SINAD) 대 입력진폭의 전형적 플롯에서는 특정 입력 준위에서는 성능의 하강 또는 저하를 볼수있게 된다. 입력이 전달곡선의 불연속점과 교차할 때 오차가 발생한다. 예컨대 대 진폭 신호에 대해 발생된 오차는 입력진폭에 비해 비교적 작을 수 있다. 다른 한편, 저 진폭 신호에 대해 발생된 동일치 오차는 비교적 커서 성능을 저하시킨다. 따라서 성능의 저하는 트리밍 또는 검정을 통해 전달곡선의 불연속성을 감소시킴으로써 교정될 수 있다.
본 발명에서는 블록(28)에서 시험입력신호가 결정된다. 예컨대 표본화 및 입력주파수가 먼저 선택될 수 있다. 다음에는 입력신호가 예컨대 최대 눈금치로부터 어떤 낮은 수준으로 진폭이 하강 변동되게 할 수 있다. SINAD 대 입력신호진폭과 같은 성능측정치 또는 성능지수는 기록한다. 최대 성능저하에 해당하는 입력준위를 결정한다. 목표(이상적) 성능 측정치는 선택적으로 성능저하영역에 인접한 데이터 점들로부터 구할 수 있다.
블록(32)에서는 ADC를 검정하고 입력신호로 ADC를 구동하면서 성능을 감시한다. 성능저하 대 트리밍/검정은 비 선형함수로 예컨대 도 2의 플롯곡선(42)에서 나타나있는 것처럼 국부 최소점(44)을 가질 수 있다. 최적검정은 검정곡선(42)의 국부최소점(44)에 도달함으로써 또는 역으로 성능곡선(46)의 국부최대(48)에 도달함으로써(도 3) 달성될 수 있다.
일련의 개별적 ADC 성능지수측정치를 발생시키는 단계(블록 32)는 바람직하게는 비 이상적 입력신호를 허용할 수 있는 일련의 성능지수 측정치를 발생시키는 것으로 되어있다. 예컨대 ADC 성능지수 측정은, 신호 대 잡음비(SNR)측정, 신호대잡음 및 왜곡(SINAD)측정, 총 고조파왜곡(THD)측정, 및 의사 자유 동적 범위(SFDR)측정 중의 적어도 하나일 수 있다. 일련의 연속적 ADC 성능지수 측정은 국부 최소/최대를 가진 곡선의 적어도 일부를 정할 수 있다. ADC 성능지수측정은, 다른 성능지수측정에 비해 약간 덜 현저한 곡률 또는 만곡형상을 나타내는 적분 비 선형성(INL)측정 및 미분 비선형성(DNL)측정 중의 적어도 하나를 포함할 수도 있다.
환언하면, 본 발명에서는 트리밍/검정을 연속적 단계로 행하면서 동적 성능측정을 실현하는 기술이 제공되고 있다.
도 1의 플로차트(20)에 있어, 성능지수 곡선은 블록(34)에서 데이터 점들로부터 만들어진다. 예컨대 그 전(20)의 데이터점들을 사용할 수 있을 것이다. 곡선은 예컨대 3차의 다항식일 수 있다. 블록(36)에서는 곡선으로부터 국부 최소/최대의 위치를 결정한다. 국부 최소/최대는 그 식의 일차도함수를 취함으로써 용이하게 계산할 수 있다. 일차도함수 영이 되는 곳이 국부 최소/최대를 나타낸다. 검정에 있어 블록(38)에서 예상 또는 산출 최소/최대가 구해지면, 검정을 종료한다(블록 40). 아직 적당한 검정이 얻어지지 못했으면 ADC를 다음 증분으로 하여 증분적으로 검정하고 그 단계를 반복한다. 입력 시험신호에 포함된 왜곡이 FFT로부터의 성능지수에 미치는 영향은 비교적 일정한 채 있을 것이다.
도 4는 ADC(62)를 검정하기 위한 장치(60)를 예시한다. 장치(60)는 적어도 하나의 시험입력신호를 가진 ADC를 구동하는 시험입력 구동장치 또는 구동수단(64)을 포함하고 있다. 시험입력 구동장치(64)는, ADC 성능지수에 있어 비교적 큰 저하가 일어나게 하는 방식으로 시험입력을 구할 수 있는 수단을 포함하고 있다.
장치(60)는 다수의 연속적 검정에 걸쳐 구동된 ADC(62)를 검정하기 위한 증분형 검정수단(66)을 포함하고 있다. 증분형 검정은 예시된 레이저 트리머(트리밍 장치)(63) 및 디지털 검정장치(65) 중의 하나 또는 모두에 의해 실시될 수 있다. 그 위에 검정은 본 발명의 어떤 실시형의 경우에는 방향과 크기가 달라질 수 있다.
레이저 트리머(63)는 ADC(62)상의 트리밍가능한 저항(67)과 협동작용하는 것으로 표시되어있지만, 이 분야의 기술자는 레이저는 예컨대 저항 및/또는 콘덴서를 선택적으로 절단시킬 수 있다는 것을 알 것이다.
장치(60)는 또한 각 ADC검정을 위해 복수개의 ADC성능지수 측정을 가능하게 하는 성능지수 측정 수단(68)을 포함하고 있다. 성능지수 측정수단(68)은 비 이상적 입력신호를 용납할 수 있는 ADC성능지수 측정 수단으로 되어있다. 예컨대 측정수단은 신호 대 잡음비(SNR)측정, 신호대잡음 및 왜곡(SINAD)측정, 총 고조파왜곡(THD)측정, 의사 자유 동적 범위(SFDR)측정, 적분 비 선형성(INL)측정 및 미분 비 선형성(DNL)측정 중의 적어도 하나로부터 ADC성능지수 측정치를 발생시킬 수 있다.
다수의 ADC 성능지수 측정에 의해, 예시된 곡선 및 국부 최소/최대치 결정수단(70)에 의해 구해지는 것과 같은, 국부 최소/최대치를 가진 곡선의 적어도 일부가 정해진다. 환언하면, 예시된 곡선 및 국부 최소/최대치 결정수단(70)은 방정식 적합수단을 제공하고 그 수단은 다시 삼차방정식과 같은 다항식을 ADC 성능지수측정치에 적합화시킨다. 이 부분에는 방정식의 일차도함수를 계산하는 계산수단이 포함된다. 장치(60)는 또한 복수개의 ADC 성능지수 측정에 의해 결정되는 곡선의 국부 최소/최대에 대응하여 ADC검정에서의 검정을 중지시키기 위한 검정중지수단(72)을 포함한다.
ADC(62)는 또한 디지털 아날로그 변환기(DAC)(71)를 포함한다. 따라서 이 장치는 추가로 DAC로부터의 오차를 검정하기 위한 DAC검정수단(73)을 포함할 수도 있다.
상기한 수단에 의해 행해지는 기능은 기억된 소프트웨어 제어 하에 컴퓨터(80)에 의해 수행될 수 있다.
도 5는 일련의 성능지수(SNR)가 중실삼각형들로 표시되고 그것들이 연결되어 곡선(82)을 이루는 것을 표시한다. 곡선(82)의 만곡형상은 확연하다. 83이라 표시된 플롯은 곡선(82)의 일차도함수이다. 성능지수가 약 67이고 검정시간 약 42에 있을 때(이 점은 국부 최대점이다), 일차도함수는 약 영 또는 영과 교차한다. 환언하면, 이 플롯들은 X축상의 약 42에서 검정이 정지될 수 있었을 것임을 나타낸다.
검정방법은, 적어도 한 시험신호를 사용하여 아날로그 디지털 변환기(ADC)를 구동시키며; 일련의 연속적 ADC검정들을 통하여 구동된 ADC를 검정하며; 일련의 연속 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 연속적 ADC검정들에 대해 일련의 연속 ADC성능지수 측정치들을 발생시키며; 일련의 연속 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC측정에서 검정을 정지하는 단계들로 구성된다. 검정단계는 일련의 연속 ADC검정들을 통해 ADC를 증분적으로 검정하는 것을 포함한다. 이 방법은 곡선의 국부 최소/최대를 결정하는 단계를 포함한다. 이 결정단계는 한 방정식을 일련의 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것으로 되어있다. 방정식을 적합화시키는 단계는 예정된 수의 앞의 ADC성능지수 측정에 기초하여 방정식을 적합화시키는 것으로 되어있다. 방정식을 적합화시키는 단계는 예컨대 삼차방정식과 같은 다항식을 일련의 ADC성능지수 측정치들에 적합화시키는 것으로 되어있을 수 있다.

Claims (13)

  1. 적어도 한 시험신호를 사용하여 아날로그 디지털 변환기(ADC)를 구동시키며, 일련의 연속적 ADC검정들을 통하여 구동된 ADC를 검정하며, 일련의 연속 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 연속적 ADC검정들에 대해 일련의 연속 ADC성능지수 측정치들을 발생시키며, 일련의 연속 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키며, 곡선의 국부 최소/최대를 결정하는 단계들로 되어있는 아날로그 디지털 변환기를 검정하는 방법.
  2. 제 1항에 있어서, 국부 최소/최대를 결정하는 단계는, 한 방정식을 일련의 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것으로 되어있고, 방정식을 적합화시키는 단계는 전의 ADC성능지수 측정들의 예정된 수에 기초하여 방정식을 적합화시키는 것으로 되어있는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서, 검정을 중지하는 단계는 ADC를 과도 검정하는 것을 방지하기 위해 계산된 국부 최소/최대에 도달한 것에 기초하여 검정을 중지하는 것으로 되어있는데, 거기서 방정식을 적합화시키는 단계는 다항식을 일련의 ADC성능지수 측정치에 적합화시키는 단계로 되어있고, 또한 방정식을 적합화시키는 단계는 삼차방정식을 일련의 ADC성능지수 측정치에 적합화시키는 단계로 되어있는 것을 특징으로 하는 방법.
  4. 제 3항에 있어서, 국부 최소/최대를 계산하는 단계는 방정식의 일차도함수를 계산하는 단계로 되어있고, 일련의 각 ADC 성능지수 측정치를 발생하는 단계는 비 이상적인 적어도 하나의 입력신호를 허용할 수 있는 일련의 성능지수 측정치를 발생하는 것으로 되어있는 것을 특징으로 하는 방법.
  5. 제 4항에 있어서, 비 이상적인 적어도 하나의 입력신호를 허용할 수 있는 일련의 각 ADC 성능지수 측정치를 발생하는 단계는, 신호 대 잡음비(SNR)측정, 신호대잡음 및 왜곡(SINAD)측정, 총 고조파왜곡(THD)측정, 및 의사 자유 동적 범위(SFDR)측정, 적분 비 선형성(INL)측정 및 미분 비 선형성(DNL)측정치를 발생하는 것으로 되어있는 것을 특징으로 하는 방법.
  6. 제 1항 내지 제 5항 중의 어느 한 항에 있어서, 디지털 아날로그 변환기(DAC)를 포함하고 있는 ADC를 위해 비교적 큰 예정 성능지수 저하가 야기되도록 적어도 하나의 시험입력신호를 결정하는 단계를 포함하며, 추가로 DAC로부터의 오차를 검정하는 단계를 포함하며, 검정단계는 레이저 트리밍과 디지털 트리밍 중 적어도 하나를 포함하고, 바람직하게는 일련의 연속 ADC검정을 통하여 ADC를 증분적으로 검정하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 적어도 한 시험신호를 사용하여 ADC를 구동시키며, 복수개의 ADC검정들을 통하여 구동된 ADC를 검정하며, 복수개의 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 ADC검정들에 대해 복수개의 ADC성능지수 측정치들을 발생시키며, 복수개의 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키며, 곡선의 국부 최소/최대를 결정하는 단계들로 되어있는 아날로그 디지털 변환기를 검정하는 방법.
  8. 제 7항에 있어서, 국부 최소/최대를 결정하는 단계는, 한 방정식을 ADC성능지수 측정치들에 적합화시키고 그 방정식에 기초하여 국부 최소/최대를 계산하는 것으로 되어있고, 방정식을 적합화시키는 단계는 예정된 수의 이 전의 ADC성능지수 측정에 기초하여 방정식을 적합화시키는 것으로 되어있고, 검정을 중지하는 단계는 ADC를 과도 검정하는 것을 방지하기 위해 계산된 국부 최소/최대에 도달한 것에 기초하여 검정을 중지하는 것으로 되어있는데, 거기서 방정식을 적합화시키는 단계는 다항식을 ADC성능지수 측정치에 적합화시키는 단계로 되어있고, 그 방정식은 삼차방정식을 일련의 ADC성능지수 측정치에 적합화시키는 단계로 되어있고, 또한 국부 최소/최대를 계산하는 단계는 방정식의 일차도함수를 계산하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 적어도 한 시험신호를 사용하여 ADC를 구동시키기 위한 구동수단, 복수개의 ADC검정들을 통하여 ADC를 검정하기 위한 검정수단, 복수개의 ADC성능지수들이 국부 최소/최대를 가진 곡선의 적어도 일부를 결정하도록, 각 ADC검정들에 대해 복수개의 ADC성능지수 측정치들을 발생시키기 위한 측정수단, 및 복수개의 ADC성능지수 측정들에 의해 결정된 곡선의 국부 최소/최대에 해당하는 ADC검정에서 검정을 중지시키기 위한 검정중지수단을 포함하고, 그 검정중지수단은 곡선의 국부 최소/최대를 결정하는 결정수단으로 되어있는 아날로그 디지털 변환기를 검정하는 장치.
  10. 제 9항에 있어서, 결정수단은, 한 방정식을 ADC성능지수 측정치들에 적합화시키기 위한 방정식 적합화수단, 그 방정식에 기초하여 국부 최소/최대를 계산하기 위한 계산수단으로 되어있고, 방정식 적합화수단은 예정된 수의 이 전의 ADC성능지수 측정들에 기초하여 방정식을 적합화시키기 위한 수단으로 되어있는 것을 특징으로 하는 장치.
  11. 제 9항 또는 제 10항에 있어서, 검정 중지 수단은 ADC를 과도 검정하는 것을 방지하기 위해 계산된 국부 최소/최대에 도달한 것에 기초하여 검정을 중지하기 위한 수단으로 되어있는데, 거기서 방정식 적합화 수단은 다항식을 ADC성능지수 측정치에 적합화시키는 수단으로 되어있고, 또한 방정식 적합화 수단은 삼차방정식을 ADC성능지수 측정치에 적합화시키는 수단으로 되어있는 것을 특징으로 하는 장치.
  12. 제 10항 또는 제 11항에 있어서, 계산수단은 방정식의 일차도함수를 계산하는 수단으로 되어있고, 측정수단은 비 이상적인 적어도 하나의 입력신호를 허용할 수 있는 ADC 성능지수 측정치를 발생하는 수단으로 되어있고, 거기에 있어 측정수단은 신호 대 잡음비(SNR)측정, 신호대잡음 및 왜곡(SINAD)측정, 총 고조파왜곡(THD)측정, 및 의사 자유 동적 범위(SFDR)측정, 적분 비 선형성(INL)측정 및 미분 비 선형성(DNL)측정들 중의 적어도 하나로부터 ADC성능지수 측정치들을 발생시키기 위한 수단 되어있는 것을 특징으로 하는 장치.
  13. 제 9항 내지 제 12항 중의 어느 한 항에 있어서, 상기 구동수단은, 디지털 아날로그 변환기(DAC)를 포함하고 있는 ADC를 위해 비교적 큰 예정 성능지수 저하가 야기되도록 적어도 하나의 시험입력신호를 결정하는 수단을 포함하며, 장치는 DAC로부터의 오차를 검정하는 수단을 포함하며, 검정수단은 레이저 트리밍과 디지털 트리밍 중 적어도 하나를 위한 수단을 포함하고, 바람직하게는 검정수단은 ADC를 증분적으로 검정하기 위한 수단을 포함하고있는 것을 특징으로 하는 장치.
KR1019980025617A 1997-06-30 1998-06-30 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치 KR19990007490A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/885,273 1997-06-30
US08/885,273 US5861826A (en) 1997-06-30 1997-06-30 Method and apparatus for calibrating integrated circuit analog-to-digital converters

Publications (1)

Publication Number Publication Date
KR19990007490A true KR19990007490A (ko) 1999-01-25

Family

ID=25386525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025617A KR19990007490A (ko) 1997-06-30 1998-06-30 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치

Country Status (4)

Country Link
US (1) US5861826A (ko)
EP (1) EP0889596A3 (ko)
JP (1) JPH1168567A (ko)
KR (1) KR19990007490A (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140949A (en) * 1997-12-02 2000-10-31 Texas Instruments Incorporated Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement
US6690311B2 (en) * 1998-11-20 2004-02-10 Telefonaktiebolaget Lm Ericsson (Publ) Adaptively calibrating analog-to-digital conversion with correction table indexing
US6198416B1 (en) 1999-04-16 2001-03-06 Scott R. Velazquez Linearity error compensator
US6232897B1 (en) * 1999-07-12 2001-05-15 National Instruments Corporation System and method for calibrating an analog to digital converter through stimulation of current generators
US6320528B1 (en) 1999-10-15 2001-11-20 Koninklijke Philips Electronics Nv Built-in self test for integrated digital-to-analog converters
JP2002031670A (ja) 2000-04-19 2002-01-31 Texas Instr Inc <Ti> Ａ／ｄ変換器試験用の効率的データ転送を含む装置及び方法
SE516799C2 (sv) 2000-04-25 2002-03-05 Ericsson Telefon Ab L M Ett förfarande och en anordning för kalibrering av A/D- omvandlare
US6445319B1 (en) 2000-05-10 2002-09-03 Texas Instruments Incorporated Analog to digital converter circuit
US6570514B1 (en) * 2001-12-21 2003-05-27 Scott R. Velazquez Linearity error compensator
JP3979358B2 (ja) 2003-07-22 2007-09-19 株式会社デンソー Ａ／ｄ変換出力データの非直線性補正装置
US7379831B1 (en) 2004-05-12 2008-05-27 Zilog, Inc. Error correction in an oversampled ADC using few stored calibration coefficients
US6993441B1 (en) 2004-05-12 2006-01-31 Zilog, Inc. Adaptive error correction in an oversampled ADC
US20060045126A1 (en) * 2004-08-30 2006-03-02 Interdigital Technology Corporation Method and apparatus for adaptively selecting sampling frequency for analog-to-digital conversion
US9602144B2 (en) * 2004-08-26 2017-03-21 Interdigital Technology Corporation Method and apparatus for processing multiple wireless communication services
US7411532B2 (en) * 2005-08-31 2008-08-12 Texas Instruments Incorporated Method for determining minimization factor for improving linearity of an analog-to-digital converter
US7439888B2 (en) * 2005-08-31 2008-10-21 Texas Instruments Incorporated Method for digitally representing an integral non-linearity response for a device
US7895006B2 (en) * 2007-12-21 2011-02-22 Agilent Technologies, Inc. System and method for determining signal-to-noise ratio (SNR), signal-to-noise and distortion ratio (SINAD) and total harmonic distortion (THD)
US20090188721A1 (en) * 2008-01-30 2009-07-30 Smith Kevin W Membrane method of making drilling fluids containing microbubbles
US7671770B2 (en) * 2008-06-26 2010-03-02 Linear Technology Corporation Single pass INL trim algorithm for networks
US20140306689A1 (en) 2013-04-10 2014-10-16 Texas Instruments, Incorporated High resolution current pulse analog measurement
CN107196656B (zh) * 2016-03-15 2020-11-06 联发科技（新加坡）私人有限公司 一种信号校准电路及信号校准方法
RU2653150C1 (ru) * 2017-05-29 2018-05-07 Общество с ограниченной ответственностью Научно-производственное предприятие "ЭКРА" Способ распознавания информационного образа электрического сигнала
CN110601696B (zh) * 2019-07-18 2023-08-11 中国空间技术研究院 一种基于双芯片实现的抗辐射高压数模转换***及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4419656A (en) * 1980-11-07 1983-12-06 Fairchild Camera & Instrument Corp. Method and apparatus for digital converter testing
US4354177A (en) * 1980-11-07 1982-10-12 Fairchild Camera & Instr. Corp. Method and apparatus for calibrating an analog-to-digital converter for a digital-to-analog converter test system
US4903024A (en) * 1987-10-23 1990-02-20 Westinghouse Electric Corp. A/D converter system with error correction and calibration apparatus and method
DE3901399A1 (de) * 1989-01-19 1990-08-02 Messerschmitt Boelkow Blohm Anordnung zur umsetzung analoger signale in digitale
DE58906716D1 (de) * 1989-05-08 1994-02-24 Siemens Ag Integrierbarer Sigma-Delta-Modulator in Switched-Capacitor-Technik.
US5047772A (en) * 1990-06-04 1991-09-10 General Electric Company Digital error correction system for subranging analog-to-digital converters
EP0461282B1 (de) * 1990-06-12 1994-12-21 Siemens Aktiengesellschaft Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik
US5140325A (en) * 1991-05-14 1992-08-18 Industrial Technology Research Institute Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays
US5196851A (en) * 1991-05-24 1993-03-23 Samsung Electronics Co., Ltd. Linearizing non-linear analog-to-digital process and circuit
DE59108383D1 (de) * 1991-09-18 1997-01-09 Siemens Ag Integrierbare Schaltungsanordnung mit einem analogen Netzwerk
US5266951A (en) * 1991-12-30 1993-11-30 Raytheon Company Analog to digital converter calibration system and method of operation
US5278558A (en) * 1992-07-21 1994-01-11 Rockwell International Corporation High accuracy digital to analog converter adjustment method and apparatus
US5465092A (en) * 1994-01-19 1995-11-07 National Semiconductor Corporation Pipelined analog-to-digital converter with curvefit digital correction
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
DE69517411T2 (de) * 1994-09-23 2001-01-04 National Semiconductor Corp., Sunnyvale Effiziente architektur zur korrektur von komponentenfehlanpassungen und schaltungsnichtlinearitäten in a/d umsetzern
US5659312A (en) * 1996-06-14 1997-08-19 Logicvision, Inc. Method and apparatus for testing digital to analog and analog to digital converters

Also Published As

Publication number Publication date
JPH1168567A (ja) 1999-03-09
US5861826A (en) 1999-01-19
EP0889596A2 (en) 1999-01-07
EP0889596A3 (en) 2003-06-11

Similar Documents

Publication Publication Date Title
KR19990007490A (ko) 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치
US6369740B1 (en) Programmable gain preamplifier coupled to an analog to digital converter
US5361067A (en) Digital linearization calibration for analog to digital converter
US4896155A (en) Method and apparatus for self-calibration of subranging A/D converter
US6894627B2 (en) Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US7663516B1 (en) Scheme for non-linearity correction of residue amplifiers in a pipelined analog-to-digital converter (ADC)
US20070069937A1 (en) Interleaved analog to digital converter with compensation for parameter mismatch among individual converters
US6310518B1 (en) Programmable gain preamplifier
JPH09281163A (ja) インピーダンス測定装置
TWI645680B (zh) 類比至數位轉換裝置及其類比至數位轉換器校正方法
US7042373B2 (en) Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof
Brooks et al. Background calibration of pipelined ADCs via decision boundary gap estimation
CN114553225A (zh) 用于数模转换芯片的测试装置
US20050137817A1 (en) Variable resolution digital calibration
US10536159B2 (en) Method for improving feedback circuit performance
Eduri et al. Online calibration of a Nyquist-rate analog-to-digital converter using output code-density histograms
US6522276B2 (en) System of DAC correction for a ΔΣ modulator
CN115940948A (zh) 模数转换器的校准方法、存储介质、校准装置以及芯片
US10218371B1 (en) Cost effective DAC linearization system
Staller Understanding analog to digital converter specifications
KR102052728B1 (ko) Adc 측정범위의 확장방법 및 장치
US20100164768A1 (en) Providing digital codes representing analog samples with enhanced accuracy while using an adc of lower resolution
US11757463B2 (en) Self-calibration of reference voltage drop in digital to analog converter
Balestrieri et al. DAC static parameter specifications–some critical notes
JPS61171226A (ja) アナログ・デジタル変換装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid