KR19990004941A - Manufacturing Method of Semiconductor Device - Google Patents
Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19990004941A KR19990004941A KR1019970029101A KR19970029101A KR19990004941A KR 19990004941 A KR19990004941 A KR 19990004941A KR 1019970029101 A KR1019970029101 A KR 1019970029101A KR 19970029101 A KR19970029101 A KR 19970029101A KR 19990004941 A KR19990004941 A KR 19990004941A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- etching
- film
- polysilicon film
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야1. TECHNICAL FIELD OF THE INVENTION
반도체 장치 제조 방법.Semiconductor device manufacturing method.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
반도체 장치의 전도막으로 사용되는 폴리 실리콘막의 식각시, 제거 되야 할 폴리 실리콘막이 잔류되지 않도록 하는 반도체 자치의 폴리 실리콘막의 잔유물 제저 방법을 제공함을 그 목적으로 한다.An object of the present invention is to provide a method for removing residues of a polysilicon film of a semiconductor autonomous so that a polysilicon film to be removed does not remain during etching of a polysilicon film used as a conductive film of a semiconductor device.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
소정 공정이 완료된 하부층 상에 폴리 실리콘막을 형성하는 단계; 상기 폴리 실리콘막 상에 제1절연막을 형성하는 단계; 사진 식각 공정으로 상기 제1절연막과 상기 폴리 실리콘막을 제1식각하는 단계; 상기 제1식각 후에 제2절연막 스페이서를 상기 식각된 측면에 형성하는 단계; 및 상기 제1식각 후 잔류되는 폴리 실리콘막의 제2식각을 실시하는 단계를 포함하여 이루어지는 반도체 장치 제조 방법.Forming a polysilicon film on the lower layer where the predetermined process is completed; Forming a first insulating film on the polysilicon film; First etching the first insulating layer and the polysilicon layer by a photolithography process; Forming a second insulating layer spacer on the etched side after the first etching; And performing a second etching of the polysilicon film remaining after the first etching.
4. 발명의 중요한 용도4. Important uses of the invention
반도체 장치 제조 공정에 이용됨.Used in semiconductor device manufacturing process.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로서, 특히 반도체 소자의 전도막으로 사용되는 폴리 실리콘막의 잔유물 제거 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly to a method for removing residues of a polysilicon film used as a conductive film of a semiconductor device.
일반적으로 DRAM(Dynamic Random Access Memory) 셀 만들기 위하여, 4번의 폴리 실리콘 층이 형성되는데 각각, 모스 트랜지스터의 게이트 전극을 이루어 외부 회로와 연결되는 워드라인, 모스 트랜지스터의 한 방향(소스)에 연결되어 신호를 전송하는 비트라 인, 모스 트랜지스터의 나머지 한 방향(드레인)에 연결되고, 커패시터의 전하 저장 전극을 이루는 폴리 실리콘층 및 커패시터의 플레이트 전극을 위한 폴리 실리콘층으로 사용된다. 뿐만 아니라 폴리 실리콘층은 반도체 장치제조공정시 전도막으로 사용된다.In general, four polysilicon layers are formed to form a DRAM (Dynamic Random Access Memory) cell, each of which forms a gate electrode of a MOS transistor and is connected to one direction (source) of a MOS transistor and a word line connected to an external circuit. It is connected to the other direction (drain) of the bit line, the MOS transistor for transmitting the, and used as a polysilicon layer for forming a charge storage electrode of the capacitor and a polysilicon layer for the plate electrode of the capacitor. In addition, the polysilicon layer is used as a conductive film in the semiconductor device manufacturing process.
도1a 내지 도1c는 종래의 반도체 장치에서의 폴리 실리콘막의 잔유물 제거 방법을 나타내는 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of removing residues of a polysilicon film in a conventional semiconductor device.
먼저, 도1a에 도시된 바와 같이, 하부층(11)상에 식각하고자 하는 폴리 실리콘막(12)을 형성한다. 그 상부에 포토레지스트 패턴(13)을 형성한다.First, as shown in FIG. 1A, a polysilicon film 12 to be etched is formed on the lower layer 11. The photoresist pattern 13 is formed on the top.
다음으로, 도1b에 도시된 바와 같이, 포토레지스트 패턴(13)을 식각 장벽으로 하여 폴리 실리콘막(12)을 식각한다. 여기서 특정 지역에 폴리 실리콘 잔류물이 남는 경우가 있다. 이러한 폴리 실리콘 잔류물은 결국 폴리 실리콘 브리지를 유발시키고, 이로 인한 소자의 결함이 야기된다.Next, as shown in FIG. 1B, the polysilicon film 12 is etched using the photoresist pattern 13 as an etch barrier. There are cases where polysilicon residues remain in certain areas. These polysilicon residues eventually lead to polysilicon bridges, resulting in device defects.
이에 좀더 개선된 방법으로, 도1c에 도시된 바와 같이, 하부층(11)상의 폴리 실리콘(12)을 식각하는데, 습식 식각의 과도 식각을 유도한다. 소자 제조시 폴리 실리콘의 잔여물이 남을 가능성이 높은 공정에서는 폴리 실리콘 식각시 등방성 식각 물질이 첨부된 식각 재료를 사용하는데, 이러한 공정을 실시하면, 폴리 실리콘의 측면 식각을 유발시켜 폴리 실리콘막의 면적을 감소시킨다.In a more improved manner, as shown in FIG. 1C, the polysilicon 12 on the lower layer 11 is etched, leading to excessive etching of wet etching. In the process in which the residue of polysilicon is likely to remain in the manufacturing of the device, an etching material with an isotropic etching material is used for etching the polysilicon. Such a process causes side etching of the polysilicon to reduce the area of the polysilicon film. Decrease.
또한 벌크 및 박막 트랜지스터 제조시 폴리 실리콘의 잔류물이 남아 브리지가 유발될 경우, 추가로 폴리 실리콘을 식각할 수가 없는데, 이는 추가 폴리 실리콘 식각시 폴리 실리콘의 하부층의 손상을 유발시킨다.In addition, if the residue of polysilicon remains in the bulk and thin film transistor fabrication to cause bridges, it is not possible to etch the polysilicon further, which causes damage to the underlying layer of polysilicon during further polysilicon etching.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 장치의 전도막으로 사용되는 폴리 실리콘막의 식각시, 제거 되야 할 폴리 실리콘막이 잔류되지 않도록 하는 반도체 장치의 폴리 실리콘막의 잔유물 제거 방법을 제공함을 그 목적으로 한다.The present invention devised to solve the above problems provides a method for removing residues of a polysilicon film of a semiconductor device such that the polysilicon film to be removed does not remain during etching of the polysilicon film used as a conductive film of the semiconductor device. For that purpose.
도 1a 내지 도1c는 종래의 반도체 장치에서의 폴리 실리콘막의 잔유물 제거 방법을 나타내는 공정 단면도,1A to 1C are cross-sectional views illustrating a method of removing residues of a polysilicon film in a conventional semiconductor device;
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 반도체 장치에서의 폴리 실리콘막의 잔유물 제거 방법을 나타내는 공정 단면도.2A to 2H are cross-sectional views illustrating a method of removing residues from a polysilicon film in a semiconductor device according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 실리콘 기판을 구비하는 하부층21: lower layer with a silicon substrate
22 : 제1산화막22: first oxide film
23 : 식각하고자 하는 폴리 실리콘막23: polysilicon film to be etched
24 : 제2산화막24: second oxide film
25 : 산화막 스페이서25 oxide film spacer
26 : BPSG막26: BPSG film
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 제조 방법은, 소정 공정이 완료된 하부층 상에 폴리 실리콘막을 형성하는 단계; 상기 폴리 실리콘막 상에 제1절연막을 형성하는 단계; 사진 식각공정으로 상기 제1절연막과 상기 폴리 실리콘막을 제1식각하는 단계; 상기 제1식각후에 제2절연막 스페이서를 상기 식각된 측면에 형성하는 단계; 및 상기 제1식각후 잔류되는 폴리 실리콘막의 제2식각을 실시하는 단계를 포함하여 이루어진다.In order to achieve the above object, a method of manufacturing a semiconductor device of the present invention comprises the steps of: forming a polysilicon film on a lower layer where a predetermined process is completed; Forming a first insulating film on the polysilicon film; First etching the first insulating layer and the polysilicon layer by a photolithography process; Forming a second insulating layer spacer on the etched side after the first etching; And performing a second etching of the polysilicon film remaining after the first etching.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도2a 내지 도2h는 본 발명의 일실시예에 따른 반도체 장치에서의 폴리 실리콘막의 잔유물 제거 방법을 나타내는 공정 단면도이다.2A to 2H are cross-sectional views illustrating a method of removing residues from a polysilicon film in a semiconductor device according to an embodiment of the present invention.
먼저, 도2a에 도시된 바와 같이, 실리콘 기판을 구비하는 하부층(21)상에 제1산화막(22)을 형성한다.First, as shown in FIG. 2A, the first oxide film 22 is formed on the lower layer 21 having the silicon substrate.
다음으로, 도2b에 도시된 바와 같이, 전체 구조 상부에 식각하고자 하는 폴리 실리콘막(23)을 증착한다.Next, as shown in FIG. 2B, a polysilicon film 23 to be etched is deposited on the entire structure.
다음으로, 도2c에 도시된 바와 같이, 폴리 실리콘막(23)의 손상을 방지하기 위한 제2산화막(24)을 형성한다.Next, as shown in FIG. 2C, a second oxide film 24 is formed to prevent damage to the polysilicon film 23.
다음으로, 도2d에 도시된 바와 같이, 그 상부에 패터닝을 위한 포토레지스트 패턴을 형성한다. 그리고, 포토레지스트 패턴을 식각 장벽으로 하여 제2산화막(24), 폴리 실리콘막(23)을 식각하여 제1산화막(22)이 노출되도록 한다.Next, as shown in FIG. 2D, a photoresist pattern for patterning is formed on the top. The second oxide film 24 and the polysilicon film 23 are etched using the photoresist pattern as an etch barrier to expose the first oxide film 22.
다음으로, 도2e에 도시된 바와 같이, 위의 공정으로 완전히 노출되어야 할 식각된 바닥 표면의 제1산화막(22)은 폴리 실리콘 잔여물(A)에 가려져 있다.Next, as shown in Fig. 2E, the first oxide film 22 on the etched bottom surface to be completely exposed by the above process is covered by the polysilicon residue (A).
다음으로, 도 2f에 도시된 바와 같이, 패터닝된 폴리 실리콘막(23)의 측면에 산화막 스페이서(25)를 형성한다.Next, as shown in FIG. 2F, an oxide film spacer 25 is formed on the side surface of the patterned polysilicon film 23.
다음으로, 도2g에 도시된 바와 같이, 산화막 스페이서(25)를 식각 장벽으로 하여 잔류된 폴리 실리콘 잔여물(A)을 완전히 제거한다. 여기서 폴리 실리콘막(23)은 완전히 산화막(24,25)으로 감싸 여서 손상되지 않는다.Next, as shown in FIG. 2G, the remaining polysilicon residue A is completely removed using the oxide spacer 25 as an etch barrier. Here, the polysilicon film 23 is completely surrounded by the oxide films 24 and 25 and is not damaged.
다음으로, 도2h에 도시된 바와 같이, 전체 구조 상부에 BPSG막(26)을 형성하여 절연 및 평탄화 공정을 실시한다.Next, as shown in Fig. 2H, a BPSG film 26 is formed over the entire structure to perform an insulation and planarization process.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the present invention without departing from the technical idea. It will be evident to those who have knowledge of.
상기와 같이 이루어지는 본 발명은, 반도체 장치의 폴리 실리콘 식각시 폴리 실리콘 패턴을 산화막으로 완전히 감싸는 구조로, 폴리 실리콘 식각후 제거 되야할 폴리 실리콘의 잔류물을 완전히 제거할 수 있고, 추후 폴리 실리콘의 잔류물 제거시 폴리 실리콘 패턴이 손상되지 않는다.According to the present invention, the polysilicon pattern is completely encapsulated with an oxide film during polysilicon etching of a semiconductor device, so that the residue of polysilicon to be removed after polysilicon etching can be completely removed, and the polysilicon remains afterwards. The polysilicon pattern is not damaged when water is removed.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029101A KR19990004941A (en) | 1997-06-30 | 1997-06-30 | Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029101A KR19990004941A (en) | 1997-06-30 | 1997-06-30 | Manufacturing Method of Semiconductor Device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990004941A true KR19990004941A (en) | 1999-01-25 |
Family
ID=65988023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970029101A KR19990004941A (en) | 1997-06-30 | 1997-06-30 | Manufacturing Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990004941A (en) |
-
1997
- 1997-06-30 KR KR1019970029101A patent/KR19990004941A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950000660B1 (en) | Fine patterning method for high density integrated circuit device | |
GB2336031A (en) | Method of fabricating a capacitor over bitline DRAM cell | |
KR100764336B1 (en) | storage node of semiconductor device and manufacturing method using the same | |
KR19990004941A (en) | Manufacturing Method of Semiconductor Device | |
KR100557644B1 (en) | Capacitor Manufacturing Method of Semiconductor Device_ | |
KR100702112B1 (en) | Method of forming storage node electrode of semiconductor memory device | |
KR100513364B1 (en) | Capacitor Formation Method of Semiconductor Device | |
KR19990043724A (en) | Manufacturing method of semiconductor device | |
KR950008248B1 (en) | Capacitor manufacturing process in semiconductor device | |
KR100319169B1 (en) | Fabricating method for storage node of semiconductor device | |
KR100190304B1 (en) | Fabrication method of semiconductor device | |
KR0140476B1 (en) | Manufacture method of electrode storage in semiconductor device | |
KR960013644B1 (en) | Capacitor manufacture method | |
KR0166491B1 (en) | Capacitor fabrication method of semiconductor device | |
KR940009619B1 (en) | Method of manufacturing capacitor of semiconductor device | |
KR950013385B1 (en) | Contact formation method for lsi device | |
KR100209214B1 (en) | Method of fabricating semiconductor memory device | |
KR0166036B1 (en) | Capacitor fabrication method of semiconductor device | |
KR19990003042A (en) | Capacitor Formation Method of Semiconductor Device | |
KR100277883B1 (en) | Manufacturing Method of Semiconductor Device | |
KR0132747B1 (en) | Semiconductor device and its manufacture | |
KR20020002172A (en) | Method for manufacturing capacitor of semiconductor device | |
KR0154155B1 (en) | Manufacture of semiconductor device | |
KR930010082B1 (en) | Making method of contact hole | |
KR0146238B1 (en) | Method for manufacturing electric charge conservation electrode of semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |