KR19990003924A

KR19990003924A - Method of manufacturing semiconductor device for forming contact hole

Info

Publication number: KR19990003924A
Application number: KR1019970027887A
Authority: KR
Inventors: 박현식; 김기현
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-15

Abstract

본 발명은 다층 콘택 구조에서 콘택의 오정렬 마진은 물론 하부 콘택 전도층들간의 브리지를 방지할 수 있는 반도체 장치 제조 방법을 제공하고자 하는 것으로, 이를 위해 본 발명은 콘택홀이 형성되는 산화막 사이에 선택비가 좋은 질화막을 사용하여 그 질화막이 드러나는 부분에서 식각이 멈추게 하고, 질화막과 층간산화막간의 식각 선택비를 높이기 위하여 C₄F₈등의 탄소를 많이 함유한 CF계열의 가스와 0₂, Ar 가스를 사용하여 전자사클로트론공명 식각 장비에서 식각 공정을 진행한다.The present invention is to provide a method for manufacturing a semiconductor device that can prevent the misalignment margin of the contact in the multi-layer contact structure as well as the bridge between the lower contact conductive layers, the present invention provides a selectivity between the oxide film is formed A good nitride film is used to stop the etching at the exposed part of the nitride film, and CF-containing gas such as C ₄ F ₈ and 0 ₂ , Ar gas are used to increase the etching selectivity between the nitride film and the interlayer oxide film. The etching process is performed in an electronic cyclotron resonance etching apparatus.

Description

콘택홀 형성을 위한 반도체 장치 제조 방법Method of manufacturing semiconductor device for forming contact hole

본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 다층 콘택 구조에서 하부 콘택의 브리지를 방지하기 위한 반도체 장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for preventing bridges of lower contacts in a multilayer contact structure.

반도체 장치가 점차 고집적화되어감에 따라 콘택 면적 역시 감소하여 콘택 사이즈가 매우 적어지고 있으며, 콘택 깊이는 깊어지고 있는 설정이다. 즉, 에스펙트 비(aspect ratio)가 상당히 커지고 있다. 다라서, 에스펙트 비의 증가에 따른 문제점을 개선하기 위하여, 다층 콘택 구조에서 하부 콘택홀은 와인글라스 모양으로 형성하고 있으나, 서로 이웃하는 하부 콘택들 간의 단락으로 인한 문제점이 발생하게 된다.As semiconductor devices become increasingly integrated, the contact area also decreases, so that the contact size is very small, and the contact depth is deepened. In other words, the aspect ratio is getting quite large. Therefore, in order to improve the problem caused by the increase of the aspect ratio, the lower contact hole is formed in a wine glass shape in the multilayer contact structure, but a problem occurs due to a short circuit between adjacent lower contacts.

도 1a 내지 도 1c는 종래기술에 따른 반도체 장치 제조 공정도로서, 먼저 도 1a는 실리콘 기판(11)상에 주로 산화막인 제1층간절연막(12)을 증착한 후 포토레지스트 패턴(13)을 형성하고, 제1층간절연막(12)을 습식 및 건식식각을 차례로 실시하여 와인 글라스 형태의 제1콘택홀을 형성한 상태로서, 도면에 나타난 바와같이, 고집적화에 따른 마진 부족으로 이웃하는 제1콘택홀 간에 겹치는 부분이 발생하게 된다.1A to 1C are diagrams illustrating a semiconductor device manufacturing process according to the prior art. First, FIG. 1A is a first interlayer insulating film 12, which is mainly an oxide film, is deposited on a silicon substrate 11, and then a photoresist pattern 13 is formed. The first interlayer insulating film 12 is wet and dry etched sequentially to form a first contact hole in the form of a wine glass, and as shown in the drawing, between neighboring first contact holes due to lack of margin due to high integration. Overlap occurs.

이어서, 도 1b는 포토레지스트 패턴(13)을 제거하고 금속층(14)를 제1콘택홀 내부에만 채운다음 그 위에 다시 주로 산화막인 제2층간절연막(15)을 증착한 상태로서, 서로 이웃하는 금속층(14)들이 브리지(bridge,16)되어 있음을 보여준다.1B is a state in which the photoresist pattern 13 is removed, the metal layer 14 is filled only inside the first contact hole, and the second interlayer insulating film 15, which is mainly an oxide film, is deposited thereon, and the metal layers neighboring each other are formed. (14) shows that they are bridged (16).

이어서, 도 1c는 제2콘택홀 마스크 패턴인 포토레지스트 패턴(17)을 형성하고, 제2층간절연막(15) 식각을 완료한 상태로서, 포토레지스트 패턴(17)의 오정렬(miss align, 18)을 잘 보상해주고 있으나, 앞서 설명한 바와같이, 인접한 하부 톤택의 금속층들 간에 브리지(16)가 발생한다.Subsequently, FIG. 1C shows a photoresist pattern 17 that is a second contact hole mask pattern and completes etching of the second interlayer insulating layer 15. The photoresist pattern 17 is misaligned. Although well compensated for, as described above, a bridge 16 occurs between the metal layers of the adjacent lower tonetack.

이상에서 설명한 바와같이, 종래에는 콘택 마진 확보를 위해 다층으로된 콘택구조에서 하부 콘택홀을 등방성 및 비등성 식각에 의한 와인 글래스 모양으로 형성하여, 오정렬 마진을 확보하고 있으나, 소자의 고집적화로 인해 콘택홀이 밀집된 지역에서는, 와인 글래스 모양으로 하부 콘택홀을 형성할 때 그 이웃하는 콘택홀들간에 겹치는 부분이 발생하여 브리지를 발생하게 되는 문제점이 있다.As described above, conventionally, in order to secure contact margins, a lower contact hole is formed in a wine glass shape by isotropic and anisotropic etching in a multilayered contact structure to secure misalignment margins, but due to high integration of devices, In areas where the holes are dense, when the lower contact holes are formed in the shape of wine glass, overlapping portions between neighboring contact holes are generated to generate a bridge.

본 발명은 다층 콘택 구조에서 콘택의 오정렬 마진은 물론 하부 콘택 전도층들간의 브리지를 방지할 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing a misalignment margin of a contact and a bridge between lower contact conductive layers in a multilayer contact structure.

도 1a 내지 도 1c는 종래기술에 따른 반도체 장치 제조 공정도.1A to 1C illustrate a semiconductor device manufacturing process according to the prior art.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 다층 콘택 형성을 나타내는 공정도.2A-2C are process diagrams illustrating the formation of a multilayer contact in accordance with one embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 실리콘 기판 22 : 제1 층간절연막21 silicon substrate 22 first interlayer insulating film

23,27 : 포토레지스트 패턴 24 : 금속층23, 27: photoresist pattern 24: metal layer

25 : 제2 층간절연막 202 : 질화막25: second interlayer insulating film 202: nitride film

상기 목적을 달성하기 위하여 본 발명은, 제1층간절연막 상에 상기 제1층간절연막과 식각정지를 위한 절연막을 형성하는 단계, 상기 식각정지를 위한 절연막과 상기 제1층간절연막을 선택식각하여 제1콘택홀을 형성하는 단계, 상기 콘택홀 내부에 전도막을 채우는 단계, 전면에 상기 식각정지를 위한 절연막과 소정의 식각 선택비를 갖는 제2층간절연막을 형성하는 단계 및 상기 제2층간절연막을 선택식각하여 상기 전도막의 소정부위가 노출되는 제2콘택홀을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the present invention includes forming an insulating film for etch stop and the first interlayer insulating film on the first interlayer insulating film, and selectively etching the insulating film for the etch stop and the first interlayer insulating film Forming a contact hole, filling a conductive film inside the contact hole, forming an insulating film for etch stop and a second interlayer insulating film having a predetermined etching selectivity on the front surface, and selectively etching the second interlayer insulating film And forming a second contact hole through which a predetermined portion of the conductive film is exposed.

또한, 본 발명은 질화막과 층간산화막간의 식각 선택비를 높이기 위하여 C₄F₈등의 탄소를 많이 함유한 CF계열의 가스와 0₂, Ar 가스를 사용하여 전자사클로트론공명(electron cyclotron resonance) 식각 장비에서 식각 공정을 진행한다.In addition, the present invention uses an electron cyclotron resonance using a CF-containing gas such as C ₄ F ₈ and 0 ₂ , Ar gas to increase the etching selectivity between the nitride film and the interlayer oxide film. The etching process is performed on the etching equipment.

도 2a 내지 도 2c는 본 발명의 일실시예에 따른 다층 콘택 형성을 나타내는 공정도로서, 이를 통하여 본 발명의 일실시예를 상세히 설명하기로 한다.2A to 2C are process diagrams illustrating the formation of a multilayer contact according to an embodiment of the present invention, through which an embodiment of the present invention will be described in detail.

먼저, 도 2a에 도시된 바와같이, 실리콘 기판(21)상에 주로 산화막인 제1층간절연막(22)을 증착하고, 그 위에 절연막인 질화막(200)을 증착한 후, 제1콘택 마스크인 포토레지스트 패턴(23)을 형성하고 비등방성 식각을 수행하여 제1콘택홀을 형성한다.First, as shown in FIG. 2A, a first interlayer insulating film 22, which is mainly an oxide film, is deposited on the silicon substrate 21, and a nitride film 200, which is an insulating film, is deposited thereon, and then a photo, which is a first contact mask, The resist pattern 23 is formed and anisotropic etching is performed to form the first contact hole.

이어서, 도 2b와 같이, 포토레지스트 패턴(23)을 제거하고, 금속층인 메탈을 전면 증착한 후 식각하여 콘택홀 내부에만 금속층(24)를 남기는데, 과도식각을 실시하여 질화막 표면의 가상 연장선 아래로 금속층(24)를 남긴다. 그 위에 다시 주로 산화막인 제2 층간절연막(25)을 증착한다.Subsequently, as shown in FIG. 2B, the photoresist pattern 23 is removed, the metal layer, which is a metal layer, is deposited on the entire surface, and then etched to leave the metal layer 24 only inside the contact hole. The metal layer 24 is left. The second interlayer insulating film 25, which is mainly an oxide film, is again deposited thereon.

이어서, 도 2c는 제2콘택 마스크인 포토레지스트 패턴(27)을 형성하고 그 포토레지스트 패턴을 이용하여 산화막인 제2층간절연막(25)의 선택적 식각을 수행한 후의 단면도이다. 제2층간절연막의 식각은 전자사이클로트론공명(electron cyclotron resonance) 식각 장비를 이용하며, 질화막(200)과 층간절연막(25)간의 식각 선택비를 높이기 위하여 C₄F₈등의 탄소를 많이 함유한 CF 계열의 가스와 0₂, Ar 가스를 사용한다. 전자사이클로트론공명 식각 장비에서의 공정 조건은 반응챔버의 압력을 1∼10mTorr, C₄F₈의 플로우 량을 10∼50sccm, O₂의 플로우 량을 5∼30sccm, Ar의 플로우 량을 300sccm 이하로하여 실시한다.Subsequently, FIG. 2C is a cross-sectional view after forming the photoresist pattern 27 as the second contact mask and performing selective etching of the second interlayer insulating film 25 as the oxide film using the photoresist pattern. The etching of the second interlayer insulating film is performed using electron cyclotron resonance etching equipment, and CF containing a lot of carbon such as C ₄ F ₈ to increase the etching selectivity between the nitride film 200 and the interlayer insulating film 25. Series gas and 0 ₂ , Ar gas are used. The process conditions in the electron cyclotron resonance etching equipment were 1-10 mTorr for the pressure of the reaction chamber, 10-50 sccm for the flow rate of C ₄ F ₈ , 5-30 sccm for the O ₂ flow rate, and 300 sccm or less for the Ar flow rate. Conduct.

도 2c에서, 식각속도가 느린 질화막(200)에서 제2층간절연막(25)을 식각할 때 식각이 멈추어(29), 와인 글래스 모양의 콘택홀이 아니어도 하부 산화막의 식각을 방지함으로써 오정렬에 의한 공정마진을 확보하는 동시에, 콘택홀이 밀집된 지역에서도 하부 콘택 간의 브리지를 방지한다.In FIG. 2C, when the second interlayer insulating layer 25 is etched from the nitride film 200 having a slow etching rate, the etching stops (29), thereby preventing etching of the lower oxide layer even if the contact hole is not in the shape of a wine glass. The process margin is secured and the bridges between lower contacts are prevented even in areas where contact holes are concentrated.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the spirit of the present invention. It will be evident to those who have knowledge of.

본 발명은 콘택홀 형성시 주로 산화막인 층간절연막 사이에 산화막과 식각선택비가 큰 질화막을 증착함으로써 와인 글래스 모양의 콘택홀을 형성하지 않고도 오정렬 방지 및 인접한 콘택간의 공간 마진을 확보하여 하부 콘택 전도층 간의 단락을 방지함으로써, 반도체 장치의 특성과 수율을 향상시킨다.In the present invention, when the contact hole is formed, an oxide film and a nitride film having a large etching selectivity are deposited between the interlayer insulating films, which are mainly oxide films, to prevent misalignment and to secure a space margin between adjacent contacts without forming a wine glass-shaped contact hole. By preventing a short circuit, the characteristic and the yield of a semiconductor device are improved.

Claims

제1층간절연막 상에 상기 제1층간절연막과 식각정지를 위한 절연막을 형성하는 단계, 상기 식각정지를 위한 절연막과 상기 제1층간절연막을 선택식각하여 제1콘택홀을 형성하는 단계, 상기 콘택홀 내부에 전도막을 채우는 단계, 전면에 상기 식각정지를 위한 절연막과 소정의 식각선택비를 갖는 제2층간절연막을 형성하는 단계 및 상기 제2층간절연막을 선택식각하여 상기 전도막의 소정부위가 노출되는 제2콘택홀을 형성하는 단계를 포함하여 이루어진 반도체 장치 제조 방법.Forming an insulating film for etching stop with the first interlayer insulating film on the first interlayer insulating film; forming a first contact hole by selectively etching the insulating film for etching stop and the first interlayer insulating film; Filling a conductive film therein, forming a second interlayer insulating film having an etch stop ratio and a predetermined etching selectivity on the entire surface thereof, and selectively etching the second interlayer insulating film to expose a predetermined portion of the conductive film 2) forming a contact hole.

제1항에 있어서, 상기 제1콘택홀을 형성하기 위한 식각은 비등방성 식각으로 수행하는 반도체 장치 제조 방법.The method of claim 1, wherein the etching for forming the first contact hole is performed by anisotropic etching.

제1항에 있어서, 상기 제1 및 제2 층간절연막은 산화막이고, 상기 식각정지를 위한 절연막은 질화막 인 것을 특징으로 하는 반도체 장치 제조 방법.The method of claim 1, wherein the first and second interlayer insulating films are oxide films, and the insulating film for etch stop is a nitride film.

제1항에 있어서, 상기 제2층간절연막의 식각은 전자사이클로트론공명 식각 장비에서 수행하는 반도체 장치 제조 방법.The method of claim 1, wherein the etching of the second interlayer dielectric layer is performed in an electron cyclotron resonance etching apparatus.

제4항에 있어서, 상기 제2층간절연막의 식각은 상기 전자사이클로트론공명 식각 장비에서, 반응챔버의 압력을 1∼10mTorr, C₄f₈의 플로우 량을 10∼50sccm, O₂의 플로우 량을 5∼30sccm, Ar의 플로우 량을 300sccm 이하로하여 수행하는 반도체 장치 제조 방법.The etching method of claim 4, wherein the etching of the second interlayer dielectric layer comprises: 1 to 10 mTorr of pressure in the reaction chamber, 10 to 50 sccm of flow rate of C ₄ f ₈ , and a flow rate of O ₂ in the electron cyclotron resonance etching apparatus. A method for manufacturing a semiconductor device, which is performed at a flow rate of ˜30 sccm and Ar to 300 sccm or less.