KR19990003590U - OSD malfunction prevention circuit when muting in monitor - Google Patents

Abstract

본 고안은 모니터에 있어서 뮤트동작시에 온스크린디스플레이 집적회로(OSD IC)가 오동작하는 것을 방지하기 위한 회로에 관한 것이다.The present invention relates to a circuit for preventing an on-screen display integrated circuit (OSD IC) from malfunctioning during a mute operation in a monitor.

본 고안의 회로는 마이콤(30)과 온스크린디스플레이 집적회로(36)가 I²C버스(SDA신호선과 SCL신호선)를 통해 데이터를 전달받고, 마이콤(30)의 뮤트 신호에 따라 온/오프되는 이미터 접지 트랜지스터(Q21)의 출력 전압을 상기 SCL신호선에 공급하는 뮤트 회로(34)에 있어서, 마이콤(30)으로부터 뮤트 신호를 입력 받아 반전시켜 반전된 뮤트 신호를 상기 트랜지스터(Q21)의 베이스 측으로 제공하는 반전회로(32)를 추가로 구비한다. 본 고안에 따르면 뮤트 신호를 반전 시켜 뮤트 회로(34)에 제공하여 뮤트 기간동안에는 SCL 신호는 정상상태의 하이레벨을 유지하므로써, 비안정적인 뮤트 기간중에서는 OSD 화면이 나타나지 않게 하는 효과가 있다.In the circuit of the present invention, the microcomputer 30 and the on-screen display integrated circuit 36 receive data through an I ² C bus (SDA signal line and SCL signal line), and are turned on / off according to the mute signal of the microcomputer 30. In the mute circuit 34 which supplies the output voltage of the emitter ground transistor Q21 to the SCL signal line, the mute signal is inputted from the microcomputer 30 to be inverted to invert the muted signal to the base side of the transistor Q21. An inverting circuit 32 is further provided. According to the present invention, the mute signal is inverted and provided to the mute circuit 34 so that the SCL signal maintains a high level in a steady state during the mute period, thereby preventing the OSD screen from appearing during the unstable mute period.

Description

모니터에서의 뮤트시 OSD 오동작 방지회로(Circuit for protecting OSD IC from mulfunction in case of muting in a monitor)Circuit for protecting OSD IC from mulfunction in case of muting in a monitor

본 고안은 모니터에 있어서 뮤트동작시에 온스크린디스플레이 집적회로(OSD IC)가 오동작하는 것을 방지하기 위한 회로에 관한 것이다.The present invention relates to a circuit for preventing an on-screen display integrated circuit (OSD IC) from malfunctioning during a mute operation in a monitor.

일반적으로 모니터에 있어서 집적회로간의 제어데이타 전송을 위해서 I²C 버스가 널리 사용되고 있다. 여기서, 집적회로간을 연결하는 I²C버스란 직렬 동기버스로서 데이타가 전달되는 SDA버스와 동기클럭신호가 전달되는 SCL버스로 이루어져 소정의 프로토콜에 따라 데이타를 전송하기 위하여 필립스사가 제안한 산업표준버스로서, 예컨대, 마이콤과 OSD IC간에 연결되는 버스신호선은 도 1에 도시된 바와 같이, SDA신호선, SCL 신호선, 뮤트(mute) 신호선등이 있다.In general, the I ² C bus is widely used for the transmission of control data between integrated circuits in a monitor. Here, the I ² C bus that connects the integrated circuits is a serial synchronization bus, which consists of an SDA bus to which data is transmitted and an SCL bus to which a synchronous clock signal is transmitted, and an industry standard bus proposed by Philips for transferring data according to a predetermined protocol. For example, as shown in FIG. 1, a bus signal line connected between a microcomputer and an OSD IC includes an SDA signal line, an SCL signal line, and a mute signal line.

통상, I²C버스에서 SDA버스와 SCL버스는 하이로 풀업되어 있고, SDA버스의 데이타는 SCL버스가 로우주기일 경우에만 변하도록 되어 있는데, SCL버스가 하이주기일 경우에 SDA버스의 데이타가 하이에서 로우로 천이되는 것은 데이타 전송 사이클의 시작(START)을 나타내고, 로우에서 하이로 천이되는 것은 데이타 전송사이클의 종료(STOP)를 나타낸다. 또한, I²C버스상에서 데이타 또는 어드레스는 8비트 워드 단위로 전송되는데, 8비트 워드를 수신한 수신기는 SCL버스의 9번째 클럭에서 SDL버스를 로우로 떨어뜨려 수신응답(ACKNOWLEDGE)을 표시한다.Normally, the SDA bus and the SCL bus are pulled up high on the I ² C bus, and the data on the SDA bus is changed only when the SCL bus is low period. Transitioning high to low indicates the start of a data transfer cycle (START), and transitioning low to high indicates the end of a data transfer cycle (STOP). In addition, data or addresses are transmitted in units of 8-bit words on the I ² C bus. The receiver receiving the 8-bit word drops the SDL bus low on the ninth clock of the SCL bus to indicate an acknowledgment (ACKNOWLEDGE).

이와 같은 기본적인 프로토콜을 바탕으로 라이트동작과 리드동작이 수행되며, 통상적으로 START에 이어서 8비트 단위로 디바이스 어드레스, 워드 어드레스, 데이타가 순차적으로 전송되고 마지막에 STOP으로 전송종료를 알린다. 이때 디바이스 어드레스의 LSB 0비트는 리드/라이트 동작을 나타내며 하이이면 해당 디바이스로부터 리드 동작을, 로우이면 해당 디바이스에 라이트 동작을 나타내고, 어드레스에 의해 선택된 수신측에서는 8비트 워드의 데이타나 어드레스를 수신할 때마다 ACK신호를 전송한다.Based on this basic protocol, write and read operations are performed. In general, the device address, word address, and data are sequentially transmitted in 8-bit units following START, and finally, the end of transmission is notified to STOP. At this time, the LSB 0 bit of the device address indicates a read / write operation. When the bit is high, it indicates a read operation from the corresponding device. When the bit is low, it indicates a write operation to the corresponding device. When the receiving side selected by the address receives an 8-bit word data or address, The ACK signal is transmitted every time.

그리고 도 1을 참조하면, SCL신호선과 SDA신호선은 저항(R14,R15)을 통해 전원 Vcc=5V로 각각 풀업되어 있고, SCL신호선은 뮤트 회로(14)와 연결되어 있다.Referring to FIG. 1, the SCL signal line and the SDA signal line are pulled up with the power supply Vcc = 5V through the resistors R14 and R15, respectively, and the SCL signal line is connected to the mute circuit 14.

뮤트 신호는 뮤트 모드(mute mode)동안 하이로 발생되는 신호이며, 뮤트 모드란 전원 온/오프시 혹은 다른 주파수에서 동작하는 프로그램을 작업시키고자 할때 혹은 해상도를 바꾸고자 하는 모드가 전환되는 불안정한 기간을 말하면, 이 뮤트 모드동안은 시스템의 불안정한 상태를 방지하기 위한 조치가 필요하다. 특히, OSD IC(36)에서는 뮤트 회로(14)를 통해 뮤트 기간동안 화면상에 비정상적인 패턴 모드가 나타나지 않도록 하고 있다.The mute signal is a high signal generated during the mute mode. The mute mode is an unstable period when a power source is turned on or off or when a program that operates at a different frequency or when a mode for changing resolution is switched. In other words, during this mute mode, measures must be taken to prevent system instability. In particular, the OSD IC 36 prevents the abnormal pattern mode from appearing on the screen during the mute period through the mute circuit 14.

도 1에서 뮤트 회로는 뮤트 신호를 입력받는 이미터 접지된 트랜지스터(Q1)로 구현되고, 트랜지스터(Q1)의 이미터와 베이스간에 역바이어스 저항(R12)이 연결되어 있고, 베이스 단자는 뮤트 신호선에 캐패시터(C)와 베이스 저항(R11)이 직렬로 연결되어 있고, 콜랙터 단자는 저항(R13)을 통해 전원 Vcc 을 공급받는다. 이미터 출력은 상기 OSD IC(16)의 SCL신호선과 연결되어 있다.In FIG. 1, the mute circuit is implemented with an emitter grounded transistor Q1 receiving a mute signal, and a reverse bias resistor R12 is connected between the emitter of the transistor Q1 and the base, and the base terminal is connected to the mute signal line. The capacitor C and the base resistor R11 are connected in series, and the collector terminal receives the power supply Vcc through the resistor R13. The emitter output is connected to the SCL signal line of the OSD IC 16.

도 2는 뮤트 회로의 동작을 설명하기 위한 신호의 파형도로서, (가)는 뮤트 신호이고, (나)는 트랜지스터(Q1)의 베이스 전압(A)이고, (다)는 SCL 신호이다.Fig. 2 is a waveform diagram of signals for explaining the operation of the mute circuit, (a) is a mute signal, (b) is the base voltage A of the transistor Q1, and (c) is an SCL signal.

(가)의 뮤트 신호는 정상 기간동안은 로우레벨에 있다가 뮤트 기간(t1)동안 하이 레벨을 갖는다. 뮤트 기간이 시작되는 시점에서 뮤트 신호가 로우레벨에서 하이레벨로 갑자기 상승함에 따라 (나)의 트랜지스터(Q1)의 베이스 전압(A)은 저항과 캐패시터에 의해 정해진 짧은 시간(t2)동안 스레스홀드 전압이상으로 상승한다. 그리고 뮤트기간이 끝나는 시점에서 뮤트 신호가 하이레벨에서 로우레벨로 하강함에 따라 (나)의 트랜지스터(Q1)의 베이스 전압(A)은 짧은 시간(t2)동안 스레스홀드 전압이하로 하강한다.The mute signal of (a) is at a low level during the normal period and then has a high level during the mute period t1. As the mute signal suddenly rises from the low level to the high level at the beginning of the mute period, the base voltage A of the transistor Q1 of (B) is thresholded for a short time t2 determined by the resistor and the capacitor. Rise above voltage. At the end of the mute period, as the mute signal drops from the high level to the low level, the base voltage A of the transistor Q1 of (b) falls below the threshold voltage for a short time t2.

여기서, 뮤트 기간에 시작되는 시점으로부터 t2 기간 동안은 트랜지스터(Q1)에 큰 베이스 전류가 흐르므로 턴온되어 이미터측의 전원 전류가 모두 그라운드로 흘러 들어가므로 이미터 전압은 0V로 떨어진다. 따라서, 이미터 전압을 입력받는 (다)의 SCL 신호는 정상상태의 하이레벨을 유지하다가 뮤트 기간이 시작되는 시점으로부터 t2 기간동안 로우레벨로 천이하고 나서 다시 정상상태 하이레벨로 되돌아온다. 뮤트 기간이 시작되는 시점에서 SCL 신호선의 상태가 정상상태 하이레벨에서 비정상상태 로우레벨로 다운되는 경우가 발생되는 동안에, 스파크나 편향회로등의 노이즈의 영향으로 SDA 신호선이 비정상상태 로우레벨로 천이될 위험성이 높다. 따라서, 뮤트 기간중에 원하지 않는 OSD 화면이 디스플레이 된다거나, 원하는 OSD 화면이 디스플레이 되지 않는 오동작이 발생되는 문제점이 있었다.Here, since a large base current flows in the transistor Q1 during the t2 period from the start of the mute period, the emitter voltage drops to 0V because all of the power current on the emitter side flows to ground. Accordingly, the SCL signal receiving the emitter voltage maintains the high level in the steady state, then transitions to the low level for the period t2 from the time when the mute period starts, and then returns to the steady state high level again. At the beginning of the mute period, while the state of the SCL signal line goes down from the steady state high level to the abnormal state low level, the SDA signal line may transition to the abnormal state low level under the influence of noise such as a spark or deflection circuit. High risk Therefore, an unwanted OSD screen is displayed during the mute period, or a malfunction occurs in which the desired OSD screen is not displayed.

이에 본 고안은 상기와 같은 문제점을 해소하기 위하여 제안된 것으로, 뮤트 신호를 반전시키는 회로를 마이콤과 뮤트 회로사이에 삽입하여 뮤트 모드동안에는 SCL 신호선이 로우레벨을 갖지 않도록 하므로써 뮤트시 OSD 오동작을 방지하는 회로를 제공하는 데 그 목적이 있다.The present invention has been proposed to solve the above problems, by inserting a circuit for inverting the mute signal between the microcomputer and the mute circuit to prevent the SCL signal line does not have a low level during the mute mode to prevent OSD malfunction during muting The purpose is to provide a circuit.

상기와 같은 목적을 달성하기 위하여 본 고안의 회로는, 마이콤과 온스크린디스플레이 집적회로가 I²C버스(SDA신호선과 SCL신호선)를 통해 데이터를 전달받고, 마이콤의 뮤트 신호에 따라 온/오프되는 이미터 접지 트랜지스터의 출력 전압을 상기 SCL신호선에 공급하는 뮤트 회로에 있어서, 마이콤으로부터 뮤트 신호를 입력 받아 반전시켜 반전된 뮤트 신호를 상기 트랜지스터의 베이스 측으로 제공하는 반전회로를 추가로 구비하는 것을 특징으로 한다.In order to achieve the above object, in the circuit of the present invention, a microcomputer and an on-screen display integrated circuit receive data through an I ² C bus (SDA signal line and SCL signal line), and are turned on / off according to the mute signal of the microcomputer. A mute circuit for supplying an output voltage of an emitter ground transistor to the SCL signal line, the mute circuit receiving a mute signal from a microcomputer and inverting the mute signal to provide an inverted mute signal to a base side of the transistor. do.

도 1은 마이콤의 뮤트 신호를 온스크린디스플레이(OSD) 집적회로로 전달하는 뮤트 회로를 도시한 도면,1 illustrates a mute circuit for transferring a mute signal of a microcomputer to an on-screen display (OSD) integrated circuit;

도 2는 도 1의 뮤트 회로의 동작을 설명하기 위한 각 부의 신호 파형도,2 is a signal waveform diagram of each part for explaining the operation of the mute circuit of FIG.

도 3은 본 고안에 따른 반전회로가 적용된 마이컴과 온스크린디스플레이 집적회로의 연결을 도시한 회로도,3 is a circuit diagram illustrating a connection between a microcomputer and an on-screen display integrated circuit to which an inverting circuit is applied according to the present invention;

도 4는 도 3의 각 부의 동작신호 파형을 도시한 파형도이다.4 is a waveform diagram illustrating an operation signal waveform of each part of FIG. 3.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 마이콤 32 : 반전 회로30: microcomputer 32: inversion circuit

34 : 뮤트 회로 36 : 온스크린디스플레이 집적회로34: mute circuit 36: on-screen display integrated circuit

Q11,Q21 : 트랜지스터 R21,R22,R23,R24,R25,R26 : 저항Q11, Q21: Transistor R21, R22, R23, R24, R25, R26: Resistor

C21 : 트리거용 캐패시터C21: Trigger Capacitor

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 고안에 따른 반전회로가 적용된 마이컴과 온스크린디스플레이 IC를 도시한 회로도이고, 도 4는 도 3의 각 부의 동작신호 파형을 도시한 파형도이다. 도 3의 뮤트 회로(34)는 상기 도 1의 뮤트 회로와 동일한 구성요소로 구현되고, 본 고안에 따른 반전회로(32)는 마이콤(30)의 뮤트 신호를 입력받아 반전시킨 후 다음 연결된 뮤트 회로(34)에 공급한다.3 is a circuit diagram illustrating a microcomputer and an on-screen display IC to which an inverting circuit is applied according to the present invention, and FIG. The mute circuit 34 of FIG. 3 is implemented with the same components as the mute circuit of FIG. 1, and the inverting circuit 32 according to the present invention receives the inverted mute signal of the microcomputer 30 and then inverts the mute circuit connected thereto. It is supplied to 34.

도 3에서 반전 회로(32)는 뮤트 신호가 하이상태가 될 때 온상태로 되는 이미터 접지 트랜지스터(Q11)로 구현되고, 트랜지스터(Q11)의 베이스단자는 저항(R21)가 연결되어 있고, 베이스와 이미터 사이에는 역방향바이어스 저항(R22)이 연결되어 있고, 콜랙터 단자는 저항(R23)을 통해 Vcc를 공급받는다. 뮤트 회로(34)는 상기 반전 회로(32)의 출력신호를 받아 상승에지에서 트리거되어 턴온되는 이미터 접지 트랜지스터(Q21)로 구현되고, 트랜지스터(Q21)의 베이스 단자는 트리거용 캐패시터(C21)와 저항(R21)이 직렬로 연결되어 있고, 베이스와 이미터 사이에는 역방향바이어스 저항(R25)이 연결되어 있고, 콜랙터 단자는 저항(R26)을 통해 Vcc를 공급받는다. 상기 반전 회로(32)의 이미터 단자는 상기 뮤트 회로(34)의 베이스측 트리거용 캐패시터(C21)에 연결되어 있다.In FIG. 3, the inverting circuit 32 is implemented with an emitter ground transistor Q11 that is turned on when the mute signal becomes high, the base terminal of the transistor Q11 is connected with a resistor R21, and the base The reverse bias resistor R22 is connected between the emitter and the collector terminal, and the collector terminal receives Vcc through the resistor R23. The mute circuit 34 is implemented as an emitter ground transistor Q21 that is triggered at a rising edge and turned on in response to the output signal of the inverting circuit 32, and the base terminal of the transistor Q21 is connected to a trigger capacitor C21. A resistor R21 is connected in series, a reverse bias resistor R25 is connected between the base and the emitter, and the collector terminal receives Vcc through the resistor R26. The emitter terminal of the inversion circuit 32 is connected to the base side trigger capacitor C21 of the mute circuit 34.

한편, 마이콤(30)과 OSD IC(36)는 SDA 신호선과 SCL 신호선을 통해 데이터를 전달하도록 되어 있다.Meanwhile, the microcomputer 30 and the OSD IC 36 are configured to transfer data through the SDA signal line and the SCL signal line.

이어서, 상기와 같이 구성되는 본 고안의 반전회로가 동작하는 것을 도 4의 파형을 참조하여 살펴보면 다음과 같다. 도 4의 (가)는 뮤트 신호이고, (나)는 반전 회로(32)의 트랜지스터(Q11)의 이미터 출력 전압(B)이고, (다)는 뮤트 회로(34)의 트랜지스터(Q21)의 베이스 전압(C)이고, (라)는 SCL 신호이다.Next, the operation of the inversion circuit of the present invention configured as described above will be described with reference to the waveform of FIG. 4. 4A is a mute signal, B is an emitter output voltage B of the transistor Q11 of the inversion circuit 32, and C is a transistor Q21 of the mute circuit 34. FIG. Is the base voltage (C), and (d) is the SCL signal.

(가)의 뮤트 신호는 정상모드동안은 하이레벨을 갖고 뮤트 기간(t1)동안 로우 레벨을 갖는다. (나)의 출력 전압(B)는 정상모드 동안은 트랜지스터(Q11)은 오프상태에 있으므로 5V를 유지하다가 뮤트기간(t1)으로 되면, 하이레벨의 뮤트 신호에 따라 트랜지스터(Q11)의 베이스에 큰 전류가 흐르므로 트랜지스터(Q11)은 온상태로 천이 되고, 이미터측의 전원 전류가 그라운드로 흘러들어가므로 이미터 전압(B)는 0V로 떨어진다. 뮤트 기간이 지난후 정상 모드로 돌아오면 트랜지스터(Q11)은 오프상태로 천이되어 이미터 전압(B)은 5V로 다시 상승한다. 즉, 반전 회로(32)의 출력 전압은 반전된 뮤트 신호이다.The mute signal of (a) has a high level during the normal mode and a low level during the mute period t1. (B) The output voltage B of the transistor Q11 is in the off state during the normal mode, and thus maintains 5 V. When the mute period t1 is reached, the output voltage B is large at the base of the transistor Q11 according to the high level mute signal. Since the current flows, the transistor Q11 transitions to the on state, and since the power supply current on the emitter side flows to the ground, the emitter voltage B drops to 0V. After returning to the normal mode after the mute period, the transistor Q11 is turned off and the emitter voltage B rises again to 5V. In other words, the output voltage of the inversion circuit 32 is an inverted mute signal.

(나)의 반전 회로(32)의 이미터 출력 전압(B)은 뮤트 회로(34)의 베이스측에 제공되어 뮤트 기간이 시작되는 시점에서 이미터 전압(B)이 하이레벨에서 로우레벨로 갑자기 하강함에 따라 (다)의 트랜지스터(Q21)의 베이스 전압(C)은 저항과 캐패시터에 의해 정해진 짧은 시간(t3)동안 스레스홀드 전압이하로 하강한다. 그리고 뮤트기간이 끝나는 시점에서 이미터 전압(B)이 로우레벨에서 하이레벨로 상승함에 따라 (다)의 트랜지스터(Q21)의 베이스 전압(C)은 저항과 캐패시터에 의해 정해진 짧은 시간(t3)동안 스레스홀드 전압이상으로 상승한다.The emitter output voltage B of the inverting circuit 32 of (b) is provided to the base side of the muting circuit 34 so that the emitter voltage B suddenly goes from high level to low level at the beginning of the muting period. As the voltage falls, the base voltage C of the transistor Q21 of (C) falls below the threshold voltage for a short time t3 determined by the resistor and the capacitor. At the end of the mute period, as the emitter voltage B rises from the low level to the high level, the base voltage C of the transistor Q21 of (C) is for a short time t3 determined by the resistor and the capacitor. Rise above the threshold voltage.

여기서, 뮤트 기간에 끝나는 시점이하 t3 기간 동안 큰 베이스 전류가 흐르므로 트랜지스터(Q21)가 온상태로 천이되어 이미터측의 전원 전류가 모두 트랜지스터(Q21)를 통해 그라운드로 흘러 들어가므로 이미터 전압은 0V로 떨어진다. 따라서, 트랜지스터(Q21)의 이미터 전압을 입력받는 (라)의 SCL 신호는 정상상태의 하이레벨을 유지하다가 뮤트 기간이 끝나는 t3 기간동안만 로우레벨로 천이하고 다시 하이레벨로 되돌아온다.Here, since a large base current flows for a period t3 or less after the end of the mute period, the transistor Q21 transitions to an on state, and all of the power current on the emitter side flows into the ground through the transistor Q21, so the emitter voltage is 0V. Falls into. Accordingly, the SCL signal of (d) receiving the emitter voltage of the transistor Q21 maintains the high level in the steady state, and then transitions to the low level only after the mute period ends and returns to the high level again.

따라서, 뮤트 기간 t1 동안에는 SCL 신호는 정상상태의 하이레벨을 유지하다가 뮤트 기간이 끝난 후 t3 기간동안 로우레벨로 천이하므로, 비안정적인 뮤트 기간중에서는 OSD 회면이 나타나지 않는다.Therefore, during the mute period t1, the SCL signal maintains the high level in the steady state and then transitions to the low level after the end of the mute period, so that the OSD interface does not appear during the unstable mute period.

이상에서 살펴본 바와 같이, 본 고안에 따른 반전회로는 뮤트 신호를 반전 시켜 뮤트 회로에 제공하여 뮤트 기간동안에는 SCL 신호는 정상상태의 하이레벨을 유지하므로써, 비안정적인 뮤트 기간중에서는 OSD 화면이 나타나지 않게 하는 효과가 있다.As described above, the inverting circuit according to the present invention inverts the mute signal and provides the muting circuit so that the SCL signal maintains a high level in a steady state during the muting period, so that the OSD screen does not appear during the unstable muting period. It works.

Claims (2)

마이콤(30)과 온스크린디스플레이 집적회로(36)가 I²C버스(SDA신호선과 SCL신호선)를 통해 데이터를 전달받고, 마이콤(30)의 뮤트 신호에 따라 온/오프되는 이미터 접지 트랜지스터(Q21)의 출력 전압을 상기 SCL신호선에 공급하는 뮤트 회로(34)에 있어서, 마이콤(30)으로부터 뮤트 신호를 입력 받아 반전시켜 반전된 뮤트 신호를 상기 트랜지스터(Q21)의 베이스 측으로 제공하는 반전회로(32)를 추가로 구비하는 것을 특징으로 하는 모니터에서의 뮤트시 OSD 오동작 방지회로.The microcomputer 30 and the on-screen display integrated circuit 36 receive data through an I ² C bus (SDA signal line and SCL signal line), and emitter ground transistors turned on / off according to the mute signal of the microcomputer 30 ( In a mute circuit 34 for supplying the output voltage of Q21 to the SCL signal line, an inverting circuit for receiving a mute signal from the microcomputer 30 and inverting it to provide an inverted mute signal to the base side of the transistor Q21 ( 32. The OSD malfunction prevention circuit when muting in a monitor, characterized in that it further comprises. 제 1 항에 있어서, 상기 반전 회로(32)는 뮤트 신호가 하이상태가 될 때 온상태로 되는 이미터 접지 트랜지스터(Q11)로 구현되고, 상기 트랜지스터(Q11)의 베이스에는 저항(R21)가 연결되어 있고, 베이스와 이미터 사이에는 역방향바이어스 저항(R22)이 연결되어 있고, 콜랙터는 저항(R23)을 통해 전원(Vcc)에 연결되어 있는 것을 특징으로 하는 모니터에서의 뮤트시 OSD 오동작 방지회로.2. The transistor circuit of claim 1, wherein the inversion circuit 32 is implemented as an emitter ground transistor Q11 that is turned on when the mute signal goes high, and a resistor R21 is connected to the base of the transistor Q11. And a reverse bias resistor (R22) is connected between the base and the emitter, and the collector is connected to the power supply (Vcc) through the resistor (R23).