KR19980077852A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR19980077852A KR19980077852A KR1019970015121A KR19970015121A KR19980077852A KR 19980077852 A KR19980077852 A KR 19980077852A KR 1019970015121 A KR1019970015121 A KR 1019970015121A KR 19970015121 A KR19970015121 A KR 19970015121A KR 19980077852 A KR19980077852 A KR 19980077852A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor substrate
- semiconductor device
- manufacturing
- forming
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 표면내에 매립층을 형성하는 단계와, 상기 매립층을 포함한 반도체 기판의 전면에 캡층을 형성하는 단계와, 상기 캡층을 포함한 반도체 기판의 전면에 에피택셜층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.The present invention relates to a method of manufacturing a semiconductor device to improve the reliability of the semiconductor device, comprising the steps of preparing a semiconductor substrate, forming a buried layer in the surface of the semiconductor substrate, and a front surface of the semiconductor substrate including the buried layer And forming an epitaxial layer on the entire surface of the semiconductor substrate including the cap layer.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 반도체 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device to improve the reliability of the semiconductor device.
일반적으로 에피텍시(Epitaxy)는 단결정 기판(Single Crystal Substrate)위에 그와 똑같은 원자배열을 가진 단결정층을 쌓는 것을 말한다. 말하자면, 하얗게 쌓인 눈위에 다시 눈이 내려 쌓이는 것과 같다고 볼 수 있다.In general, epitaxy refers to stacking a single crystal layer having the same atomic arrangement on a single crystal substrate. In other words, it is like snow falling on white snow.
다만 눈송이 대신에 실리콘 원자가 쌓이는 것이 다르고 실리콘 원자와 더불어 인위적으로 불순물 원자를 첨가하여 쌓여진 단결정층의 전기적 특성을 조절할 수 있다는 것이 다르다.However, instead of snowflakes, silicon atoms are different from each other, and in addition to silicon atoms, it is possible to artificially add impurity atoms to control the electrical properties of the stacked single crystal layer.
이때에 첨가된 불순물은 그 종류에 따라 주기율표 Ⅲ족 원소인 경우엔 p형,Ⅴ족 원소일 경우엔 n형이라고 불리우며, 이와 같은 불순물이 첨가된 단결정층은 각각 p형 에피택시 층(p-type exitaxy layer)과 n형 에피택시 층(n-type exitaxy layer)이라고 한다.The impurity added at this time is called p-type in the case of group III element of the periodic table and n-type in the case of group V element. The single crystal layer to which such impurities are added is p-type epitaxy layer (p-type). exitaxy layer and n-type exitaxy layer.
상기 에피택시 층의 형성공정은 일반적으로 1000℃ 이상의 고온에서 이루어지며, 양질의 에피택시층을 형성하기 위하여 컴퓨터에 의한 전자동 공정으로 행하여진다.The epitaxy layer forming process is generally performed at a high temperature of 1000 ° C. or higher, and is performed by a fully automatic process by a computer to form a high quality epitaxy layer.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1a 내지 도 1b는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.1A to 1B are process cross-sectional views showing a conventional method for manufacturing a semiconductor device.
먼저, 도 1a에 도시한 바와같이 반도체 기판(11)상에 포토레지스트(Photo Resist)(12)를 도포한 후, 노광 및 현상공정으로 상기 포토레지스트(12)를 패터닝(Patterning)한다.First, as shown in FIG. 1A, a photoresist 12 is applied onto a semiconductor substrate 11, and then the photoresist 12 is patterned by an exposure and development process.
이어, 상기 패터닝된 포토레지스트(12)를 마스크로 이용하여 반도체 기판(11)의 전면에 불순물 이온주입 공정을 실시함으로써 상기 반도체 기판(11)의 표면내에 소정깊이로 매립층(Buried Layer)(13)을 형성한다.Subsequently, an impurity ion implantation process is performed on the entire surface of the semiconductor substrate 11 using the patterned photoresist 12 as a mask, thereby filling the buried layer 13 to a predetermined depth in the surface of the semiconductor substrate 11. To form.
도 1b에 도시한 바와같이 상기 포토레지스트(12)를 제거하고, 상기 매립층(13)을 포함한 반도체 기판(11)의 전면에 1000℃ 이상의 고온에서 에피택셜층(14)을 형성한다.As shown in FIG. 1B, the photoresist 12 is removed, and the epitaxial layer 14 is formed on the entire surface of the semiconductor substrate 11 including the buried layer 13 at a high temperature of 1000 ° C. or higher.
이때 상기 매립층(13)의 불순물 확산에 의해 상기 에피택셜층(14)내의 불순물 농도 프로파일(Profile)의 이상이 발생되며, 또한 이후 열공정 진행시 인접한 웨이퍼의 백 사이드(Back Side)로부터 불순물이 아웃 디퓨젼(Out Diffusion)됨으로써 상기 에피택셜층(14)내의 농도 프로파일의 변화 및 반도체 기판(11)의 농도 변화를 초래하게 된다.At this time, an impurity concentration profile in the epitaxial layer 14 is generated by diffusion of impurities in the buried layer 13, and impurities are removed from the back side of the adjacent wafer during the thermal process. Out Diffusion causes a change in the concentration profile in the epitaxial layer 14 and a change in the concentration of the semiconductor substrate 11.
그러나 이와 같은 종래의 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.However, such a conventional method of manufacturing a semiconductor device has the following problems.
즉, 에피택셜층이 고온에서 형성될 때 매립층에서 불순물의 아웃 디퓨젼에 의한 에피택셜층내에 불순물이 자동 도핑되어 에피택셜층의 불순물 프로파일에 변화를 야기시켜 반도체 소자의 신뢰성을 저하시킨다.That is, when the epitaxial layer is formed at a high temperature, impurities are automatically doped into the epitaxial layer due to out diffusion of impurities in the buried layer, causing a change in the impurity profile of the epitaxial layer, thereby lowering the reliability of the semiconductor device.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 불순물 프로파일의 변화를 방지하여 소자의 신뢰성을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a method of manufacturing a semiconductor device to improve the reliability of the device by preventing a change in the impurity profile.
도 1a 내지 도 1b는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도1A to 1B are cross-sectional views illustrating a method of manufacturing a conventional semiconductor device.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체 기판 22 : 포토레지스트21 semiconductor substrate 22 photoresist
23 : 매립층 24 : 캡층23: buried layer 24: cap layer
25 : 에피택셜층25: epitaxial layer
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판을 준비하는 단계와, 상기 반도체 기판의 표면내에 매립층을 형성하는 단계와, 상기 매립층을 포함한 반도체 기판의 전면에 캡층을 형성하는 단계와, 상기 캡층을 포함한 반도체 기판의 전면에 에피택셜층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.A semiconductor device manufacturing method according to the present invention for achieving the above object comprises the steps of preparing a semiconductor substrate, forming a buried layer in the surface of the semiconductor substrate, the cap layer on the front surface of the semiconductor substrate including the buried layer And forming an epitaxial layer on the entire surface of the semiconductor substrate including the cap layer.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
먼저, 도 2a에 도시한 바와같이 반도체 기판(21)상에 포토레지스트(22)를 도포한 후, 노광 및 현상공정으로 포토레지스트(22)를 패터닝한다.First, as shown in FIG. 2A, the photoresist 22 is applied onto the semiconductor substrate 21, and then the photoresist 22 is patterned by an exposure and development process.
이어, 상기 패터닝된 포토레지스트(22)를 마스크로 이용하여 상기 반도체 기판(21)의 전면에 불순물 이온주입 공정을 실시함으로써 상기 반도체 기판(21)의 표면내에 소정깊이로 매립층(23)을 형성한다.Subsequently, the buried layer 23 is formed to a predetermined depth in the surface of the semiconductor substrate 21 by performing an impurity ion implantation process on the entire surface of the semiconductor substrate 21 using the patterned photoresist 22 as a mask. .
도 2b에 도시한 바와같이 상기 포토레지스트(22)를 제거하고, 상기 매립층(23)을 포함한 반도체 기판(21)의 전면에 캡층(24)을 형성한다.As shown in FIG. 2B, the photoresist 22 is removed, and a cap layer 24 is formed on the entire surface of the semiconductor substrate 21 including the buried layer 23.
여기서 상기 캡층(24)은 이후 공정에서 원하는 두께의 에피택셜층 형성하기 이전에 형성되는 얇은 에피택셜층으로써 이후 공정에서 에피택셜층을 형성할 때 상기 베리어층(23)과 에피택셜층 사이에서 불순물의 아웃 디퓨전(Out Diffusion)의 베리어(Barrier) 역할을 한다.Here, the cap layer 24 is a thin epitaxial layer formed before the formation of the epitaxial layer of the desired thickness in a subsequent process, and impurities between the barrier layer 23 and the epitaxial layer when the epitaxial layer is formed in a subsequent process. It acts as a barrier for Out Diffusion.
그리고 상기 반도체 기판(21)의 표면으로부터 아우 디퓨전된 불순물의 제거를 위해 정화(Purge)용 케리어 가스(Carrier Gas)로 H2가스를 주입시켜 시스템(System)으로부터 벤트(Vent) 시킨다.In order to remove impurities diffused from the surface of the semiconductor substrate 21, H 2 gas is injected into a carrier gas for purging and vented from the system.
도 2c에 도시한 바와같이 상기 캡층(24)을 포함한 반도체 기판(21)의 전면에 목표로하는 두께의 에피택셜층을 얻기 위해 확산(Deposition)을 계속 진행하여 에피택셜층(25)을 형성한다.As shown in FIG. 2C, deposition is continuously performed to obtain an epitaxial layer having a target thickness on the entire surface of the semiconductor substrate 21 including the cap layer 24 to form the epitaxial layer 25. .
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 제조방법에 있어서 매립층과 에피택셜층 사이에 얇은 캡층을 형성하여 불순물 제어 및 불순물 농도의 프로파일의 변화를 방지하므로써 소자의 신뢰성을 향상시키는 효과가 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, a thin cap layer is formed between the buried layer and the epitaxial layer to prevent impurity control and change in the profile of impurity concentration, thereby improving the reliability of the device.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970015121A KR19980077852A (en) | 1997-04-23 | 1997-04-23 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970015121A KR19980077852A (en) | 1997-04-23 | 1997-04-23 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980077852A true KR19980077852A (en) | 1998-11-16 |
Family
ID=65989154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970015121A KR19980077852A (en) | 1997-04-23 | 1997-04-23 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980077852A (en) |
-
1997
- 1997-04-23 KR KR1019970015121A patent/KR19980077852A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
US4459325A (en) | Semiconductor device and method for manufacturing the same | |
US4662956A (en) | Method for prevention of autodoping of epitaxial layers | |
EP0715769B1 (en) | Self-aligned cmos process | |
KR930003144B1 (en) | Manufacture of semiconductor device | |
US5460984A (en) | Method of manufacturing a semi conductor device having a second well formed within a first well | |
US5130271A (en) | Method of manufacturing a semiconductor device having no step at the boundary between self aligned p- or n- type impurity regions | |
US6417058B1 (en) | SiGe/poly for low resistance extrinsic base npn transistor | |
US6033991A (en) | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation | |
US5045495A (en) | Forming twin wells in semiconductor devices | |
KR19980077852A (en) | Manufacturing method of semiconductor device | |
US3406049A (en) | Epitaxial semiconductor layer as a diffusion mask | |
US4583282A (en) | Process for self-aligned buried layer, field guard, and isolation | |
KR0156156B1 (en) | Method of fabricating semiconductor device | |
KR100249168B1 (en) | Manufacturing method of semiconductor device | |
US6673703B2 (en) | Method of fabricating an integrated circuit | |
JPH07169709A (en) | Manufacture of semiconductor device | |
KR0178994B1 (en) | Method for forming an isolation region of junction | |
KR0177387B1 (en) | Manufacture for bipolar semiconductor device | |
KR100393962B1 (en) | Method for manufacturing semiconductor device | |
KR0161384B1 (en) | Method of manufacturing semiconductor for shallow junction | |
JPH04155829A (en) | Manufacture of semiconductor device | |
KR100253268B1 (en) | Semiconductor element isolation method | |
JP2743451B2 (en) | Method for manufacturing semiconductor device | |
KR0152951B1 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |