KR19980065471A - Apparatus and method for exchanging messages using memory in exchange - Google Patents
Apparatus and method for exchanging messages using memory in exchange Download PDFInfo
- Publication number
- KR19980065471A KR19980065471A KR1019970000488A KR19970000488A KR19980065471A KR 19980065471 A KR19980065471 A KR 19980065471A KR 1019970000488 A KR1019970000488 A KR 1019970000488A KR 19970000488 A KR19970000488 A KR 19970000488A KR 19980065471 A KR19980065471 A KR 19980065471A
- Authority
- KR
- South Korea
- Prior art keywords
- message
- memory
- interrupt
- assembly
- pba
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야 :end. The technical field to which the invention described in the claims belongs:
교환기내의 조립 프린트 보드에 관한 것이다.An assembly printed board in an exchanger.
나. 발명이 해결하려고 하는 기술적 과제 :I. The technical problem the invention is trying to solve:
메시지를 교환하는 두 개의 PBA간에 메모리를 구비하여, 상기 메모리를 통해 메시지를 교환하기 위한 교환기에서 메모리를 이용한 메시지 교환 장치 및 방법을 제공한다.Provided is a message exchange apparatus and method using a memory in an exchanger having a memory between two PBAs exchanging messages, and for exchanging messages through the memory.
다. 발명의 해결 방법의 요지 :All. The gist of the solution of the invention:
교환기내의 두 개의 조립프린트보드간에 메모리를 구비하여, 메시지를 교환하기 위한 방법은, 상기 조립 프린트 보드가 전달할 메시지가 존재할 시 상기 메모리에 상기 메시지를 라이트한 후 상기 메시지의 위치정보를 상기 메모리의 특정영역에 라이트 하는 과정과, 상대편 상기 조립 프린트 보드로 인터럽트를 발생하는 과정과, 상기 인터럽트를 수신한 상기 조립 프린트 보드는 상기 메시지 위치 정보에 의거하여 상기 메시지를 리드하는 과정으로 이룬다.A method for exchanging messages, comprising a memory between two assembly printed boards in an exchanger, includes writing the message to the memory when a message to be delivered by the assembled print board is present, and displaying the location information of the message. The process of writing to a specific area, generating an interrupt to the opposite assembly board, and the assembly print board receiving the interrupt are performed to read the message based on the message position information.
라. 발명의 중요한 용도 :la. Important uses of the invention:
메모리를 이용하여 두 조립프린트보드간의 메시지 전달 통신 프로코톨를 제공하기 위해 이를 구현한다.This is implemented to provide a message transfer communication protocol between two assembly printed boards using memory.
Description
본 발명은 교환기에 관한 것으로, 특히 두 개의 조립 프린트 보드(Printed Board Assembly:이하 PBA라 칭함)간에 데이터를 송수신하기 위한 장치 및 방법에 관한 것이다.The present invention relates to an exchanger, and more particularly, to an apparatus and method for transmitting and receiving data between two printed board assemblies (hereinafter referred to as PBAs).
도 1은 종래에 두 개의 PBA간에 연결 구성도를 보여주는 도면이다. 이하 상기 도 1을 참조하여 메시지가 송수신하는 방법을 살펴보기로 한다.1 is a view showing a connection configuration between two conventional PBA. Hereinafter, a method of transmitting and receiving a message will be described with reference to FIG. 1.
교환기에서 제1PBA 100는 데이터버스 10을 통해 제2PBA 200과 접속되어 있다. 그리하여 상기 제1PBA 100가 상기 제2PBA 200로 부터 메시지를 송수신하기 위하여 상기 데이터 버스 10을 통해 데이터를 억세스한다. 제1PBA 100 및 제2PBA 200은 각각의 중앙처리장치(Central Processing Unit:이하 CPU라 칭함) 11, 21과 각각의 제1, 제2, 제3, 제4, 제5, …, 제N장치(이하 D1, D2, D3, D4, D5, DN라 칭함) 12, 22, 13, 23, 14, 24, 15, 25, 16, 26, 17, 27을 구비한다. 그리하여 상기 CPU 11, 21은 각각의 제1PBA 100, 제2PBA 200의 전반적인 동작을 제어한다. 그리고 상기 D1~DN 12, 22, 13, 23, 14, 24, 15, 25, 16, 26, 17, 27은 상기 CPU 11, 21의 제어하에 해당 동작을 수행한다.At the exchange, the first PBA 100 is connected to the second PBA 200 via the data bus 10. Thus, the first PBA 100 accesses data through the data bus 10 to transmit and receive a message from the second PBA 200. The first PBA 100 and the second PBA 200 are the central processing units (hereinafter referred to as CPUs) 11 and 21 and the first, second, third, fourth, fifth,... And Nth devices (hereinafter referred to as D1, D2, D3, D4, D5, DN) 12, 22, 13, 23, 14, 24, 15, 25, 16, 26, 17, 27. Thus, the CPUs 11 and 21 control overall operations of the first PBA 100 and the second PBA 200, respectively. The D1 to DN 12, 22, 13, 23, 14, 24, 15, 25, 16, 26, 17, and 27 perform a corresponding operation under the control of the CPUs 11 and 21.
이에 상기 제1PBA 100이 상기 제2PBA 200으로 부터 정보를 송수신할 시 데이터 버스 10을 통해 정보량에 비례한 횟수만큼 데이터 억세스가 발생한다. 예를 들어 제1PBA 100이 제2PBA 200내의 D1~D5 22~26에서 특정 정보를 얻기 위하여 5번의 버스 사이클이 일어나야 한다.Accordingly, when the first PBA 100 transmits / receives information from the second PBA 200, data access occurs as many times as the amount of information through the data bus 10. For example, five bus cycles must occur for the first PBA 100 to obtain specific information from D1-D5 22-26 in the second PBA 200.
즉, 종래의 문제점은 두 PBA간에 많은 양의 정보 전달이 필요한 경우, 데이터 버스 10을 통한 많은 횟수의 버스 사이클이 일어나야 한다. 그리하여 데이터 버스 10은 타이밍 오류에 의한 데이터 손신 및 에러, 또는 데이터 전달 속도 지연 등의 문제를 일으킬 수 있기 때문에 시스템 성능 저하의 원인이 될 수 있다. 또한 데이터 억세스 동안에는 PBA내의 CPU 11, 21은 다른 작업을 할 수 없어 멀티 테스킹(multi-tasking)을 필요로 하는 시스템의 경우, 성능 저하를 유발시킨다. 그리고 상대 PBA내의 억세스하고자 하는 장치들의 어드레스를 모두 알고 있어야 하는 등의 복잡성도 있다.That is, the conventional problem is that when a large amount of information transfer is required between two PBAs, a large number of bus cycles through the data bus 10 must occur. As a result, data bus 10 may cause problems such as data loss and errors due to timing errors, or delays in data transmission speed, which may cause system performance degradation. In addition, during data access, CPUs 11 and 21 in the PBA cannot perform other tasks, causing performance degradation in systems requiring multi-tasking. There is also the complexity of having to know all the addresses of the devices to be accessed in the partner PBA.
따라서 본 발명의 목적은 메시지를 교환하는 두 개의 PBA간에 메모리를 구비하여, 상기 메모리를 통해 메시지를 교환하기 위한 교환기에서 메모리를 이용한 메시지 교환 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a message exchange apparatus and method using a memory in an exchanger having a memory between two PBAs exchanging messages and exchanging messages through the memory.
도 1은 종래에 두 개의 조립 프린트 보드의 연결 구성도를 보여주는 도면.1 is a view showing a connection configuration of two conventional printed circuit board.
도 2는 본 발명의 일 실시 예에 따라 두 개의 조립 프린트 보드에서 메모리를 이용한 메시지 교환 장치의 블록 구성도를 보여주는 도면.FIG. 2 is a block diagram illustrating a message exchange device using a memory in two assembly printed boards according to an exemplary embodiment.
도 3은 도 2에서 메시지 교환을 위한 통신 프로토콜을 보여주는 도면.3 shows a communication protocol for message exchange in FIG.
도 4는 도 3에서 통신 프로토콜에 사용되는 메시지 포맷을 보여주는 도면.4 shows the message format used for the communication protocol in FIG.
이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 구성요소들은 가능한한 어느곳에서든지 동일한 참조부호들을 나타내고 있음을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that like elements in the figures represent like reference numerals wherever possible.
도 2는 본 발명의 일 실시 예에 따라 두 개의 조립 프린트 보드에서 메모리를 이용한 메시지 교환 장치의 블록 구성도를 보여주는 도면이다. 이하 상기 도 2를 참조하여 상세하게 설명하고자 한다.2 is a block diagram illustrating a message exchange device using a memory in two assembly printed boards according to an embodiment of the present invention. Hereinafter will be described in detail with reference to FIG.
제1PBA 100과 제2PBA 200는 데이터 버스 10으로 연결되어 있다. 그리고 제1PBA 100 혹은 제2PBA 200내에 메모리 50은 구비된다. 이때 본 발명의 실시예에서는 제2PBA 200내에 존재한다. 먼저, 제1PBA 100에서 제2PBA 200으로 메시지를 보내는 절차를 살펴보면, 메모리 50내의 송신 영역에 송신할 제1메시지를 써 넣는다. 이에 제2PBA 200이 상기 제1메시지를 리드할 수 있도록 서로 협약된 특정 영역에 제1억세스 정보를 라이트한다. 이때 여기서 상기 제1PBA 100이 상기 메모리 50내의 특정 영역을 라이트할 시 하드웨어적으로 제2PBA 200로 제1인터럽트가 발생한다. 상기 제1억세스 정보는 라이트한 상기 제1메시지의 위치를 나타낸다. 상기 제2PBA 200은 상기 제1인터럽트를 수신한 후 상기 제1억세스 정보를 리드하여 상기 제1메시지의 위치를 찾은 다음 해당 메시지를 리드한다. 그리고 상기 제2PBA 200은 상기 제1PBA 100으로 제2인터럽트를 발생시켜 무사히 메시지를 수신했음을 알린다. 한편, 상기 제2PBA 200에서 제1PBA 100으로 제2메시지를 송신하는 절차도 상기한 바와 같다.The first PBA 100 and the second PBA 200 are connected to the data bus 10. The memory 50 is provided in the first PBA 100 or the second PBA 200. At this time, in the embodiment of the present invention is present in the second PBA 200. First, referring to a procedure for sending a message from the first PBA 100 to the second PBA 200, a first message to be transmitted is written in the transmission area of the memory 50. Accordingly, the first access information is written in a specific area agreed to with each other so that the second PBA 200 can read the first message. In this case, when the first PBA 100 writes a specific area in the memory 50, a first interrupt occurs in the second PBA 200 in hardware. The first access information indicates the position of the first message written. After receiving the first interrupt, the second PBA 200 reads the first access information to find the location of the first message and then reads the corresponding message. The second PBA 200 generates a second interrupt to the first PBA 100 to inform that the message has been received safely. Meanwhile, the procedure of transmitting the second message from the second PBA 200 to the first PBA 100 is also the same as described above.
도 3은 도 2에서 메시지 교환을 위한 통신 프로토콜을 보여주는 도면이다. 이하 상기 도 3을 참조하여 설명하기로 한다.FIG. 3 is a diagram illustrating a communication protocol for message exchange in FIG. 2. Hereinafter, a description will be given with reference to FIG. 3.
제1PBA 100은 전달할 메시지 M를 메모리 50의 정해진 영역에 라이트한 후 메시지 M의 위치를 가리키는 정보(Acess Data:AD)를 메모리 50의 제1영역에 라이트한다. 이에 하드웨어적으로 상기 제1PBA 100으로 부터 인터럽트 INT는 데이터 버스 10을 통하여 제2PBA 200으로 전달된다. 제2PBA 200은 상기 제1영역에 라이트한 정보로 부터 수신 메시지의 위치를 알아내어 수신 메시지 M을 리드한다. 그리고 제2PBA 200은 메모리 50의 제2영역에 임의의 값 D을 라이트하여 메시지 M을 잘 받았다는 수신 확인 인터럽트 ACK를 제1PBA 100으로 발생시킨다. 또한 제2PBA 200으로 부터 제1PBA 100으로 전달되는 메시지의 통신 프로토콜도 상기한 바와 같다. 이때 여기서 상기 제2PBA 200으로 부터의 제2억세스 정보는 제3영역에 라이트하며, 상기 제1PBA 100은 메모리 50의 제4영역에 임의의 값 D를 라이트하여 메시지 M을 잘 받았다는 수신 확인 인터럽트 ACK를 발생한다. 이때 여기서 상기 제1, 제2, 제3, 제4영역은 메모리 50에 미리 설정된 것이다.The first PBA 100 writes the message M to be delivered in a predetermined area of the memory 50, and then writes information (Acess Data: AD) indicating the location of the message M to the first area of the memory 50. Hence, the interrupt INT is transmitted from the first PBA 100 to the second PBA 200 through the data bus 10 in hardware. The second PBA 200 locates the received message from the information written in the first area and reads the received message M. The second PBA 200 writes an arbitrary value D in the second area of the memory 50 to generate a first acknowledgment interrupt ACK indicating that the message M is well received. In addition, the communication protocol of the message transmitted from the second PBA 200 to the first PBA 100 is as described above. In this case, the second access information from the second PBA 200 is written to the third area, and the first PBA 100 writes an arbitrary value D to the fourth area of the memory 50 to receive an acknowledgment interrupt ACK indicating that the message M is well received. Occurs. In this case, the first, second, third, and fourth regions are preset in the memory 50.
도 4는 도 3에서 통신 프로토콜에 사용되는 메시지 포맷을 보여주는 도면이다. 이하 상기 도 4를 살펴보면, 메시지 타입(Message Type:MT)는 고정 크기의 메시지인지 내부 메시지인지를 지정해 준다. 발리디티(Validity:V)는 해당 메시지의 유효함을 알리며, 메시지 길이(Message Lenth:ML)은 메시지의 길이를 나타내며, 메시지 아이드(Message ID:MID)는 원하는 정보의 지정에 사용된다. 메시지(Message:M)영역은 최대 N까지 될수 있는 가변 크기로써, 정확한 메시지 크기는 메시지 길이 ML영역에서 지정해 주어야 한다.FIG. 4 is a diagram illustrating a message format used for a communication protocol in FIG. 3. Referring to FIG. 4, a message type (MT) designates whether a message is a fixed size message or an internal message. Validity (V) indicates the validity of the message, message length (Message Lenth: ML) indicates the length of the message, message ID (Message ID: MID) is used to specify the desired information. The Message (M) field is a variable size that can be up to N. The exact message size must be specified in the Message Length ML field.
전술된 바와 같이 데이터 버스 10의 사용 횟수를 대폭 줄임으로써 두 PBA사이에 대용량 정보의 안정적인 전달이 가능하며, 인터럽트 방식에 의한 메시지 송신 개시, 수신 완료를 알림으로써 CPU 31, 41의 아이들 타임(idle time)은 감소되어 CPU 31, 41의 유용성은 증가되며, 멀티 테스킹 환경에 적합하다. 또한 메모리 50만을 억세스함에 따라 상대 PBA의 각종 장치들을 직접 억세스할 필요가 없게 되어, 하드웨어적인면에서 안정되어졌으며, 소프트웨어적인면에서 간단해졌다.As described above, by significantly reducing the number of times of data bus 10 use, large amounts of information can be transmitted reliably between two PBAs, and the idle time of CPU 31 and 41 is notified by initiating message transmission start and reception by an interrupt method. ) Decreases, increasing the usefulness of the CPUs 31 and 41, and is suitable for multi-tasking environments. In addition, by accessing 500,000 memories, it is not necessary to directly access various devices of the partner PBA, so that it is stable in hardware and simplified in software.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000488A KR19980065471A (en) | 1997-01-10 | 1997-01-10 | Apparatus and method for exchanging messages using memory in exchange |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000488A KR19980065471A (en) | 1997-01-10 | 1997-01-10 | Apparatus and method for exchanging messages using memory in exchange |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980065471A true KR19980065471A (en) | 1998-10-15 |
Family
ID=65952803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970000488A KR19980065471A (en) | 1997-01-10 | 1997-01-10 | Apparatus and method for exchanging messages using memory in exchange |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980065471A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030084409A (en) * | 2002-04-26 | 2003-11-01 | 한국전자통신연구원 | Serial bus type automatic feature recognition device and method of switch system |
-
1997
- 1997-01-10 KR KR1019970000488A patent/KR19980065471A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030084409A (en) * | 2002-04-26 | 2003-11-01 | 한국전자통신연구원 | Serial bus type automatic feature recognition device and method of switch system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5594882A (en) | PCI split transactions utilizing dual address cycle | |
KR100245818B1 (en) | Shared bus system with transaction and destination id | |
US5093780A (en) | Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data | |
CN1333353C (en) | DRAM supporting different burst-length accesses without changing the burst length setting in the mode register | |
JPH0326865B2 (en) | ||
US11216407B2 (en) | Single communication interface and a method with internal/external addressing mode | |
US7035956B2 (en) | Transmission control circuit, reception control circuit, communications control circuit, and communications control unit | |
KR100638603B1 (en) | Direct memory access unit and communication system, mobile radio and data processing unit with the dma unit | |
KR20040041623A (en) | Bus system and bus interface for connection to a bus | |
US7822040B2 (en) | Method for increasing network transmission efficiency by increasing a data updating rate of a memory | |
KR19980065471A (en) | Apparatus and method for exchanging messages using memory in exchange | |
KR20040043198A (en) | Bus system and bus interface | |
US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
EP3660692B1 (en) | Single communication interface and a method with internal/external addressing mode | |
KR100308146B1 (en) | Method for processing message in speech recognition system | |
CN117149680B (en) | Main control board for uploading sub-module log of chip mounter and uploading method | |
CN218481822U (en) | Data transmission device and system | |
KR100198802B1 (en) | Message teansfer control using xcent-net between nodes | |
KR100210813B1 (en) | Apparatus for resetting packet handler in full electronic switching system | |
KR0143933B1 (en) | Interface control method and apparatus for bilateral communication between host and peripheral | |
JPH05327730A (en) | Network connecting device | |
KR20010096077A (en) | Method for access shared memory in a inter-processor communication server | |
KR0154462B1 (en) | Apparatus for communication between prib and pscb in ipis and method thereof | |
KR0121973B1 (en) | Common-bus circuit in an exchanger | |
JP2005251095A (en) | Usb device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |