KR19980053676A - Lead frame and semiconductor package using same - Google Patents

Abstract

본 발명은 리드 프레임 및 이를 이용한 반도체 패키지에 관한 것으로, 본 발명의 리드 프레임은, 중앙에 다운 셋 되어 형성되는 패들과, 상기 패들을 지지하기 위한 타이 바와, 상기 패들의 컨덕션 패스와 와이어 본딩되는 고정된 형태의 인너 리드와, 상기 인너 리드와 연결되며 파워 서플라이와 연결되는 아웃 리드와, 상기 패들, 인너 및 아웃 리드를 지지하기 위한 사이드 레일로 이루어지는 것을 특징으로 한다.The present invention relates to a lead frame and a semiconductor package using the same. The lead frame according to the present invention includes a paddle which is down-set in the center, a tie bar for supporting the paddle, and a wire bond with the conduction path of the paddle. A fixed inner lead, an out lead connected to the inner lead and connected to a power supply, and a side rail for supporting the paddle, the inner and the out lead.

Description

리드 프레임 및 이를 이용한 반도체 패키지.Lead frame and semiconductor package using same.

본 발명은 반도체 패키지에 관한 것으로, 특히, 칩의 크기나 패들 위치에 영향을 받지 않고 패키지 공정을 수행할 수 있는 리드 프레임 및 이를 이용한 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a lead frame and a semiconductor package using the same, which can perform a packaging process without being affected by the size or paddle position of a chip.

통상의 방법에 의해 형성된 집적회로 반도체 칩은 조립공정으로 보내져서 칩절단, 칩부착, 와이어 본딩, 몰드, 포밍, 트림공정 등의 공정을 순서적으로 거쳐 패키지화 된다.The integrated circuit semiconductor chip formed by a conventional method is sent to an assembly process and packaged through a sequence of chip cutting, chip attaching, wire bonding, mold, forming, trimming, and the like.

종래 기술에 따른 반도체 패키지 및 리드 프레임을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.A semiconductor package and a lead frame according to the prior art will be described with reference to FIGS. 1 and 2 as follows.

도 1은 일반적인 반도체 패키지를 설명하기 위한 단면도로서, 반도체 칩(1)은 에폭시와 같은 접착제에 의해 패들(2s) 상에 부착되고, 상기 칩(1)은 외부로의 전기적 신호 전달 경로를 이루기 위하여 인너 리드(2b)에 금속 와이어(3)에 의해 본딩된다. 이어서, 몰딩 컴파운드를 이용하여 상기 칩(1) 및 이에 와이어 본딩되는 인너 리드(2b)를 포함하는 일정 면적을 밀봉하는 봉지체(4)를 형성하고, 후속 공정을 진행하여 Gull 형태의 아웃 리드(2c)를 형성한다.1 is a cross-sectional view for describing a general semiconductor package, in which a semiconductor chip 1 is attached to a paddle 2s by an adhesive such as epoxy, and the chip 1 is used to form an electrical signal transmission path to the outside. It is bonded by the metal wire 3 to the inner lead 2b. Subsequently, an encapsulation body 4 is formed to seal a predetermined area including the chip 1 and the inner lead 2b wire-bonded thereto by using a molding compound, and a subsequent process is performed to form a Gull-type out lead ( 2c).

도 2는 리드 프레임의 평면도로써, 리드 프레임의 중앙에 다운 셋(down set)되어 형성되는 패들(11)과, 상기 패들(11)을 지지하기 위한 타이 바(tie bar:12)와, 상기 패들(11) 상에 부착되는 칩과 와이어 본딩되는 소정 형태의 인너 리드(13)와, 상기 인너 리드(13)와 연결되며 파워 서플라이와 연결되는 아웃 리드(14)와, 상기 패들(11), 인너 리드(13) 및 아웃 리드(14)를 지지하기 위한 사이드 레일(15)로 이루어진다.FIG. 2 is a plan view of a lead frame, the paddle 11 being downset in the center of the lead frame, a tie bar 12 for supporting the paddle 11, and the paddle An inner lead 13 of a predetermined shape that is wire-bonded with a chip attached on the 11, an out lead 14 connected to the inner lead 13 and connected to a power supply, the paddle 11, an inner It consists of a side rail 15 for supporting the lead 13 and the out lead 14.

그러나, 상기와 같은 종래 기술은, 칩 사이즈 및 패들 위치에 따라 인너 리드의 형태 및 패들의 크기가 달라져야 하기 때문에 리드 프레임 제조 비용이 많이 소모되고, 인너 리드와 높이 차이가 적은 반도체 칩 사이에 와이어 본딩이 형성됨으로써, 약간의 패들 위치 변동에 상기 와이어가 쉽게 단선되는 문제점이 있었다.However, in the above conventional technology, since the shape of the inner lead and the size of the paddle have to vary according to the chip size and the paddle position, the lead frame manufacturing cost is high, and the wire bonding between the inner lead and the semiconductor chip having a small height difference is required. By this formation, there was a problem that the wire was easily disconnected due to slight paddle position variation.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 고정된 형태의 인너 리드를 제조하고, 패들 상에는 컨덕션 패스(cunduction path)를 갖는 절연층을 형성한 후, 인너 리드와 컨덕션 패스 및 상기 컨덕션 패스와 칩을 연결함으로써, 반도체 패키지의 신뢰성을 향상시킬 수 있는 리드 프레임 제조 방법을 제공하는 것을 목적으로 한다.Therefore, in order to solve the above problems, the present invention manufactures a fixed type of inner lead, and forms an insulating layer having a conduction path on the paddle, and then the inner lead and the conduction path and the conduction. An object of the present invention is to provide a lead frame manufacturing method capable of improving the reliability of a semiconductor package by connecting an induction path and a chip.

도 1은 종래 기술에 따른 반도체 패키지를 설명하기 위한 단면도.1 is a cross-sectional view for explaining a semiconductor package according to the prior art.

도 2는 종래 기술에 따른 리드 프레임을 설명하기 위한 평면도.Figure 2 is a plan view for explaining a lead frame according to the prior art.

도 3는 본 발명에 따른 리드 프레임을 설명하기 위한 평면도.3 is a plan view for explaining a lead frame according to the present invention.

도 4는 본 발명에 따른 반도체 패키지를 설명하기 위한 단면도.4 is a cross-sectional view illustrating a semiconductor package according to the present invention.

도 5는 본 발명에 따른 컨덕션 패스를 갖는 절연층을 나타낸 평면도.5 is a plan view showing an insulating layer having a conduction path according to the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21, 31 : 패들22 : 타이 바21, 31: paddle 22: tie bar

23, 35 : 인너 리드24 : 아웃 리드23, 35: inner lead 24: out lead

25 : 사이드 레일32 : 절연층25 side rail 32 insulation layer

33 : 컨덕션 패스34 : 반도체 칩33: conduction pass 34: semiconductor chip

36 : 금속 와이어36: metal wire

상기와 같은 본 발명의 목적은, 리드 프레임의 중앙에 다운 셋 되어 형성되고, 그 상부에 컨덕션 패스를 갖는 절연층이 형성된 패들과, 상기 패들을 지지하기 위한 타이 바와, 상기 패들의 컨덕션 패스와 와이어 본딩되는 고정된 형태의 인너 리드와, 상기 인너 리드와 연결되며 파워 서플라이와 연결되는 아웃 리드와, 상기 패들, 인너 및 아웃 리드를 지지하기 위한 사이드 레일로 이루어지는 것을 특징으로 하는 본 발명에 따른 리드 프레임에 의하여 달성된다.An object of the present invention as described above, the paddle is formed downset in the center of the lead frame, the insulating layer having a conduction path formed thereon, tie bars for supporting the paddle, the conduction path of the paddle According to the present invention, the inner lead is fixed to the wire and the outer lead is connected to the inner lead and connected to the power supply, and the side rail for supporting the paddle, the inner and the out lead Achieved by a lead frame.

또한, 본 발명의 목적은 패들 상에 컨덕션 패스를 갖는 절연층을 형성하는 단계; 상기 컨덕션 패스를 갖는 절연층 상에 반도체 칩을 부착하는 단계; 및 상기 인너 리드와 컨덕션 패스 및 상기 컨덕션 패스와 반도체 칩을 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 반도체 패키지에 의하여 달성된다.It is also an object of the present invention to form an insulating layer having a conduction path on a paddle; Attaching a semiconductor chip on the insulating layer having the conduction path; And wire-bonding the inner lead and the conduction path and the conduction path and the semiconductor chip.

본 발명에 따르면, 고정된 형태의 인너 리드와 컨덕션 패스 및 컨덕션 패스와 반도체 칩을 와이어 본딩함으로써, 반도체 패키지의 신뢰성을 향상시킬 수 있다.According to the present invention, the reliability of a semiconductor package can be improved by wire bonding a fixed inner lead, a conduction path, a conduction path, and a semiconductor chip.

[실시예]EXAMPLE

이하, 도 3 내지 도 5을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in more detail with reference to FIGS. 3 to 5.

도 3은 본 발명에 따른 리드 프레임을 나타낸 평면도로써, 상기 리드 프레임은 중앙에 형성되는 패들(21)와, 상기 패들(21)을 지지하기 위한 타이 바(22)와, 칩 크기 및 패들(21)의 이동에 관계없이 고정된 형태의 인너 리드(23)와, 상기 인너 리드(23)와 연결되고 파워 서플라이와 연결되는 아웃 리드(24)와, 상기 패들(21), 인너 리드(23) 및 아웃 리드(24)를 지지하기 위한 사이드 레일(25)로 이루어져 있다.3 is a plan view illustrating a lead frame according to the present invention, in which the lead frame includes a paddle 21 formed at the center, a tie bar 22 for supporting the paddle 21, a chip size and a paddle 21. Inner lead 23 is fixed, irrespective of the movement of), the out lead 24 is connected to the inner lead 23 and connected to the power supply, the paddle 21, the inner lead 23 and It consists of a side rail 25 for supporting the out lead 24.

도 4는 본 발명에 따른 반도체 패키지를 설명하기 위한 것으로, 패들(31) 상에 컨덕션 패스(33)가 형성된 절연층(32)을 형성하고, 상기 절연층(32) 상에 비 전도성 에폭시를 사용하여 반도체 칩(34)을 부착시킨다. 이때, 상기 컨덕션 패스(33)는 금, 은 및 구리 등으로 형성된다. 그리고 나서, 고정된 형태의 인너 리드(35)와 절연층(32)의 컨덕션 패스(33)를 금속 와이어를 이용하여 본딩하고, 상기 컨덕션 패스(33)와 반도체 칩(34)을 와이어 본딩한다.FIG. 4 illustrates a semiconductor package according to the present invention. An insulating layer 32 having a conductive path 33 is formed on a paddle 31, and a non-conductive epoxy is formed on the insulating layer 32. To attach the semiconductor chip 34. In this case, the conduction path 33 is formed of gold, silver, copper, or the like. Then, the conductive path 33 of the fixed inner lead 35 and the insulating layer 32 is bonded using a metal wire, and the conductive path 33 and the semiconductor chip 34 are wire bonded. do.

도 5는 상기 컨덕션 패스(33)를 갖는 절연층(34)을 나타낸 것으로, 방사형 구조의 컨덕션 패스(33)는 후속 공정에서 각각의 인너 리드(35)에 와이어 본딩된다.5 shows an insulating layer 34 having the conduction path 33, in which the conduction path 33 of the radial structure is wire bonded to each inner lead 35 in a subsequent process.

따라서, 종래 기술에 따른 와이어 본딩의 경우, 인너 리드와 반도체 칩 간의 높이 차이가 적기 때문에 칩의 크기 및 패들의 위치 변동에 따라 쉽게 단선될 수 있지만, 본 발명에서 처럼 인너 리드와 컨덕션 패스 및 컨덕션 패스와 반도체 칩을 와이어 본딩하면, 상기 와이어 본딩의 높이가 크기 때문에 칩의 크기 및 패들의 위치 변동에 영향을 받지 않고, 반도체 패키지를 형성할 수 있다.Therefore, in the wire bonding according to the prior art, since the height difference between the inner lead and the semiconductor chip is small, it can be easily disconnected due to the size variation of the chip and the position of the paddle. When wire bonding the induction path and the semiconductor chip, since the height of the wire bonding is large, the semiconductor package can be formed without being affected by the size of the chip and the positional change of the paddle.

이상에서와 같이, 본 발명의 리드 프레임 및 이를 이용한 반도체 패키지는 고정된 형태의 인너 리드를 제조하고, 패들 상에는 컨덕션 패스를 갖는 절연층을 형성한 후, 인너 리드와 컨덕션 패스 및 상기 컨덕션 패스와 칩을 연결함으로써, 리드 프레임의 제조 비용 및 와이어의 단선을 방지할 수 있으며, 이에 따라, 반도체 패키지의 신뢰성을 향상시킬 수 있다.As described above, the lead frame of the present invention and the semiconductor package using the same manufacture a fixed inner lead, and form an insulating layer having a conduction pass on the paddle, and then the inner lead and the conduction path and the conduction. By connecting the pass and the chip, it is possible to prevent the manufacturing cost of the lead frame and the disconnection of the wire, thereby improving the reliability of the semiconductor package.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (4)

리드 프레임의 중앙에 다운 셋 되어 형성되고,It is formed down the center of the lead frame, 그 상부에 컨덕션 패스를 갖는 절연층이 형성된 패들과,A paddle having an insulating layer having a conduction path thereon; 상기 패들을 지지하기 위한 타이 바와,Tie bars for supporting the paddles, 상기 패들의 컨덕션 패스와 와이어 본딩되는 인너 리드와,An inner lead wire-bonded with the conduction pass of the paddle, 상기 인너 리드와 연결되며 파워 서플라이와 연결되는 아웃 리드와, 상기 패들, 인너 및 아웃 리드를 지지하기 위한 사이드 레일로 이루어지는 리드 프레임에 있어서,A lead frame comprising an out lead connected to the inner lead and connected to a power supply, and a side rail for supporting the paddle, the inner and the out lead, 상기 리드 프레임은 칩의 크기 및 패들 위치에 관계없이 고정된 형태를 갖는 것을 특징으로 하는 리드 프레임.The lead frame has a fixed shape regardless of the size of the chip and the paddle position. 패들 상에 컨덕션 패스를 갖는 절연층을 형성하는 단계;Forming an insulating layer having a conduction path on the paddle; 상기 컨덕션 패스를 갖는 절연층 상에 반도체 칩을 부착하는 단계; 및Attaching a semiconductor chip on the insulating layer having the conduction path; And 상기 인너 리드와 컨덕션 패스 및 상기 컨덕션 패스와 반도체 칩을 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지.And wire-bonding the inner lead and the conduction path and the conduction path and the semiconductor chip. 제2항에 있어서, 상기 컨덕션 패스는 방사형 구조를 갖는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 2, wherein the conduction path has a radial structure. 제2항 또는 제3항에 있어서, 상기 컨덕션 패스는 금, 은 및 구리 중에서 선택되는 어느 하나로 형성하는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 2, wherein the conduction path is formed of one selected from gold, silver, and copper.