KR19980039597A - Transmit MPDU Modulation Conversion Circuit of Wireless LAN System - Google Patents

Transmit MPDU Modulation Conversion Circuit of Wireless LAN System Download PDF

Info

Publication number
KR19980039597A
KR19980039597A KR1019960058651A KR19960058651A KR19980039597A KR 19980039597 A KR19980039597 A KR 19980039597A KR 1019960058651 A KR1019960058651 A KR 1019960058651A KR 19960058651 A KR19960058651 A KR 19960058651A KR 19980039597 A KR19980039597 A KR 19980039597A
Authority
KR
South Korea
Prior art keywords
transmission
dqpsk
signal
mpdu
bit
Prior art date
Application number
KR1019960058651A
Other languages
Korean (ko)
Inventor
우병훈
Original Assignee
이우복
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이우복, 사단법인 고등기술연구원 연구조합 filed Critical 이우복
Priority to KR1019960058651A priority Critical patent/KR19980039597A/en
Publication of KR19980039597A publication Critical patent/KR19980039597A/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 무선랜 시스템의 송신 MPDU 변조방식 변환회로로서, 송신신호를 제어신호에 의해 여러개의 경로로 바꾸어 출력하는 디멀티플렉서와, 상기 디멀티플렉서에서 카운터가 오프되면 송신신호를 전송에 적합하게 변조하는 DBPSK 변조기와, 상기 디멀티플렉서에서 카운터가 온되면 송신신호를 전송에 적합하게 변조하는 DQPSK 변조기와, 상기 디멀티플렉서에서 송신신호의 PLCP 192비트중 변조방식을 결정하는 8비트를 DQPSK 변조방식 셋팅값과 비교하는 8비트 DQPSK 비교기와, 상기 8비트 DQPSK 비교기가 온 된 후 40비트후에 제어신호를 발생하여 DBPSK 변조에서 DQPSK 변조로 변환하는 40비트 카운터와, 상기 40비트 카운터와, DBPSK 변조기와, DQPSK 변조기등의 경로로 들어오는 신호를 제어신호에 의해 하나의 경로로 출력하는 멀티플렉서로 구성되어 프로세서 및 소프트웨어 제어없이 하드웨어만으로 구현함으로써 시스템의 프로세서 처리능력에 전혀 영향을 주지않는다. 또한 MPDU의 전송속도 및 변조방식에 관계없이 송수신이 가능하며 타제품과의 호환이 가능하다.The present invention relates to a transmission MPDU modulation scheme conversion circuit of a wireless LAN system, comprising: a demultiplexer for converting a transmission signal into a plurality of paths by a control signal and outputting the signal; and a DBPSK modulator for modulating the transmission signal when the counter is turned off in the demultiplexer. And a DQPSK modulator for modulating the transmission signal appropriately for transmission when the counter is turned on in the demultiplexer, and 8 bits for comparing the 8 bits for determining a modulation method among PLCP 192 bits of the transmission signal in the demultiplexer with a DQPSK modulation scheme setting value. A 40-bit counter for generating a control signal 40 bits after the 8-bit DQPSK comparator and the 8-bit DQPSK comparator is turned on to convert from DBPSK modulation to DQPSK modulation, the 40-bit counter, DBPSK modulator, DQPSK modulator, etc. It is composed of multiplexer which outputs incoming signal to one path by control signal The hardware implementation without software control has no impact on the system's processor processing power. In addition, regardless of the transmission speed and modulation method of the MPDU, transmission and reception is possible and compatible with other products.

Description

무선랜 시스템의 송신 MPDU 변조방식 변환회로Transmit MPDU Modulation Conversion Circuit of Wireless LAN System

제1도는 본 발명에 의한 송신 MPDU 변조방식 변환회로를 나타낸 도면1 is a diagram showing a transmission MPDU modulation scheme conversion circuit according to the present invention.

도면의 주요부부에 대한 부호의 설명Explanation of symbols for main parts of drawings

1:디멀티플렉서 2:8비트 DQPSK 비교기1: Demultiplexer 2: 8-bit DQPSK Comparator

3:40비트 카운터 4:DBPSK 변조기3: 40-bit counter 4: DBPSK modulator

5:DQPSK 변조기 6:멀티플렉서5: DQPSK modulator 6: multiplexer

본 발명은 무선랜 시스템의 송신 MPDU 변조방식 변환회로에 관한 것으로, 특히, 무선 랜 시스템을 구현함에 있어서, PLCP(Physical Layer Convergence Procedure)부분과 MPDU(MAC Protocol Data Unit)의 서로 다른 전송속도와 변조방식으로 제어될 수 있도록 규정한 IEEE802.11의 규정에 따라 송신신호의 전송속도와 변조방식을 변환하는 디지탈 논리회로를 구현한 무선랜 시스템의 송신 MPDU 변조방식 변환회로에 관한 것이다.The present invention relates to a transmission MPDU modulation scheme conversion circuit of a wireless LAN system. In particular, in implementing a wireless LAN system, different transmission speeds and modulations of a physical layer convergence procedure (PLCP) part and a MAC protocol data unit (MPDU) are provided. The present invention relates to a transmission MPDU modulation scheme conversion circuit of a wireless LAN system implementing a digital logic circuit for converting a transmission rate and a modulation scheme of a transmission signal in accordance with the provisions of IEEE802.11.

본 발명은 1996년 8월 현재 아직 완전한 프로토콜로 확정되진 않았지만, 1995년 3월에 드래프트(DRAFT)된 IEEE 802.11외 프로토콜을 근거로 한 발명이며 문서의 전체이름은 아래와 같다.Although the present invention has not yet been confirmed as a complete protocol as of August 1996, the invention is based on an IEEE 802.11 other protocol drafted in March 1995 and the full name of the document is as follows.

IEEE P802.11IEEE P802.11

“Wireless Access Method and Physical Layer Specification”“Wireless Access Method and Physical Layer Specification”

Proposed text for section ⅡProposed text for section Ⅱ

Based on response to Draft D1 Letter Ballot processed atBased on response to Draft D1 Letter Ballot processed at

March 1995 Meeting.March 1995 Meeting.

위의 이유를 근거로 종래의 기술에 대한 문제점 및 분석은 아직 이루어지지 못하고 있는 실정이다.Based on the above reasons, the problems and analysis of the prior art have not been made yet.

무선 랜 시스템의 표준인 802.11은 데이타를 프레임 단위로 송수신한다. 이때 랜의 특성을 고려하여 데이타의 헤더부분인 PLCP부분이 추가로 붙게되는데 PLCP은 보내고자 하는 데이타의 길이, 변조방식, 전송속도에 관한 정보를 가지고 있다.802.11, a standard for wireless LAN systems, transmits and receives data frame by frame. In this case, the PLCP part, which is the header part of the data, is added in consideration of the characteristics of the LAN. The PLCP has information on the length, modulation method, and transmission speed of the data to be sent.

본 발명은 무선 랜 시스템을 구현함에 있어서, PLCP내에 있는 시그널 필드의 내용에 따라 MPDU(MAC Protocol Data Unit)의 전송속도(1Mbps, 2Mbps)와 변조방식(DBPSK, DQPSK)이 제어될 수 있도록 규정한 IEEE 802.11의 규정에 따라 MPDU의 변조방식을 변환하는 디지탈 논리회로를 구현한 것으로 PLCP의 서비스 필드의 내용을 하드웨어로 인식하여 MPDU를 하드웨어적으로 제어하는 것을 목적으로 한다.According to the present invention, in the implementation of a wireless LAN system, a transmission rate (1 Mbps, 2 Mbps) and a modulation scheme (DBPSK, DQPSK) of an MPDU (MAC Protocol Data Unit) can be controlled according to the content of a signal field in a PLCP. It implements digital logic circuit that converts modulation method of MPDU according to IEEE 802.11. It aims to control MPDU in hardware by recognizing the contents of service field of PLCP as hardware.

본 발명은 상기 목적을 달성하기 위해 송신신호를 제어신호에 의해 여러개의 경로로 바꾸어 출력하는 디멀티플렉서와, 상기 디멀티플렉서에서 카운터가 오프되면 송신신호를 전송에 적합하게 변조하는 DBPSK 변조기와, 상기 디멀티플렉서에서 카운터가 온되면 송신신호를 전송에 적합하게 변조하는 DQPSK 변조기와, 상기 디멀티플렉서에서 송신신호의 PLCP 192비트중 변조방식을 결정하는 8비트를 DQPSK 변조방식 셋팅값과 비교하는 8비트 DQPSK 비교기와, 상기 8비트 DQPSK 비교기가 온 된 후 40비트후에 제어신호를 발생하여 DBPSK 변조에서 DQPSK 변조로 변환하는 40비트 카운터와, 상기 40비트 카운터와, DBPSK 변조기와, DQPSK 변조기등의 경로로 들어오는 신호를 제어신호에 의해 하나의 경로로 출력하는 멀티플렉서로 구성되어 있는 것을 특징으로 한다.The present invention provides a demultiplexer for converting a transmission signal into a plurality of paths by a control signal to output the same, a DBPSK modulator for modulating the transmission signal appropriately for transmission when the counter is turned off in the demultiplexer, and a counter in the demultiplexer. A DQPSK modulator that modulates a transmission signal appropriately for transmission when it is turned on; an 8-bit DQPSK comparator that compares 8 bits that determine a modulation scheme among PLCP 192 bits of the transmission signal in the demultiplexer with a DQPSK modulation scheme setting value; A 40-bit counter that generates a control signal 40 bits after the bit DQPSK comparator is turned on and converts it from DBPSK modulation to DQPSK modulation, and a signal coming into the control signal such as the 40-bit counter, DBPSK modulator, and DQPSK modulator. It is characterized by comprising a multiplexer for outputting in one path.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 본 발명에 의한 송신 MPDU 변조방식 변환회로를 나타낸 도면으로서, 송신신호를 제어신호에 의해 여러개의 경로로 바꾸어 출력하는 디멀티플렉서(1)를 통해 1Mbps PLCP 192비트가 먼저 전송되고 다음으로 1Mbps 또는 2Mbps의 MPDU부분이 붙게된다. 상기 PLCP는 PLCP 프리엠블(preamble)과 PLCP 헤더(header)로 구성되어 있으며 상기 PLCP 프리엠블은 128비트의 동기화(Synchronization), 16비트의 스타트 프레임 델리미터(start frame delimiter)로 구성되어 있으며, PLCP 헤더는 8비트의 시그널 필드(signal field), 8비트의 서비스 필드(service field), 16비트의 길이 필드(length field), 16비트의 CRC 필드(field)로 구성되어 있다. 여기서 시그널 필드(signal field)부분은 MPDU를 1Mbps의 DBPSK 또는 2Mbps의 DQPSK로 전송할 것인지에 대한 정보를 가지고 있다. 이때 전자의 경우는 h0A(MSB to LSB), 후자는 h14(MSB to LSB)라는 정보를 가지고 있다. 상기 1Mbps의 PLCP가 전송되는 중에 8비트 DQPSK 비교기(2)에서 시그널 필드를 2Mbps의 DQPSK 정보값과 비교하여 정보값이 체크되면 MPDU의 전송속도 및 변조방식은 PLCP이 모두 전송된 후 MPDU가 전송될 때부터 2Mbps의 DQPSK 변조방식으로 바뀌어야 하므로 40비트 카운터(3)를 이용하여 MPDU가 전송되는 시점을 정확히 파악하여야 한다. 상기 시그널 필드가 전송되고 MPDU까지의 시간은 40비트이므로 DQPSK 정보값이 체크되면 40비트동안의 시간을 지연시킨 후 제어신호를 이용하여 변조방식을 변환한다. 이때 전체적인 송신신호는 제어신호에 의해 하나의 경로로 출력하는 멀티플렉서(6)를 이용하여 PLCP과 MPDU를 붙이고 제어신호는 40비트 카운터에서 받아 실행한다. 무선랜 시스템의 전송속도 및 변조방식은 기본적으로 1Mbps DBPSK의 PLCP과 2Mbps DQPSK의 MPDU를 채택하고 있으므로 MPDU가 1Mbps DBPSK일 경우에는 시스템이 동작되지 않는다.FIG. 1 is a diagram illustrating a transmission MPDU modulation scheme conversion circuit according to the present invention, in which a 1Mbps PLCP 192 bit is first transmitted through a demultiplexer 1 which outputs a transmission signal to multiple paths by a control signal, and then 1Mbps or 1Mbps. The MPDU part of 2Mbps is attached. The PLCP consists of a PLCP preamble and a PLCP header. The PLCP preamble consists of a 128-bit synchronization and a 16-bit start frame delimiter. The header consists of an 8-bit signal field, an 8-bit service field, a 16-bit length field, and a 16-bit CRC field. In this case, the signal field part has information on whether to transmit the MPDU to DBPSK of 1Mbps or DQPSK of 2Mbps. In this case, the former has h0A (MSB to LSB) and the latter has h14 (MSB to LSB). When the information field is checked by comparing the signal field with the DQPSK information value of 2 Mbps in the 8-bit DQPSK comparator 2 while the 1 Mbps PLCP is transmitted, the transmission rate and modulation scheme of the MPDU are transmitted after all the PLCPs are transmitted. Since the time must be changed to DQPSK modulation method of 2Mbps, it is necessary to know exactly when the MPDU is transmitted using the 40-bit counter (3). Since the signal field is transmitted and the time to the MPDU is 40 bits, when the DQPSK information value is checked, the modulation mode is converted by using a control signal after delaying the time for 40 bits. At this time, the overall transmission signal is attached to the PLCP and the MPDU by using the multiplexer 6 outputting in one path by the control signal, and the control signal is received by the 40-bit counter and executed. The transmission rate and modulation method of WLAN system basically adopts PLCP of 1Mbps DBPSK and MPDU of 2Mbps DQPSK.

본 발명은 무선랜 시스템의 표준안에 부합하는 베이스밴드 하드웨어를 구성할 수 있으며 프로세서 및 소프트웨어 제어없이 하드웨어만으로 구현함으로써 시스템의 프로세서 처리능력에 전혀 영향을 주지 않는다. 또한 MPDU의 전송속도 및 변조방식에 관계없이 송수신이 가능하며 타제품과의 호환이 가능하다.The present invention can configure the baseband hardware conforming to the standard of the WLAN system, and by implementing only the hardware without processor and software control does not affect the processor processing power of the system at all. In addition, regardless of the transmission speed and modulation method of the MPDU, transmission and reception is possible and compatible with other products.

Claims (4)

송신신호를 제어신호에 의해 여러개의 경로로 바꾸어 출력하는 디멀티플렉서와, 상기 디멀티플렉서에서 카운터가 오프되면 송신신호를 전송에 적합하게 변조하는 DBPSK 변조기와, 상기 디멀티플렉서에서 카운터가 온되면 송신신호를 전송에 적합하게 변조하는 DQPSK 변조기와, 상기 디멀티플렉서에서 송신신호의 PLCP 192비트중 변조방식을 결정하는 8비트를 DQPSK 변조방식 셋팅값과 비교하는 8비트 DQPSK 비교기와, 상기 8비트 DQPSK 비교기가 온 된 후 40비트후에 제어신호를 발생하여 DBPSK 변조에서 DQPSK 변조로 변환하는 40비트 카운터와, 상기 40비트 카운터와, DBPSK 변조기와, DQPSK 변조기등의 경로로 들어오는 신호를 제어신호에 의해 하나의 경로로 출력하는 멀티플렉서로 구성되어 있는 것을 특징으로 하는 무선 랜 시스템의 송신 MPDU 변조방식 변환회로.A demultiplexer for converting a transmission signal into multiple paths by a control signal and outputting the signal; a DBPSK modulator for modulating the transmission signal appropriately for transmission when a counter is turned off in the demultiplexer; and a transmission signal for transmission when the counter is turned on in the demultiplexer. An 8-bit DQPSK comparator for modulating the DQPSK modulator, a 8-bit DQPSK comparator for determining the modulation scheme among the PLCP 192 bits of the transmission signal in the demultiplexer, and a DQPSK modulation scheme setting value, and 40-bit after the 8-bit DQPSK comparator is turned on. A 40-bit counter that generates a control signal and converts it from DBPSK modulation to DQPSK modulation, and outputs the signal coming into the path such as the 40-bit counter, the DBPSK modulator, the DQPSK modulator, and the like into one path by the control signal. Transmitting MPDU modulation scheme conversion circuit of a wireless LAN system, characterized in that. 제1항에 있어서, 상기 DBPSK 변조기는 1Mbps로서 h0A(MSB to LSB) PLCP인 것을 특징으로 하는 무선 랜 시스템의 송신 MPDU 변조방식 변환회로.The transmission MPDU modulation scheme conversion circuit of claim 1, wherein the DBPSK modulator is 1 Mbps as h0A (MSB to LSB) PLCP. 제1항에 있어서, 상기 DQPSK 변조기는 2Mbps로서 h14(MSB to LSB) MPDU인 것을 특징으로 하는 무선 랜 시스템의 송신 MPDU 변조방식 변환회로.The transmission MPDU modulation scheme conversion circuit of claim 1, wherein the DQPSK modulator is a 2 Mbps, h14 (MSB to LSB) MPDU. 제3항에 있어서, 상기 MPDU가 1Mbps일 때는 시스템이 동작하지 않는 것을 특징으로 하는 무선 랜 시스템의 송신 MPDU 변조방식 변환회로.4. The transmission MPDU modulation scheme conversion circuit of claim 3, wherein the system does not operate when the MPDU is 1Mbps.
KR1019960058651A 1996-11-28 1996-11-28 Transmit MPDU Modulation Conversion Circuit of Wireless LAN System KR19980039597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058651A KR19980039597A (en) 1996-11-28 1996-11-28 Transmit MPDU Modulation Conversion Circuit of Wireless LAN System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058651A KR19980039597A (en) 1996-11-28 1996-11-28 Transmit MPDU Modulation Conversion Circuit of Wireless LAN System

Publications (1)

Publication Number Publication Date
KR19980039597A true KR19980039597A (en) 1998-08-17

Family

ID=66482284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058651A KR19980039597A (en) 1996-11-28 1996-11-28 Transmit MPDU Modulation Conversion Circuit of Wireless LAN System

Country Status (1)

Country Link
KR (1) KR19980039597A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530277B1 (en) * 1997-03-17 2006-02-28 해리스 코포레이션 High Communication Speed Diffusion Spectrum Transceiver and Related Methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530277B1 (en) * 1997-03-17 2006-02-28 해리스 코포레이션 High Communication Speed Diffusion Spectrum Transceiver and Related Methods

Similar Documents

Publication Publication Date Title
US9236928B1 (en) Media access control for MIMO wireless network
US7764664B2 (en) Modified start frame delimiter detection
JP3173427B2 (en) Wireless LAN system
US20050270976A1 (en) Flow control method of MAN transmission equipment
US20160249276A1 (en) 802.11 Phy Hashed SSID
US20040160984A1 (en) Variable packet lengths for high packet data rate communications
TW201838450A (en) Wireless communication method and wireless communication device
US6288800B1 (en) Image communication system capable of visually outputting image data of image input apparatus and transmitting image data to communication line, and method of controlling the same
JP3111468B2 (en) Communication concealment method
US8526545B1 (en) Phase shift keying wireless communication apparatus and method
US7248573B2 (en) Interface system for wireless node and network node
JP2004128654A5 (en)
JP3464644B2 (en) Wireless communication system and multicast communication method
US5574949A (en) Multi-access local area network using a standard protocol for transmitting MIDI data using a specific data frame protocol
US7321599B1 (en) Wired protocol to wireless protocol converter
KR19980039597A (en) Transmit MPDU Modulation Conversion Circuit of Wireless LAN System
KR19980039598A (en) Demodulation Conversion Circuit According to Transmission Speed of Wireless LAN System
KR19980061564A (en) PLCP Combination Circuit of Wireless LAN System
KR100231466B1 (en) Wireless communication method using a hdlc frame
Murakami et al. MAPOS 16-Multiple access protocol over SONET/SDH with 16 bit addressing
JP2874661B2 (en) PPP synchronous / asynchronous conversion terminal adapter
KR19980061557A (en) Receive PLCP Generation Circuit of Wireless LAN System
WO2022022379A1 (en) Response frame replying method and apparatus, and access point system
JP2871643B2 (en) Wireless data communication terminal system and its child device, master device
KR100293368B1 (en) Massage management device of basestation in imt-2000 system and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application