KR19980039354A - 반도체 레티클 - Google Patents
반도체 레티클 Download PDFInfo
- Publication number
- KR19980039354A KR19980039354A KR1019960058374A KR19960058374A KR19980039354A KR 19980039354 A KR19980039354 A KR 19980039354A KR 1019960058374 A KR1019960058374 A KR 1019960058374A KR 19960058374 A KR19960058374 A KR 19960058374A KR 19980039354 A KR19980039354 A KR 19980039354A
- Authority
- KR
- South Korea
- Prior art keywords
- reticle
- wafer
- test
- semiconductor
- present
- Prior art date
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
레티클 상에 라인 및 스페이스로 구성되는 테스트 패턴을 형성시켜 공정수행을 개선시킨 반도체 레티클에 관한 것이다.
본 발명은, 웨이퍼 상에 설계된 패턴을 전사하기 위하여 구비되는 반도체 레티클에 있어서, 상기 설계된 패턴이 상기 웨이퍼 상에 정확하게 전사되는 지를 테스트하기 위하여 소정의 영역에 라인 및 스페이스로 구성되는 테스트 패턴이 형성되어 이루어짐을 특징으로 한다.
따라서, 본 발명에 의하면 실제 공정수행 및 테스트를 통한 해상도 등의 검증이 동시에 이루어져 생산성이 향상되는 효과가 있다.
Description
본 발명은 반도체 레티클에 관한 것으로서, 보다 상세하게는 레티클(Reticle) 상(上)에 라인(Line) 및 스페이스(Space)로 구성되는 테스트 패턴(Test Pattern)을 형성시켜 공정수행을 개선시킨 반도체 레티클에 관한 것이다.
일반적으로, 반도체장치의 제조에서는 웨이퍼(Wafer)에 설계 상(象)을 형성시키기 위하여 설계 상의 기본이 되는 원판으로 마스크(Mask) 또는 레티클을 형성하여 이용하고 있다.
여기서 마스크와 레티클은 정렬(Align) 및 노광(Exposure)의 방식에 따라 구분되는 것으로, 마스크는 1 : 1 배율로 웨이퍼에 설계 상을 전사시키고, 레티클은 광학 렌즈(Lense)를 이용하여 확대한 원판 상을 일정한 배율로 축소하여 웨이퍼에 설계 상을 전사시킨다.
그리고 고밀도화, 고집적화되어가는 최근의 반도체장치 제조에서는 주로 레티클을 이용하여 웨이퍼에 설계 상을 전사시킨다.
이러한 레티클을 이용한 종래의 공정은 실제 공정에 앞서 테스트 레티클 및 패턴이 형성되어 있지 않은 베어(Bare) 웨이퍼를 이용하여 해상도(Resolution) 등의 검증을 위한 모니터링(Monitoring)을 수행한 후 실제 공정을 실시하였다.
즉, 테스트 레티클로 해상도 등의 검증을 실시한 후 실제 공정을 수행하는 것이었다.
그러나 종래에는 설계 상을 웨이퍼로 변형 등이 없이 전사시킬 수 있는 능력인 해상도의 검증이 설계 상의 중심부분으로만 가능하였다.
그리고 실제 공정수행에 앞서 테스트 레티클 및 베어 웨이퍼를 이용하여 테스트를 실시하였고, 또한 이러한 테스트에도 불구하고 해상도 등의 검증이 일부분만으로 이루어지는 결함이 있었다.
따라서 종래에는 별도의 테스트 레티클 및 베어 웨이퍼를 이용함에도 불구하고 그 검증능력의 결함으로 인해 생산성이 저하되는 문제점이 있었다.
본 발명의 목적은, 실제 공정을 수행하면서 이루어지는 해상도 등의 검증으로 생산성을 향상시키기 위한 반도체 레티클을 제공하는 데 있다.
도 1은 본 발명에 따른 반도체 레티클의 실시예를 나타내는 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 레티클 10 : 칩
12 : 스크라이버 라인 14 : 테스트 패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체 레티클은, 웨이퍼 상에 설계된 패턴을 전사하기 위하여 구비되는 반도체 레티클에 있어서, 상기 설계된 패턴이 상기 웨이퍼 상에 정확하게 전사되는 지를 테스트하기 위하여 소정의 영역에 라인 및 스페이스로 구성되는 테스트 패턴이 형성되어 이루어짐을 특징으로 한다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체 레티클의 실시예를 나타내는 평면도이다.
먼저, 레티클(1) 상에 회로 등의 패턴이 전사되어 칩(Chip)(10)으로 형성되는 영역 및 스크라이브 라인(12)의 소정의 영역으로 라인 및 스페이스 등으로 이루어지는 테스트 패턴(14)이 형성되어 있는 구성이다.
이러한 구성으로 이루어지는 본 발명의 레티클(1)은 실제 공정에 앞서 테스트 레티클로 해상도 등의 검증을 위해 모니터링을 수행하는 것과는 달리 실제 공정을 수행하면서 테스트 패턴(14)을 이용하여 해상도 등의 검증을 수행할 수 있는 것이다.
즉, 실제 생산 웨이퍼에 패턴을 형성시키면서 테스트 패턴(14)으로 나타나는 설계 상의 검증으로 실제 패턴 등이 변형없이 정확하게 전사되는 지를 확인할 수 있는 것이다.
또한 테스트 패턴(14)을 여러 영역으로 형성확보하여 중심부분 뿐만 아니라 모든 영역으로도 검증이 이루어진다.
즉, 본 발명은 실제 공정에 사용되는 생산 웨이퍼로 반도체장치를 제조하면서 해상도 등의 검증을 수행할 수 있는 것이다.
따라서, 본 발명에 의하면 실제 공정수행 및 테스트를 통한 해상도 등의 검증이 동시에 이루어져 생산성이 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (1)
- 웨이퍼 상에 설계된 패턴을 전사하기 위하여 구비되는 반도체 레티클에 있어서, 상기 설계된 패턴이 상기 웨이퍼 상에 정확하게 전사되는 지를 테스트(Test)하기 위하여 소정의 영역에 라인(Line) 및 스페이스(Space)로 구성되는 테스트 패턴이 형성되어 이루어짐을 특징으로 하는 반도체 레티클.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058374A KR19980039354A (ko) | 1996-11-27 | 1996-11-27 | 반도체 레티클 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058374A KR19980039354A (ko) | 1996-11-27 | 1996-11-27 | 반도체 레티클 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980039354A true KR19980039354A (ko) | 1998-08-17 |
Family
ID=66482640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058374A KR19980039354A (ko) | 1996-11-27 | 1996-11-27 | 반도체 레티클 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980039354A (ko) |
-
1996
- 1996-11-27 KR KR1019960058374A patent/KR19980039354A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
| JPS61168227A (ja) | 微細パタ−ン露光用基板及び微細パタ−ン露光装置 | |
| KR19980039354A (ko) | 반도체 레티클 | |
| CN113611650A (zh) | 对准晶片图案的方法 | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| KR100392071B1 (ko) | 피치가 최소패턴폭보다 좁고 패턴인식이 최소폭보다 넓은 식별패턴을 갖는 레티클 | |
| JPS594019A (ja) | パタ−ン比較検査方法 | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| KR100328361B1 (ko) | 선폭 조건 모니터링을 위한 테스트용 차광패턴이 적용된 레티클 | |
| KR100523653B1 (ko) | 반도체 소자의 사진 공정 마진 검사 방법 | |
| US6068955A (en) | Methods of inspecting for mask-defined, feature dimensional conformity between multiple masks | |
| KR100545208B1 (ko) | 반도체 소자 제조장치 및 제조 방법 | |
| KR100307222B1 (ko) | 마스크 프레임 | |
| KR100232713B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
| KR100255087B1 (ko) | 더미셀이 형성된 스테퍼용 레티클 | |
| JPS6196744A (ja) | 半導体集積回路のウエ−ハの試験方法 | |
| KR100280536B1 (ko) | 반도체 포토공정의 오버레이 검사 방법 | |
| KR20000054903A (ko) | 반도체 노광장비용 얼라인키 | |
| KR20000000595A (ko) | 이중 노광 장치 | |
| JPS63943B2 (ko) | ||
| JPS61116357A (ja) | パタ−ン検査方法 | |
| KR20010038405A (ko) | 스테퍼에서의 반도체 웨이퍼 위치 정렬을 위한 정렬 마크 | |
| JPS6331132A (ja) | パタ−ン描画精度検査方法 | |
| JPH0312543A (ja) | レチクルパターンの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |