KR19980038870A - Device Separating Method of Semiconductor Device - Google Patents
Device Separating Method of Semiconductor Device Download PDFInfo
- Publication number
- KR19980038870A KR19980038870A KR1019960057810A KR19960057810A KR19980038870A KR 19980038870 A KR19980038870 A KR 19980038870A KR 1019960057810 A KR1019960057810 A KR 1019960057810A KR 19960057810 A KR19960057810 A KR 19960057810A KR 19980038870 A KR19980038870 A KR 19980038870A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- semiconductor substrate
- thermal oxide
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 150000002500 ions Chemical group 0.000 claims description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 디바이스의 소자 분리막 형성 방법에 관한 것으로, 제1 열산화막, 질화막 및 폴리실리콘막이 형성된 반도체 기판을 제공하는 단계, 제1 열산화막이 노출되도록 사진 식각법으로 상기 폴리실리콘막 및 질화막의 소정 부분을 제거하는 단계, 전체 상부에 제1 TEOS 산화막을 증착하는 단계, 제1 TEOS 산화막의 요홈 부위에 감광막을 매립하는 단계, 노출된 제1 TEOS 산화막 및 반도체 기판을 비등방성 과도 식각하여 트랜치를 형성하는 단계, 감광막과 그 하부의 제1 TEOS 산화막 및 제1 열산화막을 제거하는 단계, 노출된 반도체 기판 영역에 불순물을 이온 주입하는 단계, 질화막을 식각 저지층으로 하여 폴리실리콘막 및 트랜치를 포함한 노출된 반도체 기판을 추가 식각하는 단계, 트랜치를 포함한 노출된 반도체 기판에 제2 열산화막을 형성하는 단계, 전체 상부에 제2 TEOS 산화막을 증착하는 단계, 질화막을 식각 저지층으로 하여 제2 TEOS 산화막을 에치백하는 단계 및 필트 산화막을 형성하기 위하여 질화막 제1 열산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method of forming a device isolation film of a semiconductor device, the method comprising: providing a semiconductor substrate having a first thermal oxide film, a nitride film, and a polysilicon film formed thereon, and using a photolithography method to expose the first thermal oxide film; Removing a predetermined portion; depositing a first TEOS oxide film over the entire portion; embedding a photoresist film in a recessed portion of the first TEOS oxide film; anisotropic over-etching of the exposed first TEOS oxide film and the semiconductor substrate; Forming a photoresist, removing the first TEOS oxide film and the first thermal oxide film under the photoresist, implanting impurities into the exposed semiconductor substrate region, including the polysilicon film and the trench using the nitride film as an etch stop layer. Further etching the exposed semiconductor substrate, forming a second thermal oxide film on the exposed semiconductor substrate including the trench Depositing a second TEOS oxide layer over the entirety, etching back the second TEOS oxide layer using the nitride layer as an etch stop layer, and removing the first nitride oxide layer to form a fill oxide layer. It features.
Description
본 발명은 반도체 디바이스의 소자 분리막 형성 방법에 관한 것으로, 보다 상세하게는, 산화막 매립이 용이한 이중 구조의 트랜치형 필드 산화막을 형성하는 반도체 디바이스의 소자 분리막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device for forming a trench type field oxide film having a dual structure in which oxide film is easily embedded.
반도체 디바이스의 제조 공정에 있어서, 소자와 소자간을 격리 또는 절연시키기 위하여, 소자들 사이에는 소자 분리막이 형성되며, 이러한 소자 분리막을 형성하기 위한 종래의 방법으로는 열산화 공정을 이용하는 로코스(local oxidation of silicon : LOCOS)에 의한 소자 분리막 형성 방법이 주로 이용되고 있다.In the manufacturing process of a semiconductor device, in order to isolate or insulate an element from an element, an element isolation film is formed between the elements, and a conventional method for forming such an element isolation film is a local process using a thermal oxidation process. The device isolation film formation method by oxidation of silicon (LOCOS) is mainly used.
그러나, 로코스 기술을 이용한 소자 분리막 형성 방법은 열산화 공정시 발생되는 버드 빅(bird's beak)으로 인하여 소자의 활성 영역이 감소되는 문제점이 있으며, 이는 궁극적으로 반도체 장치의 집적도 및 전기적 특성을 떨어뜨리는 치명적인 문제점이 있다.However, the method of forming a device isolation layer using LOCOS technology reduces the active area of the device due to bird's beak generated during the thermal oxidation process, which ultimately degrades the integration and electrical characteristics of the semiconductor device. There is a fatal problem.
따라서, 상기 문제점을 해결하기 위한 종래의 다른 방법으로써, 트랜치를 이용한 소자 분리막 형성 방법이 이용되어져 왔으며, 트랜치를 이용한 반도체 디바이스의 소자 분리막 형성 방법을 도 1A 내지 도 1C 를 참조하여 설명하면 다음과 같다.Therefore, as another conventional method for solving the above problems, a method of forming an isolation layer using a trench has been used, and a method of forming an isolation layer of a semiconductor device using a trench is described below with reference to FIGS. 1A to 1C. .
도 1A 를 참조하면, 반도체 기판(1) 상에 소정 두께의 열산화막(2) 및 질화막(3)이 순차적으로 형성되고, 사진 식각에 의해 질화막(3) 및 열산화막(2)의 소정 부분이 제거된다. 소정 깊이의 트랜치(도시되지 않음)가 형성되도록 노출된 반도체기판(1) 영역은 과도 식각되고, 트랜치 하부에 채널 스탑 영역(도시되지 않음)이 형성되도록 소정의 불순물이 이온 주입된 후, 고온 열처리된다. 그리고 나서, 전체 상부에 트랜치를 매립하기 위한 TEOS 산화막(4)이 증착되고, 그 상부에 평탄화용 BPSG막(5)이 증착된다.Referring to FIG. 1A, a thermal oxide film 2 and a nitride film 3 having a predetermined thickness are sequentially formed on a semiconductor substrate 1, and a portion of the nitride film 3 and the thermal oxide film 2 is formed by photolithography. Removed. The region of the semiconductor substrate 1 exposed to form a trench (not shown) having a predetermined depth is over-etched, and a predetermined impurity is ion-implanted to form a channel stop region (not shown) under the trench, followed by high temperature heat treatment. do. Then, a TEOS oxide film 4 for embedding the trench is deposited on the entire upper portion, and a planarization BPSG film 5 is deposited on the upper portion.
도 1B 를 참조하면, BPSG막(5) 및 TEOS 산화막(4)은 순차적으로 비등방성 에치백(etchback)되고, 이로 인하여, 질화막(3)이 노출된다.Referring to FIG. 1B, the BPSG film 5 and the TEOS oxide film 4 are sequentially anisotropically etched back, whereby the nitride film 3 is exposed.
도 1C 를 참조하면, 질화막(3) 및 열산화막(2)은 제거되어 반도체 기판(1)의 소정 영역에 트랜치형 필드 산화막(6)이 형성된다.Referring to FIG. 1C, the nitride film 3 and the thermal oxide film 2 are removed to form a trench type field oxide film 6 in a predetermined region of the semiconductor substrate 1.
그러나, 상기와 같은 종래 방법의 채널 스탑 이온 주입후의 고온 열처리시, 채널 스탑 이온들이 주위로 확산되어 채널 스탑 영역이 저농도가 됨으로써, 누설 전류가 발생될 수 있으며, 또한, 트랜치 내에 TEOS 산화막을 완전하게 매립시키기 위해서는 상기 막의 두께를 두껍게 해야되는데, 이는 에치백 공정시, 식각해야 할 산화막의 두께가 증가되기 때문에 식각 균일도가 악화되어 재현성 있는 필드 산화막의 형성 어렵게 되는 문제점이 있었다.However, during the high temperature heat treatment after the channel stop ion implantation of the conventional method as described above, the channel stop ions are diffused to a low concentration in the channel stop region, so that a leakage current can be generated, and the TEOS oxide film is completely formed in the trench. In order to bury the film, the thickness of the film needs to be increased. In this case, since the thickness of the oxide film to be etched is increased during etching, the etching uniformity is deteriorated, thereby making it difficult to form a reproducible field oxide film.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은 질화막 패턴의 요홈부위를 이용하여 이중 구조의 트랜치를 형성한 후, 반도체 기판 내에 Ge 원자 및 채널 스탑 이온을 순차적으로 주입함으로써, 누설 전류의 발생을 억제하고 트랜치 내부를 용이하게 매립시킬 수 있는 반도체 디바이스의 소자 분리막 형성 방법을 제공하는 목적으로 한다.Therefore, in order to solve the above problems, the present invention forms a double-structured trench using the recessed portion of the nitride film pattern, and then sequentially injects Ge atoms and channel stop ions into the semiconductor substrate, thereby preventing the occurrence of leakage current. It is an object of the present invention to provide a device isolation film formation method of a semiconductor device that can suppress and easily fill a trench.
도 1A 내지 도 1C 는 종래 기술에 따른 반도체 디바이스의 소자 분리막 형성방법을 설명하기 위한 일련의 공정 단면도.1A to 1C are a series of cross-sectional views for explaining a method of forming a device isolation film of a semiconductor device according to the prior art.
도 2A 내지 도 2H 는 본 발명에 따른 반도체 디바이스의 소자 분리막 형성방법을 설명하기 위한 일련의 공정 단면도.2A to 2H are a series of cross-sectional views for explaining a method of forming a device isolation film of a semiconductor device according to the present invention.
도 3A 내지 도 3G 는 본 발명의 제 2 실시예에 따른 반도체 디바이스의 소자분리막 형성 방법을 설명하기 위한 일련의 공정 단면도.3A to 3G are sectional views of a series of steps for explaining a device isolation film formation method of a semiconductor device according to a second embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11,31 : 반도체 기판 12,32 : 제 1 열산화막11,31 semiconductor substrate 12,32 first thermal oxide film
13,33 : 질화막 14,34 : 폴리실리콘막13,33: nitride film 14,34: polysilicon film
15,35 : 제 1 TEOS 산화막 16,38 : 감광막15,35 first TEOS oxide film 16,38 photosensitive film
17,39 : 트랜치 18,40 : Ge 원자17,39 Trench 18,40 Ge atom
19,41 : 채널 스탑 이온 20,42 : 제 2 열산화막19,41: channel stop ion 20,42: second thermal oxide film
21,43 : 제 2 TEOS 산화막 22,44 : 필드 산화막21,43: 2nd TEOS oxide film 22,44: field oxide film
36 : 요홈 37 : 스페이서36: groove 37: spacer
상기와 같은 목적은, 제 1 열산화막, 질화막 및 폴리실리콘막이 형성된 반도체 기판을 제공하는 단계, 제 1 열산화막이 노출되도록 사진 식각법으로 상기 폴리 실리콘막 및 질화막의 소정 부분을 제거하는 단계, 전체 상부에 제 1 TEOS 산화막을 증착하는 단계, 제 1 TEOS 산화막의 요흠 부위에 감광막을 매립하는 단계, 노출된 제 1 TEOS 산화막 및 반도체 기판을 비등방성 과도 식각하여 트랜치를 형성하는 단계, 감광막과 그 하부의 제 1 TEOS 산화막 및 제 1 열산화막을 제거하는 단계, 노출된 반도체 기판 영역에 불순물을 이온 주입하는 단계, 질화막을 식각 저지층으로 하여 폴리실리콘막 및 트랜치를 포함한 노출된 반도체 기판을 추가 식각하는 단계, 트랜치를 포함한 노출된 반도체 기판에 제 2 열산화막을 형성하는 단계, 전체 상부에 제 2 TEOS 산화막을 증착하는 단계, 질화막을 식각 저지층으로 하여 제 2TEOS 산화막을 에치백하는 단계,및 필드 산화막을 형성하기 위하여 질화막 및 제1 열산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리막 형성 방법에 의하여 달성된다.The above object is to provide a semiconductor substrate on which a first thermal oxide film, a nitride film and a polysilicon film are formed, removing a predetermined portion of the polysilicon film and the nitride film by photolithography to expose the first thermal oxide film, and Depositing a first TEOS oxide film on the upper portion, embedding a photoresist film in a recessed portion of the first TEOS oxide film, forming an trench by anisotropically over etching the exposed first TEOS oxide film and the semiconductor substrate, and forming a trench Removing the first TEOS oxide film and the first thermal oxide film, implanting impurities into the exposed semiconductor substrate region, and further etching the exposed semiconductor substrate including the polysilicon film and the trench using the nitride film as an etch stop layer. Forming a second thermal oxide film on the exposed semiconductor substrate including the trench; depositing a second TEOS oxide film over the entire And etching back the second TEOS oxide film using the nitride film as an etch stop layer, and removing the nitride film and the first thermal oxide film to form a field oxide film. Is achieved.
또한, 상기와 같은 목적은, 제 1 열산화막, 질화막 및 폴리실리콘막이 형성된 반도체 기판을 제공하는 단계, 제 1 열산화막이 노출되도록 사진 식각법으로 상기 폴리실리콘막 및 질화막의 소정 부분을 제거하는 단계, 전체 상부에 체 1TEOS 산화막을 증착하는 단계, 폴리실리콘막 및 질화막의 측벽에 스페이서를 형성하기 위하여 제 1 TEOS 산화막을 비등방성 식각하는 단계, 상기 스페이서 사이의 요홈 부위에 감광막을 매립하는 단계, 노출된 제 1 TEOS 산화막 및 반도체 기판을 비등방성 식각법으로 과도 식각하여 트랜치를 형성하는 단계, 감광막과 그 하부의 제 1열산화막을 제거하는 단계, 질화막을 식각 저지층으로 하여 폴리실리콘막 및 트랜치를 포함한 노출된 반도체 기판을 추가 식각하는 단계, 노출된 반도체 기판 영역에 불순물을 이온 주입하는 단계, 트랜치를 포함한 노출된 반도체 기판에 제 2 열산화막을 형성하는 단계, 전체 상부에 제 2 TEOS 산화막을 증착하는 단계, 질화막을 식각 저지층으로 하여 제 2 TEOS 산화막을 에치백하는 단계, 및 필드 산화막을 형성하기 위하여 질화막 및 제 1 열산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 소자 분리막 형성 방법에 의하여 달성된다.In addition, the above object is to provide a semiconductor substrate on which a first thermal oxide film, a nitride film and a polysilicon film are formed, and removing a predetermined portion of the polysilicon film and the nitride film by photolithography to expose the first thermal oxide film. Depositing a sieve 1TEOS oxide over the whole, anisotropically etching the first TEOS oxide to form spacers on the sidewalls of the polysilicon film and the nitride film, embedding a photoresist film in the groove between the spacers, exposing Overetching the first TEOS oxide film and the semiconductor substrate by anisotropic etching to form a trench, removing the photosensitive film and the first thermal oxide film under the photoresist, and removing the polysilicon film and the trench using the nitride film as an etch stop layer. Further etching the exposed semiconductor substrate, including implanting impurities into the exposed semiconductor substrate region Forming a second thermal oxide film on an exposed semiconductor substrate including a trench, depositing a second TEOS oxide film over the entirety, etching back the second TEOS oxide film using the nitride film as an etch stop layer, and a field oxide film And removing the nitride film and the first thermal oxide film so as to form a semiconductor device.
본 발명에 따르면, 질화막 패턴의 요홈 부위를 이용하여 이중 구조의 트랜치를 형성한 후, 반도체 기판 내에 Ge 원자 및 채널 스탑 이온을 순차적으로 주입함으로써, 누설 전류의 발생을 억제할 수 있고, 트랜치 내부를 용이하게 매립시킬 수 있다.According to the present invention, after forming a trench having a double structure by using the groove portion of the nitride film pattern, by sequentially injecting Ge atoms and channel stop ions into the semiconductor substrate, it is possible to suppress the occurrence of leakage current, It can be easily buried.
[실시예]EXAMPLE
이하, 도 2A 내지 도 2H 를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to FIGS. 2A to 2H.
도 2A 를 참조하면, 반도체 기판(11) 상에 약 50 내지 350Å 두께의 제 1 열산화막(12), 약 1,000 내지 2.000Å 두께의 질화막(13) 및 약 500 내지 1,000Å 두께의 폴리실리콘막(l4)이 순차적으로 형성되고, 제 1 열산화막(l2)의 소정 부분이 노출되도록 사진 식각법에 의하여 폴리실리콘막(14) 및 질화막(13)의 일부분이 제거된다. 그리고 나서, 전체 상부에 약 1,000 내지 3,000Å 두께의 제 1 TEOS 산화막(15)이 형성되고, 상기 제 1 TEOS 산화막(15)의 요홈 부위(도시되지 않음)에 감광막(16)이 매립된다.Referring to FIG. 2A, the first thermal oxide film 12 having a thickness of about 50 to 350 kPa, the nitride film 13 having a thickness of about 1,000 to 2.000 kPa, and the polysilicon film having a thickness of about 500 to 1,000 kPa are formed on the semiconductor substrate 11. 4 is sequentially formed, and a portion of the polysilicon film 14 and the nitride film 13 are removed by photolithography so as to expose a predetermined portion of the first thermal oxide film l2. Then, the first TEOS oxide film 15 having a thickness of about 1,000 to 3,000 Å is formed on the entire upper portion, and the photosensitive film 16 is embedded in the recessed portion (not shown) of the first TEOS oxide film 15.
도 2B 를 참조하면, 감광막(16) 및 폴리실리콘막(14)을 식각 마스크로 하여 노출된 제 1 TEOS 산화막(15) 및 반도체 기판(11)은 비등방성 식각법으로 과도 식각되고, 이로 인하여, 반도체 기판(11) 내에 약 3,000 내지 10,000Å 깊이를 갖는 트랜치(17)가 형성된다.Referring to FIG. 2B, the first TEOS oxide film 15 and the semiconductor substrate 11 exposed by using the photosensitive film 16 and the polysilicon film 14 as an etching mask are over-etched by anisotropic etching. A trench 17 having a depth of about 3,000 to 10,000 Å is formed in the semiconductor substrate 11.
도 2C 를 참조하면, 감광막(16)이 제거되고, 그 하부의 제 1TEOS 산화막(15)및 제 1 열산화막(12)이 비등방성 식각에 의해 제거된다. 그리고 나서, 트랜치(17)를 포함한 노출된 반도체 기판(11)에 Ge 원자(18)와 같은 불순물이 수직 및 약 3내지 10도 기울여서 각각 1회씩, 40 내지 80KeV, 약 1×1013내지 1×10l5원자/㎤의 조건으로 이온 주입된다.Referring to FIG. 2C, the photosensitive film 16 is removed, and the first TEOS oxide film 15 and the first thermal oxide film 12 thereunder are removed by anisotropic etching. Then, on the exposed semiconductor substrate 11 including the trench 17, impurities such as Ge atoms 18 are inclined vertically and about 3 to 10 degrees, once each, 40 to 80 KeV, about 1 × 10 13 to 1 × Ion implantation is carried out under the condition of 10 l 5 atoms / cm 3.
도 2D 를 참조하면, 노출된 반도체 기판(11)에 채널 스탑 이온(19)인 붕소(B) 또는 BF2와 같은 불순물이 수직 및 3 내지 10도 기울여서 각각 1회씩, 20 내지50KeV, 약 1×1012내지 1×10l4원자/㎤ 조건으로 이온 주입된다. 이때. Ge 원자의 확산 계수가 채널 스탑 이온보다 더 작기 때문에, 채널 스탑 이온의 확산이 억제된다.Referring to FIG. 2D, impurities such as boron (B) or BF 2 , which are channel stop ions 19, are perpendicular to the semiconductor substrate 11 and are inclined at 3 to 10 degrees each, 20 to 50 KeV, about 1 ×. Ion implanted at 10 12 to 1 × 10 1 4 atoms / cm 3. At this time. Since the diffusion coefficient of the Ge atoms is smaller than the channel stop ions, diffusion of the channel stop ions is suppressed.
도 2E 를 참조하면, 질화막(13)을 식각 저지층으로 하여 트랜치(17)를 포함한 노출된 반도체 기판(11)은 추가 식각된다. 이때, 폴리실리콘막(14)을 완전히 제거하기 위한 식각시, 반도체 기판(11)의 추가 식각이 수반되기 때문에, 이후의 필드 산화막 형성시 반도체 기판(11)과의 단차를 추가 식각에 따라 임의대로 조절할 수 있게 된다.Referring to FIG. 2E, the exposed semiconductor substrate 11 including the trench 17 is further etched using the nitride film 13 as an etch stop layer. At this time, when etching to completely remove the polysilicon film 14, additional etching of the semiconductor substrate 11 is accompanied, so that the step with the semiconductor substrate 11 at the time of forming the field oxide film thereafter according to the additional etching, It can be adjusted.
도 2F 를 참조하면, 트랜치(17)를 포함한 반도체 기판(11)에 약 100 내지 150Å 두께의 제 2 열산화막(20)이 형성되고, 전체 상부에 트랜치(17)가 충분히 매립되도록 제 2 TEOS 산화막(21)이 형성된다.Referring to FIG. 2F, a second thermal oxide film 20 having a thickness of about 100 to 150 Å is formed on the semiconductor substrate 11 including the trench 17, and the second TEOS oxide film is sufficiently embedded in the entire trench 17. 21 is formed.
도 2G 를 참조하면, 질화막(13)을 식각 저지층으로 하여 제 2 TEOS 산화막(21)은 과도 식각된다.Referring to FIG. 2G, the second TEOS oxide film 21 is excessively etched using the nitride film 13 as an etch stop layer.
도 2H 를 참조하면, 질화막(13) 및 제 1 열산화막(12)은 습식 식각에 의하여 이 제거된다. 자세하게, 질화막(13)은 인산(H3PO4)에 의하여 식각되고, 제 1 열산화막(12)은 불산(HF)에 의하여 식각된다. 이 결과, 반도체 기판(11)의 소정영역에 이중 구조의 트랜치형 필드 산화막(22)이 형성된다.Referring to FIG. 2H, the nitride film 13 and the first thermal oxide film 12 are removed by wet etching. In detail, the nitride film 13 is etched by phosphoric acid (H 3 PO 4 ), and the first thermal oxide film 12 is etched by hydrofluoric acid (HF). As a result, a trench type field oxide film 22 having a double structure is formed in a predetermined region of the semiconductor substrate 11.
본 발명의 다른 실시예를 도 3A 내지 도 3E 를 참조하여 설명하면 다음과 같다.Another embodiment of the present invention will be described with reference to FIGS. 3A to 3E.
도 3A 를 참조하면, 반도체 기판(31) 상에 약 50 내지 350Å 두께의 제 1 열산화막(32), 약 1,000 내지 2,000Å 두께의 질화막(33) 및 약 500 내지 1,000Å 두께의 폴리실리콘막(14)이 순차적으로 형성되고, 체 1 열산화막(32)의 소정 부분이 노출되도록 사진 식각법에 의하여 폴리실리콘막(34) 및 질화막(33)의 일부분이 제거된다. 그리고 나서, 전체 상부에 약 1,000 내지 3,000Å 두께의 제 1 TEOS 산화막(35)이 형성된다.Referring to FIG. 3A, a first thermal oxide film 32 having a thickness of about 50 to 350 microns, a nitride film 33 having a thickness of about 1,000 to 2,000 microns, and a polysilicon film having a thickness of about 500 to 1,000 microseconds on the semiconductor substrate 31 may be described. 14) are sequentially formed, and portions of the polysilicon film 34 and the nitride film 33 are removed by photolithography so as to expose a predetermined portion of the sieve 1 thermal oxide film 32. Then, the first TEOS oxide film 35 having a thickness of about 1,000 to 3,000 Å is formed on the whole.
도 3B 를 참조하면, 비등방성 식각으로 제 1 TEOS 산화막(35)이 식각되고, 이로 인하여, 폴리실리콘막(34) 및 질화막(33)의 측벽에 스페이서(37)가 형성된다.Referring to FIG. 3B, the first TEOS oxide layer 35 is etched by anisotropic etching, whereby a spacer 37 is formed on sidewalls of the polysilicon layer 34 and the nitride layer 33.
그리고 나서, 스페이서(37) 사이의 요홈 부위(36)에 감광막(38)이 매립된다.Then, the photosensitive film 38 is embedded in the groove portion 36 between the spacers 37.
도 3C 를 참조하면, 감광막(38) 및 폴리실리콘막(34)을 식각 마스크로 하여 스페이서(37) 및 반도체 기판(31)은 비등방성 식각법으로 과도 식각되고, 이 결과, 반도체 기판(31) 내에 약 3,000 내지 10,000Å 깊이를 갖는 트랜치(39)가 형성된다.Referring to FIG. 3C, the spacer 37 and the semiconductor substrate 31 are excessively etched by anisotropic etching using the photosensitive film 38 and the polysilicon film 34 as an etching mask. As a result, the semiconductor substrate 31 is etched. A trench 39 is formed within the depth of about 3,000 to 10,000 microns.
도 3D 를 참조하면, 감광막(38)이 제거되고, 노출된 제 1 열산화막(32)은 비등방성 식각에 의해 제거된다. 그리고 나서, 질화막(33)을 식각 저지층으로 하여 트랜치(39)를 포함한 노출된 반도체 기판(31)은 추가 식각된다. 이때, 폴리실리콘막(34)을 완전히 제거하기 위한 식각시, 반도체 기판(31)의 추가 식각이 수반되기 때문에, 이후의 필드 산화막 형성시 반도체 기판(31)과의 단차를 추가 식각에 따라 임의대로 조절할 수 있게 된다.Referring to FIG. 3D, the photosensitive film 38 is removed, and the exposed first thermal oxide film 32 is removed by anisotropic etching. Then, the exposed semiconductor substrate 31 including the trench 39 is further etched using the nitride film 33 as an etch stop layer. At this time, when etching to completely remove the polysilicon film 34, additional etching of the semiconductor substrate 31 is accompanied, so that the step with the semiconductor substrate 31 during the subsequent field oxide film formation may be arbitrarily changed according to the additional etching. It can be adjusted.
도 3E 를 참조하면, 트랜치(39)를 포함한 노출된 반도체 기판(31)에 Ge 원자(40)와 같은 불순물이 30 내지 70KeV, 약 1×10l3내지 1×1015원자/㎤ 조건으로 이온 주입되고, 그리고 나서, 채널 스탑 이온(41)인 붕소(B) 또는 BF2와 같은 불순물이 40 내지 8OKeV, 약 1×1012내지 1×1014원자/㎤의 조건으로 이온 주입된다.Referring to FIG. 3E, impurities such as Ge atoms 40 are implanted into an exposed semiconductor substrate 31 including trenches 39 at a concentration of 30 to 70 KeV, about 1 × 10 l3 to 1 × 10 15 atoms / cm 3. Then, impurities such as boron (B) or BF 2 , which are channel stop ions 41, are ion implanted under the conditions of 40 to 8 OKeV, about 1 × 10 12 to 1 × 10 14 atoms / cm 3.
이때, Ge 원자(40)의 확산 계수가 채널 스탑 이온(41)보다 더 작기 때문에, 채널 스탑 이온의 확산이 억제된다.At this time, since the diffusion coefficient of the Ge atoms 40 is smaller than the channel stop ions 41, diffusion of the channel stop ions is suppressed.
도 3F 를 참조하면, 트랜치(39)를 포함한 노출된 반도체 기판(31)에 약 100내지 150Å 두께의 제 2 열산화막(42)이 형성되고, 전체 상부에 트랜치(39)가 충분히 매립되도록 제 2 TEOS 산화막(43)이 형성된다.Referring to FIG. 3F, a second thermal oxide film 42 having a thickness of about 100 to 150 Å is formed on the exposed semiconductor substrate 31 including the trench 39, and the second trench is sufficiently filled with the trench 39. TEOS oxide film 43 is formed.
도 3G 를 참조하면, 질화막(33)을 식각 저지층으로 하여 제 2 TEOS 산화막(21)은 에치백되고, 그리고 나서, 순차적으로 질화막(33) 인산(H3PO4)에 의하여 습식 식각되고, 제 1 열산화막(32)은 불산내(HF)에 의하여 습식 식각된다. 이 결과, 반도체 기판(31)의 소정 영역에 이중 구조의 트랜치형 필드 산화막(44)이 형성된다.Referring to FIG. 3G, the second TEOS oxide film 21 is etched back using the nitride film 33 as an etch stop layer, and then wet etched by the nitride film 33 phosphoric acid (H 3 PO 4 ) in sequence, The first thermal oxide film 32 is wet etched by hydrofluoric acid (HF). As a result, a trench type field oxide film 44 having a double structure is formed in a predetermined region of the semiconductor substrate 31.
이상에서와 같이, 본 발명의 반도체 디바이스이 소자 분리막 형성 방법은, 이중 구조의 트랜치를 형성하여 산화막 매립이 용이하도록 하고, 또한, 임의대로 반도체 기판과 필드 산화막과의 단차를 조절함으로써, 반도체 장치의 집적도 및 절연 특성을 개선시킬 수 있다.As described above, in the method of forming a device isolation film of the semiconductor device of the present invention, a trench having a double structure is formed to facilitate the filling of oxide films, and the degree of integration of the semiconductor device is arbitrarily adjusted by arbitrarily adjusting the level difference between the semiconductor substrate and the field oxide film. And insulation properties can be improved.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (38)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057810A KR100230745B1 (en) | 1996-11-27 | 1996-11-27 | Method for isolating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960057810A KR100230745B1 (en) | 1996-11-27 | 1996-11-27 | Method for isolating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980038870A true KR19980038870A (en) | 1998-08-17 |
| KR100230745B1 KR100230745B1 (en) | 1999-11-15 |
Family
ID=19483726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960057810A KR100230745B1 (en) | 1996-11-27 | 1996-11-27 | Method for isolating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230745B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363554B1 (en) * | 2001-03-30 | 2002-12-05 | 삼성전자 주식회사 | Soi type semiconductor device and method of forming the same |
| KR100876792B1 (en) * | 2002-12-26 | 2009-01-07 | 주식회사 하이닉스반도체 | Method for forming device isolation film of semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156115B1 (en) * | 1994-06-16 | 1998-12-01 | 문정환 | Manufacture of semiconductor device |
| KR0147868B1 (en) * | 1994-11-18 | 1998-11-02 | 문정환 | Element isolation of semiconductor device |
-
1996
- 1996-11-27 KR KR1019960057810A patent/KR100230745B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100363554B1 (en) * | 2001-03-30 | 2002-12-05 | 삼성전자 주식회사 | Soi type semiconductor device and method of forming the same |
| KR100876792B1 (en) * | 2002-12-26 | 2009-01-07 | 주식회사 하이닉스반도체 | Method for forming device isolation film of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100230745B1 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| KR100227766B1 (en) | Semiconductor device and the manufacturing method thereof | |
| US5904541A (en) | Method for fabricating a semiconductor device having a shallow trench isolation structure | |
| KR0157875B1 (en) | Manufacture of semiconductor device | |
| US6075258A (en) | Elevated transistor fabrication technique | |
| US5529943A (en) | Method of making buried bit line ROM with low bit line resistance | |
| KR19980034499A (en) | Isolation Area Formation Method | |
| KR0152909B1 (en) | Insulation structure of semiconductor and manufacturing method thereof | |
| KR0161432B1 (en) | Manufacture of transistor | |
| JP2955838B2 (en) | Method for manufacturing semiconductor device | |
| KR100230745B1 (en) | Method for isolating semiconductor device | |
| US5668043A (en) | Method for forming isolated regions in a semiconductor device | |
| KR950014114B1 (en) | Manufacturing method of insulating layer for isolation | |
| KR19980027682A (en) | Semiconductor substrate and manufacturing method thereof | |
| KR100226257B1 (en) | Method of forming a device isolation film of semiconductor device | |
| KR100191713B1 (en) | Method for fabricating oxide film of semiconductor device | |
| JP4384269B2 (en) | Element isolation method for semiconductor device | |
| JPH0729971A (en) | Manufacture of semiconductor device | |
| KR0161190B1 (en) | Fabricating method of semiconductor device | |
| KR100188092B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR19980056178A (en) | Device Separator Formation Method of Semiconductor Device | |
| KR0161191B1 (en) | Fabricating method of semiconductor device | |
| KR100493012B1 (en) | Trench element isolation | |
| KR100192181B1 (en) | Method of forming field oxide film in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |