KR19980036462A - 플라즈마를 이용한 반도체장치 제조방법 - Google Patents

Abstract

플라즈마를 이용한 반도체장치 제조방법이 개시되어 있다.

본 발명에 따른 플라즈마를 이용한 반도체장치 제조방법은, 불순물이 주입된 실리콘 막을 형성할 때 소오스 가스의 플라즈마가 생성된 챔버에서 화학기상증착법에 의해 웨이퍼에 상기 막을 형성하는 것을 특징으로 한다.

따라서, 본 발명에 의하면 인가된 플라즈마에 의해 안정되고 고른 조건이 조성되므로 형성되는 실리콘 막의 웨이퍼 내에서의 또는 웨이퍼 사이의 균질성을 높이는 효과가 있다.

Description

플라즈마를 이용한 반도체장치 제조방법

본 발명은 플라즈마를 이용한 반도체장치 제조방법에 관한 것으로서, 보다 상세하게는 반도체장치를 제조하는 과정에서 플라즈마를 이용하여 웨이퍼에 불순물이 주입된 실리콘막을 형성하는 방법에 관한 것이다.

반도체장치의 제조과정에서는 웨이퍼 위에 다양한 성질의 막들이 형성되고 이 막들을 가공하고 이용하여 반도체장치를 이루는 다수의 소자들과 회로를 형성하게 된다. 이러한 과정에서 형성되는 막들은 그 성질에 따라 여러 가지 방법으로 형성된다. 이들 방법중 대표적인 것이 공정챔버 내에서 여러 소오스 가스를 반응시켜 웨이퍼 표면에 막으로 성장시키는 화학기상증착(Chemical Vapour Deposition: CVD)이다. 화학기상증착도 그 공정조건에 따라 저압 화학기상증착, 상압 화학기상증착, 플라즈마 인가 화학기상증착 등으로 나눌 수 있으며, 이들 각각은 증착막의 종류와 특성에 따라 선택적으로 이루어진다.

도전막으로 활용하기 위해 불순물을 포함하는 실리콘 박막을 제조하는 과정은 반도체장치의 제조공정 곳곳에서 볼 수 있다. 종래에는 불순물을 포함하는 실리콘 막은 폴리실리콘이나 비정질 실리콘(Amorphous Silicon)을 웨이퍼 상에 형성시키고 여기에 포클가스(POCl₃)를 반응시켜 인의 확산을 일으키거나 불순물을 이온주입하는 방법을 통해 이루어졌다.

포클가스를 실리콘에 반응시켜 도전막을 형성하는 방법은 비용면에서 경제적이나 반응성을 높이기 위해 고온의 공정조건을 필요로 한다. 또한, 침적면이 깨끗하지 못하므로 깨끗한 침적면을 갖기 위해서는 습식식각에 의한 디글래이즈(Deglaze) 등의 공정이 부가되어야 한다. 그리고 공정이 진행될 때 계면을 통해 불순물의 확산이 과도하게 이루어져 하부막질을 변화시키고 소자의 특성이나 기능에 악영향을 줄 수도 있다.

도1은 이러한 종래의 계면을 통해 실리콘 막에 불순물을 확산시키는 방식의 문제점을 나타내는 도면이다. 불순물이 화살표와 같이 게이트 폴리(11) 표면에서 게이트 산화막(12)을 통해 실리콘 기판(13)까지 확산되는 것을 나타낸다.

한편, 불순물 이온주입 방법은 이온주입 에너지와 이온주입량을 정확히 조절할 수 있으므로 정확한 불순물 농도를 가진 이상적인 소자구조를 이룰수 있으나 이온을 주입하는 타 공정과 비교할 때 장치가격, 효과성(Through-put) 등의 문제로 비용이 증가되는 문제가 있다. 또한, 소자의 고집적화 경향에 따라 높은 스텝 커버리지의 좁고 깊은 구조에 형성되는 인터커넥션(Interconnection)에서는 불순물이 이온주입을 통해 막의 깊은 곳까지 도달하기 어렵다는 문제가 있다.

도2는 이러한 종래의 이온주입으로 불순물 첨가 실리콘 막을 형성시키는 방식의 문제점을 나타내는 도면이다. 도면을 참조하면, 인터커넥션(21)을 형성하는 실리콘 막(22)에 비스듬히 이온주입이 이루어지나 인터커넥션의 깊은 부분(Contact)에는 이온주입이 잘 이루어지지 않아 전도성이 떨어지는 등의 문제점이 발생하게 된다.

한편, 불순물을 함유하는 실리콘 막을 만들기 위한 다른 방법으로 근래에는 저압 화학기상증착을 이용하여 실리콘 소오스 가스로 웨이퍼에 실리콘을 증착시키면서 동시에 불순물 소오스 가스를 투입시켜 불순물을 도핑시키는 가능성이 부각되었다. 그리고 저압 화학기상증착이 이루어지는 공정챔버도 수평로 방식뿐 아니라 수직로 방식도 안정성이 있다는 것이 많은 시행을 통해 입증되면서 모스(MOS)형 반도체장치에서 인터커넥션, 게이트전극 등 전도체의 용도로 인시튜(In-Situ)방식의 저압 화학기상증착을 이용한, 불순물이 첨가된 실리콘 막을 형성하여 사용하게 되었다.

이 방법은 실리콘 막의 불순물의 주입농도를 고체혼합물(Solid Solution)상의 한계까지 쉽게 조절할 수 있는 반면 공정에 영향을 주는 많은 인자들로 인하여 소자의 저항과 층두께를 조절하는데 어려움이 있다. 막내의 불순물의 활성화를 위한 열처리 온도는 실리콘계 가스의 종류에 따라 많은 차이를 보인다. 가령, 실란(SiH₄)과 포스핀(PH₃)을 사용하는 경우 포화 불순물에 의한 포화 면저항치(Sheet Resistance)를 얻는 공정온도는 950℃ 내지 1000℃이나 디실란(Si₂H₆)을 사용하는 경우 약 700℃에서 면저항치의 변화가 거의 없이 공정을 수행할 수 있다. 반면 스텝 커버리지는 실란의 경우가 우수하다.

기타 관련 선행기술로 미합중국특허 5320880호에 따르면, 형성되는 막의 표면을 거칠게 형성하기 위해 웨이퍼에 비정질 실리콘 막을 형성하면서 티타늄(Ti)이 포함된 물질을 같이 공급하고 공정환경으로 플라즈마를 인가하고 있다. 그러나 이는 반도체장치의 도전체로 사용하기 위한 불순물의 포함에 대해서는 언급하지 않고 있으므로 불순물 첨가 실리콘 막의 형성과 직접적인 관련은 없는 것이다.

도3과 도4는 불순물 비첨가 실리콘 막과 불순물 첨가 실리콘 막을 종래의 저압 화학기상증착방법에 의해 인시튜방식으로 형성하는 일반적인 형태를 나타내는 도면이다.

이들은 핫월(Hot Wall) 저압 화학기상증착 혹은 개별방식 RTP(Rapid Thermal processor)장비에서 형성할 수 있는 것으로, 도3은 불순물이 첨가되지 않은 실리콘 막(31) 위에 불순물 첨가 실리콘 막(32)을 형성한 것을 나타내는 것이며, 도4는 저농도 불순물 첨가 실리콘 막(41) 위에 고농도 불순물 실리콘 막(42)을 형성한 상태를 나타낸다.

이러한 불순물이 첨가된 인시튜 실리콘 막을 형성하는 공정에 대해서 좀 더 알아보면, 외부 가열방식의 저압 화학기상증착공정에서 결정전이온도 이하에서 비정질로 형성되는 인이 첨가된 인시튜 실리콘 막은 증착과정에서 가스에서 분해된 실리콘 원자가 공정 진행중의 웨이퍼 표면에서 반응을 통해 정착하는 반면, 해리된 인은 웨이퍼 표면에 흡착되므로 실리콘의 증착속도를 저해하는 것으로 알려져 있다.

현재는 증착막의 표면 거칠기, 저항 및 스텝 커버리지 등의 요소를 종합적으로 고려하여 상기 공정은 다른 방법에 비해 선호되고 있으나, 낮은 온도 낮은 압력일수록 부분적으로 과다한 인의 흡착으로 인한 이상부위가 생기기 쉽다. 이러한 이상부위는 비정질의 불순물이 첨가된 실리콘막을 이용하는 선택성장형 요철 실리콘 (Selective HemiSpherical Grain: Selective HSG)형성공정에서 원하는 HSG의 형성을 방해하는 온도불안정, 표면오염에 의한 부분적 결정화 등 여러 가지 문제 가운데 하나로 생각되고 있다. 웨이퍼의 대구경화에 따라 이런 문제는 더욱 빈발할 것으로 예상된다.

우선, 불순물 첨가형 폴리실리콘을 형성하는 수직로형 저압 화학기상증착 시스템에서는 석영관 외부의 저항 가열식 히터에 의한 복사열로 소오스 가스의 열분해 및 증착이 이루어지는데, 시스템을 이루고 있는 석영류의 구조는 웨이퍼의 대구경화에 따라 투입되는 가스가 웨이퍼 전후면에서 와류에 의해 파티클이 발생될 확률을 증가시키고 있다.

그리고 공정로의 웨이퍼 보트 내의 위치 및 웨이퍼 중앙과 주위의 구분에 따라 부분적인 가스 분압의 차이가 증가하고 형성되는 반도체장치 내의 저항의 불균일성이 높아진다. 이를 막기 위해서는 수직형 로의 높이를 줄이고 공정이 이루어질 때 웨이퍼 사이의 간격을 늘려야 하지만 그러면 처리매수의 감소로 공정시간이 길어지는 문제가 발생된다.

결과적으로 기존의 인시튜방식 저압 화학기상증착에 의한, 불순물이 첨가된 실리콘 막을 형성하는 것이 웨이퍼의 대구경화에 따라 다음의 문제점을 발생시키고 기존의 이점을 잃고 있다.

첫째, 처리공간의 확대에 따른 내부 온도 안정화, 사용 가스의 유량 증가, 웨이퍼 중앙까지의 열전도율 저하, 공정챔버 수명의 상대적인 저하 등이 발생한다.

둘째, 공정에서 처리되는 웨이퍼 내에서의 혹은 웨이퍼들 사이의 균질성이 저하된다.

이러한 이유로 향후의 대구경 웨이퍼 처리 시스템은 웨이퍼를 기존의 배치방식 처리가 아닌 개별적 처리방식을 택한 챔버방식이 위주가 될 것으로 예상되고 있다.

본 발명의 목적은, 대구경 웨이퍼의 가공에서 종래의 저압 화학기상증착에 의할 때의 웨이퍼 균질성의 문제점 등을 경감하면서 불순물이 첨가된 실리콘막을 형성할 수 있는 플라즈마를 이용한 반도체장치 제조방법을 제공하는 것이다.

도1은 종래의 계면을 통해 실리콘 막에 불순물을 확산시키는 방식의 문제점을 나타내는 도면이다.

도2는 종래의 이온주입으로 불순물 첨가 실리콘 막을 형성시키는 방식의 문제점을 나타내는 도면이다.

도3과 도4는 불순물 비첨가 실리콘 막과 불순물 첨가 실리콘 막을 종래의 저압 화학기상증착방법에 의해 인시튜방식으로 형성하는 일반적인 형태를 나타내는 도면이다.

도5는 본 발명의 일 실시예에 따라 플라즈마를 인가한 저압 화학기상증착법으로 불순물이 첨가되지 않은 혹은 약하게 첨가된 실리콘 막을 형성한 후 인시튜방식으로 불순물 첨가 실리콘 막을 형성한 상태를 나타내는 도면이다.

도6과 도7은 본 발명에 따라 불순물이 첨가된 실리콘 막을 형성하기 전 혹은 후에 플라즈마 표면처리를 하면서 인시튜방식으로 웨이퍼에 다층의 막을 형성시킨 상태를 나타내는 도면이다.

※도면의 주요부분에 대한 부호의 설명

11: 게이트 폴리 12: 게이트 산화막

13, 61: 실리콘 기판 21: 인터커넥션

22, 31: 실리콘 막 32, 63, 71: 불순물 첨가 실리콘 막

41: 저농도 불순물 실리콘 막 42: 고농도 불순물 실리콘 막

62: 자연산화막 72: 플라즈마 처리부

73: 실리콘 질화막

상기 목적을 달성하기 위한 본 발명에 따른 플라즈마를 이용한 반도체장치 제조방법은, 불순물이 주입된 실리콘 막을 형성할 때 소오스 가스의 플라즈마가 생성된 챔버에서 화학기상증착법에 의해 웨이퍼에 상기 막을 형성하는 것을 특징으로 한다.

본 발명은 화학기상증착법에 있어서, 플라즈마를 인가하는 방식이 기존의 순수 열분해방식보다 소오스 가스에 대한 분해능이 우수하고 공정공간 전체를 통해 분해능이 비교적 균일하다는 측면에 바탕하는 것이다. 따라서, 기존의 배치방식의 공정에서도 본 발명은 유효하나, 앞서 살펴본 배치방식의 문제점을 고려하면 개별처리방식에서 본 발명의 방법을 사용하는 것이 공정의 균질성을 높이는데 더 바람직하다.

본 발명에서 사용될 플라즈마는 일반적인 플라즈마 인가 화학기상증착(PECVD) 시스템을 사용하는 것 외에 헬리콘 플라즈마 등 여러 가지의 고밀도 플라즈마 시스템을 통해 인가될 수 있다.

본 발명의 불순물이 첨가된 실리콘 막은 공정의 온도에 따라 막 형성 당시에는 비정질 실리콘 막이거나 폴리실리콘 막이 된다. 그러나 비정질의 경우라도 후 공정의 처리에 의해 결국 폴리실리콘화 되는 것이 일반적일 것이다.

본 발명에서 공정의 소오스 가스는 열에 의해 분해되는 것과 인가된 플라즈마에 의해 분해되는 것이 동시에 있을 수 있다. 그러나 열에 의한 분해와 막의 증착이 우세한 경우, 형성되는 막의 정밀성이 저하되므로 플라즈마와 열원을 조정하여 멀티 스텝 증착에 의해 스텝 커버리지의 문제가 없는 정교한 막을 형성시키는 것이 적합하다.

또한, 본 발명의 화학기상증착은 저진공(1Torr)에서도 이루어지거나, 종래의 저압 화학기상증착에 비해 공정 효과를 높이고 높은 증착율을 갖도록 1Torr 내지 100Torr 정도의 중압(Sub-Atomspheric) 상태에서 이루어지는 경우도 있을 것이다.

한편, 본 발명의 불순물 첨가 실리콘 막이 인시튜방식으로 여러 막을 형성하는 가운데 형성되는 것이라면, 본 발명과 관련된 불순물 첨가 실리콘 막을 형성하기 전후에 인시튜의 상태로 계면을 플라즈마처리하여 계면의 접착도(Adhesion)를 증가시키는 것이 좋다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

(실시예 1)

도5는 본 발명의 일 실시예에 따라 플라즈마를 인가한 저압 화학기상증착법으로 불순물이 첨가되지 않은 혹은 약하게 첨가된 실리콘 막을 형성한 후 인시튜방식으로 불순물 첨가 실리콘 막을 형성한 상태를 나타내는 도면이다.

기존의 방식은 저압 화학기상증착에서 소오스 가스를 단순히 열분해하는 방법으로 실리콘 막을 증착시켰으나 본 실시예에서는 고온과 저압이라는 기존의 조건에 플라즈마의 인가라는 조건을 추가시켜 증착공정을 시행하고 있다. 플라즈마를 인가하는 경우 가스의 분해능이 향상되어, 특히 막 내의 불순물 조절이 용이해 지고 균일한 분포를 얻을 수 있다는 이점도 있다.

본 실시예에서 공정의 조건은 증착온도범위 150℃ 내지 700℃, 압력 100mTorr 내지 100Torr이며, 플라즈마를 인가하기 위한 RF(Radio Frequency)값은 13.56MHz 정도를 중심으로 한 저주파 영역과 수 GHz 주파수대도 가능하다. 소오스 가스로는 실란, 디실란과 이염화실란(SiH₂Cl₂), 첨가되는 불순물의 소오스 가스로는 포스핀계, 붕소계, 비소계 가스를 선택적으로 사용할 수 있다. 그리고 소량의 반응기체로는 공정의 안정된 압력을 얻을 수 없으므로 헬륨, 아르곤 등 불활성기체를 보충적으로 사용한다.

(실시예 2)

도6과 도7은 본 발명에 따라 불순물이 첨가된 실리콘 막을 형성하기 전 혹은 후에 플라즈마 표면처리를 하면서 인시튜방식으로 웨이퍼에 다층의 막을 형성시킨 상태를 나타내는 도면이다.

도6의 실시예에서는 실리콘 기판(61) 및 콘택부의 계면에 형성되어 있는 자연산화막(62) 혹은 계면 산화막을 1Torr의 아르곤 플라즈마로 처리하고 수소계 가스나 플로린계 가스로 제거하거나, 계면의 접착성을 높이기 위해 암모니아나 산화질소 등의 질소계 가스로 플라즈마 처리한 후 불순물 첨가 실리콘 막(63)을 증착시킨 상태를 나타내고 있다.

도7의 실시예에서는 불순물 첨가 실리콘 막(71)을 형성한 후 연속적으로 계면의 접착성을 증가시키고자 표면을 질소계 가스 플라즈마로 처리하여 질화된 플라즈마 처리부(72)를 형성시킨 후 그 위에 실리콘 질화막(73)을 형성시킨 상태를 나타내고 있다. 이러한 표면처리를 통해 이 불순물 첨가 실리콘 막(71)의 표면에 실리콘 질화막(73)을 형성시킬 때 계면의 접착성이 증가된다.

따라서, 본 발명에 의하면 공정공간 전체에 걸쳐 인가된 플라즈마에 의해 안정되고 고른 조건이 조성되므로 공정에 의해 형성되는 실리콘 막의 웨이퍼 내에서의 또는 웨이퍼 사이의 균질성을 높이는 효과가 있다. 특히 대구경 웨이퍼를 사용하는 공정에서 안정된 공정을 통해 대구경화에 따른 난점을 보완할 수 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

1. 불순물이 주입된 실리콘 막을 형성할 때 소오스 가스의 플라즈마가 생성된 챔버에서 화학기상증착법에 의해 웨이퍼에 상기 막을 형성하는 것을 특징으로 하는 플라즈마를 이용한 반도체장치 제조방법.
2. 제 1항에 있어서,

   상기 막을 형성하는 공정이 개별처리방식 챔버에서 이루어지는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
3. 제 1항에 있어서,

   상기 막은 비정질 실리콘 혹은 폴리실리콘 막인 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
4. 제 1항에 있어서,

   상기 막은 공정중의 플라즈마와 열원을 조정하여 멀티 스텝 증착방법으로 형성되는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
5. 제 1항에 있어서,

   상기 막의 형성은 높은 증착율을 갖도록 압력 1Torr 내지 100Torr의 중압상태에서 이루어지는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
6. 제 5항에 있어서,

   상기 범위의 압력을 이루기 위한 소오스 가스 외에 보충가스로 불활성기체를 사용하는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
7. 제 1항에 있어서,

   상기 막의 형성은 1Torr 이하의 저진공상태에서 이루어지는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
8. 제 1항에 있어서,

   상기 막을 포함하는 다층 막이 모두 플라즈마가 인가된 상태에서 인시튜방식으로 연속하여 형성되는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
9. 제 8항에 있어서,

   상기 막의 형성 전 혹은 후에 계면을 플라즈마처리하여 계면의 접착도(Adhesion)를 증가시키는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.
10. 제 1항에 있어서,

    상기 막의 형성 전에 웨이퍼 표면을 플라즈마처리하여 계면의 접착도을 증가시키는 것을 특징으로 하는 상기 플라즈마를 이용한 반도체장치 제조방법.