KR19980033656A - Semiconductor package and manufacturing method - Google Patents
Semiconductor package and manufacturing method Download PDFInfo
- Publication number
- KR19980033656A KR19980033656A KR1019980016091A KR19980016091A KR19980033656A KR 19980033656 A KR19980033656 A KR 19980033656A KR 1019980016091 A KR1019980016091 A KR 1019980016091A KR 19980016091 A KR19980016091 A KR 19980016091A KR 19980033656 A KR19980033656 A KR 19980033656A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- lead
- semiconductor package
- pattern
- shielding plate
- Prior art date
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
본 발명은 반도체 패키지 및 그 제조방법을 개시한다. 본 발명은, 상면으로부터 하면을 향하여 소정 형상의 패턴이 형성된 회로기판과; 다이 접착제에 적재되어 회로기판상에 안착되며, 패턴과 와이어를 통해 접속되는 갈륨 비소 소자와; 회로기판의 상면에 결합되어 밀폐된 공간부를 형성하며 일측면에는 선택적으로 밀봉되는 에어 배출홀이 형성된 리드와; 회로기판의 하면에 형성된 각 패턴과 대응되는 위치에 결합되는 다수의 솔더링 볼;을 포함하여 된 것이며, 이를 제조하기 위한 방법은, 회로기판상에 상면으로부터 하면을 향하여 소정의 패턴을 형성하는 공정과; 소정의 패턴이 형성된 회로기판의 상면에 갈륨 비소 소자가 적재된 다이 접착제를 안착시켜 접착시키는 공정과; 갈륨 비소 소자와 회로기판의 패턴간을 상호 접속시키기 위한 와이어 본딩 공정과; 회로기판의 상면에 밀폐된 공간부가 형성되도록 일측면에 에어 배출홈이 형성된 리드를 봉착하는 공정과; 리드의 에어 배출홀을 시일링하는 공정; 회로기판의 하면에 형성된 각 패턴부에 다수의 솔더링 볼을 접착시키는 공정;을 포함하여 된다. 이와같은 본 발명은, 전자파 차폐가 되는 볼 그리드 어레이 방식의 반도체 패키지를 얻을 수 있게됨으로써 고밀도의 고직접화를 도모할 수 있게되며, 특히 소자의 작동과정에서 발생되는 전자파의 차단효과를 얻을 수 있어 이를 채용한 제품의 성능을 획기적으로 향상시킬 수 있는 이점이 있다.The present invention discloses a semiconductor package and a method of manufacturing the same. The present invention provides a printed circuit board comprising a circuit board having a predetermined shape pattern formed from an upper surface to a lower surface; A gallium arsenide element loaded on a die adhesive and seated on a circuit board and connected through a pattern and a wire; A lead coupled to the upper surface of the circuit board to form a closed space part, and having an air discharge hole selectively sealed at one side thereof; And a plurality of soldering balls coupled to positions corresponding to the respective patterns formed on the bottom surface of the circuit board, and a method for manufacturing the same includes: forming a predetermined pattern from the top surface to the bottom surface on the circuit board; ; Mounting and bonding a die adhesive on which a gallium arsenide element is loaded on an upper surface of a circuit board on which a predetermined pattern is formed; A wire bonding process for interconnecting the gallium arsenide element and the pattern of the circuit board; Sealing a lead in which an air discharge groove is formed on one side such that a closed space is formed on an upper surface of the circuit board; Sealing the air discharge hole of the lid; And attaching a plurality of soldering balls to each pattern portion formed on the bottom surface of the circuit board. As described above, the present invention provides a ball grid array-type semiconductor package that provides electromagnetic shielding, thereby achieving high density and high directivity, and in particular, can block electromagnetic waves generated during operation of the device. There is an advantage that can significantly improve the performance of the product employing it.
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 갈륨 비소(GaAs)를 이용한 반도체 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package using gallium arsenide (GaAs) and a method of manufacturing the same.
근래에 들어와서 반도체 패키지의 사용용도는 거의 모든 분야에 걸쳐 사용되고 있으며, 특히 대용량 고속화에 따라 대용량 및 고집적화가 요구되고 있다.In recent years, the use of the semiconductor package has been used in almost all fields, and in particular, high capacity and high integration are required according to high speed of large capacity.
이와같은 반도체 패키지의 재질로서 가장 널리 사용되고 있는 것이 실린콘(Si)을 이용한 반도체 패키지이나 이와같은 실리콘을 이용한 반도체 패키지는 동작속도가 느리고, 전기를 광으로 바꿀수가 없다는 문제점이 야기되어 그 사용용도가 한정되는 문제점을 내재하고 있다.As the material of the semiconductor package, the most widely used is a semiconductor package using silicon (Si) or a semiconductor package using such silicon, which causes a problem of slow operation speed and the inability to convert electricity into light. There are inherent problems.
이와같은 문제점을 해결하기 위하여 최근에 가장 활발하게 개발되고 있는 것이 갈륨비소(GaAs) 등을 이용한 화합물 반도체이다.In order to solve such a problem, a compound semiconductor using gallium arsenide (GaAs) or the like is most recently developed.
이와같은 갈륨비소를 이용한 반도체 패키지는 그 처리속도가 매우 빠르고 또한 전기를 광으로 바꿀 수가 있어서 매우 광범위한 사용용도를 가짐으로써 근래에 가장 확실한 차세대 반도체 패키지로 각광 받고 있다.Such a semiconductor package using gallium arsenide has been very popular as the next generation semiconductor package which is the most reliable in recent years, because the processing speed is very fast and electricity can be converted into light.
도 1에는 이와같은 갈륨비소를 이용한 반도체 패키지 조립체의 일예가 도시되어 있다.1 illustrates an example of a semiconductor package assembly using such gallium arsenide.
즉, IC칩(10)이 실장되는 패드(11;pad)와, IC칩(10)과 연결되는 인너 리이드(12;inner lead) 및 외부단자와 연결되는 아웃터 리이드(outer lead)를 가진다.That is, it has a pad 11 on which the IC chip 10 is mounted, an inner lead 12 connected to the IC chip 10, and an outer lead connected to an external terminal.
또한 패드(11)의 상부에는 밀폐된 공간부(air cavity;20a)를 형성하도록 리드(lid;20)가 결합되어진다.In addition, a lid 20 is coupled to an upper portion of the pad 11 to form a closed air cavity 20a.
이때 전술한 리드(20)를 패드(11)의 상면에 결합시켜 밀폐된 공간부(20a)를 형성하는 것에 의해서는 요망하는 주파수를 쉽게 얻을 수 있는 이점을 얻게된다.At this time, by combining the above-described lead 20 to the upper surface of the pad 11 to form a closed space portion 20a, the desired frequency can be easily obtained.
그러나 이와같은 반도체 패키지에 있어서는, 외부단자와 연결시키기 위하여 아웃터 리이드를 갖는 타입을 취하고 있는 것이기 때문에 리드를 형성할 수 있는 범위가 한정되어 이에의해 고집적화가 곤란한 문제점을 내재하고 있다.However, in such a semiconductor package, since it has a type having an outer lead in order to connect to an external terminal, the range in which the lead can be formed is limited, which inherently causes a problem of high integration.
또한 이와같은 문제점 외에도 IC칩(10)의 작동 과정에서 발생되는 전자파(electro magnetic interference;EMI)의 차단이 효과적으로 이루어지지 못함으로써 이에의한 각종 회로부품의 기능열화를 초래하는 등의 문제점이 야기된다.In addition to the above problems, it is difficult to effectively block the electromagnetic interference (EMI) generated during the operation of the IC chip 10, which causes problems such as deterioration of various circuit components. .
본 발명은 이와같은 종래의 제반 문제점을 해결하기 위하여 창출된 것으로서, 고집적화가 가능하며, 특히 전자파 차단의 효과를 얻을 수 있는 반도체 패키지를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such problems in the related art, and an object of the present invention is to provide a semiconductor package capable of high integration, and in particular, an effect of electromagnetic wave blocking.
또한 본 발명은 이와같은 반도체 패키지를 가장 적절하게 제조할 수 있는 제조방법을 제공함에 그 다른 목적이 있다.It is another object of the present invention to provide a manufacturing method capable of manufacturing such a semiconductor package most appropriately.
첫째 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는, 상면으로부터 하면을 향하여 소정 형상의 패턴이 형성된 회로기판과; 다이 접착제에 적재되어 상기 회로기판상에 안착되며, 상기 회로기판의 패턴과 와이어를 통해 접속되는 갈륨 비소 소자와; 상기 회로기판의 상면에 결합되어 내부에 밀폐된 공간부를 형성하며 일측면에는 선택적으로 밀봉되는 에어 배출홀이 형성된 리드와; 상기 회로기판의 하면에 형성된 각 패턴과 대응되는 위치에 결합되는 다수의 솔더링 볼;을 포함하여 된 것을 그 특징으로 한다.In order to achieve the first object, a semiconductor package according to the present invention includes a circuit board having a pattern of a predetermined shape from an upper surface to a lower surface; A gallium arsenide element loaded on a die adhesive and seated on the circuit board and connected through a pattern and a wire of the circuit board; A lead coupled to an upper surface of the circuit board to form a sealed space therein and having an air discharge hole selectively sealed at one side thereof; And a plurality of soldering balls coupled to positions corresponding to the respective patterns formed on the bottom surface of the circuit board.
둘째 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지 제조방법은, 회로기판상에 상면으로부터 하면을 향하여 소정의 패턴을 형성하는 공정과; 소정의 패턴이 형성된 상기 회로기판의 상면에 갈륨 비소 소자가 적재된 다이 접착제를 안착시켜 접착시키는 공정과; 상기 갈륨 비소 소자와 상기 회로기판의 패턴간을 상호 접속시키기 위한 와이어 본딩 공정과; 상기 회로기판의 상면에 밀폐된 공간부가 형성되도록 일측면에 에어 배출홀이 형성된 리드를 봉착하는 공정과; 상기 리드의 에어 배출홀을 시일링하는 공정; 상기 회로기판의 하면에 형성된 각 패턴부에 다수의 솔더링 볼을 접착시키는 공정;을 포함하여 된 것을 그 특징으로 한다.In order to achieve the second object, the semiconductor package manufacturing method according to the present invention comprises the steps of: forming a predetermined pattern from the upper surface to the lower surface on the circuit board; Mounting and bonding a die adhesive on which a gallium arsenide element is loaded on an upper surface of the circuit board on which a predetermined pattern is formed; A wire bonding process for interconnecting the gallium arsenide element and the pattern of the circuit board; Sealing a lead in which an air discharge hole is formed at one side such that an airtight space is formed on an upper surface of the circuit board; Sealing the air discharge hole of the lid; And a step of adhering a plurality of soldering balls to each pattern portion formed on the bottom surface of the circuit board.
도 1은 일반적인 반도체 패키지의 단면도.1 is a cross-sectional view of a general semiconductor package.
도 2는 본 발명에 따른 반도체 패키지의 단면도.2 is a cross-sectional view of a semiconductor package according to the present invention.
도 3 및 도 4는 전자파 차단판에 형성된 관통구멍의 단면 형상의 여러 실시예를 보인 평면도들.3 and 4 are plan views showing various embodiments of the cross-sectional shape of the through hole formed in the electromagnetic wave shield plate.
도 5는 리드와 차단판간의 결합을 위한 금형의 단면도.5 is a cross-sectional view of a mold for coupling between a lead and a barrier plate.
도 6(a) 내지 도 6(d)은 본 발명에 따른 반도체 패키지 제조 과정을 순차적으로 보인 단면도.6 (a) to 6 (d) are cross-sectional views sequentially showing a semiconductor package manufacturing process according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
1 : 공간부 2,3 : 상,하부 금형1: space part 2,3: upper and lower mold
4 : 게이트 5 : 코어4: gate 5: core
100 : 회로기판 110 : 패턴100: circuit board 110: pattern
200 : 갈륨비소 소자 210 : 다이 접착제200: gallium arsenide element 210: die adhesive
300 : 리드 310 : (밀폐된)공간부300: lead 310: (enclosed) space part
320 : 에어 배출홀 330 : 도전성 접착제320: air discharge hole 330: conductive adhesive
400 : 솔더링 볼 500 : 절연 마스크400: soldering ball 500: insulating mask
600 : 전자파 차단수단 610 : 차단판600: electromagnetic wave blocking means 610: blocking plate
611 : (다수의)관통구멍 620 : 접지라인611: (multiple) through holes 620: ground line
630 : 접지볼630: Ground Ball
이와같은 본 발명의 특징적인 구성 및 이에따른 작용효과는 후술하는 첨부된 도면을 참조한 발명의 상세한 설명을 통해 더욱 명확해 질 것이다.Such a characteristic configuration and the resulting effects of the present invention will become more apparent from the following detailed description of the invention with reference to the accompanying drawings.
도 2 내지 도 5에 나타내 보인 바와 같이 본 발명에 따른 반도체 패키지는 크게 회로기판(100)과 갈륨비소 소자(200) 그리고 리드(lid;300)와 솔더링 볼(solding ball;400)로 대별된다.As shown in FIGS. 2 to 5, the semiconductor package according to the present invention is roughly classified into a circuit board 100, a gallium arsenide device 200, a lid 300, and a soldering ball 400.
회로기판(100)은 평탄한 형상을 갖고 있는 것으로서, 상면으로부터 하면을 향하여 소정의 패턴(110)이 관통되도록 형성된다.The circuit board 100 has a flat shape and is formed such that a predetermined pattern 110 penetrates from an upper surface to a lower surface.
갈륨비소 소자(200)는 다이 접착제(die;210)에 적재되는 것으로서, 이 갈륨비소 소자(200)가 적재된 다이 접착제(210)는 회로기판(100)의 상면에 안착되며, 특히 와이어 본딩(wire bonding;220)을 통해 회로기판(100)의 상부측 패턴(110)과 접속된다.The gallium arsenide device 200 is loaded on a die adhesive 210. The die adhesive 210 on which the gallium arsenide device 200 is loaded is mounted on the upper surface of the circuit board 100, and in particular, wire bonding ( It is connected to the upper pattern 110 of the circuit board 100 through a wire bonding (220).
리드(300)는 회로기판(100)의 상면에 결합되는 것으로서, 이를 통해 내부에 밀폐된 공간부(air cavity;310)를 형성하며, 특히 일측 상면에는 제조 공정과정에서 발생되는 고열에 의한 팽창된 에어(air)를 배출하기 위한 에어 배출홀(320)이 형성된다.The lead 300 is coupled to the upper surface of the circuit board 100, thereby forming an air cavity 310 enclosed therein. In particular, the upper surface of the lead 300 is expanded due to high heat generated during a manufacturing process. An air discharge hole 320 for discharging air is formed.
또한 리드(300)는 회로기판(100)상에 접착제를 통해 봉착(逢着)되어지는 바, 특히 이 접착제는 전기적인 특성이 매우 우수한 도전성(導電性)접착제(330)를 사용함이 바람직할 것이다.In addition, the lead 300 is sealed on the circuit board 100 through an adhesive. In particular, the adhesive may preferably use a conductive adhesive 330 having excellent electrical characteristics.
한편, 전술한 에어 배출홀(320)은 최종적으로는 즉, 어느 정도 공간부(310)가 냉각된 상태에서는 시일링(sealing)되어진다.On the other hand, the air discharge hole 320 described above is finally sealed, that is, in a state where the space 310 is cooled to some extent.
솔더링 볼(400)은 회로기판(100)의 하부측 패턴(110) 각각에 접착되는 것으로서, 실질적으로 도시되지 않은 메인 회로기판상에 갈륨비소 소자(200)를 접속시키는 역할을 수행한다.The soldering ball 400 is adhered to each of the lower patterns 110 of the circuit board 100, and serves to connect the gallium arsenide element 200 on the main circuit board (not shown).
이와같이 솔더링 볼(400)이 회로기판(100)의 각 패턴(110)상에 접촉됨으로써 아웃터 리이드를 갖는 방식에 비하여 고밀도,고집적화가 가능한 일종의 볼 그리드 어레이 방식(ball grid array type)을 취할 수 있게된다.In this way, the soldering balls 400 are in contact with each pattern 110 of the circuit board 100 to take a kind of ball grid array type that enables higher density and higher integration than the method having an outer lead. .
따라서 종래 아웃터 리드를 갖는 방식에 비하여 같은 실장면적하에서 좀더 고집적화가 가능하게 된다.Therefore, higher integration is possible under the same mounting area as compared with the conventional method having the outer lead.
한편, 전술한 갈륨비소 소자(200)가 적재된 다이 접착제(210)를 회로기판(100)의 상면에 안착시킴에 있어서는 상호간의 사이에 절연(絶緣)을 위한 절연 마스크(mask;500)를 개재하도록 함이 바람직하다.On the other hand, in mounting the die adhesive 210 on which the above-described gallium arsenide element 200 is mounted on the upper surface of the circuit board 100, an insulating mask 500 for insulating is interposed therebetween. It is desirable to.
이는 회로기판(100)의 상면과 다이 접착제(210)사이에는 절연이 된 것은 사실이지만, 회로기판(100)상의 패턴(110)과 갈륨비소 소자(200)간의 와이어 본딩(220)이 매우 우수한 전도성을 갖고 있기 때문에 만약에 경우에 발생될 수 있는 전기적인 쇼트를 미연에 방지하기 위함이다.It is true that there is insulation between the top surface of the circuit board 100 and the die adhesive 210, but the wire bonding 220 between the pattern 110 on the circuit board 100 and the gallium arsenide element 200 has excellent conductivity. This is to prevent the electrical short that can be generated in case.
이때 전술한 갈륨비소 소자(200)가 동작하는 과정에서는 전자파(electro magnetic interference;EMI)가 발생되게 되고, 이와같은 전자파는 갈륨비소 소자(200) 및 인접된 회로부품의 성능을 열화시키는 요인이 되는 바, 이를 차단하기 위하여, 회로기판(100)과의 사이에 밀폐된 공간부(310)를 형성하고 있는 리드(300)와 회로기판(100) 사이에는 전자파 차단수단(600)이 더 개재되어진다.At this time, in the process of operating the above-described gallium arsenide element (electromagnetic interference) (EMI) is generated, such an electromagnetic wave is a factor that degrades the performance of the gallium arsenide element 200 and the adjacent circuit components In order to block the bar, an electromagnetic wave blocking means 600 is further interposed between the lead 300 and the circuit board 100, which form a closed space 310 between the circuit board 100 and the circuit board 100. .
이와같은 전자파 차단수단(600)의 상세한 구조를 보면, 크게 차단판(610)과 접지라인(grounding line;620)과 접지볼(grounding ball;630)로 대별된다.Looking at the detailed structure of the electromagnetic wave blocking means 600, it is roughly divided into a blocking plate 610, a grounding line (620) and a grounding ball (grounding ball) (630).
차단판(610)은 리드(300)의 내면에 내장 설치되는 것으로서, 특히 하부 가장자리면은 전술한 리드(300)와 회로기판(100)간의 봉착부위인 도전성 접착제(330)와 연결될 수 있도록 소정길이 노출된다.The blocking plate 610 is installed on the inner surface of the lead 300, and the lower edge surface is a predetermined length so that the lower edge surface can be connected to the conductive adhesive 330, which is a sealing portion between the lead 300 and the circuit board 100. Exposed.
이때 차단판(610)상에는 전자파의 차단 효과를 상승시키기 위한 것으로서 다수의 관통구멍(611)이 형성되는 바, 이 관통구멍(611)의 형상은 도 4(a)(b)에 나타내 보인 바와 같이 원형의 단면을 갖도록 하거나 또는 다각형상 즉, 도시된 바와 같이 사각 형상의 단면을 갖도록 함이 바람직할 것이다.At this time, a plurality of through holes 611 are formed on the blocking plate 610 to increase the blocking effect of electromagnetic waves, and the shape of the through holes 611 is shown in Figs. 4A and 4B. It would be desirable to have a circular cross section or polygonal, that is, a rectangular cross section as shown.
즉, 그 가공성에 따라 적절한 형상의 단면을 갖도록 함이 바람직할 것이다.That is, it will be desirable to have a cross section of an appropriate shape according to the workability.
이때 차단판(610)상에 관통구멍(611)을 형성함에 있어서는, 엣칭 가공을 통해 성형함이 바람직하며, 펀칭 가공을 통해 성형하여도 무방하다.At this time, in forming the through hole 611 on the blocking plate 610, it is preferable to mold through etching, and may be molded through punching.
그러나 차단판(610)이 평탄한면을 유지하여야 하기 때문에 펀칭 가공보다는 엣칭 가공을 통해 성형함이 더욱 바람직할 것이다.However, since the blocking plate 610 must maintain a flat surface, it may be more preferable to mold through etching rather than punching.
전술한 접지라인(620)은, 회로기판(100)의 상면 가장자리면을 따라 도포되는 것으로서, 특히 네 모서리부중 어느 일측부위는 회로기판(100)의 하면을 향하여 관통되도록 패턴이 형성된다.The above-described ground line 620 is applied along the edge of the upper surface of the circuit board 100, and in particular, any one side of four corner portions is formed to penetrate toward the lower surface of the circuit board 100.
또한 접지라인(620)은 차단판(610)의 하면이 접촉되어 있고, 회로기판(100)과 리드(300)를 상호 봉착시키고 있는 도전성 접착제(330)와 대응되는 위치에 형성되어 이 도전성 접착제(330)와 서로 접속되는 상태를 유지한다.In addition, the ground line 620 is formed at a position corresponding to the bottom surface of the blocking plate 610 and corresponding to the conductive adhesive 330 sealing the circuit board 100 and the lead 300 to each other. 330 is connected to each other.
접지볼(630)은, 전술한 전자파 차단판(610)을 통해 흡수한 전자파를 외부로 접지시키기 위하여 마련되는 것으로서, 전술한 접지라인(620)중 회로기판(100)의 하면으로 연장된 부위에 접착된다.The ground ball 630 is provided to ground the electromagnetic wave absorbed through the above-described electromagnetic wave shielding plate 610 to the outside, and the ground ball 630 extends to the lower surface of the circuit board 100 in the above-described ground line 620. Are glued.
따라서 전자파는 차단판(610)을 통해 차단되는 것은 물론이고, 이 차단판(610)의 하면과 접속된 도전성 접착제(330)와 접지라인(620)을 통해 접지볼(610)으로 안내되어 외부로 접지되게 되는 것이다.Therefore, the electromagnetic wave is not only blocked through the blocking plate 610, but also guided to the ground ball 610 through the conductive adhesive 330 and the ground line 620 connected to the bottom surface of the blocking plate 610 to the outside. It will be grounded.
한편, 전술한 차단판(610)을 리드(300)상에 내장함에 있어서는, 별도로 제작하여 삽입하지 못하는 구조를 취하고 있다.On the other hand, when the above-described blocking plate 610 is embedded on the lead 300, it has a structure that cannot be manufactured and inserted separately.
따라서, 차단판(610)을 리드(300)상에 내장함에 있어서는, 리드(300)를 사출로 성형하는 과정에서 함께 사출 성형하여 일체로 몰딩시킴이 바람직할 것이다.Therefore, when the blocking plate 610 is embedded on the lead 300, it may be desirable to integrally mold the lead 300 by injection molding together in the process of molding the lead 300.
또한 이와같이 차단판(610)을 리드(300)를 상호 사출성형을 통해 일체로 몰딩하는 과정에서 리드(300)에 형성된 에어 배출홀(320)은 최종적으로 시일링처리되는 것은 물론이고, 사출성형시 코어(core)가 삽입되어지는 부분이기 때문에 차단판(610)의 관통구멍(611)중 어느 하나의 관통구멍(611)은 에어 배출홀(320)과 대응되도록 위치되어야 할 것이다.In addition, the air discharge hole 320 formed in the lead 300 is finally sealed in the process of integrally molding the blocking plate 610 through the injection molding of the lead 300. Since the core is a part to be inserted, any one of the through holes 611 of the through holes 611 of the blocking plate 610 should be positioned to correspond to the air discharge hole 320.
한편, 전술한 리드(300)와 차단판(610)을 상호 사출 성형하여 일체로 사출 성형함에 있어서는, 도 5에 개념적으로 나타내 보인 바와 같은 사출 금형을 통해 성형하도록 함이 바람직하다.On the other hand, in the injection molding integrally by injection molding the lead 300 and the barrier plate 610 described above, it is preferable to mold through the injection mold as shown conceptually in FIG.
이와같이 리드(300)와 차단판(610)을 일체화 하기 위한 사출금형의 개념적인 구성을 보면, 서로 형합되어 내부에 리드(300)와 동일 형상의 공간부(1)를 형성하는 상,하부 금형(2,3)을 구비한다.As described above, in the conceptual configuration of the injection mold for integrating the lead 300 and the blocking plate 610, the upper and lower molds which form a space portion 1 having the same shape as the lead 300 are formed together. 2,3).
이때 하부 금형(2,3)은 취출이 용이하도록 중간 금형(3a)과 좌,우 금형(3b,3c)으로 구획된다.In this case, the lower molds 2 and 3 are divided into the middle mold 3a and the left and right molds 3b and 3c to facilitate taking out.
또한 하부 금형(3)의 좌,우 금형(3b,3c)과 상부 금형(2)의 양단부 사이에는 몰딩물의 주입을 위한 게이트(4)가 형성되며, 특히 상부 금형(2)의 일측면에는 리드(300)의 에어 배출홀(320)을 형성하기 위한 코어(5)가 개재된다.In addition, between the left and right molds 3b and 3c of the lower mold 3 and the both ends of the upper mold 2, a gate 4 is formed for injection of moldings, and in particular, a lead is formed on one side of the upper mold 2. A core 5 for forming the air discharge hole 320 of 300 is interposed.
따라서 상,하부 금형(2,3)의 형합에 의해 형성된 공간부(1)상에 차단판(610)을 개재한 상태에서 게이트(4)를 통해 몰딩물을 주입시키게 되면, 안정되게 서로 일체화된 리드(300)와 차단판(610)을 얻을 수 있게되는 것이다.Therefore, when moldings are injected through the gate 4 in the state of interposing the blocking plate 610 on the space part 1 formed by the upper and lower molds 2 and 3, the stable integration The lead 300 and the blocking plate 610 may be obtained.
이와같은 구성을 갖는 본 발명에 따른 반도체 패키지는, 볼 그리드 어레이 방식을 취한 것이기 때문에 고직접화가 가능한 효과를 얻을 수 있을 뿐만 아니라 특히 전자파 차단수단(600)을 통해 전자파 차단의 효과를 얻을 수 있게된다.Since the semiconductor package according to the present invention having such a configuration has a ball grid array method, it is possible not only to obtain a high direct effect but also to obtain an effect of electromagnetic shielding through the electromagnetic shielding means 600. .
한편, 이와같은 본 발명 반도체 패키지를 제조하기에 가장 적합한 제조공정을 도 6(a) 내지 도 6(d)을 참조하여 개략적으로 설명한다.Meanwhile, a manufacturing process most suitable for manufacturing such a semiconductor package of the present invention will be schematically described with reference to FIGS. 6 (a) to 6 (d).
먼저 도 6(a)에 나타내 보인 바와 같이, 회로기판(100)의 상면으로부터 하면을 향하여 소정 형상으로 패턴(110)을 형성한다.First, as shown in FIG. 6A, the pattern 110 is formed in a predetermined shape from the upper surface of the circuit board 100 toward the lower surface.
또한 도 6(b)에 나타내 보인 바와 같이, 다이 접착제(210)위에 갈륨비소 소자(200)를 적재하여, 패턴(110)이 형성되지 않은 부분에 접착시킨후 갈륨비소 소자(200)와 회로기판(100)을 상호 와이어 본딩(220)시켜 회로적으로 접속시키는 공정을 행한다.In addition, as shown in FIG. 6 (b), the gallium arsenide element 200 is loaded on the die adhesive 210 and bonded to a portion where the pattern 110 is not formed, followed by the gallium arsenide element 200 and the circuit board. A step of wire bonding 220 to each other and connecting the circuits 100 is performed.
한편, 이와같은 공정상에서는 다이 접착제(210)와 회로기판(100)의 상면 사이에 상호간의 절연을 완벽하게 하기 위한 절연 마스크(500)를 개재하는 공정이 수반됨이 바람직할 것이다.On the other hand, in such a process it will be desirable to be accompanied by a step of interposing the insulating mask 500 for perfect insulation between the die adhesive 210 and the upper surface of the circuit board 100.
다음에 도 6(c)에 나타내 보인 바와 같이 회로기판(100)상에 일측 상면에 에어 배출홀(320)이 형성된 리드(300)를 안착시킨후, 접착제를 통해 상호간의 봉착시켜 상호간의 사이에 밀폐된 공간부(310)를 형성한다.Next, as shown in FIG. 6 (c), the lead 300 having the air discharge holes 320 formed on one side of the upper surface of the circuit board 100 is seated thereon, and then sealed with each other by using an adhesive. The enclosed space 310 is formed.
이때 회로기판(100)과 리드(300)간의 봉착공정은 도전성 접착제(330)를 통해 행하도록 함이 바람직하다.In this case, the sealing process between the circuit board 100 and the lead 300 is preferably performed through the conductive adhesive 330.
또한 이 공정상에서는 리드(300)의 일측 상면에 형성된 에어 배출홀(320)을 시일링시키는 시일링 공정을 함께 행한다.In addition, in this process, a sealing process for sealing the air discharge hole 320 formed on the upper surface of one side of the lead 300 is performed together.
그리고 최종적으로 도 6(d)에 나타내 보인 바와 같이, 회로기판(100)의 하면에 형성된 각 패턴부(110)상에 다수의 솔더링 볼(400)을 각각 접착시키는 공정을 행한다.Finally, as shown in FIG. 6 (d), a process of adhering a plurality of soldering balls 400 onto each pattern portion 110 formed on the lower surface of the circuit board 100 is performed.
이와같은 솔더링 볼(400)의 접착에 의해 종래와 같은 아웃터 리드를 갖는 타입이 아니라 일종의 볼 그리드 어레이(ball grid array)의 타입의 반도체 패키지를 얻을 수 있게되는 것이다.By the bonding of the soldering ball 400, it is possible to obtain a semiconductor package of a type of ball grid array rather than a type having an outer lead as in the prior art.
이와같은 공정을 통해 고집적화된 즉, 볼 그리드 어레이 방식을 취한 하나의 반도체 패키지를 얻을 수 있게된다.Through this process, it is possible to obtain a single semiconductor package that is highly integrated, that is, in the form of a ball grid array.
한편, 전술한 공정을 통해 완성된 반도체 패키지의 동작과정에 전자파의 발생이 초래되고, 이에의해 각 회로부품의 기능 열화를 초래하므로 이를 방지하기 위한 공정이 수행될 필요가 있다.On the other hand, since the electromagnetic wave is generated in the operation process of the semiconductor package completed through the above-described process, thereby causing the functional degradation of each circuit component, it is necessary to perform a process for preventing this.
이와같은 공정은 전술한 각 공정들 상에서 적절하게 함께 병행되어 수행되어지는 바, 이를 순차적으로 설명하면 다음과 같다.Such a process is performed in parallel with each other as appropriate on the above-described processes, which will be described sequentially as follows.
먼저, 리드(300)상에 다수의 관통구멍(611)이 형성된 차단판(610)을 내장하는 공정을 행한다.First, a process of embedding the blocking plate 610 in which a plurality of through holes 611 are formed on the lead 300 is performed.
이때 차단판(610)의 내장공정은 리드(300)을 사출 성형하는 과정에서 함께 사출하여 일체화 시킴이 바람직하다.At this time, it is preferable that the embedded process of the blocking plate 610 is integrated by injecting together the lead 300 in the process of injection molding.
또한 차단판(610)을 리드(300)상에 내장함에 있어서는, 흡수된 전자파를 외부로 용이하게 접지시키기 위한 방편으로써 하부 가장자리면이 리드(300)와 회로기판(100)간의 봉착부위 즉, 도전성 접착제(330)에 접촉될 수 있도록 리드(300) 외측으로 노출되도록 연장함이 더욱 바람직할 것이다.In addition, in embedding the blocking plate 610 on the lead 300, the lower edge surface is a sealing portion between the lead 300 and the circuit board 100, i.e., conductive material, for easily grounding the absorbed electromagnetic wave to the outside. It would be more desirable to extend so as to be exposed out of the lid 300 to be able to contact the adhesive 330.
다음 공정으로써 도전성 접착제(330)와 차단판(610)의 하면이 상호 접촉된 부위를 중심으로 회로기판(100)의 상부 가장자리면을 따라 접지라인(620)을 형성한다.As a next process, the ground line 620 is formed along the upper edge surface of the circuit board 100 around the portion where the lower surface of the conductive adhesive 330 and the blocking plate 610 are in contact with each other.
이때 접지라인(620)중 어느 일측 모서리부분의 라인은 회로기판(100)의 하면으로 관통되도록 형성되어야 할 것이다.At this time, the line of any one corner portion of the ground line 620 should be formed to penetrate through the lower surface of the circuit board 100.
그리고 최종적으로는 접지라인(620)중 회로기판(100)의 하면으로 관통된 라인과 대응되는 부분에 접지볼(630)을 형성함으로써 전자파 차단을 위한 공정이 완료되어진다.Finally, the ground ball 630 is formed in a portion of the ground line 620 corresponding to the line penetrating through the bottom surface of the circuit board 100, thereby completing the process for blocking electromagnetic waves.
한편, 전술한 리드(300)상에 내장되는 차단판(610)상에 관통구멍(611)을 형성하는 것은 좀더 효과적인 전자파 차단을 위하여 형성하는 것으로써, 그 단면 형상은 에컨대 원형 단면이 가장 바람직하나, 성형의 편의를 위하여 다각단면 예컨대 사각단면 형상으로 형성하여도 무방할 것이다.On the other hand, forming the through-hole 611 on the blocking plate 610 embedded on the lead 300 is to form a more effective electromagnetic shielding, the cross-sectional shape is most preferably circular cross section, for example. However, for the convenience of molding, it may be formed in a polygonal cross section, such as a rectangular cross section.
또한 이들 관통구멍(611)의 형성을 위한 방법으로써는 펀칭가공을 통해 성형하여도 무방한 것이지만 펀칭 가공상에서 얇은 박판 형상의 차단판(610)의 편평도에 악영향을 끼칠 우려가 야기되므로 이와같은 문제점을 해결할 수 있는 엣칭 가공을 통해 성형하는 것이 가장 바람직할 것이다.In addition, the method for forming these through holes 611 may be formed through punching, but this problem may be adversely affected in the flatness of the thin plate-shaped block 610 in the punching process. It would be most desirable to mold through etchable solutions.
이때 차단판(610)을 좀더 효율적으로 얻을 수 있도록 매우 긴 판상의 금속재 쉬트상에 다수의 관통구멍(611)을 소정간격으로 형성하는 공정을 행하고, 동시에 리드(300)와 동일한 형상을 갖도록 절곡하는 공정을 통해 얻도록 함이 생산성 향상면에서 바람직할 것이다.At this time, in order to obtain the blocking plate 610 more efficiently, a process of forming a plurality of through-holes 611 at predetermined intervals on a very long plate-like metal sheet is performed, and at the same time bending to have the same shape as the lead 300 It may be desirable to gain from the process in terms of productivity.
한편, 상술한 본 발명의 구성 및 제조방법은 이에 한정되는 것은 아니며, 본 발명의 사상범위내에서 적절히 변경 가능한 것은 주지할 수 있다 할 것이다.On the other hand, the configuration and manufacturing method of the present invention described above is not limited to this, it can be noted that it can be changed appropriately within the scope of the invention.
상술한 바와 같이 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 볼 그리드 어레이 방식의 반도체 패키지를 얻을 수 있게됨으로써 고밀도의 고직접화를 도모할 수 있게되며, 특히 소자의 작동과정에서 발생되는 전자파의 차단효과를 얻을 수 있어 이를 채용한 제품의 성능을 획기적으로 향상시킬 수 있는 이점이 있다.As described above, according to the semiconductor package and the manufacturing method thereof according to the present invention, it is possible to obtain a ball grid array-type semiconductor package, it is possible to achieve a high density and high direct, in particular an electromagnetic wave generated during the operation of the device It is possible to achieve the blocking effect of the product has the advantage that can significantly improve the performance of the product employing it.
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016091A KR19980033656A (en) | 1998-05-06 | 1998-05-06 | Semiconductor package and manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980016091A KR19980033656A (en) | 1998-05-06 | 1998-05-06 | Semiconductor package and manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980033656A true KR19980033656A (en) | 1998-07-25 |
Family
ID=65891891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980016091A KR19980033656A (en) | 1998-05-06 | 1998-05-06 | Semiconductor package and manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980033656A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645755B1 (en) * | 2000-11-07 | 2006-11-13 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
| KR100691632B1 (en) * | 2006-05-16 | 2007-03-12 | 삼성전기주식회사 | Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package |
| KR100734816B1 (en) * | 2003-01-30 | 2007-07-06 | 인터내셔널 비지네스 머신즈 코포레이션 | Optimized lid mounting for electronic device carriers |
-
1998
- 1998-05-06 KR KR1019980016091A patent/KR19980033656A/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645755B1 (en) * | 2000-11-07 | 2006-11-13 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and method for manufacturing the same |
| KR100734816B1 (en) * | 2003-01-30 | 2007-07-06 | 인터내셔널 비지네스 머신즈 코포레이션 | Optimized lid mounting for electronic device carriers |
| KR100691632B1 (en) * | 2006-05-16 | 2007-03-12 | 삼성전기주식회사 | Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5986340A (en) | Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same | |
| US3484534A (en) | Multilead package for a multilead electrical device | |
| US7002803B2 (en) | Electronic product with heat radiating plate | |
| US5631809A (en) | Semiconductor device for ultrahigh frequency band and semiconductor apparatus including the semiconductor device | |
| US6175150B1 (en) | Plastic-encapsulated semiconductor device and fabrication method thereof | |
| US6064115A (en) | Semiconductor device provided with a heat sink | |
| US5497030A (en) | Lead frame and resin-molded-type semiconductor device | |
| US6458629B2 (en) | High-frequency module, method of manufacturing thereof and method of molding resin | |
| US6847115B2 (en) | Packaged semiconductor device for radio frequency shielding | |
| US6046501A (en) | RF-driven semiconductor device | |
| US6420651B1 (en) | Integrated circuit package with bond wires at the corners of an integrated circuit | |
| KR20020036039A (en) | Semiconductor package and method for manufacturing the same | |
| KR19980042513A (en) | Lead frame for semiconductor device and semiconductor device | |
| JP2571029B2 (en) | Microwave integrated circuit | |
| KR19980033656A (en) | Semiconductor package and manufacturing method | |
| KR900004718B1 (en) | Package for i.c. | |
| US6776663B2 (en) | Electronic component with isolation barriers between the terminal pins | |
| KR19980063740A (en) | Multilayer Leadframe for Molded Packages | |
| US4701723A (en) | Connection construction for electronic component | |
| US20230246010A1 (en) | Electronic component module, and method of manufacturing electronic component module | |
| KR100400673B1 (en) | printed circuit board for semiconductor package | |
| JP3013666B2 (en) | Semiconductor device | |
| JPH0278298A (en) | Electronic device | |
| KR100226782B1 (en) | Structure of semiconductor package | |
| KR100258351B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G15R | Request for early opening | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |