KR19980032532U - Voice and data parallel interface circuit of interphone - Google Patents

Voice and data parallel interface circuit of interphone Download PDF

Info

Publication number
KR19980032532U
KR19980032532U KR2019960045391U KR19960045391U KR19980032532U KR 19980032532 U KR19980032532 U KR 19980032532U KR 2019960045391 U KR2019960045391 U KR 2019960045391U KR 19960045391 U KR19960045391 U KR 19960045391U KR 19980032532 U KR19980032532 U KR 19980032532U
Authority
KR
South Korea
Prior art keywords
line
cpu
data
interphone
voice
Prior art date
Application number
KR2019960045391U
Other languages
Korean (ko)
Other versions
KR200155341Y1 (en
Inventor
김형동
Original Assignee
고성욱
한국통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고성욱, 한국통신 주식회사 filed Critical 고성욱
Priority to KR2019960045391U priority Critical patent/KR200155341Y1/en
Publication of KR19980032532U publication Critical patent/KR19980032532U/en
Application granted granted Critical
Publication of KR200155341Y1 publication Critical patent/KR200155341Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M9/00Arrangements for interconnection not involving centralised switching
    • H04M9/002Arrangements for interconnection not involving centralised switching with subscriber controlled access to a line, i.e. key telephone systems
    • H04M9/008Multiplex systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)

Abstract

적은 배선수로 데이터와 음성을 전송하고, 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있도록 하기 위하여 CPU의 제어신호에 의해 내부통화로와 선로와를 연결하거나 끊거나 하는 제1의 스위치부와, CPU의 제어신호에 의해 선로의 임피던스를 통화시의 임피던스로 낮추거나 하이임피던스 상태를 유지하거나 하는 제2의 스위치부와, CPU의 제어신호에 의해 선로를 소정의 로레벨 또는 소정의 하이레벨로 유지하는 제3의 스위치부와, 선로의 상기 소정의 로레벨과 상기 소정의 하이레벨과의 중간값을 레퍼런스 전위로 하여 선로의 전위와 비교하여 CPU에 전달하는 데이터수신부를 구비하며, 각각의 스위치부의 접지는 내부 접지와 분리되어 구성되어 있다.A first switch unit which connects or disconnects the internal call path and the line by a control signal of the CPU so as to transmit data and voice with a small number of wires and to connect hundreds of interphones without a separate device; A second switch unit which lowers the impedance of the line to the impedance at the time of the call or maintains the high impedance state by the control signal of the CPU, and maintains the line at the predetermined low level or the predetermined high level by the control signal of the CPU And a data receiving unit which transmits to the CPU by comparing the electric potential of the line with the intermediate value between the predetermined low level and the predetermined high level of the line as a reference potential. The ground is configured separately from the internal ground.

Description

인터폰의 음성 및 데이터 병렬 인터페이스 회로Voice and data parallel interface circuit of interphone

본 고안은 인터폰의 음성 및 데이터 병렬 인터페이스 회로에 관한 것으로서, 특히 세대와 경비실 모기간의 배선을 병렬 공통방식으로 하여 데이터와 음성의 전송을 하나의 선로를 통해 다수의 세대 인터폰에 병렬로 연결할 수 있도록 한 음성 및 데이터 병렬 인터페이스 회로에 관한 것이다.The present invention relates to a voice and data parallel interface circuit of an interphone. In particular, it is possible to connect data and voice transmissions in parallel to multiple generation interphones through a single line by using a common wiring method for generation and guard room main wiring. It relates to a voice and data parallel interface circuit.

아파트 단지 등에서 사용되는 인터폰에 있어서, 인터폰과 경비실 모기(母機)(또는 관리 모기)와의 통화를 위해서는 2개의 배선이 필요하다. 따라서, 여러 가지 기능을 위하여 데이터를 전송하고자 할 때에는 별도의 배선을 마련하여야 한다. 특히 성상(星狀)배선방식을 사용하는 경우에는 경비실 모기에 배선이 집중되므로 세대의 증가에 따른 방대한 배선의 필요성이 발생하고 관리모기에 집중되는 배선으로 인하여 설치 작업의 불편성과 관리 및 유지의 불편함이 발생한다.In an interphone used in an apartment complex or the like, two wires are required for a call between an interphone and a guard mosquito (or a managed mosquito). Therefore, if you want to transmit data for various functions, you need to provide a separate wiring. In particular, in case of using a star wiring system, wiring is concentrated in the guard room mosquito, so the necessity of extensive wiring occurs due to the increase of generation, and the inconvenience of installation work and management and maintenance inconvenience due to the wiring concentrated in the management mosquito. Will occur.

이와 같은 문제점을 해결하기 위하여, 데이터와 음성을 동일한 선로를 통해 전송하는 병렬공통방식이 근래 많이 사용되고 있다. 병렬 공통방식이란 모든 인터폰의 통화채널을 하나의 선로에 병렬로 연결하는 방식을 말한다. 이와 같이 연결하면 모든 인터폰을 병렬로 연결하므로 설치가 용이하고 또한 배선수도 줄어들어 설치비용이 절감된다는 장점이 있다.In order to solve such a problem, a parallel common method for transmitting data and voice through the same line has been widely used in recent years. The parallel common method refers to a method in which call channels of all interphones are connected to one line in parallel. In this connection, all interphones are connected in parallel, which makes it easy to install and reduces the number of wires, thereby reducing the installation cost.

그러나, 이러한 병렬공통방식의 인터폰은 다수의 인터폰을 병렬로 연결함에 따른 임피던스의 저하 등에 의해 연결할 수 있는 인터폰의 수가 제한되어 있었으며, 따라서 대형 건물이나 고층 아파트 등과 같이 연결되는 인터폰의 수가 많은 경우에 있어서는 사용하기에 곤란한 점이 있었다.However, such parallel interphones have a limited number of interphones that can be connected due to a decrease in impedance caused by connecting a plurality of interphones in parallel. Therefore, in a case where a large number of interphones are connected such as a large building or a high-rise apartment, etc. It was difficult to use.

본 고안은 전술한 것과 같은 문제점을 감안하여 이루어진 것으로서, 적은 배선수로 데이터와 음성을 전송할 수 있음과 동시에 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있는 인터폰의 음성 및 데이터 병렬 인터페이스 회로를 제공하는 것을 과제로 한다.The present invention has been made in view of the above problems, and provides an interphone voice and data parallel interface circuit capable of transmitting data and voice with a small number of wires and connecting up to hundreds of interphones without a separate device. Let's make it a task.

도 1은 본 고안에 의한 인터폰의 음성 및 데이터 병렬 인터페이스부의 회로도,1 is a circuit diagram of a voice and data parallel interface of an interphone according to the present invention;

도 2는 본 고안에 의한 인터폰의 결선도.2 is a connection diagram of the interphone according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 - CPU, 2 - 통화회로부,1-CPU, 2-call circuit,

3,4 - 인터페이스부, 5 - 전원회로,3,4-interface part, 5-power circuit,

11 - 데이터 선로, 12 - 음성신호 선로,11-data line, 12-voice signal line,

13,14 - 데이터/음성 채널 선로, 100 - 모기(母機),13,14-data / voice channel lines, 100-mosquitoes,

101∼110 - 인터폰.101-110-interphone.

도 1은 본 고안에 의한 인터폰의 음성 및 데이터 병렬 인터페이스부의 회로도,1 is a circuit diagram of a voice and data parallel interface of an interphone according to the present invention;

도 2는 본 고안에 의한 인터폰의 결선도이다.2 is a connection diagram of an interphone according to the present invention.

먼저, 도 1을 보면서 본 고안의 인터페이스부 회로의 동작에 대해서 설명한다. 도 1에서 P1, P2, P3, P4는 각각 CPU(1)로 연결되는 선으로서, 단일칩 마이크로프로세서를 사용하는 경우에는 마이크로프로세서의 I/O 포트에 직접 연결되거나,First, the operation of the interface unit circuit of the present invention will be described with reference to FIG. 1. In FIG. 1, P1, P2, P3, and P4 are wires connected to the CPU 1, respectively, when a single-chip microprocessor is used, or directly connected to the I / O port of the microprocessor.

또는 래치나 버퍼 등을 사용하여 마이크로프로세서의 버스에 연결되는 선이다.It is also connected to the microprocessor's bus using a latch or buffer.

평상시, 즉 해당 인터폰에서 통화가 이루어지고 있지않거나 데이터가 전송되고 있지않는 경우에는 CPU(1)는 P1, P2, P3를 모두 로레벨 상태로 두고 있다. 그러면, 포토커플러(PC1, PC2, PC3)의 다이오드에는 전류가 흐르지 않으므로 포토커플러(PC1, PC2, PC3)의 트랜지스터가 각각 오프 상태를 유지하고, 따라서 트랜지스터 Q1과 Q2는 각각 오프 상태를 유지하게 된다. 따라서, 선로와 내부통화로(V1)는 서로 개방되게 되어 통화가 연결되지 않으며, 선로에서 상기 인터폰쪽으로 바라다본 임피던스는 트랜지스터의 오프 임피던스와 R6와의 병렬값으로 나타나게 된다. 이때 R6를 매우 높은 저항치, 예를 들면 수메가 또는 수백킬로오옴 정도로 설정하면 선로에서 인터폰 쪽으로 바라다본 임피던스는 수메가 또는 수백킬로오옴 정도가 되므로 다른 인터폰끼리의 통화나 데이터 전송에 방해를 주지않는 거의 무시할 수 있는 임피던스가 된다.In normal times, i.e., when no call is made or data is not transmitted from the interphone, the CPU 1 keeps P1, P2, and P3 all at low level. Then, since no current flows through the diodes of the photocouplers PC1, PC2, and PC3, the transistors of the photocouplers PC1, PC2, and PC3 maintain their respective off states, and thus, the transistors Q1 and Q2 maintain their respective off states. . Accordingly, the line and the internal call path V1 are opened to each other so that calls are not connected to each other, and the impedance viewed from the line toward the interphone is represented by a parallel value between the off impedance of the transistor and R6. If you set R6 to a very high resistance, such as a few mega or hundreds of kilo ohms, the impedance seen from the line toward the interphone will be a few mega or hundreds of kilo ohms, so it is almost negligible to not interfere with other interphone calls or data transmission. Can be impedance.

한편, 모기에서 인터폰으로, 또는 인터폰에서 모기로 호출신호, 비상경보, 화재경보 등과 같은 제어 데이터를 보내고자 하는 경우에, CPU(1)는 P1을 로레벨 상태로 유지하여 내부통화로(V1)와 선로와를 개방시킨 상태에서 P2와 P3을 제어하여 다음와 같이 원하는 데이터를 전송하게 된다.On the other hand, in the case of sending control data such as a call signal, an emergency alarm, a fire alarm, etc. from the mosquito to the interphone or from the interphone to the mosquito, the CPU 1 keeps P1 at a low level so that the internal call path V1 is maintained. P2 and P3 are controlled while the wah line is opened to transmit desired data as follows.

P2 - 로우, P3 - 하이 = 데이터 하이P2-low, P3-high = data high

P2 - 하이, P3 - 로우 = 데이터 로우P2-High, P3-Low = Data Low

이를 더 상세히 설명하면, P2가 로우이고 P3가 하이이면 PC2는 오프이고 PC3는 온이므로 Q2가 온되어 선로에는 12V가 연결되게 되어 데이터 하이인 상태가 된다. 반대로, P2가 하이이고 P3가 로우이면 PC2는 온이고 PC3는 오프이므로 Q2는 오프가 되고 12V 전위로부터 R6과 R7을 거쳐 접지로 전류가 흐르게 되므로 선로에는 R6와 R7에 의해 디바이드된 전압이 나타나게 되어 데이터 로인 상태가 된다. 데이터 로인 상태의 전위는 설계에 따라 달라질 수 있으며, R6와 R7과의 저항비에 따라 쉽게 조정 가능하다. 단, R7은 후술하는 바와 같이 통화시의 임피던스 매칭을 위한 저항이므로 대체로 수백오옴 정도가 되므로 이에 맞추어 R6의 저항값을 정하여야 한다.More specifically, if P2 is low and P3 is high, PC2 is off and PC3 is on, so Q2 is on and 12V is connected to the line, which is the data high state. On the contrary, if P2 is high and P3 is low, PC2 is on and PC3 is off, so Q2 is off and current flows from the 12V potential to ground through R6 and R7, so the voltage divided by R6 and R7 appears on the line. The data is logged in. The potential of the data-loin state can vary depending on the design and can be easily adjusted according to the resistance ratio between R6 and R7. However, since R7 is a resistance for impedance matching during a call as described below, it generally becomes about several hundred ohms, so the resistance value of R6 should be determined accordingly.

해당 인터폰에서 통화를 하고자 하는 경우에 CPU(1)는 P1을 하이로 하고, P2를 하이로 하고, P3을 로우로 한다. 그러면, Q1이 온되어 내부통화로(V1)와 선로가 연결되고, R7은 접지로 연결되어 이 R7에 의해 통화시의 임피던스 매칭이 이루어지며, Q2는 오프되어 선로에 영향을 미치지 않게 된다. 결과적으로 통화시에 있어서는 내부통화로(V1)가 트랜지스터 Q1을 통해 선로와 연결되고 그때의 임피던스는 R7으로 정해지게 된다.The CPU 1 sets P1 high, P2 high, and P3 low when a call is to be made in the intercom. Then, Q1 is turned on and the line is connected to the internal call path V1, and R7 is connected to ground so that impedance matching at the time of the call is made by R7, and Q2 is turned off so as not to affect the line. As a result, during the call, the internal call path V1 is connected to the line through the transistor Q1, and the impedance at that time is set to R7.

도 1의 최하단 회로는 데이터 수신회로이다. 위에서 설명한 방식으로 하이 또는 로가 선로상에 뜨면 그 신호는 저항 R17을 거쳐 비교기(A1)의 마이너스측 입력에 도달한다. 상기 비교기(A1)의 플러스측 입력은 제너다이오드(ZD1)에 의해 일정한 전압이 가해지고 있으므로, 선로에 로 신호가 가해져서 상기 마이너스측 입력에서의 전위가 상기 일정한 전압보다 낮게 되는 경우에는 비교기(A1)의 출력이 하이가 되어 포토커플러(PC4)의 다이오드에 전류가 흐르게 되고, 이에 의해 포토커플러(PC4)의 트랜지스터가 온되어 P4는 로가 되어 CPU(1)에 전달되게 된다. 반대로, 선로에 하이 신호가 가해져서 상기 마이너스측 입력에서의 전위가 상기 일정한 전압보다도 높아진 경우에는 비교기(A1)의 출력이 로가 되어 포토커플러(PC4)의 다이오드에 전류가 흐르지않게 되고, 이에 의해 포토커플러(PC4)의 트랜지스터가 오프되어 P4는 풀업저항 R19에 의해 하이가 되어 CPU(1)에 전달되게 된다.The lowest circuit of FIG. 1 is a data receiving circuit. When high or low floats on the line in the manner described above, the signal reaches the negative input of comparator A1 via resistor R17. Since a positive voltage is applied to the positive side input of the comparator A1 by the zener diode ZD1, when the potential at the negative side input becomes lower than the constant voltage because a low signal is applied to the line, the comparator A1 ) Output becomes high so that a current flows through the diode of the photocoupler PC4. As a result, the transistor of the photocoupler PC4 is turned on so that P4 becomes low and is transmitted to the CPU 1. On the contrary, when a high signal is applied to the line and the potential at the negative input becomes higher than the constant voltage, the output of the comparator A1 becomes low so that no current flows through the diode of the photocoupler PC4. The transistor of the photocoupler PC4 is turned off so that P4 is pulled high by the pull-up resistor R19 and transferred to the CPU 1.

도 1에서 포토커플러(PC1∼PC4)는 선로측 접지와 내부접지와를 분리하기 위하여 마련되었으며, 다이오드 D1, D2, D3는 각 인터폰이 별도 전원을 사용하는 경우에 전원이 연결되지 않음으로써 발생될 수 있는 전류의 역류를 막기위해 마련되었다.In FIG. 1, the photocouplers PC1 to PC4 are provided to separate the line side ground and the internal ground, and diodes D1, D2, and D3 may be generated when power is not connected when each interphone uses a separate power source. It is designed to prevent the reverse flow of possible current.

도 2를 참조하여 모기(母機)와 인터폰과의 배선에 대해서 설명한다. 도 2는 통화채널이 두 개이고 전원을 모기(母機)에서 공급하는 경우의 배선을 나타낸 것이다. 모기(母機)는 CPU(1)와, 통화회로부(2)와, 채널인터페이스부(3, 4)와, 전원회로(5)를 구비하고 있다. 도시의 편의를 위하여 버튼 및 디스플레이부나 송수화기와 같은 부분의 도시를 생략하였다.With reference to FIG. 2, the wiring of a mosquito and an interphone is demonstrated. Fig. 2 shows wiring in the case where there are two talk channels and power is supplied from a mosquito. The mosquito has a CPU 1, a call circuit section 2, channel interface sections 3 and 4, and a power supply circuit 5. For convenience of illustration, illustration of parts such as buttons and displays or handsets are omitted.

각각의 채널인터페이스부(3, 4)는 도 1과 같은 회로로 이루어진다. 도 1에서 CPU(1)와의 연결 배선(P1∼P4)은 도 2에서 부호 11로 나타내었고, 내부 통화로(V1)는 부호 12로 나타내었다. 각각의 배선(11, 12)은 필요한 개수의 선로, 즉 본 실시예에 있어서는 배선(11)이 총 8개의 선로, 배선(12)이 총 2개의 선로로 이루어진다. CPU(1)는 단일칩 마이크로프로세서일 수도 있으며, 디코더, 버퍼, 래치 등을 포함하는 다수의 칩의 집합체일 수도 있다.Each channel interface section 3, 4 consists of a circuit as shown in FIG. In FIG. 1, the connection wirings P1 to P4 with the CPU 1 are indicated by reference numeral 11 in FIG. 2, and the internal communication path V1 is indicated by reference numeral 12. Each of the wirings 11 and 12 has a necessary number of lines, that is, in this embodiment, the wiring 11 has a total of eight lines, and the wiring 12 has a total of two lines. The CPU 1 may be a single chip microprocessor or may be a collection of multiple chips including decoders, buffers, latches, and the like.

각각의 인터폰(101∼110) 또한 모기(母機)와 동일한 구성을 갖는다. 본 도면에서는 10대의 인터폰이 연결되어 있는 것을 도시하였으나 수십대 또는 수백대까지도 연결될 수 있으며, 연결 가능한 인터폰의 수는 전송하는 데이터의 비트율, 연결거리, 통상시의 임피던스 등에 의해 결정된다.Each interphone 101-110 also has the same structure as a mosquito. In this figure, although 10 interphones are connected, up to tens or hundreds can be connected, and the number of intercoms that can be connected is determined by the bit rate, connection distance, and normal impedance of data to be transmitted.

먼저, 데이터의 전송에 대해서 설명한다. 도 1을 참조하여 설명한 바와 같이 모기와 인터폰 모두 평상시에는 하이 임피던스 상태를 유지하고 있다. 이때 모기 또는 인터폰에서 데이터를 전송하고자 하는 경우에는 도 1에서 설명한 것과 같은 방식으로 데이터를 전송한다. 그러면, 선로에 하이 또는 로로 이루어지는 데이터가 뜨게 되어, 모기를 포함하여 선로에 연결된 모든 인터폰의 수신회로에서 전술한 바와 같은 동작으로 각각의 CPU(1)에 데이터가 전달되게 된다. CPU(1)가 이 데이터를 받는 방법으로는 인터럽트에 의한 방법이나 폴링에 의한 방법 모두 가능하나, 폴링에 의한 방법은 데이터의 비트길이가 비교적 긴 경우에 사용할 수 있다. 이때 데이터는 일반적인 직렬전송 데이터와 마찬가지로 스타트 비트와 데이터 비트 및/또는 패리티 비트 등으로 이루어지며, 전송 목적지를 나타내는 어드레스 비트(최대로 연결될 수 있는 인터폰의 수의 모두 수용할 수 있는 정도의 비트수의)를 더 구비하는 것이 바람직하다. 물론, 데이터 비트에서 목적지에 대한 정보까지 수용하여도 된다. 이와 같은 어드레스 정보에 의하여 각 CPU(1)는 이 데이터가 자신을 위한 데이터인지를 알 수 있으며, 만약 자신에게 오는 데이터가 아닌 경우에는 무시하고, 자신에게 오는 데이터인 경우에는 데이터에 따라 알맞는 일을 수행하게 된다. 이와 같이, 하나의 선로에 여러대의 인터폰이 연결되어 있어도 특정 인터폰으로의 데이터의 전송이 가능하게 된다.First, data transmission will be described. As described above with reference to FIG. 1, both the mosquito and the interphone maintain a high impedance state. In this case, if the mosquito or interphone wants to transmit data, the data is transmitted in the same manner as described with reference to FIG. 1. Then, data consisting of high or low floats on the track, and the data is transmitted to each CPU 1 in the operation described above in the receiving circuits of all the interphones connected to the track including the mosquitoes. The CPU 1 can receive this data by either an interrupt method or a polling method. However, the polling method can be used when the bit length of the data is relatively long. In this case, the data is composed of start bits, data bits, and / or parity bits, as in general serial transmission data. It is preferable to further provide). Of course, information about the destination may be accommodated in the data bits. Based on such address information, each CPU 1 can know whether this data is data for itself. If it is not data coming to itself, the CPU 1 ignores it. Will be performed. As such, even if several interphones are connected to one line, data transmission to a specific interphone is possible.

다음으로 음성 통화에 대해 설명한다. 앞서 설명한 것과 같은 방법으로 데이터를 주고 받은 다음 음성 통화를 하고자 하는 경우 해당 CPU(1)는 전술한 것과 같은 방법으로 통화로를 열어서 내부통화로(V1)를 선로에 연결하게 된다. 즉, 통화하고자하는 양쪽의 CPU(1)가 공히 내부통화로(V1)를 선로(13 또는 14)에 연결하므로 선로(13 또는 14)를 통하여 통화로가 연결되게 된다. 이때 다른 인터폰들은 모두 하이 임피던스 상태를 유지하고 있으므로 수십 또는 수백대의 인터폰이 연결되어 있어도 통화에는 영향을 주지않는다.Next, a voice call will be described. If the user wants to make a voice call after exchanging data in the same manner as described above, the CPU 1 opens the call path in the same manner as described above to connect the internal call path V1 to the line. That is, since both CPUs 1 to be connected both connect the internal call path V1 to the line 13 or 14, the call path is connected through the line 13 or 14. All other interphones remain high impedance, so even if several dozens or hundreds of interphones are connected, the call is not affected.

이상, 도면을 참조하여 본 고안의 일실시예를 들어 본 고안을 설명하였으나 본 고안은 상기 실시예에만 한정되는 것은 아니다. 예를 들면, 통화채널은 하나 또는 둘 이상일 수 있으며, 전원회로도 각 인터폰에 각각 마련하여 전원을 모기에서 공급하지 않는 방식으로 하여도 된다. 또한, 음성신호나 데이터 신호를 온 오프하기 위한 소자로서 npn 트랜지스터를 사용하였으나 스위치로서의 역할을 하는 소자라면 어느 것이나 상관없다. 또한, 상기 실시예에 있어서 P1과 P2를 별도로 CPU에 연결하였으나 이들을 묶어서 CPU에 연결하여 포트수를 줄이는 방법도 있다. 다만, 이 경우에 있어서는 로 데이터 전송시 통화로도 같이 연결되므로 임피던스가 흔들리는 단점이 있으나, CPU의 포트가 부족하고 이러한 단점이 허용가능한 범위내인 경우에는 사용할 수 있는 방법이다.As described above, the present invention has been described with reference to the drawings and one embodiment of the present invention, but the present invention is not limited to the above embodiments. For example, one or more call channels may be provided, and a power supply circuit may be provided in each interphone so that power is not supplied from a mosquito. In addition, although an npn transistor is used as an element for turning on or off an audio signal or a data signal, any element serving as a switch may be used. Further, in the above embodiment, P1 and P2 are separately connected to the CPU, but there is also a method of reducing the number of ports by tying them up and connecting to the CPU. In this case, however, the impedance may be shaken because the connection is also made with a call during low data transmission. However, this method can be used when the CPU port is insufficient and the disadvantage is within an acceptable range.

이상 설명한 바와 같이, 본 고안의 인터폰의 음성 및 데이터 병렬 인터페이스 회로에 의하면 적은 배선수로 데이터와 음성을 전송할 수 있음과 동시에 별도의 장치없이 수백대까지의 인터폰을 연결할 수 있게 되므로 배선과 유지보수가 용이하게 된다.As described above, the voice and data parallel interface circuit of the intercom according to the present invention can transmit data and voice with a small number of wires, and at the same time, it is possible to connect hundreds of interphones without a separate device for easy wiring and maintenance. Done.

Claims (1)

CPU의 제어신호에 의해 내부통화로와 선로와를 연결하거나 끊거나 하는 제1의 스위치부와, CPU의 제어신호에 의해 선로의 임피던스를 통화시의 임피던스로 낮추거나 하이임피던스 상태를 유지하거나 하는 제2의 스위치부와, CPU의 제어신호에 의해 선로를 소정의 로레벨 또는 소정의 하이레벨로 유지하는 제3의 스위치부와, 선로의 상기 소정의 로레벨과 상기 소정의 하이레벨과의 중간값을 레퍼런스 전위로 하여 선로의 전위와 비교하여 CPU에 전달하는 데이터수신부를 구비하며, 각각의 스위치부의 접지는 내부 접지와 분리되어있는 것을 특징으로 하는 인터폰의 음성 및 데이터 병렬 인터페이스 회로.A first switch unit which connects or disconnects the internal call path and the line by the control signal of the CPU, and a lowering impedance of the line to the impedance during the call or maintains the high impedance state by the control signal of the CPU. A switch unit of 2, a third switch unit for holding the line at a predetermined low level or a predetermined high level according to a control signal of the CPU, and an intermediate value between the predetermined low level and the predetermined high level of the line And a data receiving unit for transmitting to the CPU in comparison with the potential of the line with reference as the reference potential, and the ground of each switch unit is separated from the internal ground.
KR2019960045391U 1996-12-03 1996-12-03 Voice and data parallel interface circuit of interphone KR200155341Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960045391U KR200155341Y1 (en) 1996-12-03 1996-12-03 Voice and data parallel interface circuit of interphone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960045391U KR200155341Y1 (en) 1996-12-03 1996-12-03 Voice and data parallel interface circuit of interphone

Publications (2)

Publication Number Publication Date
KR19980032532U true KR19980032532U (en) 1998-09-05
KR200155341Y1 KR200155341Y1 (en) 1999-09-01

Family

ID=19477183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960045391U KR200155341Y1 (en) 1996-12-03 1996-12-03 Voice and data parallel interface circuit of interphone

Country Status (1)

Country Link
KR (1) KR200155341Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128843B1 (en) * 2010-10-29 2012-03-23 (주) 코콤 Apparatus method for managing impedence of terminal, and multi-drop system using thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128843B1 (en) * 2010-10-29 2012-03-23 (주) 코콤 Apparatus method for managing impedence of terminal, and multi-drop system using thereof

Also Published As

Publication number Publication date
KR200155341Y1 (en) 1999-09-01

Similar Documents

Publication Publication Date Title
US7359640B2 (en) Optical coupling device and method for bidirectional data communication over a common signal line
JP4642298B2 (en) Electrical isolation device with optocoupler for bidirectional connection lines
US20040073597A1 (en) Systems and methods for managing a network
JPH04127832A (en) Circuit protection network for the isdn equipment
DE69433860D1 (en) REVERSED ADDRESS RESOLUTION SYSTEM FOR REMOTE NETWORK DEVICE
KR980006296A (en) Integrated circuit chip with adaptive input-output port and its electrical system
JPH03101550A (en) Power input controller to isdn terminal equipment
US20020144159A1 (en) HomePNA device with the function of transmitting power over a network wire
US4479122A (en) Remotely controlled switched access to the console port of an electronic computer
US7770035B1 (en) Method and apparatus for providing power to a computerized device
US5490171A (en) Single-port network node transceiver with powered-down protection
KR200155341Y1 (en) Voice and data parallel interface circuit of interphone
US5717752A (en) Data access arrangement
JP2003501923A (en) Data transmission device
CA1241084A (en) Bidirectional bus arrangement for a digital communication system
JPH0652901B2 (en) Serial data transmission circuit device between a plurality of subscribers
CA1217843A (en) Digital span transmission circuit
TWM653487U (en) Power supply switch system for Ethernet
CN116170245A (en) Control circuit of power supply and POE power supply circuit
CN2609288Y (en) Single wire communication circuit
JP2587125Y2 (en) Communication unit of multiplex communication system
KR0117403Y1 (en) Interface circuit of main body and door phone
JP2618987B2 (en) Interface circuit
JPH0527318B2 (en)
KR910004807B1 (en) Digital data transmission line interface for telemetering system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100601

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee