KR19980028358A - Device having skew compensation circuit and control method thereof - Google Patents

Abstract

본 발명은 스큐 보상회로를 가지는 장치 및 그 제어방법에 관한 것으로, 특히 마스터부와 슬레이브부로 구성되는 시스템에서 마스터부와 슬레이부 사이 연결된 버스를 통해 신호를 송/수신할 경우 발생하는 스큐를 시스템에서 자체적으로 제거하도록 스큐 제거부를 구현하고, 이의 딜레이부를 조정하여, 모든 신호에 대해 스큐가 없게하므로써, 시스템 고속 동작시 안정적인 셋-업/홀드 타임을 제공하여 시스템의 성능을 향상시키는 잇점이 있다.The present invention relates to a device having a skew compensation circuit and a control method thereof. In particular, in a system consisting of a master unit and a slave unit, a skew generated when a signal is transmitted / received through a bus connected between the master unit and the slave unit in the system Implementing a skew canceller to remove itself, and adjusting its delay, eliminates skew for all signals, providing a stable set-up / hold time for high-speed operation of the system to improve system performance.

Description

스큐 보상회로를 가지는 장치 및 그 제어방법Device having skew compensation circuit and control method thereof

본 발명은 스큐 보상회로를 가지는 장치 및 그 제어방법에 관한 것으로, 특히 마스터부와 슬레이브부로 구성되는 시스템에서 마스터부와 슬레이부 사이 연결된 버스를 통해 신호를 송/수신할 경우 발생하는 스큐를 보상하여, 데이타의 안정된 고속 전송이 이루어질 수 있도록 한 스큐 보상회로를 가지는 장치 및 그 제어방법에 관한 것이다.The present invention relates to a device having a skew compensation circuit and a control method thereof. In particular, in a system consisting of a master unit and a slave unit, a skew generated when a signal is transmitted / received through a bus connected between the master unit and the slave unit The present invention relates to an apparatus and a control method having a skew compensating circuit which enables stable high-speed transmission of data.

일반적으로 마스터부와 슬레이브부로 구성되는 시스템들은 마스터부와 슬레이브부 사이를 버스로 연결하고 이 버스를 통해 데이타를 전송하도록 하는데, 이런 경우에는 신호가 전송될시 인쇄회로기판(PCB)의 영향등으로 신호들 사이에 스큐가 발생하게 되는 바, 이를 도 1 및 도 2를 참조하여 설명하면 다음과 같다.In general, the system consisting of the master unit and the slave unit connects the master unit and the slave unit by a bus and transmits data through this bus. In this case, due to the influence of a printed circuit board (PCB) when a signal is transmitted. Skew occurs between the signals, which will be described below with reference to FIGS. 1 and 2.

도 1은 마스터부와 슬레이브부로 구성되는 일반적인 장치의 블럭도를 나타내는 도면으로, 마스터부(1)와 복수개의 슬레이브부(2)들이 복수개의 버스(버스0 ∼버스j)를 통해 연결되어 있다.1 shows a block diagram of a general apparatus composed of a master unit and a slave unit, in which a master unit 1 and a plurality of slave units 2 are connected via a plurality of buses (bus 0 to bus j).

이때 보편적으로 버스 신호는 인쇄회로상의 라인으로 구성되며 버스와 마스터 사이, 그리고 버스와 슬레이브 사이는 다시 솔더링에 의해 연결된다.At this time, the bus signal is generally composed of lines on the printed circuit, and is connected by soldering again between the bus and the master and between the bus and the slave.

이때 각 버스 신호들의 내적 또는 외적 환경이 모두 동일할 수 없기 때문에 신호들은 그 기준 시간(a)보다 일정시간(SETUP TIME) 먼저 슬레이브부에 인가되어야 하고, 또 안정적으로 슬레이브부가 그 신호들을 받기 위하여 일정시간(HOLD TIME)을 유지하고 있어야 한다.At this time, since the internal or external environment of each bus signal cannot be the same, the signals must be applied to the slave part before the reference time (a) and the slave part needs to be stably received to receive the signals. Hold HOLD TIME.

그런데 시스템의 고속 동작상태에서는 이들 시간(SETUP / HOLD TIME)이 매우 작은데(약 0.3ns) 비해 상대적으로 버스 신호간의 스큐 값이 최소 약 0.2ns이므로, 두 신호가 스큐를 최악의 상태로 갖게 되면 상기 각 일정시간(SETUP/HOLD TIME) 보다 크게되어 시스템이 고속 동작을 못하게 된다.However, in the high-speed operation of the system, these times (SETUP / HOLD TIME) are very small (about 0.3 ns), whereas the skew value between bus signals is at least about 0.2 ns. It is bigger than each setup time (SETUP / HOLD TIME) and the system does not operate at high speed.

예를 들면 신호들이 2ns 주기로 동작한다면 1ns의 '하이/로우'에서 신호를 입력받아야 하는데 신호의 라이징/폴링 타임이 약 0.2ns라면, 신호의 셋-업 타임 또는 홀드 타임은 0.35ns 정도가 된다.For example, if the signals operate in 2ns periods, the signal should be input at 'high / low' of 1ns. If the rising / polling time of the signal is about 0.2ns, the set-up time or hold time of the signal is about 0.35ns.

그런데 이러한 상태에서 스큐가 +0.1ns가 있으면 셋-업 타임이 0.45ns가 되어정해진 스펙에서 어긋나게 되고, 스큐가 -0.1ns로 있으면 셋-업 타임은 0.35ns 그대로 이지만 홀드 타임은 0.45ns가 되어 역시 정해진 스펙에서 어긋나게 된다.However, in this state, if the skew is + 0.1ns, the set-up time is 0.45ns, which is a deviation from the spec. If the skew is -0.1ns, the set-up time is 0.35ns but the hold time is 0.45ns. There is a deviation from the specified specification.

한편, 상기와 같이 구성된 시스템에서 마스터부(1)에서 슬레이브부(2)로 데이타를 전송하거나, 반대로 슬레이브부(2)에서 마스터부(1)로 데이타를 전송할때 발생하는 스큐를 타이밍도로 보면 도 2에 도시된 바와 같이, 버스i(도 2 (가))와 버스j(도 2 (나)) 사이에 소정의 스큐(tSKEW)가 발생한 것을 볼 수 있다.On the other hand, in the system configured as described above, the skew generated when transmitting data from the master unit 1 to the slave unit 2 or vice versa in the transmission of data from the slave unit 2 to the master unit 1 is also shown in the timing diagram. As shown in Fig. 2, it can be seen that a predetermined skew tSKEW has occurred between the bus i (Fig. 2 (a)) and the bus j (Fig. 2 (b)).

즉, 버스j(도 2 (나))에서 첫번째 신호는 스큐가 -값이므로 셋-업 타임(tS)은 그대로 이지만 홀드 타임(tH)은 증가하였으며, 그 다음 입력된 신호는 스큐가 +값이므로 홀드 타임은 그대로 이지만 셋-업 타임이 증가한 상태가 된다.That is, in bus j (Fig. 2 (b)), the first signal has a skew value, so the set-up time tS remains the same but the hold time tH is increased, and the next input signal has a skew value. The hold time remains the same but the set-up time is increased.

이와 같이 신호 전송 상에서 발생되는 스큐는 상기에서도 언급한 바와 같이 그 값이 각 일정시간 보다 크게되면 시스템의 고속 동작을 방해하는 요인으로 작용하게 되는 문제점이 있다.As described above, the skew generated in the signal transmission has a problem that when the value is greater than each predetermined time, it acts as a factor that hinders high-speed operation of the system.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 슬레이브부에 스큐를 제거하기 위한 스큐 보상회로를 부가하여 초기 전원 인가 후 시스템 동작전에 마스터부가 슬레이브부에 각 신호를 보내고 다시 상기 슬레이부브의 출력을 받아 신호들간의 스큐 시간을 검출한 다음 이를 보상하도록 슬레이브부를 제어하여 슬레이브부가 해당되는 신호에 대해 각각 시간 보상을 하여 모든 신호가 스큐없는 동작을 하도록 하는데 목적이 있다.The present invention, in order to solve the conventional problem as described above, by adding a skew compensation circuit for removing the skew in the slave unit, the master unit sends each signal to the slave unit before the system operation after the initial power-up and the slave unit again The purpose of the present invention is to detect the skew time between signals by receiving the output of the control unit, and then control the slave unit to compensate for this, so that the slave unit compensates each time for the corresponding signal so that all signals operate without skew.

도 1은 일반적인 마스터부와 슬레이브부를 포함하는 장치의 블럭도.1 is a block diagram of a device including a general master unit and a slave unit.

도 2는 도 1의 장치를 통해 송/수신 되는 신호의 스큐 발생을 도시한 타이밍도.FIG. 2 is a timing diagram illustrating skew generation of a signal transmitted / received through the apparatus of FIG. 1. FIG.

도 3은 본 발명에 의해 구현된 스큐 제거부를 포함하는 데이타 전송장치의 개략 블럭도.3 is a schematic block diagram of a data transmission apparatus including a skew removal unit implemented by the present invention.

도 4는 도 3의 스큐 제거부의 상세 블럭도.4 is a detailed block diagram of the skew removal unit of FIG. 3.

도 5는 본 발명에 의한 스큐 제거부 배치의 다른 실시예를 나타내는 블럭도.Figure 5 is a block diagram showing another embodiment of the skew removal unit arrangement according to the present invention.

도 6은 본 발명에 의한 스큐 제거부 배치의 또 다른 실시예를 나타내는 블럭도.Figure 6 is a block diagram showing another embodiment of the skew removal unit arrangement according to the present invention.

상기와 같은 목적을 달성하기 위해 본 발명에서는 마스터부와 슬레이브부를 포함하는 장치에 있어서, 상기 마스터부와 슬레이브부 사이 데이타 송/수신시 발생하는 스큐를 제거하도록, 상기 슬레이브부는 복수개의 버스를 통해 슬레이브부 측으로 입력되는 데이타들에 대한 스큐를 제거하는 인-스큐 제거부와, 슬레이브부에서 출력되는 데이타들에 대한 스큐를 제거하기 위한 아웃-스큐제거부를 포함하는 스큐 제거부를 포함하는 것을 특징으로 한다.In order to achieve the above object, in the present invention, in a device including a master unit and a slave unit, the slave unit slaves through a plurality of buses so as to eliminate skew occurring during data transmission / reception between the master unit and the slave unit. And a skew removal unit including an in-skew removal unit for removing skew for data input to the secondary side, and an out-skew removal unit for removing skew for data output from the slave unit.

또한 상기와 같은 목적을 달성하기 위해 본 발명에서는 마스터부와 슬레이브부를 포함하는 장치의 데이타 송/수신 방법에 있어서, 스큐 제거부의 동작을 제어하는 인에이블 신호와, 카운터를 제어하는 제어신호가 마스터부로부터 입력되면, 상기 제어신호에 따라 카운터부를 통해 딜레이부의 출력을 제어하여 데이타를 전송하는 단계와, 상기 단계에서 전송된 데이타의 스큐 시간을 검출하여 스큐시간이 존재하지 않을때까지 상기 카운터부와 딜레이부를 반복 제어하는 단계와, 상기 단계에서 스큐 시간이 존재하지 않는 상태가 되면 그때의 딜레이 제어값을 데이타 전송장치의 초기값으로 셋팅하는 단계를 포함하여, 데이타 송/수신시 발생하는 스큐를 제거하는 것을 특징으로 한다.Further, in order to achieve the above object, in the present invention, in the data transmission / reception method of a device including a master unit and a slave unit, an enable signal for controlling the operation of the skew removing unit and a control signal for controlling the counter are mastered. When the input is received from the control unit, controlling the output of the delay unit through the counter unit in accordance with the control signal and transmitting the data, and detecting the skew time of the data transmitted in the step and the counter unit until there is no skew time Repeatedly controlling the delay unit, and setting the delay control value at that time to the initial value of the data transmission apparatus when the skew time does not exist in the step, eliminating the skew generated during data transmission / reception Characterized in that.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의해 구현된 스큐를 보상해주는 스큐 보상부를 포함하는 슬레이브부(100)의 블럭도로, 복수개의 버스(버스0∼버스j)를 통해 슬레이브부 측으로 입력되는 데이타들에 대한 스큐를 제거하는 인-스큐 제거부(10)와, 슬레이브부에서 출력되는 데이타들에 대한 스큐를 제거하기 위한 아웃-스큐 제거부(20)를 포함한다.FIG. 3 is a block diagram of a slave unit 100 including a skew compensator for compensating a skew implemented according to the present invention, and shows skew of data input to the slave unit through a plurality of buses (buses 0 to bus j). An in-skew removal unit 10 for removing and an out-skew removing unit 20 for removing skew for data output from the slave unit are included.

상기 인-스큐 제거부(10)는 마스터부(1)에서 스큐 보상회로를 동작시키도록하는 인에이블 신호(En)가 입력되면 동작상태가 되고, 이어 마스터부(1)로부터 입력되는 제어신호(Ctrl)를 입력받아 각각의 버스(버스0∼버스j)를 통해 입력되는 데이타(IN)의 출력을 제어하는 복수개의 이진 카운터(11-1∼11-n)와, 상기 복수개의 이진 카운터(11)에 각각 대응되도록 연결되며, 이 이진 카운터(11-1∼11-n)로부터 출력되는 제어신호(SO∼Sn) 값에 따라 상기 입력된 데이타(IN)를 소정시간 지연시킨 후 출력하는 복수개의 딜레이부(12-1∼12-n) 및 상기 딜레이부(12-1∼12-n)로부터 출력된 데이타를 저장하는 버퍼수단(13)을 포함한다.The in-skew removing unit 10 enters an operation state when an enable signal En for operating the skew compensation circuit is input from the master unit 1, and then a control signal input from the master unit 1 ( A plurality of binary counters 11-1 to 11-n for controlling the output of data IN inputted through respective buses (buses 0 to bus j), and the plurality of binary counters 11 ) And a plurality of outputs after delaying the input data IN for a predetermined time according to the control signals SO to Sn output from the binary counters 11-1 to 11-n. Delay units 12-1 to 12-n and buffer means 13 for storing data output from the delay units 12-1 to 12-n.

상기 아웃-스큐 제거부(20)는 상기 인-스큐 제거부(10)와 동일한 구조를 가지며, 단지 차이점은 딜레이부(21-1∼21-n)에 입력되는 신호가 슬레이브부(100)내에서 마스터부(1)로 출력되는 신호로써, 상기 아웃-스큐 제거부(20)를 통해 스큐가 제거된 후 상기 각각의 버스(버스0∼버스j)를 거쳐 마스터부(1)로 입력되는 신호이다.The out-skew removing unit 20 has the same structure as the in-skew removing unit 10, except that the signal input to the delay units 21-1 to 21-n is in the slave unit 100. Is a signal output to the master unit 1, a signal input to the master unit 1 via the respective bus (bus 0 ~ bus j) after the skew is removed through the out-skew removing unit 20 to be.

상기와 같이 구성된 슬레이브부의 동작은 시스템을 정상적인 상태로 작동시키기 전에 초기 상태에서 마스터부(1)와 슬레이브부(100)의 데이타 전송상태를 체크하여 스큐를 제거하기 위한 딜레이값을 설정하기 위해 동작시키는 것으로, 마스터부(1)에서 데이타가 전송되는 경우를 설명하면, 상기 각각의 버스(버스0∼버스j)를 통해 슬레이브부(100)로 데이타가 입력되면 이 데이타는 인-스큐 제거부(10)로 입력된다.The operation of the slave unit configured as described above operates to set the delay value for removing the skew by checking the data transmission states of the master unit 1 and the slave unit 100 in the initial state before operating the system in a normal state. In the case where data is transmitted from the master unit 1, the data is input to the slave unit 100 through the respective buses (bus 0 to bus j). ) Is entered.

이때 마스터부(1)에서는 상기 인-스큐 제거부(10)로 인-스큐 제거 동작을 실행하도록 하는 인에이블 신호(En)를 출력함과 동시에 제 1 이진 카운터(11-1)에도 제어신호(Ctrl)를 입력한다.At this time, the master unit 1 outputs an enable signal En for performing an in-skew removal operation to the in-skew elimination unit 10 and at the same time a control signal (1) to the first binary counter 11-1. Enter Ctrl).

상기 제어신호(Ctrl)를 입력받은 제 1 이진 카운터(11-1)는 제 1 딜레이(12-1)에 제어신호(S0)를 출력하여 딜레이(12-1)에 래치 중인 데이타를 버퍼수단(13)으로 출력하도록 한다.The first binary counter 11-1 receiving the control signal Ctrl outputs the control signal S 0 to the first delay 12-1 to buffer data being latched in the delay 12-1. 13).

그리고 상기 출력 신호를 마스터부(1)에서 재입력받아 스큐 시간을 검사하고, 아직 스큐가 모두 제거되지 않은 상태이면 제 2 딜레이(12-2)를 제어하여 상기 출력신호가 제 2 딜레이(12-2)를 통해 출력될 수 있도록 제 2 이진 카운터(11-2)를 제어 한다.When the output signal is input again from the master unit 1 to check the skew time, and if the skew has not been removed yet, the second delay 12-2 is controlled to output the second delay signal 12- 12. The second binary counter 11-2 is controlled to be output through 2).

그리고 상기 딜레이의 출력을 제어하는 과정을 스큐가 제거되는 순간까지 연속적으로 반복하여 실행한다.Then, the process of controlling the output of the delay is repeatedly performed continuously until the skew is removed.

이처럼 상기 각각의 버스(버스0∼버스j)를 통해 마스터부(1)로부터 입력되는 신호에 대해 슬레이브부(100) 자체 내에서 각각의 신호에 대한 스큐 시간을 제거할 수 있는 지연시간을 결정하고 나면, 시스템에 존재하는 슬레이브부(100)내에서 데이타를 입력받는 동작을 각각의 버스(버스0∼버스j)에 따라 다르게 조정하여 결론적으로 스큐 없이 동시에 데이타를 입력받을 수 있도록 한다.As described above, the delay time for removing the skew time for each signal in the slave unit 100 itself is determined with respect to the signal input from the master unit 1 through the respective buses (bus 0 to bus j). After that, the operation of receiving data in the slave unit 100 existing in the system is adjusted differently according to each bus (bus 0 to bus j), so that the data can be simultaneously received without skew.

한편, 슬레이브부(100) 내의 아웃-스큐 제거부(20) 동작을 살펴보면 이는 인-스큐 제거부(10)의 동작과 유사한 바, 슬레이브부(20) 측에서 마스터부(1) 측으로 데이타를 전송하기 전에 각각의 버스(버스0∼버스j)를 통해 출력되는 데이타의 스큐를 제거하여 출력하는 것으로, 이 동작 역시 시스템의 초기 상태에서 슬레이브부(100)에서 출력되는 데이타를 입력받은 마스터부(1)에서 데이타의 스큐를 검출해 본 다음 데이타에 스큐가 존재하면 슬레이브부(100) 내의 아-웃 스큐 제거부(20)를 동작시키도록 하는 인에이블 신호(En)를 출력한다.On the other hand, the operation of the out-skew removing unit 20 in the slave unit 100 is similar to the operation of the in-skew removing unit 10, and the data is transmitted from the slave unit 20 side to the master unit 1 side. Before removing the skew of the data output through each bus (bus 0 ~ bus j), this operation is also the master unit (1) receiving the data output from the slave unit 100 in the initial state of the system ), And if there is skew in the data, an enable signal En for operating the out-skew elimination unit 20 in the slave unit 100 is output.

그리고 상기 신호를 출력함과 동시에 제 1 이진 카운터(21-1)를 제어하는 제어신호(Ctrl)를 출력하며, 이 신호를 입력받은 제 1 이진 카운터(21-1)에서는 제 1딜레이(22-1)를 제어하는 제어신호(S0)를 출력해 래치되어 있는 데이타를 버퍼수단(23)으로 출력할 수 있도록 한다.The control unit outputs the control signal (Ctrl) for controlling the first binary counter 21-1 at the same time. The first delay counter 21-1 receives the first binary counter 21-1. The control signal S0 for controlling 1) is output so that the latched data can be output to the buffer means 23.

그리고 상기 출력된 데이타는 다시 마스터부(1)에 입력되어 스큐 시간이 있는지의 여부를 판단케 된다.The output data is again input to the master unit 1 to determine whether there is a skew time.

판단한 결과 역시 스큐가 존재하면 다음 제 2 딜레이(22-2)를 통해 데이타가출력될 수 있도록 마스터부(1)는 제 2 이진 카운터(21-2)를 제어하며, 이 과정을 스큐가 완전히 제거될 때까지 반복적으로 행한다.As a result of the determination, if skew exists, the master unit 1 controls the second binary counter 21-2 so that data can be output through the next second delay 22-2, and the process is completely removed. Repeatedly until

그리고 상기 인-스큐 제거부(10)에서 행했던 것과 동일하게 스큐가 제거되는 지연시간을 버스(버스0∼버스j)별로 각각 정하고 나면 이를 셋-팅시켜 시스템이 정상적으로 작동될시 스큐가 제거된 데이타의 전송이 이루어질 수 있도록 한다.And after setting the delay time to remove the skew for each bus (bus 0 to bus j) in the same way as the in-skew removal unit 10 is set by setting the data to remove the skew when the system is operating normally Allow the transmission of.

참고로 상기처럼 마스터부와 슬레이브부로 구성되는 장치를 반도체 장치에서 예를 들면 마스터부는 컨트롤러 부분이 되고, 슬레이브부는 메모리 부분이 된다.For reference, in the semiconductor device, the master unit and the slave unit, for example, the master unit becomes the controller unit, and the slave unit becomes the memory unit.

도 5는 본 발명에 의해 상기와 같이 구현되는 각 스큐 제거부를 설치하는 또 다른 실시예를 나타내는 블럭도로, 스큐 제거부(30:이는 상기 인-스큐 제거부와 아웃-스큐 제거부를 합한 블럭임)와 슬레이브부(2)를 하나의 인쇄회로기판에 모듈식으로 구성한 뒤 이를 시스템의 마더-보드에 연결되어 있는 소켓(40)에 장착하므로써, 스큐 제거부(30)를 상기 슬레이브부(100) 내에 포함하여 구현하는 것이 아니라 외부에 구현한 상태이다.Figure 5 is a block diagram showing another embodiment of installing each skew removal unit implemented as described above by the present invention, skew removal unit 30 (this is a block of the in- skew removal unit and the out-skew removal unit) And the slave unit 2 are modularly formed on one printed circuit board, and then mounted in the socket 40 connected to the motherboard of the system, thereby removing the skew removing unit 30 in the slave unit 100. It is not implemented to include, but implemented externally.

단, 이때에는 각 슬레이브부(2) 마다 일대일 대응되는 스큐 제거부(30)가 연결되어야 하며, 상기 슬레이브부(2)는 물론 모듈로 되어 있기 때문에 하나의 모듈에 복수개의 슬레이브부(2)가 존재하기도 한다.However, at this time, the one-to-one corresponding skew removal unit 30 should be connected to each slave unit 2, and since the slave unit 2 is of course a module, a plurality of slave units 2 may be provided in one module. It also exists.

도 6은 상기 스큐 제거부(30)의 설치에 따른 또 다른 실시예를 나타내는 도면으로, 복수개의 슬레이브부(2)가 하나의 스큐 제거부(30)를 공유하도록 배치한 상태를 나타내며, 이때에는 스큐 제거부(30)를 마더-보드 상에 직접 연결을 하고, 상기 스큐 제거부(30)에 복수개의 슬레이브부(2)를 연결하여 공유토록 한다.FIG. 6 is a view showing another embodiment according to the installation of the skew removing unit 30, and illustrates a state in which a plurality of slave units 2 are arranged to share one skew removing unit 30. The skew removal unit 30 is directly connected on the motherboard, and the plurality of slave units 2 are connected to the skew removal unit 30 so as to be shared.

그리고 상기 도 5 및 도 6에서 처럼 마더 보드상에 소켓(40)을 이용하여 스큐제거부(30)를 연결하는 것이나, 마더 보드상에 스큐 제거부(30)를 직접 연결하는 방식은 특별한 언급을 하지않았는 바, 이는 마더 보드를 가지는 모든 장치에서 기능확장을 하는 사항은 이미 손쉽게 확장할 수 있는 공지의 사항이므로 생략한 것이다.And as shown in FIGS. 5 and 6 to connect the skew remover 30 using the socket 40 on the motherboard, the method of directly connecting the skew remover 30 on the motherboard is a special mention If not, this is omitted since all the devices that have a motherboard are already known to be easily extended.

이상에서 상세히 설명한 바와 같이 본 발명은 마스터부와 슬레이브부로 이루어진 시스템에서 버스를 통해 데이타를 전송할시 발생하는 스큐를 시스템에서 자체적으로 제거하도록 딜레이부를 조정하므로써, 모든 신호에 대해 스큐 시간이 없게되므로 시스템 고속 동작시 안정적인 셋-업/홀드 타임을 제공하여 시스템의 성능을 향상시키는 잇점이 있다.As described in detail above, the present invention provides a system high speed by adjusting the delay unit so that the skew generated when data is transmitted through the bus in the system consisting of the master unit and the slave unit is eliminated. It has the advantage of improving system performance by providing stable set-up / hold time during operation.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications and modifications belong to the following claims You will have to look.

Claims (6)

마스터부와 슬레이브부를 포함하는 장치에 있어서, 상기 마스터부와 슬레이브부 사이 데이타 송/수신시 발생하는 스큐를 제거하도록, 상기 슬레이브부는 복수개의 버스를 통해 슬레이브부 측으로 입력되는 데이타들에 대한 스큐를 제거하는 인-스큐 제거부와, 슬레이브부에서 출력되는 데이타들에 대한 스큐를 제거하기 위한 아웃-스큐제거부를 포함하는 스큐 제거부를 포함하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치.In an apparatus including a master unit and a slave unit, the slave unit eliminates skew on data input to the slave unit through a plurality of buses so as to eliminate skew occurring when data is transmitted / received between the master unit and the slave unit. And a skew canceling unit including an in-skew removing unit and an out-skew removing unit for removing skew for data output from the slave unit. 제 1 항에 있어서, 상기 인-스큐 제거부는 마스터부로 부터 입력되는 제어신호를 입력받아 각각의 버스를 통해 입력되는 데이타의 출력을 제어하는 북수개의 이진 카운터와, 상기 복수개의 이진 카운터에 각각 대응되도록 연결되며, 이 이진 카운터로부터 출력되는 제어신호 값에 따라 상기 마스터부로부터 입력된 데이타를 소정시간 지연시킨 후 출력하는 복수개의 딜레이부 및 상기 딜레이부로부터 출력된 데이타를 저장하는 버퍼수단을 포함하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치.The apparatus of claim 1, wherein the in-skew removing unit receives a control signal input from a master unit and corresponds to a number of binary counters for controlling output of data input through respective buses, and the plurality of binary counters, respectively. And a plurality of delay units for delaying the data input from the master unit for a predetermined time and outputting the data output from the delay unit according to the control signal value output from the binary counter. An apparatus having a skew compensation circuit. 제 1 항에 있어서, 상기 아웃-스큐 제거부는 마스터부로 부터 입력되는 제어신호를 입력받아 각각의 버스를 통해 입력되는 데이타의 출력을 제어하는 복수개의 이진 카운터와, 상기 복수개의 이진 카운터에 각각 대응되도록 연결되며, 이 이진 카운터로부터 출력되는 제어신호 값에 따라 상기 슬레이브부로 부터 입력된 데이타를 소정시간 지연시킨 후 출력하는 복수개의 딜레이부 및 상기 딜레이부로부터 출력된 데이타를 저장하는 버퍼수단을 포함하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치.The apparatus of claim 1, wherein the out-skew canceller receives a control signal input from a master unit and corresponds to a plurality of binary counters for controlling output of data input through respective buses, and the plurality of binary counters, respectively. And a plurality of delay units for delaying the data input from the slave unit for a predetermined time and outputting the data output from the delay unit according to the control signal value output from the binary counter. An apparatus having a skew compensation circuit. 제 1 항에 있어서, 상기 스큐 제거부는 마더-보드상에 형성된 소켓에 연결하므로써, 모듈화된 복수개의 슬레이브부 외부에 연결하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치.The apparatus of claim 1, wherein the skew removing unit is connected to the outside of the plurality of modular slave units by connecting to a socket formed on the motherboard. 제 1 항에 있어서, 상기 스큐 제거부는 마더-보드 상에 직접 연결하므로써, 하나의 스큐 제거부를 복수개의 슬레이브부들이 공유하도록 하여 슬레이브부 외부에 연결하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치.2. The apparatus of claim 1, wherein the skew removing unit is connected directly on the mother board so that one skew removing unit is shared by a plurality of slave units and connected outside the slave unit. 마스터부와 슬레이브부를 포함하는 장치의 데이타 송/수신 방법에 있어서, 스큐 제거부의 동작을 제어하는 인에이블 신호와, 카운터를 제어하는 제어신호가 마스터부로 부터 입력되면, 상기 제어신호에 따라 카운터부를 통해 딜레이부의 출력을 제어하여 데이타를 전송하는 단계와, 상기 단계에서 전송된 데이타의 스큐 시간을 검출하여 스큐시간이 존재하지 않을때까지 상기 카운터부와 딜레이부를 반복 제어하는 단계와, 상기 단계에서 스큐 시간이 존재하지 않는 상태가 되면 그때의 딜레이 제어값을 데이타 전송장치의 초기값으로 셋팅하는 단계를 포함하여, 데이타 송/수신시 발생하는 스큐를 제거하는 것을 특징으로 하는 스큐 보상회로를 가지는 장치 제어 방법.In the data transmission / reception method of a device including a master unit and a slave unit, when an enable signal for controlling the operation of the skew elimination unit and a control signal for controlling the counter are input from the master unit, the counter unit is configured according to the control signal. Controlling the output of the delay unit to transmit data, detecting the skew time of the data transmitted in the step, and repeatedly controlling the counter unit and the delay unit until there is no skew time; Controlling the device having a skew compensation circuit, wherein the delay control value at that time is set to an initial value of the data transmission device when the time does not exist, thereby eliminating the skew occurring during data transmission / reception. Way.