KR19980026846A - 더미패턴을 갖는 마스크 - Google Patents

Abstract

더미패턴을 갖는 마스크가 개시되어 있다. 이 마스크는 패턴의 밀집도가 높은 영역과 패턴의 밀집도가 낮은 영역을 구비하는 반도체소자의 제조에 사용되는 마스크에 있어서, 상기 패턴 밀집도가 낮은 영역의 소정 패턴으로부터 일정 간격을 유지하는 위치에 적어도 하나 이상의 더미패턴을 형성시킨 것을 특징으로 한다. 이에 따라, 패턴 밀집도가 낮은 영역에 패턴을 형성하기 위한 플라즈마 식각공정시 로딩효과가 가해지는 것을 억제시킴으로써, 패턴 밀집도가 높은 영역의 패턴과 동일한 측벽 프로파일을 갖는 패턴을 패턴 밀집도가 낮은 영역에 형성할 수 있다.

Description

더미패턴을 갖는 마스크(Mask having dummy pattern)

본 발명은 반도체소자의 제조에 사용되는 마스크에 관한 것으로, 특히 플라즈마 식각공정시 로딩 효과에 의한 낫칭(notching) 현상을 개선시킬 수 있는 더미패턴을 갖는 마스크에 관한 것이다.

최근 반도체소자의 집적도가 증가함에따라 패턴의 간격 및 폭이 점점 작아지고 있다. 특히 반도체 기억소자의 경우에 셀 어레이 영역의 패턴 밀집도와 주변회로 영역의 패턴 밀집도는 큰 차이를 보인다. 그러나, 하나의 반도체기판, 즉 하나의 웨이퍼 상에 서로 인접하여 배치된 셀 어레이 영역과 주변회로 영역은 식각공정 조건을 서로 다르게 적용할 수 없으므로 동일한 식각 조건에서 패터닝된다. 이와 같이 패턴의 밀집도가 서로 다른 영역에 동일한 식각조건, 특히 플라즈마를 사용하는 동일한 식각조건을 적용하게 되면, 서로 다른 식각 바이어스가 가해지며, 패턴의 측벽 프로파일 또한 다르게 형성된다. 이는, 식각되는 영역의 면적에 따라 플라즈마 형성상태가 다르며, 음의 전하를 갖는 전자의 움직임이 다르기 때문이다. 이러한 현상을 로딩효과라 하며 이에 대한 영향은 여러 가지의 형태로 나타난다. 이들 여러 가지의 로딩효과 중에 패턴의 밀집도가 낮은 영역의 패턴, 특히 테스트 패턴 내의 플로팅된 패턴이 낫칭 현상이 심하게 발생하여 패턴 불량은 물론, 낫칭 현상이 심할 경우 패턴이 들뜨므로 반도체기판 상에 파티클을 제공하는 문제점을 발생시킨다. 이러한 패턴의 들뜸 현상에 의해 발생된 파티클은 반도체기판을 오염시키므로 반도체소자의 수율을 저하시킨다.

도 1은 종래의 플라즈마 식각공정시 발생하는 낫칭 현상을 설명하기 위한 단면도이다. 여기서, 참조부호 a로 표시한 부분은 패턴의 밀집도가 높은 부분, 즉 셀 어레이 영역을 나타내고, 참조부호 b로 표시한 부분은 패턴의 밀집도가 낮은 부분, 즉 테스트 패턴 영역(또는 주변회로 영역)을 나타낸다.

도 1을 참조하면, 반도체기판(1) 상에 폴리실리콘막과 같은 도전막을 형성하고 상기 도전막 상에 포토레지스트막을 형성한 다음, 상기 포토레지스트막을 소정의 마스크를 사용하는 사진공정으로 패터닝함으로써, 셀 어레이 영역(a) 상에 포토레지스트 패턴(5a) 및 테스트 패턴 영역(b) 상에 포토레지스트 패턴(5b)를 형성한다. 이어서, 상기 포토레지스트 패턴(5a, 5b)을 식각 마스크로하여 상기 도전막을 플라즈마 식각함으로써, 포토레지스트 패턴(5a, 5b) 아래에 도전막 패턴(3a, 3b)을 형성한다. 이때, 도시된 바와 같이 포토레지스트 패턴의 밀집도가 높은 셀 어레이 영역(a) 상에 형성된 도전막 패턴(3a)은 정상적인 프로파일을 가지는 반면에, 포토레지스트 패턴의 밀집도가 낮은 테스트 패턴 영역(b) 상에 형성된 도전막 패턴(3b)은 언더컷이 심한 프로파일을 갖는다. 이는, 플라즈마 식각공정시 테스트 패턴 영역(b)의 포토레지스트 패턴(5b)에 의해 개구된 영역의 면적이 매우 넓으므로 도전막과 식각 가스들이 서로 반응된 결과물이 빠르게 배출되어 식각률을 증가시키기 때문이다. 이러한 현상이 심할 경우에 도전막 패턴(3b)의 하부가 완전히 식각되어 반도체기판(1)으로부터 들뜨는 현상이 발생한다.

상술한 바와 같이 종래의 플라즈마 식각공정에 의하면, 패턴 밀집도가 낮은 영역에 형성되는 도전막 패턴의 프로파일이 불량하거나 도전막 패턴이 들뜨는 현상이 발생한다. 특히, 들뜬 도전막 패턴은 반도체기판(1)의 소정영역에 흡착되어 파티클로 작용하므로 반도체소자의 수율을 저하시킨다.

따라서, 본 발명의 목적은 패턴 밀집도가 낮은 영역에 형성되는 도전막 패턴의 프로파일을 양호하게 형성하여 패턴의 들뜸현상을 방지할 수 있는 더미패턴을 갖는 마스크를 제공하는 데 있다.

도 1은 종래의 로딩 효과를 설명하기 위한 단면도이다.

도 2a는 본 발명에 따른 더미패턴을 갖는 마스크를 설명하기 위한 레이아웃도이다.

도 2b는 도 2a의 AA'에 따른 단면도이다.

상기 목적을 달성하기 위하여 본 발명에 따른 더미패턴을 갖는 마스크는 패턴의 밀집도가 높은 영역과 패턴의 밀집도가 낮은 영역을 구비하는 반도체소자의 제조에 사용되는 마스크에 있어서, 상기 패턴 밀집도가 낮은 영역의 소정 패턴으로부터 일정 간격을 유지하는 위치에 적어도 하나 이상의 더미패턴을 형성시킨 것을 특징으로 한다.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 2a는 본 발명의 더미패턴을 갖는 마스크를 설명하기 위한 레이아웃도의 일부분이다.

도 2a를 참조하면, 참조번호 15a는 패턴 밀집도가 높은 영역에 서로 일정간격을 유지하면서 평행하게 배치된 복수의 도전막 패턴을 나타내고, 15b는 패턴 밀집도가 낮은 영역에 배치된 하나의 도전막 패턴을 나타내고, 15d는 본 발명의 특징요소로서 상기 도전막 패턴(15b)와 일정간격을 유지하면서 서로 평행하게 배치된 더미 패턴을 나타낸다. 여기서, 상기 더미패턴(15d)은 적어도 하나 이상 형성하는 것이 바람직하다.

도 2b는 도 2a의 더미패턴(15d)을 구비하는 마스크를 사용하여 반도체기판 상에 도전막 패턴을 형성한 결과를 설명하기 위하여 도 2a의 절단선 AA'에 따라 도시한 단면도이다. 구체적으로 설명하면, 반도체기판(11) 상에 도전막, 예컨대 폴리실리콘막을 형성하고, 상기 도전막 상에 포토레지스트막을 형성한다. 이어서, 더미 패턴(15d)을 구비하는 도 2a의 마스크를 사용하여 상기 포토레지스트막을 노광 및 현상시킴으로써, 패턴 밀집도가 높은 영역(a) 상에 서로 일정간격을 유지하는 복수의 포토레지스트 패턴(15a) 및 패턴 밀집도가 낮은 영역(b) 상에 서로 일정간격을 유지하는 포토레지스트 패턴(15b, 15d)을 형성한다. 다음에, 상기 포토레지스트 패턴(15a, 15b, 15d)을 식각 마스크로하여 상기 도전막을 식각함으로써, 이들 포토레지스트 패턴(15a, 15b, 15d) 아래에 도전막 패턴(13a, 13b, 13d)을 형성한다. 이와 같이 형성된 도전막 패턴(13b)은 도시된 바와 같이 패턴 밀집도가 높은 영역(a)에 형성된 도전막 패턴(13a)과 동일한 측벽 프로파일을 가짐을 알 수 있다.

본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.

상술한 바와 같이 본 발명의 실시예에 의하면, 패턴 밀집도가 낮은 영역의 소정패턴 옆에 일정간격을 유지하는 더미패턴을 적어도 하나 이상 형성함으로써, 플라즈마 식각공정시 로딩효과를 감소시키어 패턴 밀집도가 높은 영역에 형성되는 패턴과 동일한 측벽 프로파일을 갖는 패턴을 형성할 수 있다.

Claims (1)

1. 패턴의 밀집도가 높은 영역과 패턴의 밀집도가 낮은 영역을 구비하는 반도체소자의 제조에 사용되는 마스크에 있어서,

   상기 패턴 밀집도가 낮은 영역의 소정 패턴으로부터 일정 간격을 유지하는 위치에 적어도 하나 이상의 더미패턴을 형성시킨 것을 특징으로 하는 마스크.