KR19980025624A - Ball Grid Array Semiconductor Package - Google Patents
Ball Grid Array Semiconductor Package Download PDFInfo
- Publication number
- KR19980025624A KR19980025624A KR1019960043844A KR19960043844A KR19980025624A KR 19980025624 A KR19980025624 A KR 19980025624A KR 1019960043844 A KR1019960043844 A KR 1019960043844A KR 19960043844 A KR19960043844 A KR 19960043844A KR 19980025624 A KR19980025624 A KR 19980025624A
- Authority
- KR
- South Korea
- Prior art keywords
- ball
- semiconductor chip
- grid array
- semiconductor package
- ball grid
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 볼 그리드 어레이 반도체 패키지에 관한 것으로, 입/출력패드가 형성된 반도체 칩과, 그 입/출력 패드에 전기적으로 접속된 골드 볼과, 상기 골드 볼에 대응하는 면에 범프가 형성되어 그 골드 볼과 전기적으로 접속되고 상기 범프에 연결된 카파 트레이스를 포함하여 이루어진 인쇄 회로 기판과, 상기 인쇄 회로 기판의 카파 트레이스 끝단에 솔더 볼 랜드가 형성되고, 상기 솔더 볼 랜드에 전기적으로 융착되어 메인 보드로의 입/출력 기능을 하는 솔더 볼과, 상기 골드 볼이 융착된 반도체 칩의 반대면에 메인 보드로 그 반도체 칩에서 발생하는 열을 방출할 수 있도록 접착된 열전도성접착제와, 상기 열전도성접착제 부분을 제외한 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 봉지한 봉지제를 포함하여 이루어져 반도체 칩의 방열 효과를 극대화 시킬 수 있는 볼 그리드 어레이 반도체 패키지.The present invention relates to a ball grid array semiconductor package, comprising: a semiconductor chip having an input / output pad formed thereon, a gold ball electrically connected to the input / output pad, and bumps formed on a surface corresponding to the gold ball. A printed circuit board comprising a kappa trace electrically connected to the ball and connected to the bumps, and a solder ball land is formed at an end of the kappa trace of the printed circuit board, and electrically fused to the solder ball land to the main board. A solder ball that functions as an input / output, a thermally conductive adhesive bonded to the opposite side of the semiconductor chip to which the gold ball is fused so as to release heat generated from the semiconductor chip, and the thermally conductive adhesive portion It contains heat-sealing encapsulant to protect the semiconductor chips, etc., from the outside environment. A ball grid array semiconductor package, which can maximize.
Description
본 발명은 볼 그리드 어레이 반도체 패키지에 관한 것으로, 보다 상세하게 설명하면 반도체 칩에서 발생되는 열을 방열판 뿐만 아니라 메인 보드쪽으로도 방출시켜 반도체 칩의 방열 효과를 극대화 시킬 수 있는 볼 그리드 어레이 반도체 패키지에 관한 것이다.The present invention relates to a ball grid array semiconductor package, and more specifically, to a ball grid array semiconductor package capable of maximizing the heat dissipation effect of the semiconductor chip by dissipating heat generated from the semiconductor chip to the main board as well as the heat sink. will be.
반도체 산업은 고도의 정보화 사회를 선도하는 첨단 핵심 산업으로서 반도체 기술력이 한나라의 국가 경쟁력을 좌우 할 만큼 그 중요성이 더욱 강조되고 있다. 이에 따라 반도체 없는 일상 생활은 상상할 수 없을 정도로 실생활에 깊이 파고들어 우리의 일상생활과 밀접한 관계를 맺고 있다. 약 50년전부터 발전해 온 반도체 산업은 개별 소자인 트랜지스터에서부터 현재는 공통기판내에 다수의 개별 소자를 집적한 집적회로로 까지 발전하였다. 더구나 현재 멀티미디어 기기의 소형 경량화 추세에 맞추어 개인용 컴퓨터나 휴대용 전화를 보다 소형 경량화하고 싶다는 요구에 따라 반도체 칩의 집적도는 커지는 반면 그 크기는 점점 소형화되고 있는 추세이다.The semiconductor industry is a high-tech core industry that leads a high information society, and its importance is emphasized so that the semiconductor technology can influence the national competitiveness of the country. As a result, everyday life without semiconductors is so deeply immersed in real life that we are intimately connected with our everyday life. The semiconductor industry, which has been developing for about 50 years, has developed from transistors, which are discrete devices, to integrated circuits, which now integrate a number of discrete devices on a common substrate. In addition, in accordance with the demand for miniaturization and lightening of personal computers and portable telephones in accordance with the trend of miniaturization and lightening of multimedia devices, the density of semiconductor chips is increasing but the size is getting smaller.
이러한 반도체 기술의 반달과 더불어 상기 반도체 칩을 외부 환경으로부터 보호하고, 반도체 칩의 열방출을 용이하게 하며, 메인 보드에 그 실장을 용이하게 하는 패키징 기술도 발달하였다. 초기의 패키징 기술은 반도체 칩을 금속 캔이나 세라믹 재료를 이용하였는데 이러한 금속 패키징이나 세라믹 패키징은 모두 우수한 열방출 특성을 제공하지만, 상기 방법은 고가에다 시간이 많이 소비되는 제조 기술을 필요로 한다.In addition to the half moon of the semiconductor technology, a packaging technology has been developed that protects the semiconductor chip from the external environment, facilitates heat dissipation of the semiconductor chip, and facilitates mounting on the main board. Early packaging techniques used semiconductor cans for metal cans or ceramic materials, both of which provide excellent heat dissipation properties, but the method requires expensive and time-consuming manufacturing techniques.
한편 반도체 생산량의 증대에 따라 보다 경비를 절감하고 집적도 등을 높인 패키지가 개발되었는데 이중에서 이미 미국 특허로 개시된 플라스틱 볼 그리드 어레이 반도체 패키지(Plastic Ball Grid Array Semi-Conductor Package)가 가장 잘 알려져 있다. 플라스틱 볼 그리드 어레이 반도체 패키지는 반도체 칩을 플라스틱류의 봉지제인 EMC(Epoxy Molding Compound)로 패키징하고 그 저면에 배열하여 융착시킨 솔더 볼을 입/출력 수단으로 함으로서 가격 및 입/출력 능력에 있어서 유망한 패키징 기술로 알려져 있다.On the other hand, as the semiconductor production increases, packages have been developed to reduce costs and increase the density, among which plastic ball grid array semi-conductor packages are already known. The plastic ball grid array semiconductor package is a promising package in terms of cost and input / output capability by packaging semiconductor chips with an epoxy molding compound (EMC), a plastic encapsulation agent, and arranging fused solder balls on the bottom thereof as input / output means. Known as the technology.
이러한 볼 그리드 어레이 반도체 패키지류는 그 입/출력 수단이 저면에 배열된 솔더 볼이기 때문에 네변에 리드(Lead)를 배열한 패키지류보다 그 입/출력 핀수를 극대화할 수 있으며, 또한 리드가 제거됨으로서 패키지의 면적을 소형화 할 수 있으며 패키지 내부의 회로 길이 등이 더욱 짧아 짐으로서 전기적 성능이 대폭 향상 되는 장점이 있다.Since the ball grid array semiconductor packages are solder balls whose input / output means are arranged on the bottom, the number of input / output pins can be maximized more than that of packages having leads arranged on four sides, and the leads are removed. The area of the package can be miniaturized, and the circuit length inside the package is shorter, which greatly improves electrical performance.
상기 볼 그리드 어레이 반도체 패키지의 저렴한 가격과 상기 잇점에 의해 볼 그리드 어레이 반도체 패키지는 현재 많은 반도체 칩의 패키징 형식이 되고 있다.Due to the low cost and the advantages of the ball grid array semiconductor package, the ball grid array semiconductor package is now a packaging type of many semiconductor chips.
그러나, 종래 볼 그리드 어레이 반도체 패키지는 열방출 특성이 비교적 불량한 문제점이 있다. 이는 더 많은 전력을 사용해서 상당한 열을 발생하는 새로운 세대의 반도체 칩에는 사용하기 곤란하다는 것이다.However, the conventional ball grid array semiconductor package has a problem that the heat dissipation characteristics are relatively poor. This is difficult to use in new generations of semiconductor chips that use more power to generate significant heat.
최근의 개발에서는 상기한 볼 그리드 어레이 반도체 패키지의 열방출 능력을 높이기 위해 방열판을 포함한 패키지가 출시되고 있는데, 도 1A 및 도 1B는 종래의 방열능력을 향상시킨 볼 그리드 어레이 반도체 패키지를 나타낸 단면도 및 저면도이다.In recent years, a package including a heat sink has been released to increase the heat dissipation capability of the above-described ball grid array semiconductor package. FIGS. 1A and 1B are cross-sectional views and a bottom view of a conventional ball grid array semiconductor package having improved heat dissipation capability. It is also.
도 1A에 도시된 바와 같이 반도체 칩(100')은 방열판(400')에 접착제(150')로 접착되어 있으며 카파 트레이스(310')가 적층된 인쇄 회로 기판(300')에 상기 반도체 칩(100')의 입/출력 패드(110')가 전도성 와이어(170')로 연결되어 있다. 또한 상기 인쇄 회로 기판(300')의 카파 트레이스(310')는 솔더 볼이라는 입/출력 수단에 연결되어 있으며 상기 반도체 칩(100')과 전도성 와이어(170') 등을 외부의 환경으로부터 보호하기 위해 봉지제(500')로 봉지된 형태를 하고 있다.As shown in FIG. 1A, the semiconductor chip 100 ′ is bonded to the heat sink 400 ′ with an adhesive 150 ′, and the semiconductor chip 100 ′ is mounted on a printed circuit board 300 ′ on which a kappa trace 310 ′ is stacked. I / O pad 110 ′ of 100 ′ is connected to conductive wire 170 ′. In addition, the kappa trace 310 'of the printed circuit board 300' is connected to an input / output means called solder balls, and protects the semiconductor chip 100 'and the conductive wire 170' from the external environment. In order to encapsulate the encapsulant 500 '.
도 1B는 상기 볼 그리드 어레이 반도체 패키지의 저면을 나타낸 저면도로서 중앙부에 반도체 칩(100')을 봉지제(500')로 봉지한 영역이 형성되어 있으며, 상기 봉지한 영역 주변으로 다수의 솔더 볼(700')이 전면에 2차원적으로 배열되어 있음을 볼 수 있다. 도 1C는 상기 볼 그리드 어레이 반도체 패키지가 메인 보드(900')에 실장된 것을 나타낸 단면도로서 그 볼 그리드 어레이 반도체 패키지의 솔더 볼(700')이 메인 보드(900')의 소정 영역에 융착되어 실장된다.FIG. 1B is a bottom view illustrating a bottom surface of the ball grid array semiconductor package, in which a region in which a semiconductor chip 100 'is encapsulated with an encapsulant 500' is formed at a central portion thereof, and a plurality of solder balls are formed around the encapsulated region. It can be seen that 700 'is two-dimensionally arranged in front. 1C is a cross-sectional view showing that the ball grid array semiconductor package is mounted on a main board 900 '. The solder ball 700' of the ball grid array semiconductor package is fused to a predetermined area of the main board 900 '. do.
이러한 볼 그리드 어레이 반도체 패키지는 반도체 칩 및 인쇄 회로 기판의 한면에 방열판을 접착함으로서 열방출이라는 점에서는 종래 볼 그리드 어레이 반도체 패키지에 비해 상당히 개량된 것이지만, 여전히 열방출이라는 점에서 다음과 같은 몇가지 문제점을 가지고 있다.The ball grid array semiconductor package is a significant improvement over the conventional ball grid array semiconductor package in terms of heat dissipation by attaching a heat sink to one surface of a semiconductor chip and a printed circuit board. Have.
첫째 방열판이 인쇄 회로 기판의 상면에만 접착 됨으로서 반도체 칩에서 발생된 열이 상기 방열판으로만 전도된다. 그러나 상기 방열판은 금속재이고, 인쇄 회로 기판은 플라스틱류이기 때문에 그 열팽창계수는 확연히 다르다. 따라서 상기 방열판과 인쇄 회로 기판은 열적스트레스에 의해 서로 휘어져버리기 쉽고 심하면 볼 그리드 어레이 반도체 패키지와 메인 보드 사이의 전기적 접속이 열적 피로에 의해 끊어진다. 또한 상기 열팽창 계수의 차이는 상기 방열판과 반도체 칩 사이의 계면이 박리되는 현상을 불러 일으키며 이로서 상기 인쇄 회로 기판과 본딩된 전도성 와이어가 반도체 칩의 입/출력 패드에서 끊기는 현상도 발생한다. 실제로 상기 반도체 칩의 열은 메인 보드쪽으로도 상당한 양이 방출되는데 반도체 칩의 입장에서 상기 메인 보드는 대단히 큰 열용량을 가진 힛레저버(Heat Reservoir)로 볼 수 있는 것이다.First, the heat sink is adhered only to the upper surface of the printed circuit board so that heat generated from the semiconductor chip is conducted only to the heat sink. However, since the heat sink is made of metal and the printed circuit board is made of plastic, the coefficient of thermal expansion is significantly different. Therefore, the heat sink and the printed circuit board are easily bent by each other due to thermal stress, and in severe cases, the electrical connection between the ball grid array semiconductor package and the main board is broken by thermal fatigue. In addition, the difference in thermal expansion coefficient causes a phenomenon that the interface between the heat sink and the semiconductor chip is peeled off, which causes the printed circuit board and the bonded conductive wire to break at the input / output pad of the semiconductor chip. In fact, the heat of the semiconductor chip is also released to the main board in a significant amount, the main board can be seen as a heat reservoir (Heat Reservoir) with a very large heat capacity.
둘째로 상기 방열판이 열방출에 대해 충분한 표면적을 확보해야 함으로서 비교적 두꺼워야 하는데 이렇게 되면 종래의 볼 그리드 어레이 반도체 패키지는 무겁고 부피가 큰 패키지가 되는 것이다. 더우기 상기 인쇄 회로 기판의 두께는 0.6~1.0㎜에 제한 된 크기를 가짐으로 인쇄 회로 기판의 두께가 더 얇아 질 경우 뒤틀리기 쉬어 종래 볼 그리드 어레이 반도체 패키지를 메인 보드에 실장하기가 매우 곤란해지는 문제점이 있는 것이다.Secondly, the heat sink should be relatively thick by ensuring sufficient surface area for heat dissipation, which would result in a conventional ball grid array semiconductor package being a heavy and bulky package. Furthermore, since the thickness of the printed circuit board is limited to 0.6 to 1.0 mm, when the thickness of the printed circuit board becomes thinner, the printed circuit board is easily warped, which makes it difficult to mount the conventional ball grid array semiconductor package on the main board. It is.
이러한 종래 볼 그리드 어레이 반도체 패키지의 열방출 능력, 중량 및 두께는 현재의 수많은 무선 전화기, 휴대용 게임기, 노트북 컴퓨터등의 시장에서 제기되고 있는 더 얇고 가벼운 패키지에 대한 수요의 증가에 부응할 수 없는 것이 현실이며, 따라서 열방출 능력이 뛰어나며 소형 경량이고 또한 저가의 볼 그리드 어레이 반도체 패키지를 생산하는 기술이 개발되어야 한다.The heat dissipation capability, weight, and thickness of these conventional ball grid array semiconductor packages cannot meet the increasing demand for thinner and lighter packages in the current market of numerous cordless phones, portable game consoles, notebook computers, etc. Therefore, a technique for producing a ball grid array semiconductor package which is excellent in heat dissipation ability, small size, light weight, and low cost should be developed.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체 칩에서 발생되는 열을 방열판 뿐만 아니라 메인 보드쪽으로도 방출시켜 방열 효과를 극대화 시킬 수 있는 볼 그리드 어레이 반도체 패키지를 제공하는데 있다.The present invention has been made to solve the above conventional problems, to provide a ball grid array semiconductor package that can maximize the heat dissipation effect by dissipating heat generated from the semiconductor chip to the main board as well as the heat sink.
도 1A는 종래의 볼 그리드 어레이 반도체 패키지를 도시한 단면도이다.1A is a cross-sectional view of a conventional ball grid array semiconductor package.
도 1B는 종래의 볼 그리드 어레이 반도체 패키지를 나타낸 저면도이다.1B is a bottom view of a conventional ball grid array semiconductor package.
도 1C는 종래의 볼 그리드 어레이 반도체 패키지가 메인 보드에 실장된 것을 나타낸 단면도이다.1C is a cross-sectional view illustrating a conventional ball grid array semiconductor package mounted on a main board.
도 2A는 본 발명의 제 1실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.2A is a cross-sectional view illustrating a ball grid array semiconductor package according to a first embodiment of the present invention.
도 2B는 제 1실시예에 의한 볼 그리드 어레이 반도체 패키지가 메인 보드에 실장된 것을 나타낸 단면도이다.2B is a cross-sectional view illustrating a ball grid array semiconductor package mounted on a main board according to the first embodiment.
도 3A는 본 발명의 제 2실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.3A is a cross-sectional view illustrating a ball grid array semiconductor package according to a second embodiment of the present invention.
도 3B는 제 2실시예에 의한 볼 그리드 어레이 반도체 패키지가 메인 보드에 실장된 것을 나타낸 단면도이다.3B is a cross-sectional view illustrating a ball grid array semiconductor package mounted on a main board according to a second embodiment.
도 4A는 본 발명의 제 3실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.4A is a cross-sectional view illustrating a ball grid array semiconductor package according to a third embodiment of the present invention.
도 4B는 본 발명의 제 4실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.4B is a cross-sectional view illustrating a ball grid array semiconductor package according to a fourth embodiment of the present invention.
*도면중 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100; 반도체 칩(Semi-Conductor Chip)100; Semi-Conductor Chip
110; 입/출력 패드(I/O Pad)110; I / O Pad
200; 골드 볼(Gold Ball)200; Gold Ball
300; 인쇄 회로 기판(Printed Circuit Board)300; Printed Circuit Board
310; 카파 트레이스(Copper Trace)310; Copper Trace
320; 범프(Bump)320; Bump
400; 방열판(Heat Spreader)400; Heat Spreader
500; 봉지제(Encapsulation Material)500; Encapsulation Material
600; 열 전도성 접착 테이프(Therma Conductive Adhesive)600; Thermal Conductive Adhesive
700; 솔더 볼(Solder Ball)700; Solder Ball
710; 솔더 볼 랜드(Solder Ball Land)710; Solder Ball Land
800; 이방성 전도 필름(Anisotropic Conductive Film)800; Anisotropic Conductive Film
900; 메인 보드(Main Board)900; Main Board
상기한 목적을 달성하기 위해 본 발명에 의한 볼 그리드 어레이 반도체 패키지의 구성은, 일면에 입/출력 패드가 형ㅇ성되어 각종 전기 신호를 입/출력 하는 반도체 칩과, 상기 입/출력 패드에 융착 수단에 의해 전기적 접속된 골드 볼과, 상기 골드 볼에 대응하는 면에 범프가 형성되어 융착 수단에 의해 그 골드 볼과 전기적으로 접속되고 상기 범프에 연결되어 방사상으로 뻗은 카파 트레이스를 포함하여 이루어진 인쇄 회로 기판과, 상기 인쇄 회로 기판의 카파 트레이스 끝단에 솔더 볼 랜드가 형성되고, 상기 솔더 볼 랜드에 전기적으로 융착되어 메인 보드로 입/출력 단자기능을 하는 솔더 볼과, 상기 골드 볼이 융착된 반도체 칩의 반대면에 메인 보드로 그 반도체 칩에서 발생하는 열을 방출할 수 있도록 접착된 열 전도성 접착 테이프와, 상기 열 전도성 접착 테이프 부분을 제외한 반도체 칩과 볼 등을 외부의 환경으로부터 보호하기 위해 봉지한 봉지제를 포함하여 이루어진 것을 그 구성상의 특징으로 한다.In order to achieve the above object, the ball grid array semiconductor package according to the present invention includes a semiconductor chip configured to input / output pads on one surface thereof to input / output various electric signals, and to the input / output pads. A printed circuit comprising a gold ball electrically connected by means and a kappa trace formed on a surface corresponding to the gold ball and electrically connected to the gold ball by fusion means and connected radially to the bump A solder ball land is formed on a substrate, a kappa trace end of the printed circuit board, a solder ball electrically fused to the solder ball land to function as an input / output terminal to a main board, and the semiconductor chip to which the gold ball is fused. A thermally conductive adhesive tape bonded to the main board on the opposite side of the substrate to release heat generated from the semiconductor chip; And such that the adhesive tape portion of the ball and the semiconductor chip except for a sealing material comprising an encapsulation for protection from the external environment, characterized in that on the configuration.
여기서, 상기 메인 보드로 반도체 칩에서 발생하는 열을 방출할 수 있도록 접착된 열 전도성 접착 테이프 상에는 금속성의 방열판과 열 전도성 접착 테이프를 차례로 더 접착하여 본 발명의 목적을 달성할 수도 있다.Here, an object of the present invention may be achieved by further adhering a metallic heat sink and a thermally conductive adhesive tape on the thermally conductive adhesive tape bonded to the main board to release heat generated from the semiconductor chip.
또한, 상기 입/출력 패드에 골드 볼을 전기적으로 접속하는 융착 수단은 이방성 전도 필름을 이용하여 본 발명의 목적을 달성할 수도 있다.Further, the fusion means for electrically connecting the gold ball to the input / output pad may achieve the object of the present invention by using an anisotropic conductive film.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명에 의한 볼 그리드 어레이 반도체 패키지를 용이하게 실시 할수 있을 정도로 본 발명의 가장 바람직한 실시예에 따른 구성 및 작용을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a structure and an operation according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the ball grid array semiconductor package according to the present invention. The explanation is as follows.
도 2A는 본 발명의 제 1실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 것이다.2A shows a ball grid array semiconductor package as a first embodiment of the invention.
각종 전기적 기능을 수행하기 위해 수많은 회로소자가 적층된 반도체 칩(100)에는 그 전기적 신호의 입/출력 통로인 입/출력 패드(110)가 반도체 칩(100)의 표면에 형성되어 있고, 상기 입/출력 패드(110)에는 골드 볼(200)이 융착되어 있으며, 상기 골드 볼(200)은 범프(320), 카파 트레이스(310) 등이 형성된 인쇄 회로 기판(300)에 융착되어 있음을 볼 수 있다.In the semiconductor chip 100 in which numerous circuit elements are stacked to perform various electrical functions, an input / output pad 110, which is an input / output path of the electrical signal, is formed on the surface of the semiconductor chip 100. The gold ball 200 is fused to the output pad 110, and the gold ball 200 is fused to the printed circuit board 300 on which the bump 320 and the kappa trace 310 are formed. have.
상기한 융착 수단은 플립칩 기술(Flip Chip Technique)로 널리 주지된 방법에 의해 당업자에 의해 용이하게 실시될 수 있다. 여기서 상기 플리칩 기술은 간단히 설명하면, 반도체 칩(100)을 뒤집어서 상기 반도체 칩(100)의 입/출력 패드(110) 부분을 인쇄 회로 기판(300)의 미러 이미지 접촉점(Contacts Point of Mirror Image)에 본딩(Bonding 또는 Attaching이락도 함)시키는 것이다. 상기 미러 이미지 접촉점으로 가장 많이 이용되는 패드(Pad) 또는 범프(320)는 구리(Cu) 또는 구리/주석(Cu/Sn)의 합금도체를 많이 사용한다.The above fusion means can be easily carried out by those skilled in the art by a method well known by Flip Chip Technique. Here, the flip-chip technology will be described in brief. The semiconductor chip 100 may be inverted so that a portion of the input / output pad 110 of the semiconductor chip 100 may be contacted with a mirror image of the printed circuit board 300. To bond (also called Bonding or Attaching). The pad or bump 320 most commonly used as the mirror image contact point uses an alloy conductor of copper (Cu) or copper / tin (Cu / Sn).
여기서 본 발명에 이용된 것과 같이 주로 전기 전도성이 양호하고 접촉 저항이 작은 골드 볼(200)이 상기 반도체 칩(100)의 입/출력 패드(110)와 펌프(320) 사이에 접착수단으로서 많이 이용되며 애초에 상기 반도체 칩(100) 또는 인쇄 회로 기판(300) 중 한면에 상기 골드 볼(200)을 위치시켜 놓고 본딩을 실시할 수 있다. 한편 상기 본딩 방법은 여러가지 기술이 알려져 있으며 대표적으로 열압착 본딩(Thermocompression Bonding) 방법, 초음파 본딩(Ultrasonic Bonding) 방법, 솔더 본딩(Solder Bonding) 방법과 다음에 후술할 이방성 전도 필름(800)(ACF;Anisotropic Condutive Film)을 이용한 본딩 방법이 있다.Here, as used in the present invention, a gold ball 200 having a good electrical conductivity and a small contact resistance is mainly used as an adhesive means between the input / output pad 110 and the pump 320 of the semiconductor chip 100. In the first place, the gold ball 200 may be placed on one surface of the semiconductor chip 100 or the printed circuit board 300 to perform bonding. On the other hand, the bonding method is known in a number of techniques, typically thermocompression bonding (Ultracompression Bonding) method, ultrasonic bonding (Ultrasonic Bonding) method, solder bonding (Solder Bonding) method and the anisotropic conductive film 800 to be described later (ACF; There is a bonding method using Anisotropic Condutive Film.
전술한 바와 같이, 상기 골드 볼(200)에 본딩되는 인쇄 회로 기판(300)의 영역에는 범프(320) 및 카파 트레이스(310)가 위치되어 있으며 다시 상기 카파 트레이스(310)는 인쇄 회로 기판(300)의 외측으로 방사상 뻗어 형성되어 있다. 상기 범프(320)는 반도체 칩(1000의 입/출력 패드(110) 갯수만큼 형성되어 있으며, 상기 범프(320)에 연결된 카파 트레이스(310)는 서로 전기적으로 도통하지 않도록 긴 실모양으로 인쇄 회로 기판(300)에 적층되어 있고, 그 끝단에는 인쇄 회로 기판(300)의 하단면에 형성된 각각의 솔더 볼(700) 랜드(710)에 연결되어 있다. 여기서 상기 범프(320)에 연결된 카파 트레이스(310)와 인쇄 회로 기판(300)의 하단면에 형성된 카파 트레이스(310)의 연결수단은 전도성비아홀(Conductive Via Hole; 도면에 도시되지 않음)을 뚫어서 상호 연결 시킬 수도 있고, 상기 범프(320)에 연결된 카파 트레이스(310)에서부터 인쇄 회로 기판(300)의 표면을 따라 하단면에 형성된 솔더 볼 랜드(710)까지 연장하여 형성할 수도 있는 것이다.As described above, the bump 320 and the kappa trace 310 are positioned in the area of the printed circuit board 300 bonded to the gold ball 200, and the kappa trace 310 is again the printed circuit board 300. Raised radially outward. The bumps 320 are formed as many as the number of input / output pads 110 of the semiconductor chip 1000, and the kappa traces 310 connected to the bumps 320 have a long thread shape so as not to be electrically connected to each other. Stacked at 300 and connected at each end to lands 710 of the solder balls 700 formed on the bottom surface of the printed circuit board 300. Here, a kappa trace 310 connected to the bump 320 is provided. ) And the connecting means of the kappa trace 310 formed on the bottom surface of the printed circuit board 300 may be connected to each other by drilling a conductive via hole (not shown), or connected to the bump 320. It may be formed by extending from the kappa trace 310 to the solder ball land 710 formed on the bottom surface along the surface of the printed circuit board 300.
상기 솔더 볼랜드(710)에는 반도체 칩(100)과 메인 보드(900)간의 신호 입/출력 수단인 솔더 볼(700)이 리플로우(Reflow) 등의 방법으로 융착되어 있고, 상기 인쇄 회로 기판(300)의 상면에는 반도체 칩(100)에서 전기적 상호 작용에 의해 발생되는 열을 외부로 방출하기 위해 방열판(400)이 접착되어 있으며 이러한 방열판(400)의 재료는 보통 구리합금 물질을 사용한다.The solder ball 700, which is a signal input / output means between the semiconductor chip 100 and the main board 900, is fused to the solder borland 710 by a reflow method, and the printed circuit board 300. The heat sink 400 is bonded to the top surface of the semiconductor chip 100 to dissipate heat generated by electrical interaction in the semiconductor chip 100 to the outside, and the material of the heat sink 400 generally uses a copper alloy material.
또한 상기 반도체 칩(100)을 외부 환경으로부터 보호하기 위해 실시하는 봉지는 반도체 업계에서 봉지제(500)로 가장 많이 사용되는 EMC(Epoxy Molding Compound)를 사용하여 실시하며 이때 상기 반도체 칩(100)의 일면 즉, 그 하단면은 봉지하지 않고 나머지 부분들만을 봉지하였다. 여기서 상기 반도체 칩(100)의 일면을 노출시킨체 봉지하는 방법은 널리 주지된 사실로 당업자가 용이하게 실시할 수 있을 것이다In addition, encapsulation for protecting the semiconductor chip 100 from an external environment is performed using an epoxy molding compound (EMC), which is most commonly used as an encapsulant 500 in the semiconductor industry. One side, that is, the bottom side, was not sealed but only the remaining parts. Here, the method of encapsulating the exposed surface of the semiconductor chip 100 is well known to those skilled in the art and can be easily implemented.
상기 봉지되지 않은 반도체 칩(100)의 하단면은 솔더 볼(700) 높이로 열전도성이 아주 양호한 열 전도성 접착 테이프(600)를 붙임으로서 메인 보드(900)에 상기 볼 그리드 어레이 반도체 패키지를 실장해서 사용할 때 상기 열 전도성 접착 테이프(600)를 통해 메인 보드로 반도체 칩(100)의 열이 방출 되도록 하기 위함이다.The bottom surface of the unsealed semiconductor chip 100 is attached to the main board 900 by mounting the ball grid array semiconductor package by attaching a thermally conductive adhesive tape 600 having a very high thermal conductivity at the height of the solder ball 700. This is to allow the heat of the semiconductor chip 100 to be released to the main board through the thermally conductive adhesive tape 600 when used.
도 2B는 상기 제 1실시예에 의한 볼 그리드 어레이 반도체 패키지가 메인 보드에 실장된 것을 나타낸 단면도로서 메인 보드(900)의 소정의 영역에 솔더 볼(700)이 융착되어 있으며 전술한 열 전도성 접착 테이프(600)는 반도체 칩(100)의 일면과 메인 보드(900) 사이에 접착됨으로서 반도체 칩(100)에서 발생되는 열을 열용량이 대단히 큰 메인 보드(900)로 직접 방출할 수 있도록 하였다.2B is a cross-sectional view illustrating a ball grid array semiconductor package mounted on a main board according to the first embodiment, in which solder balls 700 are fused to a predetermined area of the main board 900, and the above-described thermally conductive adhesive tape is shown. The adhesive layer 600 is bonded between one surface of the semiconductor chip 100 and the main board 900 to directly discharge heat generated from the semiconductor chip 100 to the main board 900 having a large heat capacity.
도 3A는 본 발명의 제 2실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.3A is a cross-sectional view illustrating a ball grid array semiconductor package according to a second embodiment of the present invention.
반도체 칩(100)의 일면에 열방출 효과를 더욱 극대화하기 위해 열 전도성 접착 테이프(600) 상에 방열판(400)을 접착한 후, 그 표면에 다시 열 전도성 접착 테이프(600)를 더 접착한 구조를 보이고 있다. 여기서 상기 방열판(400)의 재질은 열전도성이 우수한 구리합금 등의 재질로 하며 그 크기는 솔더 볼(700)에 접속되어 도통되지 않을 정도로 해서 최대의 크기로 제작하여 메인 보드(900)에 접착되는 면적을 최대로 한다. 이렇게 메인 보드(900)에 접착되는 면적을 최대로 함으로서 반도체 칩(100)에서 발생되는 열을 최대한 많이 방출 시킬 수 있는 잇점이 있다.In order to further maximize the heat dissipation effect on one surface of the semiconductor chip 100, the heat sink 400 is adhered to the heat conductive adhesive tape 600, and then the heat conductive adhesive tape 600 is further adhered to the surface thereof. Is showing. The heat sink 400 is made of a material such as copper alloy having excellent thermal conductivity, and the size of the heat sink 400 is such that the heat sink 400 is connected to the solder ball 700 so as not to be electrically connected to the main board 900. Maximize the area. By maximizing the area bonded to the main board 900, there is an advantage that can emit as much heat generated from the semiconductor chip 100 as much as possible.
도 3B는 상기 제 2실시예에 의한 볼 그리드 어레이 반도체 패키지가 메인보드(900)에 실장된 것을 나타낸 단면도로서 메인 보드(900)의 소정의 영역에 솔더 볼(700)이 융착되어 있고, 반도체 칩(100)의 저면에 열 전도성 접착 테이프(600), 방열판(400), 열 전도성 접착 테이프(600)가 차례로 접착되어 메인 보드(900)에 직접 접착되어 있는 것을 볼 수 있으며 상기 메인 보드(900)에 접착된 방열판(400)을 통하여 반도체 칩(100)로부터의 열이 메인 보드(900)로 바로 방출될 수 있음을 알 수 있다.3B is a cross-sectional view showing the ball grid array semiconductor package according to the second embodiment mounted on the main board 900. The solder ball 700 is fused to a predetermined region of the main board 900, and the semiconductor chip A thermal conductive adhesive tape 600, a heat sink 400, and a thermal conductive adhesive tape 600 are sequentially adhered to the bottom surface of the substrate 100 to be directly bonded to the main board 900. It can be seen that heat from the semiconductor chip 100 can be directly discharged to the main board 900 through the heat sink 400 adhered to the heat sink 400.
도 4A는 본 발명의 제 3실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다.4A is a cross-sectional view illustrating a ball grid array semiconductor package according to a third embodiment of the present invention.
여기서, 전술한 바와 같이 반도체 칩(100)의 입/출력 패드(110)와 인쇄 회로 기판(300)상에 형성되어 있는 펌프(320) 및 카파 트레이스(310)를 융착하는 수단을 골드 볼(200)을 그 사이에 위치시켜 놓고 플립칩 기술을 사용한다고 하였다. 여기서 상기 골드 볼(200)을 상기 두 소재 즉, 반도체 칩(100)의 입/출력 패드(110)와 인쇄 회로 기판(300) 상의 범프(320)에 본딩하는 방법은 일반적으로 열압착 본딩, 초음파 본딩, 솔더 본딩 방법을 이용하지만 이러한 방법들은 열, 압력, 초음파등을 동시에 제공하는 장비와 더불어 그 본딩시간이 많이 소비됨으로서 번거로운 점이 있다.Here, as described above, the means for fusion bonding the input / output pad 110 and the pump 320 and the kappa trace 310 formed on the printed circuit board 300 of the semiconductor chip 100 may be performed using the gold ball 200. ) In between, using flip-chip technology. Here, the method of bonding the gold ball 200 to the two materials, that is, the input / output pad 110 of the semiconductor chip 100 and the bump 320 on the printed circuit board 300 is generally thermocompression bonding or ultrasonic wave. Although bonding and solder bonding methods are used, these methods are cumbersome because they consume a lot of bonding time together with equipment that simultaneously provides heat, pressure, and ultrasonic waves.
따라서 선택적으로 전도성 영역을 갖는 이방성 전도 피름(800)을 이용하여 상기 본딩을 용이하게 한 것이 도 4A에 도시된 것이다.Thus, the bonding is facilitated using an anisotropic conductive film 800, optionally with conductive regions, as shown in FIG. 4A.
먼저 상기 이방성 전도 필름(800)의 구조 및 성질에 대해 간단히 설명하면 다음과 같다.First, the structure and properties of the anisotropic conductive film 800 will be briefly described as follows.
이방성 전도 필름(800)의 구조를 일반적인 접착필름과 전도용금속알갱이가 혼합된 것으로 상기 접착필름의 두께는 약 50㎛ 정도로 전도용금속알갱이의 지름은 약 5㎛ 정도 이다. 또한 상기 전도용금속알갱이의 표면은 얇은 폴리머(Polymer)로 코팅되어 있다. 이러한 구성을 하는 이방성 전도 필름(800)의 소정의 영역에 열압력을 가하게 되면 열로 인해 그 부분의 전도용금속알갱이의 폴리머가 녹게되어 전도성을 갖게 되고 그 외의 부분은 확실한 절연성을 유지하는 특성을 가지고 있기 때문에 이러한 이방성 전도 필름(800)은 현재 TAB(Tape Automated Bonding)의 OLB(Outer Lead Bonding)용이나 COG(Chip On Glass)용으로 상업화되어 널리 사용중에 있는 물질이기도 하다.The structure of the anisotropic conductive film 800 is a mixture of a general adhesive film and conductive metal grains, the thickness of the adhesive film is about 50㎛ the diameter of the conductive metal grains is about 5㎛. In addition, the surface of the conductive metal grain is coated with a thin polymer (Polymer). When a thermal pressure is applied to a predetermined region of the anisotropic conductive film 800 having such a configuration, the polymer of the conductive metal grains is melted due to heat, so that the polymer is conductive, and the other portions have a certain insulating property. Because of this, the anisotropic conductive film 800 is a material that is commercialized and widely used for outer lead bonding (OLB) or chip on glass (COG) of tape automated bonding (TAB).
이와 같은 특성의 이방성 전도 필름(800)을 상기 반도체 칩(100)의 입/출력 패드(110)와 인쇄 회로 기판(300) 간의 본딩 수단에 응용하는 경우, 먼저 인쇄 회로 기판(300)의 범프(320) 영역에 상기 이방성 전도 필름(800)을 접착시키고 다음에 골드 볼(200)이 접착된 반도체칩(100)을 가압함으로서 빠른 시간안에 쉽게 인쇄 회로 기판(300)의 범프(320)에 접착시킬 수 있는 것이다.When the anisotropic conductive film 800 having such a property is applied to the bonding means between the input / output pad 110 and the printed circuit board 300 of the semiconductor chip 100, first the bumps of the printed circuit board 300 may be used. The anisotropic conductive film 800 is adhered to the area 320 and then the semiconductor chip 100 to which the gold ball 200 is attached is easily adhered to the bump 320 of the printed circuit board 300 quickly. It can be.
도 4B는 상기한 이방성 전도 필름(800)을 응용한 본 발명의 제 4실시예인 볼 그리드 어레이 반도체 패키지를 나타낸 단면도이다. 반도체 칩(100)의 저면에 열 전도성 접착 테이프(600)와 방열판(400) 그리고 열 전도성 접착 테이프(600)를 차례로 접착시킨 구조이며 상기 반도체 칩(100)의 입/출력 패드(110)와 인쇄 회로 기판(300)의 범프(320) 사이에 이방성 전도 필름(800)을 삽입하여 접착시킨 것이 특징이다.4B is a cross-sectional view illustrating a ball grid array semiconductor package according to a fourth embodiment of the present invention using the anisotropic conductive film 800 described above. A thermally conductive adhesive tape 600, a heat sink 400, and a thermally conductive adhesive tape 600 are sequentially bonded to a bottom surface of the semiconductor chip 100. The input / output pad 110 and the printing pad 110 of the semiconductor chip 100 are printed. The anisotropic conductive film 800 is inserted and bonded between the bumps 320 of the circuit board 300.
이상에서와 같이 본 발명에 의한 볼 그리드 어레이 반도체 패키지는, 반도체 칩의 입/출력 패드를 인쇄 회로 기판의 범프에 플립칩기술을 이용하여 본딩시키고, 반도체 칩의 일면에 열 전도성 접착 테이프나 방열판을 접착시켜 메인 보드에 상기 볼 그리드 어레이 반도체 패키지가 실장되었을 때 반도체 칩의 열이 그 열 전도성 접착 테이프나 방열판을 통해 열용량이 대단히 큰 인쇄 회로 기판으로 직접 방출됨으로서 반도체 칩의 방열 효과를 극대화 시킬 수 있는 볼 그리드 어레이 반도체 패키지를 제공하는 것이다.As described above, in the ball grid array semiconductor package according to the present invention, an input / output pad of a semiconductor chip is bonded to a bump of a printed circuit board using flip chip technology, and a thermal conductive adhesive tape or a heat sink is formed on one surface of the semiconductor chip. When the ball grid array semiconductor package is mounted on the main board, heat of the semiconductor chip is directly emitted to the printed circuit board having a large heat capacity through the thermal conductive adhesive tape or the heat sink, thereby maximizing the heat dissipation effect of the semiconductor chip. To provide a ball grid array semiconductor package.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043844A KR100230189B1 (en) | 1996-10-04 | 1996-10-04 | Ball grid array semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043844A KR100230189B1 (en) | 1996-10-04 | 1996-10-04 | Ball grid array semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980025624A true KR19980025624A (en) | 1998-07-15 |
| KR100230189B1 KR100230189B1 (en) | 1999-11-15 |
Family
ID=19476143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960043844A KR100230189B1 (en) | 1996-10-04 | 1996-10-04 | Ball grid array semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230189B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448952B1 (en) * | 2000-12-25 | 2004-09-18 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor module |
| KR100618881B1 (en) * | 2005-01-05 | 2006-09-01 | 삼성전자주식회사 | Semiconductor package increasing efficiency of heat emission and method of fabricating the same |
| KR100668809B1 (en) * | 2000-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | Wafer level package |
| KR100823697B1 (en) * | 2007-05-28 | 2008-04-21 | 삼성전자주식회사 | Heat dissipating member, method of manufacturing the heat dissipating member, semiconductor module using the heat dissipating member, and method of manufacturing the semiconductor module |
| KR100963207B1 (en) * | 2006-06-20 | 2010-06-16 | 브로드콤 코포레이션 | Thermal improvement for hotspots on dies in integrated circuit packages |
| US8169067B2 (en) | 2006-10-20 | 2012-05-01 | Broadcom Corporation | Low profile ball grid array (BGA) package with exposed die and method of making same |
| US10636721B2 (en) | 2017-08-16 | 2020-04-28 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and electronic device having the same |
-
1996
- 1996-10-04 KR KR1019960043844A patent/KR100230189B1/en not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100668809B1 (en) * | 2000-06-30 | 2007-01-16 | 주식회사 하이닉스반도체 | Wafer level package |
| KR100448952B1 (en) * | 2000-12-25 | 2004-09-18 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor module |
| US7002250B2 (en) | 2000-12-25 | 2006-02-21 | Renesas Technology Corp. | Semiconductor module |
| KR100618881B1 (en) * | 2005-01-05 | 2006-09-01 | 삼성전자주식회사 | Semiconductor package increasing efficiency of heat emission and method of fabricating the same |
| KR100963207B1 (en) * | 2006-06-20 | 2010-06-16 | 브로드콤 코포레이션 | Thermal improvement for hotspots on dies in integrated circuit packages |
| US8169067B2 (en) | 2006-10-20 | 2012-05-01 | Broadcom Corporation | Low profile ball grid array (BGA) package with exposed die and method of making same |
| KR100823697B1 (en) * | 2007-05-28 | 2008-04-21 | 삼성전자주식회사 | Heat dissipating member, method of manufacturing the heat dissipating member, semiconductor module using the heat dissipating member, and method of manufacturing the semiconductor module |
| US10636721B2 (en) | 2017-08-16 | 2020-04-28 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and electronic device having the same |
| US11437295B2 (en) | 2017-08-16 | 2022-09-06 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor package and electronic device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100230189B1 (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903052A (en) | Structure for semiconductor package for improving the efficiency of spreading heat | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| KR100260997B1 (en) | Semiconductor package | |
| KR100339044B1 (en) | ball grid array semiconductor package and method for making the same | |
| KR100698526B1 (en) | Substrate having heat spreading layer and semiconductor package using the same | |
| US6515356B1 (en) | Semiconductor package and method for fabricating the same | |
| US6621160B2 (en) | Semiconductor device and mounting board | |
| US6759752B2 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| KR20000048471A (en) | Ball grid array package with multiple power/ground planes | |
| KR100265566B1 (en) | Ship stack package | |
| KR20030087742A (en) | Multi-chip package improving heat spread characteristics and manufacturing method the same | |
| KR101096330B1 (en) | Package for a semiconductor device | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| KR19980025624A (en) | Ball Grid Array Semiconductor Package | |
| US7847414B2 (en) | Chip package structure | |
| KR100401018B1 (en) | attaching method of wafer for semiconductor package | |
| KR100533761B1 (en) | semi-conduSSor package | |
| KR100260996B1 (en) | Array type semiconductor package using a lead frame and its manufacturing method | |
| KR100230919B1 (en) | Semiconductor package | |
| JP2000003976A (en) | Semiconductor device | |
| KR200292794Y1 (en) | Flexible Circuit Boards and Semiconductor Packages Using the Same | |
| KR100230920B1 (en) | Semiconductor package | |
| KR100425766B1 (en) | Semiconductor package and fabrication method | |
| KR20010073452A (en) | Ball grid array package and printed circuit board used in the same | |
| KR20000074351A (en) | semi-conductor package and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |