KR19980019730A - Impedance Matching Circuit Using Feedback Control - Google Patents
Impedance Matching Circuit Using Feedback Control Download PDFInfo
- Publication number
- KR19980019730A KR19980019730A KR1019960037938A KR19960037938A KR19980019730A KR 19980019730 A KR19980019730 A KR 19980019730A KR 1019960037938 A KR1019960037938 A KR 1019960037938A KR 19960037938 A KR19960037938 A KR 19960037938A KR 19980019730 A KR19980019730 A KR 19980019730A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- intermediate frequency
- impedance
- amplifier
- control
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
가. 청구 범위에 기재된 발명이 속한 기술분야end. The technical field to which the invention described in the claims belongs
임피던스 매칭회로.Impedance Matching Circuit.
나. 발명이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve
소정의 제어에 따라 가변하는 임피던스 매칭회로를 구성하고 귀환제어를 이용하여 최적의 출력을 얻을 때의 전압을 측정하고 이를 저장 및 독출하여 상기 회로를 제어하는 임피던스 매칭회로를 제공함에 있다.The present invention provides an impedance matching circuit for controlling the circuit by configuring an impedance matching circuit which is variable according to a predetermined control, measuring a voltage when obtaining an optimum output using feedback control, storing and reading the voltage.
다. 발명의 해결방법의 요지All. Summary of Solution of the Invention
중간주파수 신호를 필터링하는 중간주파수 필터와, 상기 필터링된 신호를 증폭하는 증폭기와, 상기 증폭된 신호를 복조하는 복조기를 구비한 수신장치에서 상기 중간주파수 필터와 상기 증폭기 사이에 연결되어 입력측의 임피던스와 출력측의 임피던스를 매칭시키는 회로에 있어서, 상기 중간주파수 필터와 상기 증폭기의 사이에 연결되어 소정의 제어에 따라 변화하면서 상기 두 임피던스를 매칭시키는 가변 임피던스 회로와, 상기 가변 임피던스 회로에 연결되어 상기 복조기의 출력이 최적일 때의 제어신호를 저장 및 독출하여 상기 가변 임피던스 회로를 제어하는 제어수단으로 구성됨을 특징으로 한다.In the receiving device having an intermediate frequency filter for filtering the intermediate frequency signal, an amplifier for amplifying the filtered signal, and a demodulator for demodulating the amplified signal, the impedance of the input side is connected between the intermediate frequency filter and the amplifier. A circuit for matching an impedance of an output side, the circuit comprising: a variable impedance circuit connected between the intermediate frequency filter and the amplifier and matching the two impedances while varying according to a predetermined control; And control means for storing and reading a control signal when the output is optimal and controlling the variable impedance circuit.
라.발명의 중요한 용도D. Significant Uses of the Invention
중간주파수를 이용하는 수신장치에서 중간주파수 필터와 증폭기 사이의 임피던스 매칭에 이용.For impedance matching between intermediate frequency filters and amplifiers in receivers using intermediate frequencies.
Description
본 발명은 임피던스 매칭회로에 관한 것으로, 특히 귀환 제어를 이용하여 최적으로 임피던스를 매칭시키는 회로에 관한 것이다.The present invention relates to an impedance matching circuit, and more particularly, to a circuit for optimally matching impedance using feedback control.
도 1은 종래의 임피던스 매칭회로도로서, 휴대폰이나 라디오등의 중간주파 신호를 이용한 수신장치의 전체 수신부 구성 중에서 상기 임피던스 매칭회로와 관계된 부분만을 나타내었다. 혼합기(10)는 수신된 주파수신호를 받아 상기 수신장치 내부의 발진주파수 신호와 혼합하여 중간주파수 신호로 변환시켜 출력한다. 중간주파수 필터(Band Pass Filter;20 이하 BPF라 한다.)는 상기 혼합기(10)에서 발생한 상기 중간주파수 신호를 입력받아 이를 필터링하여 출력한다. 증폭기(40)는 상기 BPF(20)에 연결되어 상기 BPF(20)에서 필터링된 중간주파수 신호를 입력받아 이를 증폭하여 출력한다. 복조기(50)는 상기 증폭기(40)에서 증폭된 중간주파수 신호를 입력받아 이를 복조하여 복조 신호를 출력한다. 제1임피던스 매칭회로(30)는 입력단은 상기 BPF(20)에 연결되고 출력단은 상기 증폭기(40)에 연결되어 입력단 측의 임피던스와 출력단 측의 임피던스를 매칭시킨다. 그래서 상기 제1임피던스 매칭회로(30)는 입력측의 전류나 전압이 출력측에 완전히 전달되지 않고 반사됨으로써 발생하는 손실을 방지하는 기능을 한다. 여기서 상기 제1임피던스 매칭회로(30)는 한쪽단은 접지되고 나머지 한쪽단은 상기 BPF(20)의 출력단과의 접점(1)에서 연결된 콘덴서 C1과, 한쪽단은 상기 증폭기(40)의 입력단에 연결되고 나머지 한쪽단은 상기 접점(1)에 연결된 코일 L1로 구성된다. 따라서 상기 제1임피던스 매칭회로(30)는 상기 두 임피던스를 상기 콘덴서 C1의 콘덕턴스와 상기 코일 L1의 인덕턴스의 크기에 따라 매칭시킨다. 여기서 상기 콘덕턴스와 상기 인덕턴스는 고정된 값이다. 그리고 매칭시켜야 할 두 임피던스를 이루는 요소들은 상기 BPF(20)와 상기 증폭기(40)이다. 하지만 상기 BPF(20)와 상기 증폭기(40)는 각 제품마다 특성 오차가 존재하여 성능의 편차가 발생한다. 따라서 상기 각 부품의 편차에 영향을 받아 매칭이 필요한 상기 두 임피던스에도 편차가 발생하여 상기 제1임피던스 매칭회로(30)로는 최적의 임피던스 매칭을 시킬 수 없었다.FIG. 1 is a conventional impedance matching circuit diagram, showing only a part related to the impedance matching circuit in the entire receiver configuration of a receiver using an intermediate frequency signal such as a mobile phone or a radio. The mixer 10 receives the received frequency signal, mixes it with the oscillation frequency signal inside the receiver, and converts the frequency signal into an intermediate frequency signal. A band pass filter (hereinafter referred to as a BPF 20 or less BPF) receives the intermediate frequency signal generated by the mixer 10 and filters the intermediate frequency signal. The amplifier 40 is connected to the BPF 20 and receives an intermediate frequency signal filtered by the BPF 20 and amplifies and outputs the intermediate frequency signal. The demodulator 50 receives an intermediate frequency signal amplified by the amplifier 40 and demodulates the demodulated signal. In the first impedance matching circuit 30, an input terminal is connected to the BPF 20 and an output terminal is connected to the amplifier 40 to match an impedance of an input terminal side with an impedance of an output terminal side. Thus, the first impedance matching circuit 30 functions to prevent a loss caused by reflection of the current or voltage of the input side without being completely transmitted to the output side. Here, the first impedance matching circuit 30 has one end grounded and the other end connected to the capacitor C1 connected at the contact point 1 with the output terminal of the BPF 20, and one end connected to the input terminal of the amplifier 40. The other end is connected to the coil L1 connected to the contact (1). Therefore, the first impedance matching circuit 30 matches the two impedances according to the magnitude of the conductance of the capacitor C1 and the inductance of the coil L1. Wherein the conductance and the inductance are fixed values. The two impedance components to be matched are the BPF 20 and the amplifier 40. However, the BPF 20 and the amplifier 40 have a characteristic error for each product, resulting in a deviation in performance. As a result, variations in the two impedances requiring matching due to the variation of the respective components occur, so that the first impedance matching circuit 30 cannot perform the optimum impedance matching.
본 발명의 목적은 소정의 제어에 따라 임피던스 매칭점을 가변시킬 수 있도록 회로를 구성하고, 귀환제어를 이용하여 최적의 출력을 얻었을 때의 상기 회로의 제어신호를 측정하여 저장 및 독출하여 상기 회로를 제어함으로써 최적으로 임피던스를 매칭시키는 회로를 제공함에 있다.An object of the present invention is to configure a circuit to vary the impedance matching point according to a predetermined control, and to measure, store and read the control signal of the circuit when the optimum output is obtained by using feedback control. It is to provide a circuit for optimally matching the impedance by controlling the.
도 1은 종래의 임피던스 매칭회로도.1 is a conventional impedance matching circuit diagram.
도 2는 본 발명의 실시예에 따른 귀환제어를 이용한 임피던스 매칭회로도.2 is an impedance matching circuit diagram using feedback control according to an exemplary embodiment of the present invention.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 귀환제어를 이용한 임피던스 매칭회로도이다. 여기서 종래와 변함이 없는 혼합기(10)와 BPF(20)와 증폭기(40)와 복조기(50)는 상기한 도 1의 설명을 참조하고 바뀐 제2임피던스 매칭회로(31)를 상세히 설명한다. 상기 제2임피던스 매칭회로(31)는 소정의 제어를 받아 임피던스를 가변하는 가변 임피던스 회로(32)와, 상기 가변 임피던스 회로를 제어하는 제어부(33)로 구성된다. 상기 제어부(33)는 메모리(35)와 마이크로 프로세서 유니트 (Micro Processor Unit;34 이하 MPU라 한다.)와 전압공급 안정화 회로(36)로 구성된다. 상기 메모리(35)는 상기 복조기의 출력이 최대일 때 상기 가변 임피던스 회로를 제어하는 신호(전압)을 저장한다. 상기 MPU(34)는 상기 메모리(35)를 제어하여 상기 신호를 독출하여 보낸다. 상기 전압공급 안정화 회로(36)는 상기 MPU(33)에 연결된 저항 R1과, 가변임피던스 회로에 연결된 저항 R2와, 한쪽단은 접지되고 나머지 한쪽단이 접점(4)에서 상기 저항 R1과 상기 저항 R2와연결된 콘덴서 C3로 구성된다. 상기 전압공급 안정화 회로(38)는 상기 MPU(34)의 출력전압을 안정적으로 상기 가변 임피던스 회로에 전달한다.2 is an impedance matching circuit diagram using feedback control according to an exemplary embodiment of the present invention. Here, the mixer 10, the BPF 20, the amplifier 40, and the demodulator 50, which are not changed from the related art, will be described in detail with reference to the description of FIG. 1. The second impedance matching circuit 31 includes a variable impedance circuit 32 for varying an impedance under predetermined control and a control unit 33 for controlling the variable impedance circuit. The controller 33 includes a memory 35, a microprocessor unit (hereinafter referred to as MPU 34) and a voltage supply stabilization circuit 36. The memory 35 stores a signal (voltage) for controlling the variable impedance circuit when the output of the demodulator is maximum. The MPU 34 controls the memory 35 to read and send the signal. The voltage supply stabilization circuit 36 includes a resistor R1 connected to the MPU 33, a resistor R2 connected to a variable impedance circuit, one end of which is grounded, and the other end of which is connected to the resistor R1 and the resistor R2 at a contact point 4. Condenser C3 is connected to. The voltage supply stabilization circuit 38 reliably transfers the output voltage of the MPU 34 to the variable impedance circuit.
상기 가변 임피던스 회로(32)는 가변용량 다이오드(Varactor Diode) VD와 두개의 콘덴서 (C2,C4)와 코일 L2로 구성된다. 상기 가변용량 다이오드 VD는 접점(3)에서 제어부(33)와 연결되고 상기 제어부(33)에서 인가되는 직류 전압의 세기에 의해 용량이 조절된다. 상기 콘덴서 C2는 상기 접점(3)과 접점(2)에 연결되어 상기 제어부(33)레서 출력되는 직류전압이 모두 상기 가변용량 다이오드 VD에 인가되도록 상기 직류전압를 차단한다. 상기 코일 L2는 상기 접점(2)에 연결된다. 상기 콘덴서 C4는 상기 코일 L2과 상기 증폭기(40) 사이에 연결되어 상기 증폭기(40)의 입력단에 인가된 DC 바이어스 전압이 상기 코일 L2 쪽으로 흐르지 못하도록 차단한다.The variable impedance circuit 32 includes a variable capacitor diode VD, two capacitors C2 and C4 and a coil L2. The variable capacitance diode VD is connected to the control unit 33 at the contact point 3 and the capacitance is adjusted by the strength of the DC voltage applied from the control unit 33. The capacitor C2 is connected to the contact point 3 and the contact point 2 to block the DC voltage so that all of the DC voltages output by the controller 33 are applied to the variable capacitor diode VD. The coil L2 is connected to the contact 2. The capacitor C4 is connected between the coil L2 and the amplifier 40 to block the DC bias voltage applied to the input terminal of the amplifier 40 to flow toward the coil L2.
따라서 상기 제2임피던스 매칭회로(31)는 상기 제어부(33)에서 인가되는 직류전압의 크기에 따라 상기 가변용량 다이오드 VD의 용량이 정해진다. 상기 제2임피던스 매칭회로(31)는 상기 가변용량 다이오드 VD와 콘덴서의 합성용량과, 코일의 값에 의해 임피던스를 매칭시킨다. 따라서 최적의 임피던스 매칭을 하기 위해서는 먼저 외부 기기인 계측기(60)를 복조기(50)의 출력단과 MPU(34)에 연결하여 상기 복조기(50)의 출력이 최적일 때의 상기 가변용량 다이오드 VD에 인가하는 전압을 측정하여 이를 메모리(34)에 저장해야 한다.Accordingly, the second impedance matching circuit 31 determines the capacitance of the variable capacitance diode VD according to the magnitude of the DC voltage applied from the controller 33. The second impedance matching circuit 31 matches the impedance by the combined capacitance of the variable capacitance diode VD and the capacitor and the value of the coil. Therefore, for optimal impedance matching, first, an external device, the measuring device 60 is connected to the output terminal of the demodulator 50 and the MPU 34 and applied to the variable capacitance diode VD when the output of the demodulator 50 is optimal. To measure the voltage and store it in the memory 34.
본 발명은 귀환제어를 이용하여 최적의 임피던스 매칭회로를 구성함으로써 부품 소자의 특성 오차로 인해 발생한 성능의 편차를 없애고 수신 감도를 향상시킬 수 있다.According to the present invention, an optimum impedance matching circuit is constructed using feedback control, thereby eliminating the variation in performance caused by the characteristic error of the component and improving the reception sensitivity.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960037938A KR19980019730A (en) | 1996-09-02 | 1996-09-02 | Impedance Matching Circuit Using Feedback Control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960037938A KR19980019730A (en) | 1996-09-02 | 1996-09-02 | Impedance Matching Circuit Using Feedback Control |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980019730A true KR19980019730A (en) | 1998-06-25 |
Family
ID=66322863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960037938A KR19980019730A (en) | 1996-09-02 | 1996-09-02 | Impedance Matching Circuit Using Feedback Control |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980019730A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393535B1 (en) * | 1999-08-05 | 2003-08-09 | 알프스 덴키 가부시키가이샤 | Signal detection circuit |
KR100442201B1 (en) * | 2002-05-15 | 2004-07-30 | 엘지이노텍 주식회사 | Variable impedance power amplifier module |
KR101382818B1 (en) * | 2007-10-26 | 2014-04-09 | 엘지이노텍 주식회사 | Impedance matching apparatus |
-
1996
- 1996-09-02 KR KR1019960037938A patent/KR19980019730A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100393535B1 (en) * | 1999-08-05 | 2003-08-09 | 알프스 덴키 가부시키가이샤 | Signal detection circuit |
KR100442201B1 (en) * | 2002-05-15 | 2004-07-30 | 엘지이노텍 주식회사 | Variable impedance power amplifier module |
KR101382818B1 (en) * | 2007-10-26 | 2014-04-09 | 엘지이노텍 주식회사 | Impedance matching apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10190382A (en) | Amplifier system | |
US4755771A (en) | Equalizing circuit | |
US3805183A (en) | Dual bandwidth phase lock loop | |
JPH0715245A (en) | Amplifier | |
KR19980019730A (en) | Impedance Matching Circuit Using Feedback Control | |
JPS58168307A (en) | Circuit for frequency modulation receiver | |
US7155186B2 (en) | AM receiver with controllable RF input circuit | |
US6583826B1 (en) | Intermediate frequency circuit in television tuner with large attenuation of audio if signal in adjacent channel | |
US6545554B1 (en) | Differential oscillator | |
JP2006229427A (en) | Receiver | |
WO2002047260A2 (en) | Am receiver with audio filtering means | |
KR100241889B1 (en) | Apparatus for embodimenting single mode in radio mobile system | |
JPH08149021A (en) | Receiver front-end circuit | |
KR19990004264A (en) | Saturation prevention circuit of low noise amplifier | |
JP3263251B2 (en) | Receiver circuit | |
JPS6148239A (en) | Am receiver | |
JP2600451Y2 (en) | Receive signal mixing circuit | |
KR960006012Y1 (en) | Wireless telephone duplexer | |
KR19990042237A (en) | Base station receiver in mobile communication system using variable band pass filter | |
JP3107503B2 (en) | Double superheterodyne AM radio receiver | |
JPS6022661Y2 (en) | bandpass filter | |
JPH01212925A (en) | Automatic power control circuit for broad band radio transmitter | |
KR20000066935A (en) | Radio frequency receiving circuit and apparatus in mobile communication terminal | |
KR200150589Y1 (en) | Inter frequency trap and impedance matching circuit | |
JPS6121885Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |