KR19980015333A - Method for forming fine pattern - Google Patents
Method for forming fine pattern Download PDFInfo
- Publication number
- KR19980015333A KR19980015333A KR1019960034618A KR19960034618A KR19980015333A KR 19980015333 A KR19980015333 A KR 19980015333A KR 1019960034618 A KR1019960034618 A KR 1019960034618A KR 19960034618 A KR19960034618 A KR 19960034618A KR 19980015333 A KR19980015333 A KR 19980015333A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- forming
- fine
- wafer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/38—Treatment before imagewise removal, e.g. prebaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 공지의 기술로 감광막을 노광한 다음, 감광막의 전면에 고 에너지 빔으로 전면 노광하여 현상액에 의해 제거될 부분의 경계를 경화(Hardening)시키므로써 현상후에 미세 스페이스(space)를 갖는 감광막 패턴을 형성함으로써 그 결과 미세 스페이스를 하부층 패턴을 제조할 수가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a fine pattern of a semiconductor device, which comprises exposing a photoresist film to a photoresist layer with a high energy beam, and hardening a boundary of a portion to be removed by a developer, By forming a photoresist pattern having a fine space after development, a fine space can be formed as a lower layer pattern.
Description
제1도 내지 제3도는 종래 기술에 의해 미세 스페이스(space)를 갖는 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.FIGS. 1 to 3 are cross-sectional views showing a step of forming a resist pattern having a fine space by a conventional technique.
제4도 내지 제6도는 본 발명에 의해 미세 스페이스를 갖는 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.FIGS. 4 to 6 are cross-sectional views showing a step of forming a resist pattern having a fine space according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Description of the Related Art [0002]
1 : 웨이퍼2 : 감광막1: wafer 2: photosensitive film
3 : 석영 기판4 : 크롬 패턴3: quartz substrate 4: chrome pattern
5 : 광6 : 고 에너지 빔5: light 6: high energy beam
7 : 노광 영역2´, 2˝ : 감광막 패턴7: Exposure area 2 ', 2˝: Photoresist pattern
본 발명은 반도체 소자의 미세 패턴 형성 방법에 관한 것으로, 특히 고 에너지 빔을 기 노광된 웨이퍼 전면에 노광하여 원래 크기 보다 작은 미세패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a fine pattern of a semiconductor device, and more particularly to a method of exposing a high energy beam to a front side of a wafer to form a fine pattern smaller than the original size.
반도체소자에서 예정된 층의 패턴을 형성하기 위해서는 예정된 층 상부에 레지스트를 도포하고, 노광 및 현상 공정으로 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로 이용하여 하부의 예정된 층을 식각하여 패턴을 형성하였다.In order to form a pattern of a predetermined layer in a semiconductor device, a resist is applied on a predetermined layer, a resist pattern is formed by an exposure and development process, and a predetermined lower layer is etched using the resist pattern as a mask to form a pattern .
한편, 반도체소자가 고집적화 됨에 따라 미세 크기의 레지스트 패턴이 요구되는데 이러한 요구를 만족시키기 위하여 해상력이 뛰어난 화학증폭형 레지스트, 3층 레지스트 또는 실리레이션 레지스트가 대두 되었다.On the other hand, as a semiconductor device becomes highly integrated, a resist pattern of a fine size is required. In order to satisfy such a demand, a chemically amplified resist, a three-layer resist, or a silylation resist having excellent resolution has been developed.
또한, 미세 스페이스(space)를 갖는 감광막 패턴을 형성하기 위하여 공지의 기술로 감광막 패턴을 형성한 후 고온에서 이를 플로우(Flow)시키므로써 마스크의 패턴 크기 보다 작은 패턴을 얻는 방법이 있는데 고온처리 조건의 제어(Control)가 어려우므로 공정의 재현성이 없으며 감광막 플로우로 인해 패턴의 크기 측정이 어렵고 초기 도포된 감광막의 두께가 감소하는 단점이 있다.In order to form a photoresist pattern having a fine space, there is a method of forming a photoresist pattern by a well-known technique and then flowing the photoresist pattern at a high temperature to obtain a pattern smaller than the pattern size of the mask. There is no reproducibility of the process because the control is difficult, and it is difficult to measure the pattern size due to the photoresist flow and the thickness of the photoresist layer applied initially decreases.
따라서, 본 발명은 기 노광된 웨이퍼를 고 에너지 빔으로 전면 노광하여 현상액에 의해 제거될 부분의 경계를 경화(Hardening)시키므로써 현상후의 감광막 패턴의 간격을 최소화시켜 미세 스페이스를 갖는 하부층 패턴을 제조하는 미세 패턴 형성 방법을 제공하는데 그 목적이 있다.Therefore, according to the present invention, the exposed wafer is entirely exposed with a high energy beam to harden the boundary of the portion to be removed by the developer, thereby minimizing the interval of the photoresist pattern after development to produce a lower layer pattern having a fine space And a method of forming a fine pattern.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 미세 패턴 형성 방법에 있어서,According to an aspect of the present invention, there is provided a method of forming a fine pattern of a semiconductor device,
웨이퍼 상부에 감광막을 도포하고, 마스크를 이용하여 노광하는 단계와,Applying a photoresist over the wafer and exposing the wafer using a mask,
고 에너지 빔으로 다시 전면 노광 하여 노광된 지역의 경계 부분에 경화되도록 하는 단계와;Further comprising the steps of: (a) exposing the substrate to a high energy beam;
현상 공정으로 상기 노광된 감광막을 제거하여 미세 스페이스를 갖는 감광막 패턴을 형성하는 단계를 포함한다.And removing the exposed photoresist layer by a developing process to form a photoresist pattern having a fine space.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도 내지 제3도는 종래 기술에 의해 미세 스페이스를 갖는 레지스트 패턴을 형성하는 단계를 도시한 도면이다.FIGS. 1 to 3 are views showing a step of forming a resist pattern having a fine space by a conventional technique.
제1도는 웨이퍼(1) 상부에 감광막(2)을 도포하고, 크롬 패턴(4)이 석영기판(3)에 형성된 마스크(5)을 이용하여 광(6)을 노광하는 단계를 도시한 단면도이다.1 is a sectional view showing a step of applying a photoresist film 2 on an upper part of a wafer 1 and exposing light 6 to a chromium pattern 4 using a mask 5 formed on a quartz substrate 3 .
제2도는 노광된 감광막(2)을 현상액에서 제거하여 감광막 패턴(2´)을 형성한 단면도이다.FIG. 2 is a cross-sectional view in which the photoresist pattern 2 'is formed by removing the exposed photoresist 2 from the developer.
제3도는 상기 감광막 패턴(2′) 고온에서 플로우시켜서 스페이스를 더욱 감소시킨 감광막 패턴(2˝)을 형성한 단면도이다.FIG. 3 is a cross-sectional view showing a photoresist pattern 2 'formed by flowing the photoresist pattern 2' at a high temperature to further reduce the space.
그러나, 상기한 종래기술은 감광막 패턴 형성후 고온에서 이를 플로우(Flow)시크므로써 마스크에서의 스페이스 크기 보다 작은 스페이스를 얻을 수는 있으나 고온처러 조건의 제어(Control)가 어려우므로 공정의 재현성이 없으며 감광막 플로우로 인해 패턴의 크기 측정이 어렵고 초기 도포된 감광막의 두께가 감소하는 단점이 있다.However, since the above-described conventional technique is capable of obtaining a space smaller than the space size in the mask by flow seeking at a high temperature after the formation of the photoresist pattern, it is difficult to control the condition of the high temperature condition, It is difficult to measure the size of the pattern due to the flow and the thickness of the photoresist layer applied initially decreases.
제4도 내지 제6도는 본 발명에 의해 레지스트 패턴을 형성하는 단계를 도시한 단면도이다.4 to 6 are cross-sectional views showing steps of forming a resist pattern according to the present invention.
제4도는 웨이퍼(1) 상부에 감광막(2)을 도포하고, 크롬 패턴(4)이 석영기판(3)에 형성된 마스크(5)를 이용하여 광(6)을 노광하는 단계를 도시한 단면도이다.4 is a cross-sectional view showing a step of applying a photoresist film 2 on a wafer 1 and exposing light 6 using a mask 5 having a chromium pattern 4 formed on a quartz substrate 3 .
상기 감광막(2)은 포지티브 감광막은 물론 네가티브 감광막에 적용할 수 있으며, 노광원으로 i-라인(파장 365nm), DUV-라인(파장 248nm) 또는 193nm 파장을 갖는 광을 이용할 수 있다.The photosensitive film 2 may be applied to a negative photosensitive film as well as a positive photosensitive film, and light having i-line (wavelength 365 nm), DUV-line (wavelength 248 nm) or 193 nm wavelength may be used as an exposure source.
제5도는 노광된 감광막(2)을 현상하기 전에 고 에너지 빔(6)으로 다시 전면 노광하는 것을 도시한 단면도이다.FIG. 5 is a cross-sectional view showing that the exposed photoresist film 2 is subjected to front exposure again with the high energy beam 6 before development.
참고로, 상기 고 에너지 빔(6) 예를 들어 전자빔 또는 이온빔 등을 기 노광된 감광막에 전면으로 전면 노광하는 경우 노광된 지역(7)의 경계 부분이 경화 되어 후속의 현상액으로 제거되지 않게 된다.For example, when the high energy beam 6, for example, an electron beam or an ion beam, is entirely exposed to the exposed photoresist film, the boundary portion of the exposed region 7 is cured and is not removed as a subsequent developer.
제6도는 현상 공정으로 상기 노광된 감광막을 제거하여 감광막 패턴(2´)을 형성한 단면도이다. 상기와 같이 고 에너지 빔(6)으로 노광된 감광막(2)을 전면 노광하는 경우 노광된 지역(7)의 경계 부분이 경화 되어 상기 현상액으로 제거되지 않게 됨으로 인하여 좁은 스페이스를 갖는 감광막 패턴(2´)이 형성된다.FIG. 6 is a cross-sectional view of the photoresist pattern 2 'formed by removing the exposed photoresist layer in the developing process. When the photosensitive film 2 exposed by the high energy beam 6 is exposed in the above-described manner, the boundary portion of the exposed region 7 is cured and is not removed by the developing solution. As a result, the photosensitive film pattern 2 ' Is formed.
기 노광된 웨이퍼를 현상하기 전에 고 에너지 빔(전자빔 or 이온빔)으로 전면 노광하면 도포된 감광막이 경화 되는데 이때 현상후 제거된 영역과 패턴으로 남을 영역의 경계 부근은 이 경화 작용으로 인해 현성후에도 부분적으로 더 남게 되고 따라서 최종적인 감광막 패턴의 스페이스가 줄어든다.When the exposed wafer is subjected to front exposure with a high energy beam (electron beam or ion beam) before the wafer is developed, the applied photosensitive film is cured. In this case, the region removed after the development and the region remaining in the pattern are partially So that the space of the final photoresist pattern is reduced.
또한, 현재의 장비로서 형성할 수 없는 초 미세패턴을 충분한 공정 마진을 갖고 형성할 수 있다. 이 경우 고 에너지 빔의 노광량(Dose)만 제어하면 되므로 공정의 재현성 확보는 물론 패턴크기(CD : Crtitical Dimension)측정도 용이하며 감광막의 두께 변화도 거의 없게 된다.In addition, ultrafine patterns that can not be formed as current equipment can be formed with sufficient process margin. In this case, since only the exposure dose of the high energy beam can be controlled, it is easy to measure the pattern size (CD: Crtitical Dimension) as well as the reproducibility of the process, and the thickness of the photoresist film hardly changes.
상기한 본 발명은 초기 노광시의 노광량, 촛점(Focus)과 고 에너지 빔의 노광량을 조합하여 최종 미세패턴의 크기, 형태를 제어하고 최적화 할 수 있다. 또한, 본 발명의 스페이스(Space)형태의 모든 패턴(라인 및 스페이스, 콘택트 홀, 섬(Island) 패턴 등)의 형성 공정에 적용이 가능하다.The present invention can control and optimize the size and shape of the final fine pattern by combining the exposure amount at the initial exposure, the focus, and the exposure amount of the high energy beam. Further, the present invention is applicable to a process of forming all the spaces (lines and spaces, contact holes, island patterns, etc.) of the present invention.
상기한 본 발명은 현재의 반도체 장비로는 형성할 수 없는 초 미세패턴을 충분한 공정 마진을 갖고 형성할 수 있는 효과가 있다.The present invention has the effect of forming an ultrafine pattern which can not be formed by current semiconductor equipment with a sufficient process margin.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034618A KR100422956B1 (en) | 1996-08-21 | 1996-08-21 | Method for forming fine pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960034618A KR100422956B1 (en) | 1996-08-21 | 1996-08-21 | Method for forming fine pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980015333A true KR19980015333A (en) | 1998-05-25 |
| KR100422956B1 KR100422956B1 (en) | 2004-06-10 |
Family
ID=37329125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960034618A KR100422956B1 (en) | 1996-08-21 | 1996-08-21 | Method for forming fine pattern |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100422956B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043250A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Method for forming fine pattern of semiconductor device |
| KR100649800B1 (en) * | 2000-12-28 | 2006-11-24 | 주식회사 하이닉스반도체 | Method for forming a pattern |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140345A (en) * | 1980-04-02 | 1981-11-02 | Hitachi Ltd | Formation of pattern |
| JPH01134917A (en) * | 1987-11-19 | 1989-05-26 | Mitsubishi Electric Corp | Pattern forming method |
-
1996
- 1996-08-21 KR KR1019960034618A patent/KR100422956B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000043250A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Method for forming fine pattern of semiconductor device |
| KR100649800B1 (en) * | 2000-12-28 | 2006-11-24 | 주식회사 하이닉스반도체 | Method for forming a pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100422956B1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5480047A (en) | Method for forming a fine resist pattern | |
| JP3518275B2 (en) | Photomask and pattern forming method | |
| US6218089B1 (en) | Photolithographic method | |
| US6656646B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| KR970018110A (en) | Pattern Forming Method of Semiconductor Device | |
| KR19980015333A (en) | Method for forming fine pattern | |
| US20030039892A1 (en) | Method of optical proximity correction | |
| KR101168393B1 (en) | Forming method of fine pattern using double exposure process | |
| KR100261162B1 (en) | Method for patterning semiconductor device | |
| JP2005086119A (en) | Forming method of micropattern | |
| JPH06132216A (en) | Pattern forming method | |
| KR100272519B1 (en) | Patterning method of semiconductor device | |
| JPH04194939A (en) | Formation of mask and pattern | |
| KR970006928B1 (en) | Preparation process of semiconductor devices | |
| JP3047823B2 (en) | Exposure mask and pattern forming method | |
| KR100649800B1 (en) | Method for forming a pattern | |
| JPH0562894A (en) | Forming method for fine pattern | |
| US20100261118A1 (en) | Intensity Selective Exposure Method And Apparatus | |
| KR20000045425A (en) | Method for fabricating fine pattern | |
| KR100209366B1 (en) | Method for forming minute pattern of semiconductor device | |
| KR100588910B1 (en) | Method for manufacturing the half tone phase shift mask of semiconductor device | |
| KR19990054909A (en) | Formation method of fine photoresist pattern using double photoresist | |
| KR0137618B1 (en) | Method for forming a photoresist pattern | |
| KR19980043415A (en) | Resist Pattern Formation Method | |
| KR20060053065A (en) | Methods of forming fine patterns using a compensation through light irradiation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |