KR102683179B1 - Dual side cooling power module and manufacturing method of the same - Google Patents

Dual side cooling power module and manufacturing method of the same Download PDF

Info

Publication number
KR102683179B1
KR102683179B1 KR1020220103597A KR20220103597A KR102683179B1 KR 102683179 B1 KR102683179 B1 KR 102683179B1 KR 1020220103597 A KR1020220103597 A KR 1020220103597A KR 20220103597 A KR20220103597 A KR 20220103597A KR 102683179 B1 KR102683179 B1 KR 102683179B1
Authority
KR
South Korea
Prior art keywords
wiring portion
substrate
insulating
semiconductor chip
power semiconductor
Prior art date
Application number
KR1020220103597A
Other languages
Korean (ko)
Other versions
KR20240025392A (en
Inventor
임현구
하진욱
정선경
Original Assignee
한국자동차연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국자동차연구원 filed Critical 한국자동차연구원
Priority to KR1020220103597A priority Critical patent/KR102683179B1/en
Publication of KR20240025392A publication Critical patent/KR20240025392A/en
Application granted granted Critical
Publication of KR102683179B1 publication Critical patent/KR102683179B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 양면 냉각 전력 모듈은, 하부 패키지 기판과, 상기 하부 패키지 기판 상에 실장된 전력 반도체칩과, 절연 기판 및 적어도 일부분이 상기 절연 기판을 따라서 연장된 배선부를 포함하고, 상기 배선부의 일측에 상기 전력 반도체칩의 일부 단자가 연결되고 상기 배선부의 타측에 상기 하부 패키지 기판이 연결되도록 상기 전력 반도체칩 상에 적층된 인터포저 기판과, 상기 인터포저 기판 상에 적층된 상부 패키지 기판을 포함한다.A double-sided cooling power module according to an embodiment of the present invention includes a lower package substrate, a power semiconductor chip mounted on the lower package substrate, an insulating substrate, and a wiring portion at least partially extending along the insulating substrate, An interposer substrate stacked on the power semiconductor chip so that some terminals of the power semiconductor chip are connected to one side of the wiring portion and the lower package substrate is connected to the other side of the wiring portion, and an upper package stacked on the interposer substrate. Includes a substrate.

Description

양면 냉각 전력 모듈 및 그 제조방법{Dual side cooling power module and manufacturing method of the same}Dual side cooling power module and manufacturing method of the same}

본 발명은 반도체 장치에 관한 것으로서, 더 상세하게는 전력 반도체 모듈 및 그 제조 방법에 관한 것이다.The present invention relates to semiconductor devices, and more particularly to power semiconductor modules and methods of manufacturing the same.

전력 반도체 소자는 고전압과 고전류 환경에서 동작하는 반도체 소자이다. 이러한 전력 반도체 소자는 고전력 스위칭이 필요한 분야, 예컨대 인버터 소자 등에 이용되고 있다. 예를 들어, 전력 반도체 소자로는 절연 게이트 양극성 트랜지스터(IGBT, Insulated Gate Bipolar Transistor), 전력 모스펫(Power MOSFET) 등을 들 수 있다. 이러한 전력 반도체 소자는 고전압에 대한 내압 특성이 기본적으로 요구되며, 최근에는 부가적으로 고속 스위칭 동작을 요하고 있다. Power semiconductor devices are semiconductor devices that operate in high voltage and high current environments. These power semiconductor devices are used in fields that require high-power switching, such as inverter devices. For example, power semiconductor devices include insulated gate bipolar transistors (IGBTs), power MOSFETs, etc. These power semiconductor devices basically require withstand voltage characteristics against high voltages, and recently, additionally require high-speed switching operations.

이러한 전력 반도체 소자는 전력 반도체칩으로 전력 모듈에 실장된다. 전력 모듈은 이러한 전력 반도체칩의 패키징 및 모듈 집적화 설계 기술 등의 주요 기술을 통해 구현될 수 있다. 특히, 친환경 자동차인 하이브리드 자동차 및 전기 자동차에 적용되는 전력 모듈은 고온 및 진동 등의 열악한 환경에서 동작하기 때문에 높은 신뢰성이 요구된다. These power semiconductor devices are mounted on power modules as power semiconductor chips. Power modules can be implemented through major technologies such as power semiconductor chip packaging and module integration design technology. In particular, power modules applied to eco-friendly hybrid vehicles and electric vehicles require high reliability because they operate in harsh environments such as high temperature and vibration.

종래, 양면 냉각 전력 모듈은 전력 반도체칩의 상부 및 하부에서 방열을 구현할 수 있어서 고방열 모듈 구조로 이용되고 있다. 이러한 양면 냉각 전력 모듈에서 전력 반도체칩은 패키지 기판 상에 실장되고, 와이어 본딩 공정을 이용하여 전기적으로 연결된다. 하지만, 양면 내각 전력 모듈은 고온 환경에서 와이어의 접점 신뢰성에 문제가 발생하고 있다. 나아가, 와이어 본딩 공정을 위해서 일정 높이가 요구되어 비경제적이다.Conventionally, double-sided cooling power modules are used as a high heat dissipation module structure because they can dissipate heat from the top and bottom of the power semiconductor chip. In this double-sided cooling power module, the power semiconductor chip is mounted on a package substrate and electrically connected using a wire bonding process. However, double-sided cabinet power modules are experiencing problems with the reliability of wire contacts in high-temperature environments. Furthermore, a certain height is required for the wire bonding process, making it uneconomical.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고온 환경에서 신뢰성이 높고 경제적인 양면 냉각 전력 반도체 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나, 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.The present invention is intended to solve various problems including the problems described above, and aims to provide a highly reliable and economical double-sided cooled power semiconductor in a high temperature environment and a method of manufacturing the same. However, these tasks are illustrative and do not limit the scope of the present invention.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 양면 냉각 전력 모듈은, 하부 패키지 기판과, 상기 하부 패키지 기판 상에 실장된 전력 반도체칩과, 절연 기판 및 적어도 일부분이 상기 절연 기판을 따라서 연장된 배선부를 포함하고, 상기 배선부의 일측에 상기 전력 반도체칩의 일부 단자가 연결되고 상기 배선부의 타측에 상기 하부 패키지 기판이 연결되도록 상기 전력 반도체칩 상에 적층된 인터포저 기판과, 상기 인터포저 기판 상에 적층된 상부 패키지 기판을 포함한다.A double-sided cooling power module according to an embodiment of the present invention for solving the above problem includes a lower package substrate, a power semiconductor chip mounted on the lower package substrate, an insulating substrate, and at least a portion extending along the insulating substrate. an interposer substrate stacked on the power semiconductor chip, including a wiring portion, and some terminals of the power semiconductor chip are connected to one side of the wiring portion and the lower package substrate is connected to the other side of the wiring portion, and the interposer substrate It includes an upper package substrate stacked on top.

상기 양면 냉각 전력 모듈에 따르면, 상기 배선부는 상기 절연 기판의 수평 방향으로 연장된 수평 배선부, 상기 수평 배선부의 일측에서 상기 절연 기판의 하면으로 연장된 제 1 수직 배선부 및 상기 수평 배선부의 타측에서 상기 절연 기판의 하면으로 연장된 제 2 수직 배선부를 포함하고, 상기 제 1 수직 배선부가 상기 전력 반도체칩의 일부 단자에 연결되고 상기 제 2 수직 배선부가 상기 하부 패키지 기판에 연결될 수 있다.According to the double-sided cooling power module, the wiring portion includes a horizontal wiring portion extending in a horizontal direction of the insulating substrate, a first vertical wiring portion extending from one side of the horizontal wiring portion to a lower surface of the insulating substrate, and a first vertical wiring portion extending from the other side of the horizontal wiring portion. It may include a second vertical wiring portion extending to a lower surface of the insulating substrate, wherein the first vertical wiring portion is connected to some terminals of the power semiconductor chip and the second vertical wiring portion is connected to the lower package substrate.

상기 양면 냉각 전력 모듈에 따르면, 상기 제 2 수직 배선부의 길이가 상기 제 1 수직 배선부의 길이보다 더 길 수 있다.According to the double-sided cooling power module, the length of the second vertical wiring portion may be longer than the length of the first vertical wiring portion.

상기 양면 냉각 전력 모듈에 따르면, 상기 수평 배선부는 상기 절연 기판 내부에 형성될 수 있다.According to the double-sided cooling power module, the horizontal wiring portion may be formed inside the insulating substrate.

상기 양면 냉각 전력 모듈에 따르면, 상기 상부 패키지 기판은 하부 배선 및 상부 배선을 포함하고, 상기 수평 배선부는 상기 절연 기판의 상면 상으로 노출되고, 상기 수평 배선부의 상기 절연 기판 상으로 노출된 부분이 상기 상부 패키지 기판의 상기 하부 배선의 일부분에 연결되도록 상기 인터포저 기판 상에 상기 상부 패키지 기판이 적층될 수 있다.According to the double-sided cooling power module, the upper package substrate includes a lower wiring and an upper wiring, the horizontal wiring portion is exposed on the upper surface of the insulating substrate, and the portion of the horizontal wiring portion exposed on the insulating substrate is the The upper package substrate may be stacked on the interposer substrate to be connected to a portion of the lower wiring of the upper package substrate.

상기 양면 냉각 전력 모듈에 따르면, 상기 인터포저 기판은 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함할 수 있다.According to the double-sided cooling power module, the interposer substrate may further include a spacer portion capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate.

상기 양면 냉각 전력 모듈에 따르면, 상기 스페이서부는 상기 절연 기판을 수직 관통하는 복수의 관통부들 및 상기 복수의 관통부들을 수평으로 연결하는 수평 연결부를 포함할 수 있다.According to the double-sided cooling power module, the spacer unit may include a plurality of penetrating parts vertically penetrating the insulating substrate and a horizontal connection part horizontally connecting the plurality of penetrating parts.

상기 양면 냉각 전력 모듈에 따르면, 상기 인터포저 기판에 이격되게 배치되고 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함하고, 상기 상부 패키지 기판은 상기 인터포저 기판 및 상기 스페이서부 상에 적층될 수 있다.According to the double-sided cooling power module, it further includes a spacer portion disposed to be spaced apart from the interposer substrate and capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate, wherein the upper package substrate is connected to the interposer substrate. and may be laminated on the spacer portion.

상기 과제를 달성하기 위한 본 발명의 다른 관점에 따른 양면 냉각 전력 모듈의 제조 방법은 상기 하부 패키지 기판 상에 전력 반도체칩을 실장하는 단계와, 절연 기판 및 적어도 일부분이 상기 절연 기판을 따라서 연장된 배선부를 포함하는 인터포저 기판을 준비하는 단계와, 상기 배선부의 일측에 상기 전력 반도체칩의 일부 단자가 연결되고 상기 배선부의 타측에 상기 하부 패키지 기판이 연결되도록 상기 인터포저 기판을 상기 전력 반도체칩 상에 적층하는 단계와, 상기 인터포저 기판 상에 상부 패키지 기판을 적층하는 단계를 포함할 수 있다.A method of manufacturing a double-sided cooling power module according to another aspect of the present invention for achieving the above problem includes mounting a power semiconductor chip on the lower package substrate, an insulating substrate, and wiring at least a portion extending along the insulating substrate. Preparing an interposer substrate including a portion, and placing the interposer substrate on the power semiconductor chip so that some terminals of the power semiconductor chip are connected to one side of the wiring portion and the lower package substrate is connected to the other side of the wiring portion. It may include stacking and stacking an upper package substrate on the interposer substrate.

상기 양면 냉각 전력 모듈의 제조 방법에 따르면, 상기 인터포저 기판을 준비하는 단계는, 절연 코어를 관통하는 제 1 관통홀 및 제 2 관통홀을 포함하는 복수의 관통홀들을 형성하는 단계와, 상기 절연 코어 상에 상기 제 1 관통홀 및 제 2 관통홀을 매립하도록 도전층을 형성하고 패터닝하여, 상기 제 1 관통홀을 통해서 상기 절연 코어의 하면으로 연장된 제 1 수직 배선부, 상기 제 2 관통홀을 통해서 상기 절연 코어의 하면으로 연장된 제 2 수직 배선부 및 상기 제 1 수직 배선부와 상기 제 2 수직 배선부를 연결하도록 상기 절연 코어 상에서 수평 방향으로 연장된 수평 배선부를 포함하는 배선부를 형성하는 단계를 포함할 수 있다.According to the method of manufacturing the double-sided cooling power module, preparing the interposer substrate includes forming a plurality of through holes including a first through hole and a second through hole penetrating an insulating core, and the insulating A conductive layer is formed and patterned to fill the first through hole and the second through hole on the core, and a first vertical wiring part extends to the lower surface of the insulating core through the first through hole and the second through hole. Forming a wiring portion including a second vertical wiring portion extending to the lower surface of the insulating core and a horizontal wiring portion extending in a horizontal direction on the insulating core to connect the first vertical wiring portion and the second vertical wiring portion. may include.

상기 양면 냉각 전력 모듈의 제조 방법에 따르면, 상기 인터포저 기판을 준비하는 단계는, 상기 배선부를 형성하는 단계 후, 상기 배선부를 덮도록 상기 절연 코어 상에 절연층을 형성하는 단계를 더 포함할 수 있다.According to the method of manufacturing the double-sided cooling power module, preparing the interposer substrate may further include, after forming the wiring portion, forming an insulating layer on the insulating core to cover the wiring portion. there is.

상기 양면 냉각 전력 모듈의 제조 방법에 따르면, 상기 인터포저 기판은 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함하고, 상기 인터포저 기판을 준비하는 단계에서, 상기 복수의 관통홀들은 상기 절연 코어를 관통하는 복수의 제 3 관통홀들을 더 포함하고, 상기 도전층을 형성하고 패터닝할 때, 상기 도전층이 상기 복수의 제 3 관통홀들을 매립하고 연결되어 상기 스페이서부가 형성될 수 있다.According to the method of manufacturing the double-sided cooling power module, the interposer substrate further includes a spacer portion capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate, and in the step of preparing the interposer substrate, The plurality of through holes further include a plurality of third through holes penetrating the insulating core, and when forming and patterning the conductive layer, the conductive layer fills and connects the plurality of third through holes. A spacer portion may be formed.

상기 양면 냉각 전력 모듈의 제조 방법에 따르면, 상기 배선부를 덮으면서 상기 스페이서부를 노출하도록 상기 절연 코어 상에 절연층을 형성하는 단계와, 상기 스페이서가 상기 절연층 상으로 연장되도록 상기 절연층으로부터 노출된 상기 스페이서부 상에 부가 도전층을 형성하는 단계를 더 포함할 수 있다.According to the method of manufacturing the double-sided cooling power module, forming an insulating layer on the insulating core to cover the wiring portion and expose the spacer portion, and the spacer is exposed from the insulating layer to extend onto the insulating layer. The method may further include forming an additional conductive layer on the spacer portion.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고온 환경에서 신뢰성이 높고 경제적인 양면 냉각 전력 반도체 및 그 제조 방법이 제공될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, a highly reliable and economical double-sided cooling power semiconductor in a high temperature environment and a method of manufacturing the same can be provided. Of course, the scope of the present invention is not limited by this effect.

도 1은 본 발명의 일 실시예에 따른 양면 냉각 전력 모듈을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 양면 냉각 전력 모듈을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 양면 냉각 전력 모듈을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 실시예들에 따른 양면 냉각 전력 모듈들의 제조 방법을 개략적으로 나타내는 순서도이다.
도 5a 내지 도 5e는 본 발명의 실시예들에 따른 양면 냉각 전력 모듈들의 제조 시 인터포저 기판의 제조 방법들을 보여주는 단면도들이다.1 is a cross-sectional view schematically showing a double-sided cooling power module according to an embodiment of the present invention.
Figure 2 is a cross-sectional view schematically showing a double-sided cooling power module according to another embodiment of the present invention.
Figure 3 is a cross-sectional view schematically showing a double-sided cooling power module according to another embodiment of the present invention.
Figure 4 is a flowchart schematically showing a method of manufacturing double-sided cooling power modules according to embodiments of the present invention.
5A to 5E are cross-sectional views showing methods of manufacturing an interposer substrate when manufacturing double-sided cooling power modules according to embodiments of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, various preferred embodiments of the present invention will be described in detail with reference to the attached drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art, and the following examples may be modified into various other forms, and the scope of the present invention is as follows. It is not limited to examples. Rather, these embodiments are provided to make the present disclosure more faithful and complete and to fully convey the spirit of the present invention to those skilled in the art. Additionally, the thickness and size of each layer in the drawings are exaggerated for convenience and clarity of explanation.

도 1은 본 발명의 일 실시예에 따른 양면 냉각 전력 모듈(100)을 개략적으로 나타내는 단면도이다.Figure 1 is a cross-sectional view schematically showing a double-sided cooling power module 100 according to an embodiment of the present invention.

도 1을 참조하면, 양면 냉각 전력 모듈(100)은 하부 패키지 기판(110), 전력 반도체칩(120), 인터포저 기판(140) 및 상부 패키지 기판(150)을 포함할 수 있다. 예를 들어, 양면 냉각 전력 모듈(100)에서, 전력 반도체칩(120)은 하부 패키지 기판(110) 상에 실장되고, 인터포저 기판(140)은 전력 반도체칩(120) 상에 적층되고, 상부 패키지 기판(150)은 인터포저 기판(140) 상에 적층될 수 있다.Referring to FIG. 1 , the double-sided cooling power module 100 may include a lower package substrate 110, a power semiconductor chip 120, an interposer substrate 140, and an upper package substrate 150. For example, in the double-sided cooling power module 100, the power semiconductor chip 120 is mounted on the lower package substrate 110, the interposer substrate 140 is stacked on the power semiconductor chip 120, and the upper package substrate 110 is mounted on the power semiconductor chip 120. The package substrate 150 may be stacked on the interposer substrate 140.

보다 구체적으로 보면, 전력 반도체 칩(120)은 전력 반도체 소자를 포함할 수 있으며, 웨이퍼 형태 또는 패키징 형태로 제공될 수 있다. 예를 들어, 전력 반도체 소자는 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT) 또는 전력 모스펫(power MOSFET) 구조를 포함할 수 있다. IGBT는 게이트 전극, 에미터 전극(emitter electrode) 및 컬렉터 전극(collector electrode)을 포함할 수 있다.More specifically, the power semiconductor chip 120 may include a power semiconductor element and may be provided in wafer form or packaging form. For example, the power semiconductor device may include an insulated gate bipolar transistor (IGBT) or power MOSFET structure. The IGBT may include a gate electrode, an emitter electrode, and a collector electrode.

전력 반도체 칩(120)에는 전력 및 신호를 주고받기 위한 여러 단자들이 형성될 수 있다. 예를 들어, 전력 반도체칩(120)에는 전력 반도체 소자의 에미터 전극에 연결되는 에미터 단자, 전류를 모니터링하기 위한 전류 센서 소자의 에미터 전극과 연결되는 전류 센서 단자, 전력 반도체 소자의 게이트 전극 및 전류 센서 소자의 게이트 전극과 연결되는 게이트 단자 및/또는 전력 반도체 소자와 전류 센서 소자의 컬렉터 전극과 연결되는 컬렉터 단자 등이 형성될 수 있다. 나아가, 전력 반도체칩(50)에는 전력 반도체 소자의 켈빈 에미터 전극에 연결되는 켈빈 에미터 단자 및 온도를 모니터링하기 위한 온도 센서와 연결되는 온도 센서 단자들이 더 형성될 수도 있다.The power semiconductor chip 120 may have several terminals for exchanging power and signals. For example, the power semiconductor chip 120 includes an emitter terminal connected to the emitter electrode of the power semiconductor device, a current sensor terminal connected to the emitter electrode of the current sensor device for monitoring current, and a gate electrode of the power semiconductor device. and a gate terminal connected to the gate electrode of the current sensor element and/or a collector terminal connected to the collector electrode of the power semiconductor element and the current sensor element. Furthermore, the power semiconductor chip 50 may further include a Kelvin emitter terminal connected to the Kelvin emitter electrode of the power semiconductor device and temperature sensor terminals connected to a temperature sensor for monitoring temperature.

하부 패키지 기판(110) 및 상부 패키지 기판(150)은 전력 반도체칩(120)의 전력 전달 및/또는 신호 전달을 위한 배선 구조를 포함할 수 있다. 나아가, 하부 패키지 기판(110) 및 상부 패키지 기판(150)은 전력 반도체칩(120)의 열을 방출하기 위한 방열 구조를 포함할 수 있다. 예를 들어, 배선 구조가 방열 구조의 일부가 될 수 있다.The lower package substrate 110 and the upper package substrate 150 may include a wiring structure for power transmission and/or signal transmission of the power semiconductor chip 120. Furthermore, the lower package substrate 110 and the upper package substrate 150 may include a heat dissipation structure for dissipating heat from the power semiconductor chip 120. For example, the wiring structure can be part of the heat dissipation structure.

보다 구체적으로 보면, 하부 패키지 기판(110)은 절연 코어(112), 하부 배선(114), 및 상부 배선(116)을 포함할 수 있다. 예를 들어, 하부 패키지 기판(110)에서 하부 배선(114)은 절연 코어(112) 하면 상에 형성되고, 상부 배선(116)은 절연 코어(112) 상면 상에 형성될 수 있으며, 하부 배선(114) 및 상부 배선(116)은 절연 코어(112)를 관통하는 비어 전극(미도시)을 통해서 서로 연결될 수 있다.More specifically, the lower package substrate 110 may include an insulating core 112, a lower wiring 114, and an upper wiring 116. For example, in the lower package substrate 110, the lower wiring 114 may be formed on the lower surface of the insulating core 112, the upper wiring 116 may be formed on the upper surface of the insulating core 112, and the lower wiring ( 114) and the upper wiring 116 may be connected to each other through a via electrode (not shown) penetrating the insulating core 112.

나아가, 상부 패키지 기판(150)은 절연 코어(152), 하부 배선(154) 및 상부 배선(156)을 포함할 수 있다. 예를 들어, 상부 패키지 기판(150)에서 상부 배선(154)은 절연 코어(152) 하면 상에 형성되고, 상부 배선(156)은 절연 코어(152) 상면 상에 형성될 수 있으며, 하부 배선(154) 및 상부 배선(156)은 절연 코어(152)를 관통하는 비어 전극(미도시)을 통해서 서로 연결될 수 있다. Furthermore, the upper package substrate 150 may include an insulating core 152, lower wiring 154, and upper wiring 156. For example, in the upper package substrate 150, the upper wiring 154 may be formed on the lower surface of the insulating core 152, the upper wiring 156 may be formed on the upper surface of the insulating core 152, and the lower wiring ( 154) and the upper wiring 156 may be connected to each other through a via electrode (not shown) penetrating the insulating core 152.

일부 실시예들에서, 하부 패키지 기판(110) 및 상부 패키지 기판(150)은 DBC(direct bonded copper) 기판으로 제공될 수 있다. 예를 들어, 이러한 DBC 기판은 세라믹 코어 양면에 구리 배선층을 접합 또는 코팅해서 형성될 수 있다.In some embodiments, the lower package substrate 110 and the upper package substrate 150 may be provided as a direct bonded copper (DBC) substrate. For example, such a DBC substrate can be formed by bonding or coating a copper wiring layer on both sides of a ceramic core.

일부 실시예들에서, 하부 패키지 기판(110) 및 상부 패키지 기판(150)은 인쇄회로기판으로 제공될 수도 있다.In some embodiments, the lower package substrate 110 and the upper package substrate 150 may be provided as printed circuit boards.

전력 반도체칩(120)은 하부 패키지 기판(110) 상에 실장될 수 있다. 예를 들어, 전력 반도체칩(120)의 하면에는 컬렉터 단자가 형성되고, 이 콜렉터 단자가 도전성 접착제를 이용하여 하부 패키지 기판(110)의 상부 배선(116)의 일부 상에 접착될 수 있다.The power semiconductor chip 120 may be mounted on the lower package substrate 110. For example, a collector terminal may be formed on the lower surface of the power semiconductor chip 120, and this collector terminal may be adhered to a portion of the upper wiring 116 of the lower package substrate 110 using a conductive adhesive.

인터포저 기판(140)은 절연 기판(141) 및 배선부(143)를 포함할 수 있다. 예를 들어, 배선부(143)는 적어도 그 일부분이 절연 기판(141)을 따라서 연장될 수 있다. 보다 구체적으로 보면, 배선부(143)는 절연 기판(141)의 수평 방향으로 연장된 수평 배선부(144), 수평 배선부(144)의 일측에서 절연 기판(141)의 하면으로 연장된 제 1 수직 배선부(145) 및 수평 배선부(144)의 타측에서 절연 기판(141)의 하면으로 연장된 제 2 수직 배선부(146)를 포함할 수 있다. The interposer substrate 140 may include an insulating substrate 141 and a wiring portion 143. For example, at least a portion of the wiring portion 143 may extend along the insulating substrate 141 . More specifically, the wiring portion 143 includes a horizontal wiring portion 144 extending in the horizontal direction of the insulating substrate 141, and a first wiring portion extending from one side of the horizontal wiring portion 144 to the lower surface of the insulating substrate 141. It may include a second vertical wiring portion 146 extending from the other side of the vertical wiring portion 145 and the horizontal wiring portion 144 to the lower surface of the insulating substrate 141 .

예를 들어, 수평 배선부(144)는 절연 기판(141) 내부에서 절연 기판(141)의 적어도 길이 방향을 따라서 신장되도록 형성되고, 제 1 수직 배선부(145) 및 제 2 수직 배선부(146)는 수평 배선부(144)의 서로 다른 부분에 각각 연결되어 절연 기판(141)의 하면으로 연장될 수 있다. 선택적으로, 제 1 수직 배선부(145) 및 제 2 수직 배선부(146)의 하단에는 표면 처리층(56)이 형성될 수 있다.For example, the horizontal wiring portion 144 is formed inside the insulating substrate 141 to extend at least along the longitudinal direction of the insulating substrate 141, and the first vertical wiring portion 145 and the second vertical wiring portion 146 ) may be respectively connected to different parts of the horizontal wiring portion 144 and extend to the lower surface of the insulating substrate 141. Optionally, a surface treatment layer 56 may be formed at the bottom of the first vertical wiring portion 145 and the second vertical wiring portion 146.

전력 반도체칩(120)의 일부 단자는 인터포저 기판(140)을 이용해서 하부 패키지 기판(110)에 연결될 수 있다. 인터포저 기판(140)을 전력 반도체칩(120) 및 하부 패키지 기판(110) 상에 적층함으로 전력 반도체칩(120)과 하부 패키지 기판(110)을 전기적으로 연결할 수 있다. 예를 들어, 배선부(143)가 전력 반도체칩(120)의 일부 단자와 하부 패키지 기판(110)의 상부 배선(116)의 일부를 연결할 수 있다. 보다 구체적으로 보면, 제 1 수직 배선부(145)가 전력 반도체칩(120)의 일부 단자에 연결되고, 제 2 수직 배선부(146)가 하부 패키지 기판(110)의 상부 배선(116)의 일부에 연결될 수 있다.Some terminals of the power semiconductor chip 120 may be connected to the lower package substrate 110 using the interposer substrate 140. By stacking the interposer substrate 140 on the power semiconductor chip 120 and the lower package substrate 110, the power semiconductor chip 120 and the lower package substrate 110 can be electrically connected. For example, the wiring unit 143 may connect some terminals of the power semiconductor chip 120 and a portion of the upper wiring 116 of the lower package substrate 110. More specifically, the first vertical wiring part 145 is connected to some terminals of the power semiconductor chip 120, and the second vertical wiring part 146 is a part of the upper wiring 116 of the lower package substrate 110. can be connected to

일부 실시예들에서, 전력 반도체칩(120)의 높이를 고려하여, 인터포저 기판(140)이 단자 구조를 가질 수도 있다. 예를 들어, 제 2 수직 배선부(146)의 길이가 제 1 수직 배선부(145)의 길이보다 길 수 있고, 이에 따라 제 2 수직 배선부(146)가 형성된 절연 기판(141)의 제 2 부분(141b)의 두께가 제 1 수직 배선부(145)가 형성된 절연 기판(141)의 제 1 부분(141a)보다 두께보다 클 수 있다. 이러한 인터포저 기판(140)의 단차는 전력 반도체칩(120)의 높이에서 비롯된 것으로서, 전력 반도체칩(120)의 웨이퍼 형태로 실장되는 경우, 그 단차는 매우 작을 수 있다.In some embodiments, considering the height of the power semiconductor chip 120, the interposer substrate 140 may have a terminal structure. For example, the length of the second vertical wiring portion 146 may be longer than the length of the first vertical wiring portion 145, and accordingly, the second vertical wiring portion 146 may be formed on the second vertical wiring portion 141 of the insulating substrate 141. The thickness of the portion 141b may be greater than the thickness of the first portion 141a of the insulating substrate 141 on which the first vertical wiring portion 145 is formed. The step of the interposer substrate 140 results from the height of the power semiconductor chip 120, and when the power semiconductor chip 120 is mounted in the form of a wafer, the step may be very small.

예를 들어, 이러한 배선부(143)의 연결은 인터포저 기판(140)을 전력 반도체칩(120) 상에 적층 및 접합하여 구현될 수 있다. 따라서, 종래와 같은 와이어 본딩 시 본딩을 위한 복잡한 절차가 생략되고, 인터포저 기판(140)을 전력 반도체칩(120)에 적층함으로써 경제적으로 배선 연결이 가능해진다. 나아가, 인터포저 기판(140)만으로 배선 연결이 가능하므로, 와이어 본딩을 위해서 전력 반도체칩(120) 상의 높이 확보가 필요하지 않아서 스페이서부(130)의 높이를 낮추고 양면 냉각 전력 모듈(100)의 전체 높이를 낮출 수 있게 된다. 또 다른 예로, 인터포저 기판(140)이 솔더 등을 이용하여 전력 반도체칩(120) 및 하부 패키지 기판(110) 상에 접합되는 경우, 솔더의 높이를 조절할 수 있어서, 인터포저 기판(140)은 단차 없는 균일한 두께를 가질 수도 있다.For example, the connection of the wiring portion 143 may be implemented by stacking and bonding the interposer substrate 140 on the power semiconductor chip 120. Accordingly, complicated bonding procedures are omitted during wire bonding as in the prior art, and wiring connection can be made economically by stacking the interposer substrate 140 on the power semiconductor chip 120. Furthermore, since wiring can be connected only with the interposer substrate 140, there is no need to secure the height of the power semiconductor chip 120 for wire bonding, so the height of the spacer portion 130 is lowered and the entire double-sided cooling power module 100 is maintained. The height can be lowered. As another example, when the interposer substrate 140 is bonded to the power semiconductor chip 120 and the lower package substrate 110 using solder, etc., the height of the solder can be adjusted, so the interposer substrate 140 It may have a uniform thickness without any steps.

한편, 스페이서부(130)는 인터포저 기판(140)에 이격되게 전력 반도체칩(120)과 상부 패키지 기판(150) 사이에 제공될 수 있다. 예를 들어, 스페이서부(130)는 전력 반도체칩(120)과 상부 패키지 기판(150)을 전기적으로 접속하면서 열 방출이 가능하도록 둘 사이에 개재될 수 있다. 일부 실시예들에서, 스페이서부(130)는 전력 반도체칩(120)에서 발열이 심한 부분, 예컨대 에미터 단자 상에 접합되고, 상부 패키지 기판(150)의 하부 배선(154)에 연결될 수 있다. 스페이서부(130)는 전기 전도도가 높고 열 전도도가 높은 물질, 예컨대 구리 재질을 포함할 수 있다. 나아가, 스페이서부(130)의 상단 및 하단에는 접합을 위한 표면 처리층이 더 형성될 수 있다.Meanwhile, the spacer portion 130 may be provided between the power semiconductor chip 120 and the upper package substrate 150 to be spaced apart from the interposer substrate 140. For example, the spacer portion 130 may be interposed between the power semiconductor chip 120 and the upper package substrate 150 to electrically connect the two and enable heat dissipation. In some embodiments, the spacer portion 130 may be bonded to a portion of the power semiconductor chip 120 that generates a lot of heat, for example, an emitter terminal, and may be connected to the lower wiring 154 of the upper package substrate 150. The spacer portion 130 may include a material with high electrical conductivity and high thermal conductivity, for example, copper. Furthermore, surface treatment layers for bonding may be further formed on the top and bottom of the spacer portion 130.

이 실시예의 변형된 예들에서, 상부 패키지 기판(150)이 생략되고, 단면 냉각 구조가 구현될 수도 있다. 따라서, 전술한 인터포저 기판(140)을 이용한 배선 연결 구조는 양면 냉각 전력 모듈(100) 외 단면 냉각 전력 모듈에도 적용될 수 있다. In modified examples of this embodiment, the upper package substrate 150 may be omitted, and a single-sided cooling structure may be implemented. Accordingly, the wiring connection structure using the interposer substrate 140 described above can be applied to single-sided cooling power modules in addition to the double-sided cooling power module 100.

도 2는 본 발명의 다른 실시예에 따른 양면 냉각 전력 모듈(100a)을 개략적으로 나타내는 단면도이다. 양면 냉각 전력 모듈(100a)은 도 1의 양면 냉각 전력 모듈(100)에서 일부 구성을 변형한 것에 대응되고, 따라서 두 실시예들은 서로 참조될 수 있고 두 실시예들에서 중복된 설명은 생략된다.Figure 2 is a cross-sectional view schematically showing a double-sided cooling power module 100a according to another embodiment of the present invention. The double-sided cooling power module 100a corresponds to a partial configuration modification of the double-sided cooling power module 100 of FIG. 1, and therefore the two embodiments may be referred to each other, and duplicate descriptions of the two embodiments will be omitted.

도 2를 참조하면, 양면 냉각 전력 모듈(100a)에서 인터포저 기판(140)은 스페이서부(130)를 더 포함할 수 있다.Referring to FIG. 2 , in the double-sided cooling power module 100a, the interposer substrate 140 may further include a spacer portion 130.

예를 들어, 스페이서부(130)는 절연 기판(141)을 관통하도록 형성될 수 있다. 일부 실시예들에서, 이러한 스페이서부(130)는 절연 기판(141)을 관통하는 적어도 하나의 홀 내부를 도전층으로 채워서 형성될 수 있다. 나아가, 절연 기판(141) 내에 스페이서부(130)와 배선부(143)를 동시에 제조하는 경우, 그 제조 공정 및 단가가 크게 낮아질 수 있다.For example, the spacer portion 130 may be formed to penetrate the insulating substrate 141. In some embodiments, the spacer portion 130 may be formed by filling the inside of at least one hole penetrating the insulating substrate 141 with a conductive layer. Furthermore, when the spacer portion 130 and the wiring portion 143 are manufactured simultaneously within the insulating substrate 141, the manufacturing process and unit cost can be greatly reduced.

양면 냉각 전력 모듈(100a)에 따르면, 인터포저 기판(140) 내에 배선부(143) 외에 스페이서부(130)를 같이 배치하여, 전체적인 구조가 단순화될 수 있다. 나아가, 인터포저 기판(140)을 전력 반도체칩(120) 상에 적층하고, 인터포저 기판(140) 상에 상부 패키지 기판(150) 상에 적층함으로써, 스페이서부(130)의 연결과 배선부(143)의 연결을 한번에 수행할 수 있다. 따라서, 이 실시예에 따르면, 종래 스페이서부(130)를 적층하고 별도로 와이어 본딩을 수행하는 것에 비해서, 그 구조와 제조 공정이 크게 단순화되어 경제성이 높아질 수 있다.According to the double-sided cooling power module 100a, the overall structure can be simplified by arranging the spacer portion 130 in addition to the wiring portion 143 within the interposer substrate 140. Furthermore, by stacking the interposer substrate 140 on the power semiconductor chip 120 and the upper package substrate 150 on the interposer substrate 140, the connection of the spacer portion 130 and the wiring portion ( 143) connections can be performed at once. Therefore, according to this embodiment, compared to the conventional method of stacking the spacer portions 130 and performing wire bonding separately, the structure and manufacturing process can be greatly simplified, thereby increasing economic efficiency.

도 3은 본 발명의 또 다른 실시예에 따른 양면 냉각 전력 모듈(100b)을 개략적으로 나타내는 단면도이다. 양면 냉각 전력 모듈(100b)은 도 2의 양면 냉각 전력 모듈(100a)에서 일부 구성을 변형한 것에 대응되고, 따라서 두 실시예들은 서로 참조될 수 있고 두 실시예들에서 중복된 설명은 생략된다.Figure 3 is a cross-sectional view schematically showing a double-sided cooling power module 100b according to another embodiment of the present invention. The double-sided cooling power module 100b corresponds to a partial configuration modification of the double-sided cooling power module 100a of FIG. 2, and therefore the two embodiments may be referred to each other, and duplicate descriptions of the two embodiments will be omitted.

도 3을 참조하면, 양면 냉각 전력 모듈(100b)에서, 배선부(143)의 수평 배선부(144)는 절연 기판(141)의 상면 상으로 노출될 수 있다. 나아가, 수평 배선부(144)의 절연 기판(141) 상으로 노출된 부분이 상부 패키지 기판(150)의 하부 배선(154)의 일부분에 연결되도록 인터포저 기판(140) 상에 상부 패키지 기판(150)이 실장될 수 있다.Referring to FIG. 3 , in the double-sided cooling power module 100b, the horizontal wiring portion 144 of the wiring portion 143 may be exposed on the upper surface of the insulating substrate 141. Furthermore, the upper package substrate 150 is placed on the interposer substrate 140 so that the portion exposed on the insulating substrate 141 of the horizontal wiring portion 144 is connected to a portion of the lower wiring 154 of the upper package substrate 150. ) can be implemented.

이러한 구조에 따르면, 수평 배선부(144)가 상부 패키지 기판(150)의 하부 밴선(154)의 일부분까지 확장되게 되어, 배선부(143)를 통한 배선 저항이 감소될 수 있다. 따라서, 양면 냉각 전력 모듈(100b)을 이용하면, 배선부(143)를 통해서 고전류를 보낼 수 있어서, 고전류 신호 전달에 유리할 수 있다.According to this structure, the horizontal wiring portion 144 extends to a portion of the lower ban line 154 of the upper package substrate 150, so that wiring resistance through the wiring portion 143 can be reduced. Therefore, when the double-sided cooling power module 100b is used, a high current can be transmitted through the wiring unit 143, which can be advantageous for transmitting a high current signal.

전술한 양면 냉각 전력 모듈들(100, 100a, 100b)에 따르면, 인터포저 기판(140)을 적층하여 전력 반도체칩(120)과 하부 패키지 기판(110)을 연결함으로써 종래 와이어 본딩에 의한 연결 구조에 비해서 고온 환경 하에서도 접점의 신뢰성이 유지될 수 있어서 고온 신뢰성이 높아질 수 있다. 나아가, 양면 냉각 전력 모듈들(100, 100a, 100b)에 따르면, 복잡한 와이어 본딩 공정을 인터포저 기판(140)의 적층 공정으로 대신할 수 있어서 경제적이다. 나아가, 양면 냉각 전력 모듈들(100a, 100b)에서는 인터포저 기판(140)의 적층 시 스페이서부(130)도 같이 연결되어 더욱 경제성이 확보될 수 있다.According to the above-described double-sided cooling power modules 100, 100a, and 100b, the interposer substrate 140 is stacked to connect the power semiconductor chip 120 and the lower package substrate 110 to the conventional wire bonding connection structure. In comparison, the reliability of the contact point can be maintained even under a high temperature environment, so high temperature reliability can be increased. Furthermore, according to the double-sided cooling power modules 100, 100a, and 100b, the complicated wire bonding process can be replaced by the stacking process of the interposer substrate 140, making it economical. Furthermore, in the double-sided cooling power modules 100a and 100b, the spacer portion 130 is also connected when the interposer substrate 140 is stacked, thereby ensuring greater economic efficiency.

이하에서는 양면 냉각 전력 모듈들(100, 100a, 100b)이 제조 방법에 대해서 설명한다.Below, a manufacturing method for the double-sided cooling power modules 100, 100a, and 100b will be described.

도 4는 본 발명의 실시예들에 따른 양면 냉각 전력 모듈들(100, 100a, 100b)의 제조 방법을 개략적으로 나타내는 순서도이다.Figure 4 is a flowchart schematically showing a method of manufacturing double-sided cooling power modules 100, 100a, and 100b according to embodiments of the present invention.

도 1 내지 도 4를 같이 참조하면, 양면 냉각 전력 모듈들(100, 100a, 100b)의 제조 방법은 하부 패키지 기판(110) 상에 전력 반도체칩(120)을 실장하는 단계(S12)와, 절연 기판(141) 및 배선부(143)를 포함하는 인터포저 기판(140)을 준비하는 단계(S14)와, 배선부(143)의 일측에 전력 반도체칩(120)의 일부 단자가 연결되고 배선부(143)의 타측에 하부 패키지 기판(110)이 연결되도록 인터포저 기판(140)을 전력 반도체칩(120) 상에 적층하는 단계(S16)와 인터포저 기판(140) 상에 상부 패키지 기판(150)을 적층하는 단계를 포함할 수 있다.Referring to FIGS. 1 to 4 , the manufacturing method of the double-sided cooling power modules 100, 100a, and 100b includes mounting the power semiconductor chip 120 on the lower package substrate 110 (S12), and insulating A step (S14) of preparing the interposer substrate 140 including the substrate 141 and the wiring portion 143, and some terminals of the power semiconductor chip 120 are connected to one side of the wiring portion 143 and the wiring portion 143 is connected to the interposer substrate 140. A step (S16) of stacking the interposer substrate 140 on the power semiconductor chip 120 so that the lower package substrate 110 is connected to the other side of (143) and the upper package substrate 150 on the interposer substrate 140. ) may include the step of laminating.

이하에서는 인터포저 기판(140)을 준비하는 단계(S14)에 대해서 보다 구체적으로 설명한다.Hereinafter, the step (S14) of preparing the interposer substrate 140 will be described in more detail.

도 5a 내지 도 5e는 본 발명의 실시예들에 따른 양면 냉각 전력 모듈들의 제조 시 인터포저 기판의 제조 방법들을 보여주는 단면도들이다.5A to 5E are cross-sectional views showing methods of manufacturing an interposer substrate when manufacturing double-sided cooling power modules according to embodiments of the present invention.

도 5a 내지 도 5d를 참조하면, 인터포저 기판(140)을 준비하는 단계(S14)는 절연 코어(62)를 관통하는 제 1 관통홀(142a) 및 제 2 관통홀(142b)을 포함하는 복수의 관통홀들을 형성하는 단계와, 절연 코어(62) 상에 제 1 관통홀(142a) 및 제 2 관통홀(142b)을 매립하도록 도전층(54)을 형성하고 패터닝하는 단계를 포함할 수 있다. 이에 따라, 제 1 관통홀(142a)을 통해서 절연 코어(62)의 하면으로 연장된 제 1 수직 배선부(145), 제 2 관통홀(142b)을 통해서 절연 코어(62)의 하면으로 연장된 제 2 수직 배선부(146) 및 제 1 수직 배선부(145)와 제 2 수직 배선부(146)를 연결하도록 절연 코어(62) 상에서 수평 방향으로 연장된 수평 배선부(144)를 포함하는 배선부(143)가 형성될 수 있다.Referring to FIGS. 5A to 5D, the step (S14) of preparing the interposer substrate 140 includes a plurality of first through holes 142a and second through holes 142b penetrating the insulating core 62. It may include forming through holes and forming and patterning a conductive layer 54 to fill the first through hole 142a and the second through hole 142b on the insulating core 62. . Accordingly, the first vertical wiring portion 145 extends to the lower surface of the insulating core 62 through the first through hole 142a, and extends to the lower surface of the insulating core 62 through the second through hole 142b. Wiring including a second vertical wiring portion 146 and a horizontal wiring portion 144 extending in the horizontal direction on the insulating core 62 to connect the first vertical wiring portion 145 and the second vertical wiring portion 146. A portion 143 may be formed.

나아가, 인터포저 기판(140)을 준비하는 단계(S14)에서 배선부(143)를 형성하는 단계 후 배선부(143)를 덮도록 절연 코어(62) 상에 절연층(64)을 형성하는 단계가 이어질 수 있다. 절연 코어(62)와 절연층(64)이 절연 기판(141)을 구성할 수 있다. 이에 따라, 배선부(143)에서 수평 배선부(144)는 절연 기판(141) 내에 위치되게 된다.Furthermore, after forming the wiring portion 143 in step S14 of preparing the interposer substrate 140, forming an insulating layer 64 on the insulating core 62 to cover the wiring portion 143. can lead to The insulating core 62 and the insulating layer 64 may constitute the insulating substrate 141. Accordingly, the horizontal wiring portion 144 of the wiring portion 143 is located within the insulating substrate 141.

일부 실시예에서, 인터포저 기판(140)을 준비하는 단계(S14)에서 복수의 관통홀들은 절연 코어(62)를 관통하는 복수의 제 3 관통홀들(142c)을 더 포함할 수 있다. 스페이서부(130)는 도전층(54)을 형성하고 패터닝할 때, 도전층(54)이 제 3 관통홀들(142c)을 매립하면서 연결되어 형성될 수 있다. 한편, 이 실시예의 변형된 예에서, 하나의 제 3 관통홀(142c)이 넓게 형성되고, 스페이서부(130)는 이 하나의 관통홀(142c)을 매립하도록 형성될 수도 있다.In some embodiments, in step S14 of preparing the interposer substrate 140, the plurality of through holes may further include a plurality of third through holes 142c penetrating the insulating core 62. When forming and patterning the conductive layer 54, the spacer portion 130 may be formed by connecting the conductive layer 54 while filling the third through-holes 142c. Meanwhile, in a modified example of this embodiment, one third through hole 142c may be formed to be wide, and the spacer portion 130 may be formed to fill this one through hole 142c.

보다 구체적으로 보면, 도 5a에 도시된 바와 같이, 절연 코어(62) 상에 예비 도전층(52)이 형성될 수 있다. 예를 들어, 절연 코어(62)는 단차 구조일 수 있으나, 이 실시예의 범위가 이러한 구조에 제한되지는 않는다. More specifically, as shown in FIG. 5A, a preliminary conductive layer 52 may be formed on the insulating core 62. For example, the insulating core 62 may be a stepped structure, but the scope of this embodiment is not limited to such a structure.

도 5b에 도시된 바와 같이, 절연 코어(62) 및 예비 도전층(52)을 관통하는 제 1 내지 제 3 관통홀들(142a, 142b, 142c)을 형성할 수 있다. 예를 들어, 레이저 드릴링, DRIE(deep reactive ion etching) 등의 방법이 이용될 수 있다.As shown in FIG. 5B, first to third through holes 142a, 142b, and 142c penetrating the insulating core 62 and the preliminary conductive layer 52 may be formed. For example, methods such as laser drilling and deep reactive ion etching (DRIE) may be used.

도 5c에 도시된 바와 같이, 제 1 내지 제 3 관통홀들(142a, 142b, 142c)을 매립하는 도전층(54)이 형성될 수 있다. 도전층(54)은 예비 도전층(52)과 동일한 물질일 수 있고, 따라서 구분되지 않을 수 있다. 다른 예로, 예비 도전층(52)이 생략될 수도 있다. 예를 들어, 도전층(54)은 도금 방법으로 형성될 수 있다.As shown in FIG. 5C, a conductive layer 54 may be formed to fill the first to third through holes 142a, 142b, and 142c. The conductive layer 54 may be the same material as the preliminary conductive layer 52 and thus may not be distinguished from each other. As another example, the preliminary conductive layer 52 may be omitted. For example, the conductive layer 54 may be formed by a plating method.

도 5d에 도시된 바와 같이, 도전층(54)을 패터닝하여, 스페이서부(130)와 배선부(143)를 형성할 수 있다. 예를 들어, 스페이서부(130)는 절연 코어(62)를 관통하는 관통부들(132)과 관통부들(132)을 서로 연결하는 수평 연결부(132)를 포함할 수 있다. 이러한 구조에 의하면, 수평 배선부(144)가 절연 코어(62)의 상면으로부터 노출될 수 있다. 이 상태의 인터포저 기판(140)을 이용하면 양면 냉각 전력 모듈(100b)이 형성될 수 있다.As shown in FIG. 5D, the spacer portion 130 and the wiring portion 143 can be formed by patterning the conductive layer 54. For example, the spacer unit 130 may include penetrating parts 132 penetrating the insulating core 62 and a horizontal connecting part 132 connecting the penetrating parts 132 to each other. According to this structure, the horizontal wiring portion 144 can be exposed from the upper surface of the insulating core 62. By using the interposer substrate 140 in this state, a double-sided cooling power module 100b can be formed.

선택적으로, 이어서, 절연층(64)이 배선부(143)를 덮으면서 스페이서부(130)를 노출하도록 절연 코어(62) 상에 형성될 수 있다. 예를 들어, 절연층(64)을 전체적으로 절연 코어(62) 상에 형성한 후, 패터닝하여 스페이서부(130)의 관통부들(132)을 노출할 수 있다. 절연 기판(141)은 절연 코어(62)와 절연층(64)을 포함할 수 있다.Optionally, an insulating layer 64 may be formed on the insulating core 62 to cover the wiring portion 143 and expose the spacer portion 130. For example, the insulating layer 64 may be formed entirely on the insulating core 62 and then patterned to expose the penetrating portions 132 of the spacer portion 130 . The insulating substrate 141 may include an insulating core 62 and an insulating layer 64.

일부 실시예들에서, 도 5e를 참조하여, 스페이서부(130)가 절연층(64) 상으로 연장되도록 절연층(64)으로부터 노출된 스페이서부(130), 예컨대 관통부들(132) 상에 부가 도전층을 형성할 수 있다. 이에 따라, 스페이서부(130)는 절연 기판(141)을 수직 관통하는 복수의 관통부들(132) 및 관통부들(132)을 수평으로 연결하는 수평 연결부(134)를 포함할 수 있다.In some embodiments, referring to Figure 5E, spacer portion 130 is added onto the spacer portion 130 exposed from the insulating layer 64, such as through portions 132, such that the spacer portion 130 extends onto the insulating layer 64. A conductive layer can be formed. Accordingly, the spacer unit 130 may include a plurality of penetration parts 132 that vertically penetrate the insulating substrate 141 and a horizontal connection part 134 that horizontally connects the penetration parts 132.

전술한 인터포저 기판(140)의 제조 방법은 스페이서부(130)와 배선부(143)를 동시에 형성하는 구조를 예로 들어 설명하였다. 하지만, 인터포저 기판(140)이 스페이서부(130)와 별개로 형성되는 경우, 제 3 관통홀들(142c)을 형성하는 공정을 생략함으로써, 배선부(143)를 포함하는 인터포저 기판(140)이 제조될 수 있다.The manufacturing method of the above-described interposer substrate 140 was explained by taking as an example a structure in which the spacer portion 130 and the wiring portion 143 are formed simultaneously. However, when the interposer substrate 140 is formed separately from the spacer portion 130, the process of forming the third through-holes 142c is omitted, thereby forming the interposer substrate 140 including the wiring portion 143. ) can be manufactured.

전술한 방법에 따르면, 인터포저 기판(140)을 경제적으로 제조할 수 있고, 이 인터포저 기판(140)을 이용하여 양면 냉각 전력 모듈들(100, 100a, 100b)을 경제적이고 신뢰성 있게 제조할 수 있다.According to the above-described method, the interposer substrate 140 can be manufactured economically, and the double-sided cooling power modules 100, 100a, and 100b can be manufactured economically and reliably using the interposer substrate 140. there is.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true scope of technical protection of the present invention should be determined by the technical spirit of the attached patent claims.

100, 100a, 100b: 양면 냉각 전력 모듈
110: 하부 패키지 기판
120: 전력 반도체칩
130: 스페이서부
140: 인터포저 기판
141: 절연 기판
143: 배선부
150: 상부 패키지 기판100, 100a, 100b: Double-sided cooling power module
110: Lower package substrate
120: Power semiconductor chip
130: Space West
140: Interposer board
141: insulating substrate
143: Wiring unit
150: upper package substrate

Claims (13)

하부 패키지 기판;
상기 하부 패키지 기판 상에 실장된 전력 반도체칩;
절연 기판 및 적어도 일부분이 상기 절연 기판을 따라서 연장된 배선부를 포함하고, 상기 배선부의 일측에 상기 전력 반도체칩의 일부 단자가 연결되고 상기 배선부의 타측에 상기 하부 패키지 기판이 연결되도록 상기 전력 반도체칩 상에 적층된 인터포저 기판;
상기 인터포저 기판 상에 적층된 상부 패키지 기판을 포함하고,
상기 배선부는 상기 절연 기판의 수평 방향으로 연장된 수평 배선부, 상기 수평 배선부의 일측에서 상기 절연 기판의 하면으로 연장된 제 1 수직 배선부 및 상기 수평 배선부의 타측에서 상기 절연 기판의 하면으로 연장된 제 2 수직 배선부를 포함하고,
상기 제 1 수직 배선부가 상기 전력 반도체칩의 일부 단자에 연결되고 상기 제 2 수직 배선부가 상기 하부 패키지 기판에 연결되는,
양면 냉각 전력 모듈.lower package substrate;
A power semiconductor chip mounted on the lower package substrate;
On the power semiconductor chip including an insulating substrate and a wiring portion at least partially extending along the insulating substrate, such that some terminals of the power semiconductor chip are connected to one side of the wiring portion and the lower package substrate is connected to the other side of the wiring portion. An interposer substrate stacked on;
It includes an upper package substrate stacked on the interposer substrate,
The wiring portion includes a horizontal wiring portion extending in a horizontal direction of the insulating substrate, a first vertical wiring portion extending from one side of the horizontal wiring portion to a lower surface of the insulating substrate, and a first vertical wiring portion extending from the other side of the horizontal wiring portion to a lower surface of the insulating substrate. It includes a second vertical wiring section,
The first vertical wiring portion is connected to some terminals of the power semiconductor chip and the second vertical wiring portion is connected to the lower package substrate,
Double-sided cooled power module. 삭제delete 제 1 항에 있어서,
상기 제 2 수직 배선부의 길이가 상기 제 1 수직 배선부의 길이보다 더 긴, 양면 냉각 전력 모듈.According to claim 1,
A double-sided cooling power module, wherein the length of the second vertical wiring portion is longer than the length of the first vertical wiring portion. 제 1 항에 있어서,
상기 수평 배선부는 상기 절연 기판 내부에 형성된, 양면 냉각 전력 모듈.According to claim 1,
A double-sided cooling power module wherein the horizontal wiring portion is formed inside the insulating substrate. 제 1 항에 있어서,
상기 상부 패키지 기판은 하부 배선 및 상부 배선을 포함하고,
상기 수평 배선부는 상기 절연 기판의 상면 상으로 노출되고,
상기 수평 배선부의 상기 절연 기판 상으로 노출된 부분이 상기 상부 패키지 기판의 상기 하부 배선의 일부분에 연결되도록 상기 인터포저 기판 상에 상기 상부 패키지 기판이 적층되는,
양면 냉각 전력 모듈.According to claim 1,
The upper package substrate includes lower wiring and upper wiring,
The horizontal wiring portion is exposed on the upper surface of the insulating substrate,
The upper package substrate is stacked on the interposer substrate so that a portion of the horizontal wiring portion exposed on the insulating substrate is connected to a portion of the lower wiring of the upper package substrate,
Double-sided cooled power module. 제 1 항에 있어서,
상기 인터포저 기판은 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함하는, 양면 냉각 전력 모듈.According to claim 1,
The interposer substrate further includes a spacer portion capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate. 제 6 항에 있어서,
상기 스페이서부는 상기 절연 기판을 수직 관통하는 복수의 관통부들 및 상기 복수의 관통부들을 수평으로 연결하는 수평 연결부를 포함하는, 양면 냉각 전력 모듈.According to claim 6,
The spacer unit includes a plurality of penetrating parts vertically penetrating the insulating substrate and a horizontal connection part horizontally connecting the plurality of penetrating parts. 제 1 항에 있어서,
상기 인터포저 기판에 이격되게 배치되고 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함하고,
상기 상부 패키지 기판은 상기 인터포저 기판 및 상기 스페이서부 상에 적층된, 양면 냉각 전력 모듈.According to claim 1,
It further includes a spacer portion disposed to be spaced apart from the interposer substrate and capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate,
The upper package substrate is stacked on the interposer substrate and the spacer portion. 하부 패키지 기판 상에 전력 반도체칩을 실장하는 단계;
절연 기판 및 적어도 일부분이 상기 절연 기판을 따라서 연장된 배선부를 포함하는 인터포저 기판을 준비하는 단계;
상기 배선부의 일측에 상기 전력 반도체칩의 일부 단자가 연결되고 상기 배선부의 타측에 상기 하부 패키지 기판이 연결되도록 상기 인터포저 기판을 상기 전력 반도체칩 상에 적층하는 단계; 및
상기 인터포저 기판 상에 상부 패키지 기판을 적층하는 단계를 포함하고,
상기 인터포저 기판을 준비하는 단계는,
상기 절연 기판 내 절연 코어를 관통하는 제 1 관통홀 및 제 2 관통홀을 포함하는 복수의 관통홀들을 형성하는 단계; 및
상기 절연 코어 상에 상기 제 1 관통홀 및 제 2 관통홀을 매립하도록 도전층을 형성하고 패터닝하여, 상기 제 1 관통홀을 통해서 상기 절연 코어의 하면으로 연장된 제 1 수직 배선부, 상기 제 2 관통홀을 통해서 상기 절연 코어의 하면으로 연장된 제 2 수직 배선부 및 상기 제 1 수직 배선부와 상기 제 2 수직 배선부를 연결하도록 상기 절연 코어 상에서 수평 방향으로 연장된 수평 배선부를 포함하는 배선부를 형성하는 단계를 포함하고,
상기 제 1 수직 배선부가 상기 전력 반도체칩의 일부 단자에 연결되고 상기 제 2 수직 배선부가 상기 하부 패키지 기판에 연결되는,
양면 냉각 전력 모듈의 제조 방법.Mounting a power semiconductor chip on a lower package substrate;
Preparing an interposer substrate including an insulating substrate and a wiring portion at least partially extending along the insulating substrate;
Stacking the interposer substrate on the power semiconductor chip so that some terminals of the power semiconductor chip are connected to one side of the wiring portion and the lower package substrate is connected to the other side of the wiring portion; and
Comprising the step of stacking an upper package substrate on the interposer substrate,
The step of preparing the interposer substrate is,
forming a plurality of through holes including a first through hole and a second through hole penetrating an insulating core in the insulating substrate; and
A conductive layer is formed and patterned on the insulating core to fill the first through hole and the second through hole, and a first vertical wiring portion extending to a lower surface of the insulating core through the first through hole, the second Forming a wiring portion including a second vertical wiring portion extending to the lower surface of the insulating core through a through hole and a horizontal wiring portion extending in a horizontal direction on the insulating core to connect the first vertical wiring portion and the second vertical wiring portion. Including the steps of:
The first vertical wiring portion is connected to some terminals of the power semiconductor chip and the second vertical wiring portion is connected to the lower package substrate,
Manufacturing method of double-sided cooling power module. 삭제delete 제 9 항에 있어서,
상기 인터포저 기판을 준비하는 단계는,
상기 배선부를 형성하는 단계 후, 상기 배선부를 덮도록 상기 절연 코어 상에 절연층을 형성하는 단계를 더 포함하는, 양면 냉각 전력 모듈의 제조 방법.According to clause 9,
The step of preparing the interposer substrate is,
After forming the wiring portion, the method of manufacturing a double-sided cooling power module further includes forming an insulating layer on the insulating core to cover the wiring portion. 제 9 항에 있어서,
상기 인터포저 기판은 상기 전력 반도체칩과 상기 상부 패키지 기판을 전기적으로 접속하면서 열 방출이 가능한 스페이서부를 더 포함하고,
상기 인터포저 기판을 준비하는 단계에서,
상기 복수의 관통홀들은 상기 절연 코어를 관통하는 복수의 제 3 관통홀들을 더 포함하고,
상기 도전층을 형성하고 패터닝할 때, 상기 도전층이 상기 복수의 제 3 관통홀들을 매립하고 연결되어 상기 스페이서부가 형성되는,
양면 냉각 전력 모듈의 제조 방법.According to clause 9,
The interposer substrate further includes a spacer portion capable of dissipating heat while electrically connecting the power semiconductor chip and the upper package substrate,
In the step of preparing the interposer substrate,
The plurality of through holes further include a plurality of third through holes penetrating the insulating core,
When forming and patterning the conductive layer, the conductive layer fills and connects the plurality of third through holes to form the spacer portion,
Manufacturing method of double-sided cooling power module. 제 12 항에 있어서,
상기 배선부를 덮으면서 상기 스페이서부를 노출하도록 상기 절연 코어 상에 절연층을 형성하는 단계; 및
상기 스페이서부가 상기 절연층 상으로 연장되도록 상기 절연층으로부터 노출된 상기 스페이서부 상에 부가 도전층을 형성하는 단계를 더 포함하는,
양면 냉각 전력 모듈의 제조 방법.
According to claim 12,
forming an insulating layer on the insulating core to cover the wiring portion and expose the spacer portion; and
Further comprising forming an additional conductive layer on the spacer portion exposed from the insulating layer so that the spacer portion extends onto the insulating layer.
Manufacturing method of double-sided cooling power module.
KR1020220103597A 2022-08-18 2022-08-18 Dual side cooling power module and manufacturing method of the same KR102683179B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220103597A KR102683179B1 (en) 2022-08-18 2022-08-18 Dual side cooling power module and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220103597A KR102683179B1 (en) 2022-08-18 2022-08-18 Dual side cooling power module and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20240025392A KR20240025392A (en) 2024-02-27
KR102683179B1 true KR102683179B1 (en) 2024-07-10

Family

ID=90058535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220103597A KR102683179B1 (en) 2022-08-18 2022-08-18 Dual side cooling power module and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR102683179B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281050B2 (en) 2003-03-31 2009-06-17 株式会社デンソー Semiconductor device
WO2012133098A1 (en) * 2011-03-31 2012-10-04 日本ゼオン株式会社 Semiconductor device and manufacturing method for same
WO2018043535A1 (en) 2016-09-02 2018-03-08 ローム株式会社 Power module, power module with drive circuit, industrial equipment, electric automobile and hybrid car

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281050B2 (en) 2003-03-31 2009-06-17 株式会社デンソー Semiconductor device
WO2012133098A1 (en) * 2011-03-31 2012-10-04 日本ゼオン株式会社 Semiconductor device and manufacturing method for same
WO2018043535A1 (en) 2016-09-02 2018-03-08 ローム株式会社 Power module, power module with drive circuit, industrial equipment, electric automobile and hybrid car

Also Published As

Publication number Publication date
KR20240025392A (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US10636732B2 (en) Power module based on multi-layer circuit board
US5767573A (en) Semiconductor device
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US7466020B2 (en) Power module
US10658342B2 (en) Vertically stacked multichip modules
KR20110008634A (en) Power semiconductor module and a method of manufacturing the same
KR102586458B1 (en) semiconductor sub-assembly and semiconductor power module
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
CN113066776A (en) Power module
CN220155541U (en) Multi-chip series IGBT module packaging structure
CN108346649B (en) Half-bridge power module and manufacturing method thereof
KR102683179B1 (en) Dual side cooling power module and manufacturing method of the same
CN108346628B (en) Power module and manufacturing method thereof
CN112582386B (en) Power module, preparation method thereof and electrical equipment
KR20120073302A (en) Circuit arrangement and manufacturing method thereof
KR102464477B1 (en) Dual side cooling power module and manufacturing method of the same
CN113764357B (en) Packaging structure of conductive module
TWI845214B (en) Semiconductor assembly having dual conduction channels for electricity and heat passage
CN219476670U (en) Power chip module
CN219761439U (en) Power enhancement module
US11217571B2 (en) Power module and method for manufacturing power module
US20230369195A1 (en) Power module and method for manufacturing same
TWI831247B (en) Power module and method for manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right