KR102680526B1

KR102680526B1 - 표시 장치

Info

Publication number: KR102680526B1
Application number: KR1020220153598A
Authority: KR
Inventors: 강규태; 하종무
Original assignee: 엘지디스플레이 주식회사
Filing date: 2022-11-16
Publication date: 2024-07-01

Abstract

본 발명은 표시 장치에 관한 것으로서, 본 발명에 따른 표시 장치는 이형 코너를 가지는 표시 영역 및 상기 표시 영역 주위의 비표시 영역을 포함하는 기판, 상기 이형 코너를 포함한 상기 표시 영역에 있으며, 트랜지스터를 각각 포함하는 복수의 화소, 상기 비표시 영역에 배치되어 게이트 신호를 공급하는 게이트 구동부, 상기 비표시 영역에 배치되고, 상기 게이트 구동부로부터 연장된 제1 게이트 배선, 상기 제1 게이트 배선과 전기적으로 연결되어 상기 트랜지스터에 상기 게이트 신호를 전달하는 제2 게이트 배선 및 상기 비표시 영역에서 상기 제2 게이트 배선과 동일한 방향으로 연장된 전원 공급 배선을 포함하고, 상기 제1 게이트 배선 및 상기 전원 공급 배선은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질일 수 있다. 이에, 표시 장치의 베젤의 크기를 최소화할 수 있고, 표시 장치의 휘도 균일성을 개선할 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 휘도 균일도가 개선되며 코너 부분의 베젤의 폭이 최소화된 표시 장치에 관한 것이다.

현재 다양한 표시 장치들이 개발 및 시판되고 있다. 예를 들어, 액정 표시 장치(liquid crystal display device; LCD), 전계 방출 표시 장치(field emission display device; FED), 전기 영동 표시 장치(electro phoretic display device; EPD), 전기 습윤 표시 장치(electro-wetting display device; EWD) 및 유기 발광 표시 장치(organic light emitting display device; OLED), 양자점 표시 장치(quantum dot display device; QD) 등의 표시 장치가 있다.

표시 장치는 복수의 화소가 배치되어 영상이 구현되는 표시 영역과 표시 영역을 둘러싸며 영상이 구현되지 않는 비표시영역을 포함한다. 이때, 표시 영역에는 복수의 화소가 정의될 수 있다. 또한, 비표시 영역에는 복수의 화소에 다양한 신호를 전달하기 위한 배선 및 회로가 배치된다.

이러한 표시 장치를 구현하기 위한 기술이 발전하면서 많은 제품들이 양산됨에 따라, 표시 장치는 소비자가 원하는 디자인을 구현하기 위한 기술 위주로 발전하고 있다. 그 중 한가지는 영상이 구현되는 표시 영역의 형태의 다양화이다. 구체적으로, 표시 영역은 사각형의 형태에서 벗어나 다양한 형태가 요구되고 있다. 예를 들어, 웨어러블(wearable) 표시 장치와 같이 다양한 목적을 가진 표시 장치의 표시 영역의 형태를 다변화 시킴으로써 제품 디자인의 유연성을 확보하기 위한 노력이 필요하다. 또한, 표시 영역의 형태를 다양화함에 따라 표시 영역을 둘러싸는 비표시 영역의 형태 및 비표시 영역에 배치되는 배선 등에 대한 설계 변경도 필요하다.

본 발명의 발명자들은 소비자들의 다양한 디자인 변화의 요구에 따라 이형 코너를 갖는 표시 영역을 갖는 표시 장치를 개발하였다. 이형 코너는 직사각형의 형상을 갖는 코너가 아닌, 라운드 코너 등 다양한 형태의 코너를 의미한다. 그리고, 표시 영역이 이형 코너를 가짐으로써, 이형 코너와 대응하는 비표시 영역의 코너도 이형 코너와 대응되는 형상을 갖게 하는 것도 발명되었다. 다만, 표시 영역의 양측에 위치하는 게이트 구동부에 의하여 비표시 영역의 면적을 줄이는데 한계가 있음을 인식하였다.

그리고, 본 발명의 발명자들은 복수의 화소에 전원 전압을 균일하게 공급하는 것이 중요하다는 것을 인식하였다. 그러나, 본 발명의 발명자들은 표시 영역의 코너를 이형 코너로 구현하는 경우, 이형 코너에 대응하는 비표시 영역에 배치되는 도전층에 비하여 배치되어야 하는 배선의 수가 많아지므로, 전원 전압을 공급하기 위한 수평 배선을 이형 코너까지 배치하기 못어렵다는 것을 인식하였다.

이에, 본 발명의 발명자들은, 이형 코너를 갖는 표시 영역에 대응하는 비표시 영역에 대한 배선 및 게이트 구동부에 대한 설계를 변경함으로써, 이형 코너에 대응하는 비표시 영역의 폭을 최소화함과 동시에 복수의 화소에 전원 전압을 균일하게 공급할 수 있는 새로운 구조의 표시 장치를 개발하였다.

본 발명이 해결하고자 하는 과제는 이형 코너에 대응하지 않는 비표시 영역에 게이트 구동부를 배치하여 이형 코너 영역의 베젤 넓이가 감소된 표시 장치를 제공하는 것이다.

그리고, 본 발명이 해결하고자 하는 과제는 이형 코너에 대응하는 비표시 영역에 배치된 데이터 배선과 게이트 배선이 서로 교차하지 않도록 컨택홀의 위치가 배치된 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 표시 장치는, 이형 코너를 가지는 표시 영역 및 상기 표시 영역 주위의 비표시 영역을 포함하는 기판, 상기 이형 코너를 포함한 상기 표시 영역에 있으며, 트랜지스터를 각각 포함하는 복수의 화소, 상기 비표시 영역에 배치되어 게이트 신호를 공급하는 게이트 구동부, 상기 비표시 영역에 배치되고, 상기 게이트 구동부로부터 연장된 제1 게이트 배선, 상기 제1 게이트 배선과 전기적으로 연결되어 상기 트랜지스터에 상기 게이트 신호를 전달하는 제2 게이트 배선 및 상기 비표시 영역에서 상기 제2 게이트 배선과 동일한 방향으로 연장된 전원 공급 배선을 포함하고, 상기 제1 게이트 배선 및 상기 전원 공급 배선은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질일 수 있다.

본 발명은 이형 코너에 대응하는 비표시 영역에 게이트 구동부를 배치하지 않음으로써 베젤 넓이를 감소시킬 수 있다.

그리고, 본 발명은 표시 영역에 전원 공급 배선을 배치함으로써, 각각의 화소 전체에 균일한 전원 전압을 공급할 수 있으므로, 휘도의 균일성을 향상시킬 수 있다.

그리고, 본 발명은 이형 코너에 대응하는 비표시 영역에 배치된 데이터 배선과 게이트 배선이 서로 교차하지 않도록 컨택홀의 위치를 배치함으로써, 화소 각각에 고전위 전압을 공급할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 A영역 및 B영역에 대한 확대 평면도이다.
도 3은 도 2의 IIIa-IIIa' 및 IIIb-IIIb'에 대한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 5는 도 4의 Va-Va' 및 Vb-Vb' 에 대한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 1을 참조하면, 표시 장치(100)는 기판(110), 게이트 구동부(120) 및 전원 공급 배선(130)을 포함한다.

기판(110)은 표시 장치(100)의 여러 구성 요소들을 지지하고 보호하기 위한 기판(110)이다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(polyimide; PI)로 이루어질 수도 있다. 그러나, 이에 제한되는 것은 아니다.

기판(110)은 표시 영역(AA) 및 표시 영역(AA)에 인접한 비표시 영역(NA)을 포함한다.

표시 영역(AA)은 표시 장치(100)에서 영상이 표시되는 영역으로서, 표시 영역(AA)에는 표시 소자 및 표시 소자를 구동하기 위한 다양한 구동 소자들이 배치된다. 표시 영역(AA)의 코너는 이형 코너일 수 있다. 이형 코너는, 일반적인 표시 영역(AA)의 코너처럼 직사각형의 코너가 아닌, 다양한 형태의 코너를 의미한다. 예를 들면, 이형 코너는 라운드(round) 형상의 코너일 수 있으며, 오각형 또는 육각형의 일부의 형상일 수 있으며, 이에 한정되는 것은 아니다.

비표시 영역(NA)은 표시 영역(AA)에 인접한 영역이다. 비표시 영역(NA)은 표시 영역(AA)에 인접하여 표시 영역(AA)을 둘러싸는 영역이다. 비표시 영역(NA)은 영상이 표시되지 않는 영역이며, 배선 및 회로부가 형성된다. 예를 들면, 비표시 영역(NA)에는 게이트 구동부(120) 및 전원 공급 배선(130)이 배치될 수 있다. 비표시 영역(NA)은 도 1에 도시된 바와 같이 이형 코너를 가질 수 있다. 그러나, 이에 제한되지 않으며 수직인 두 면을 갖는 코너를 가질 수도 있다.

게이트 구동부(120)는 화소(PX)에 게이트 신호를 공급하기 위한 회로이다. 게이트 구동부(120)는 도 1에 도시된 바와 같이, 표시 영역(AA)의 양 측에 배치될 수 있으나, 표시 영역(AA)의 일 측에 배치될 수도 있다. 게이트 구동부(120)는 표시 영역(AA)의 각각의 화소에 게이트 신호를 공급할 수 있다.

전원 공급 배선(130)은 비표시 영역(NA)에 있으며, 화소에 전원 전압을 공급하기 위한 배선이다. 예를 들면, 전원 공급 배선(130)은 표시 영역(AA)의 각각의 화소에 전원 전압을 공급할 수 있다.

도 1에 도시되지는 않았으나, 표시 장치(100)는 외부 모듈, 예를 들어 COF(Chip On Film)을 포함할 수 있다. COF는 비표시 영역(NA)에 본딩될 수 있으며, 패드를 통하여 기판(110)과 전기적으로 연결될 수 있다. COF는 절연 물질로 이루어진 베이스 필름과, 베이스 필름상에 형성된 구동 IC 등을 포함할 수 있다. COF는 패드를 통해 전원 전압 및 데이터 전압 등을 표시 영역(AA)에 공급할 수 있다.

이하에서는 표시 장치(100)에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.

도 2는 도 1의 A영역 및 B영역에 대한 확대 평면도이다. 도 3은 도 2의 IIIa-IIIa' 및 IIIb-IIIb'에 대한 단면도이다. 도 2의 A영역 및 B영역은 표시 영역(AA)의 이형 코너 부분을 확대한 평면도이다. A영역과 B영역은 대칭으로 구성될 수 있으므로 중복 설명은 생략한다.

도 2 및 도 3을 참조하면, 표시 영역(AA)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 표시 영역(AA)에 있으며, 트랜지스터(140) 등의 소자를 구비한다. 복수의 화소(PX) 각각은 게이트 배선(GL), 데이터 배선(DL) 및 전원 배선(VDDL)과 연결된다. 게이트 배선(GL)은 복수의 화소(PX)에 게이트 신호를 전달하는 배선이고, 데이터 배선(DL)은 복수의 화소(PX)에 데이터 신호를 전달하는 배선이며, 전원 배선(VDDL)은 복수의 화소(PX)에 전원 전압을 공급하는 배선이다.

표시 영역(AA)의 각각의 화소(PX)에 대한 구조 설명을 위해 도 3을 참조하면, 기판(110) 상에는 트랜지스터(140)가 배치된다. 구체적으로, 기판(110) 상에는 트랜지스터(140)의 채널이 형성되는 액티브층(141)이 형성되고, 액티브층(141) 상에는 게이트 절연층(111)이 형성된다. 게이트 절연층(111)은 실리콘 나이트라이드(SiNx) 또는 실리콘 옥사이드(SiOx) 등과 같은 무기물로 이루어지고, 단일층이거나 이들의 복수의 층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 게이트 절연층(111) 상에는 게이트 전극(142)이 형성된다. 게이트 전극(142) 상에는 제1 층간 절연층(112)이 형성된다. 제1 층간 절연층(112)은 예를 들어 질화 실리콘(SiNx)으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 제1 층간 절연층(112) 상에는 제2 층간 절연층(113)이 형성된다. 제2 층간 절연층(113)은 제1 층간 절연층(112)과 동일한 물질로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 층간 절연층(113) 상에는 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)이 형성될 수 있다. 소스 전극(143) 및 드레인 전극(144)은 게이트 절연층(111), 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(141)과 전기적으로 연결된다. 도 3에서는 트랜지스터(140)가 탑 게이트(top gate) 타입의 코플라나(coplanar) 구조의 트랜지스터(140)인 것으로 도시되었으나, 트랜지스터(140)의 적층 구조는 이에 제한되지 않는다. 그리고, 도 3에서는 게이트 절연층(111) 및 제2 층간 절연층(113)이 상부를 평탄화하는 것으로 도시하였으나, 이에 제한되지 않고, 게이트 절연층(111) 및 제2 층간 절연층(113)은 하부에 배치된 구성들의 표면의 형상을 따라 컨포멀(conformal)하게 배치될 수도 있다.

제1 층간 절연층(112)과 제2 층간 절연층(113) 사이에는 도전층(150)이 배치될 수 있다. 예를 들면, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 2개의 층간 절연층(112, 113)을 사용하여 제1 층간 절연층(112)과 제2 층간 절연층(113) 사이에 추가적인 도전층(150)이 배치됨에 따라, 도전층(150)은 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 트랜지스터(140)의 게이트 전극(142) 사이에 배치될 수 있다. 이에, 추가적으로 배치할 수 있는 도전 패턴 및 배선의 개수가 증가됨에 따라, 보다 고해상도의 표시 장치(100)를 제공할 수 있고, 보다 저항이 낮은 배선을 제공할 수도 있으며, 표시 장치(100)에서 커패시터를 추가적으로 병렬 연결함에 따라 커패시턴스를 개선시킬 수도 있다.

그리고, 도 2를 참조하면, 전원 공급 배선(130)은 복수의 게이트 배선(GL)과 동일한 방향으로 연장되며, 비표시 영역(NA)에 배치된다. 예를 들면, 전원 공급 배선(130)은 복수의 게이트 배선(GL) 중 표시 영역에 배치된 복수의 제2 게이트 배선(GL2)이 연장된 방향과 동일한 방향으로 연장될 수 있다.

그리고, 전원 공급 배선(130)은 복수의 전원 배선(VDDL)과 연결된다. 복수의 전원 배선(VDDL)은 전원 공급 배선(130)으로부터 분기되는(branched) 배선으로서 복수의 화소(PX)에 고전위 전압을 공급한다. 복수의 전원 배선(VDDL)은 전원 공급 배선(130)과 동일한 물질이며, 전원 공급 배선(130)으로부터 분기되어 형성될 수 있다. 예를 들면, 전원 공급 배선(130) 및 복수의 전원 배선(VDDL)은 하나의 공정으로 형성될 수 있다. 이때, 전원 공급 배선(130) 및 복수의 전원 배선(VDDL)은 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 수 있다.

그리고, 복수의 게이트 배선(GL)이 연장되는 방향에 대한 전원 공급 배선(130)의 폭(W1)은, 복수의 전원 배선(VDDL) 중 최외곽 전원 배선(VDDL)들 사이의 간격(D2) 이상일 수 있다. 전원 공급 배선(130)의 폭(W1)은 복수의 게이트 배선(GL)이 연장되는 방향과 평행한 방향에 대한 전원 공급 배선(130)의 폭을 의미한다. 최외곽 전원 배선(VDDL)들 사이의 간격(D2)은 전원 공급 배선(130)으로부터 분기된 복수의 전원 배선(VDDL)들 중, 최외곽에 위치한 두 전원 배선(VDDL) 사이의 간격일 수 있다. 그리고, 전원 공급 배선(130)은 표시 영역(AA) 전체에 대응하도록 배치될 수 있다. 표시 영역(AA)의 폭(W3)은 복수의 게이트 배선(GL)이 연장되는 방향에 대한 표시 영역(AA)의 최대 폭일 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 전원 공급 배선(130)의 폭(W1)은 표시 영역(AA)의 폭(W3)와 동일하여 표시 영역(AA) 전체에 대응할 수 있다.

이와 달리, 전원 공급 배선(130)은 표시 영역(AA)의 폭(W3) 이상으로 형성될 수도 있다. 예를 들면, 전원 공급 배선(130)의 폭(W1)은 표시 영역(AA)의 폭(W3)보다 클 수 있다.

전원 공급 배선(130)의 폭(W1)이 최외곽 전원 배선(VDDL)들 사이의 간격(D2) 이상이거나 표시 영역(AA)의 폭(W3) 이상일 경우, 전원 공급 배선(130)으로부터 분기된 복수의 전원 배선(VDDL) 중 최외곽 전원 배선(VDDL)들은 복수의 화소(PX) 중 최외곽에 위치한 화소(PX)에 전원 전압을 공급할 수 있다. 이에, 복수의 화소(PX)는 모두 전원 공급 배선(130)으로부터 분기된 복수의 전원 배선(VDDL)을 통해 고전위 전압을 공급받을 수 있다.

도 2를 참조하면, 표시 영역(AA)의 양 측에 배치된 게이트 구동부(120)는 복수의 스테이지(121, 122)를 포함한다. 복수의 스테이지(121, 122) 각각은 복수의 게이트 배선(GL) 각각과 연결되어, 게이트 신호를 복수의 화소(PX)에 전달할 수 있다. 게이트 구동부(120)는 표시 영역(AA)의 양 측에서 표시 영역(AA)의 이형 코너를 제외한 영역에 위치된다. 예를 들면, 코너 영역(CA)은 표시 영역(AA)의 이형 코너에 대응하는 비표시 영역(NA)일 수 있으며, 게이트 구동부(120)의 복수의 스테이지(121, 122)는 코너 영역(CA)을 제외한 비표시 영역(NA)에만 배치될 수 있다.

도 2 내지 도 3을 참조하면, 복수의 게이트 배선(GL)은 게이트 구동부(120)의 복수의 스테이지(121, 122) 각각과 연결되며, 게이트 구동부(120)로부터 게이트 신호를 복수의 화소(PX) 각각에 전달하는 배선이다. 복수의 게이트 배선(GL)은 복수의 제1 게이트 배선(GL1) 및 복수의 제2 게이트 배선(GL2)을 포함한다. 복수의 제1 게이트 배선(GL1)은 게이트 구동부(120)로부터 연장된 배선을 의미하며, 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질이다. 또한, 복수의 제2 게이트 배선(GL2)은 복수의 제1 게이트 배선(GL1)과 연결되어 표시 영역(AA)으로 연장되는 배선을 의미하며, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이다. 도 3을 참조하면, 복수의 제1 게이트 배선(GL1)과 복수의 제2 게이트 배선(GL2)은 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 복수의 제2 컨택홀(CH2) 각각을 통하여 전기적으로 연결된다.

도 2를 참조하면, 복수의 제1 게이트 배선(GL1) 각각과 복수의 제2 게이트 배선(GL2) 각각이 컨택하는 복수의 제2 컨택홀(CH2) 각각은 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL) 외측에 위치한다. 구체적으로, 복수의 제2 컨택홀(CH2)은 복수의 전원 배선(VDDL) 중 가장 외측에 위치한 전원 배선(VDDL) 보다 외측에 위치할 수 있다. 또한, 복수의 제2 컨택홀(CH2)는 복수의 데이터 배선(DL) 중 가장 외측에 위치한 데이터 배선(DL)보다 외측에 위치할 수 있다.

따라서, 복수의 제1 게이트 배선(GL1)은 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL)이 배치된 영역과 상이한 영역에 배치될 수 있다. 구체적으로, 복수의 제1 게이트 배선(GL1)은 복수의 스테이지(121, 121) 각각과 연결되며, 복수의 제2 컨택홀(CH2) 각각을 통하여 복수의 제2 게이트 배선(GL2)와 연결된다. 따라서, 복수의 제1 게이트 배선(GL1)은 복수의 제2 컨택홀(CH2)보다 외측에 위치된다. 복수의 제2 컨택홀(CH2)이 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL)의 외측에 위치됨으로써, 복수의 제1 게이트 배선(GL1)은 복수의 전원 배선(VDDL)과 상이한 영역에 배치될 수 있다. 또한, 복수의 제1 게이트 배선(GL1)은 복수의 데이터 배선(DL)과 상이한 영역에 배치될 수 있다.

도 2를 참조하면, 복수의 데이터 배선(DL)은 복수의 전원 배선(VDDL)과 평행하도록 배치되며, 복수의 화소(PX) 각각과 연결되어 데이터 신호를 공급할 수 있다. 복수의 데이터 배선(DL)은 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 수 있다.

복수의 데이터 배선(DL)은 복수의 데이터 링크 배선(DLL)과 연결될 수 있다. 복수의 데이터 링크 배선(DLL)은 비표시 영역(NA)에 배치되며, 복수의 데이터 배선(DL)에 데이터 신호를 공급할 수 있다. 복수의 데이터 링크 배선(DLL)은 제1 데이터 링크 배선(DLL1), 제2 데이터 링크 배선(DLL2), 제3 데이터 링크 배선(DLL3), 제4 데이터 링크 배선(DLL4) 및 제5 데이터 링크 배선(DLL5)을 포함할 수 있다. 복수의 데이터 링크 배선(DLL)의 수는 이에 제한되지 않으며, 더 많은 수의 복수의 데이터 링크 배선(DLL)이 존재할 수 있다.

그리고, 복수의 데이터 링크 배선(DLL) 중 일부는 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이고, 다른 일부는 도전층(150)과 동일한 물질일 수 있다. 예를 들면, 제1 데이터 링크 및 제3 데이터 링크는 게이트 전극(142)과 동일한 물질이고, 제2 데이터 링크 및 제4 데이터 링크는 도전층(150)과 동일한 물질일 수 있다. 예를 들면, 게이트 전극(142)과 동일한 물질인 데이터 링크 배선(DLL1, DLL3, DLL5) 및 도전층(150)과 동일한 물질인 데이터 링크 배선(DLL2, DLL4)이 교대로 배치될 수 있다. 그러나, 이에 제한되지 않는다.

도 2를 참조하면, 복수의 데이터 배선(DL) 각각과 복수의 데이터 링크 배선(DLL) 각각이 컨택하는 복수의 제1 컨택홀(CH1)은 복수의 게이트 배선(GL) 중 전원 공급 배선(130)과 가장 가까운 게이트 배선(GL)과 전원 공급 배선(130) 사이에 위치한다. 구체적으로, 복수의 제1 컨택홀(CH1)은 복수의 게이트 배선(GL) 중 가장 상부에 위치한 배선, 즉, 전원 공급 배선(130)과 가장 가까운 게이트 배선(GL)보다 상부에 위치할 수 있다. 그리고, 전원 공급 배선(130) 보다 하부에 위치할 수 있다.

예를 들면, 게이트 전극(142)과 동일한 물질인 제1 데이터 링크 배선(DLL1), 제3 데이터 링크 배선(DLL3) 및 제5 데이트 링크 배선(DLL5) 각각은 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 복수의 제1 컨택홀(CH1)을 통하여 복수의 데이터 배선(DL) 각각과 연결된다. 그리고, 도전층(150)과 동일한 물질인 제2 데이터 링크 배선(DLL2) 및 제4 데이터 링크 배선(DLL) 각각은 제2 층간 절연층(113)에 형성된 복수의 제1 컨택홀(CH1)을 통하여 복수의 데이터 배선(DL) 각각과 연결된다. 복수의 제1 컨택홀(CH1)이 복수의 게이트 배선(GL) 중 전원 공급 배선(130)과 가장 가까운 게이트 배선(GL)과 전원 공급 배선(130) 사이에 위치함으로써, 복수의 데이터 링크 배선(DLL)은 복수의 게이트 배선(GL)과 동일한 영역에 형성되지 않을 수 있다.

일반적인 표시 장치의 경우, 비표시 영역에 존재하는 배선의 수보다 도전층의 수가 적으므로, 전원 공급 배선이 표시 영역의 이형 코너에 대응하는 비표시 영역까지 배치될 수 없었다. 이에, 전원 공급 배선은 이형 코너를 제외한 비표시 영역에 배치되었다. 따라서, 이형 코너를 제외한 표시 영역에 배치된 화소에만 전원 전압이 공급될 수 있었다. 이에, 이형 코너에 배치된 화소의 경우, 전원 공급 배선과 상이한 도전층을 이용하여 전원 전압이 공급되었다. 따라서, 이형 코너에 배치된 화소에 공급되는 전원 전압은, 이형 코너가 아닌 영역에 배치된 화소에 공급되는 전원 전압과 비교하여, 더 큰 전압의 강하가 발생될 수 있었다. 이에, 복수의 화소에 공급되는 전원 전압의 세기가 고르지 못하여, 휘도의 균일도가 감소되었다.

본 발명의 일 실시예에 따른 표시 장치(100)는, 전원 공급 배선(130)의 폭(W1)이 최외곽 전원 배선(VDDL)들 사이의 간격(D2) 이상으로 형성되거나, 표시 영역(AA)에 대응하도록 표시 영역(AA)의 폭(W3) 이상으로 형성될 수 있다. 이에, 표시 장치(100)의 휘도 균일도를 개선시킬 수 있다. 예를 들면, 전원 공급 배선(130)의 폭(W1)이 최외곽 전원 배선(VDDL)들 사이의 간격(D2)보다 작거나 표시 장치(100)의 폭(W3)보다 작을 경우, 전원 공급 배선(130)으로부터 분기되는 복수의 전원 배선(VDDL)은 복수의 화소(PX) 모두에 직접적으로 고전위 전압을 인가하지 못할 수 있다. 즉, 복수의 화소(PX) 중 코너에 배치되는 화소(PX)는 복수의 전원 배선(VDDL)과 직접적으로 연결될 수 없으며, 코너 영역(CA)을 제외한 가운데 영역에 배치된 전원 배선(VDDL)으로부터 분기된 배선을 통하여 전원 전압을 공급받을 수 있다. 따라서, 이형 코너에 배치된 복수의 화소(PX)에 인가되는 전원 전압은 이형 코너가 아닌 영역에 배치된 복수의 화소(PX)에 인가되는 전원 전압보다 더 큰 전압 강하가 발생될 수 있다. 이에, 표시 영역(AA)의 가운데에 배치된 화소(PX)에 비해 휘도가 감소될 수 있고, 전체 표시 장치(100)의 휘도 균일도는 감소될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는, 전원 공급 배선(130)의 폭(W1)을 최외곽 전원 배선(VDDL)들 사이의 간격(D2) 이상으로 형성하거나, 표시 영역(AA) 전체에 대응하도록 표시 영역(AA)의 폭(W3) 이상으로 형성할 수 있다. 따라서, 코너에 배치된 화소(PX)에 전원 공급 배선(130)으로부터 분기된 전원 배선(VDDL)이 직접적으로 연결될 수 있고, 모든 화소(PX)에 고전위 전원 전압이 공급될 수 있다. 이에 위해, 표시 영역(AA) 전체의 휘도 균일도는 향상될 수 있다.

그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는, 복수의 제1 게이트 배선(GL1) 각각과 복수의 제2 게이트 배선(GL2) 각각이 컨택하는 제2 컨택홀(CH2)이 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL) 외측에 위치함으로써, 복수의 화소(PX) 전체에 고전위 전압을 공급할 수 있다. 예를 들면, 앞서 설명한 바와 같이, 전원 공급 배선(130)이 표시 영역(AA)에 대응하여 길게 형성됨에 따라, 전원 공급 배선(130)에서 분기되는 복수의 전원 배선(VDDL)은 복수의 화소(PX) 전체에 고전위 전압을 공급할 수 있다. 따라서, 복수의 전원 배선(VDDL) 중 최외곽 전원 배선(VDDL)은 복수의 화소(PX) 중 최외곽에 위치한 화소(PX)에도 연결될 수 있다. 이때, 복수의 제1 게이트 배선(GL1) 각각과 복수의 제2 게이트 배선(GL2) 각각이 컨택하는 제2 컨택홀(CH2)이 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL) 내측에도 위치할 경우, 복수의 제1 게이트 배선(GL1)은 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL)과 동일한 영역에 배치될 수 있다. 이때, 복수의 제1 게이트 배선(GL1), 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL)은 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질로 형성된다. 따라서, 동일한 영역에 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL)과 복수의 제1 게이트 배선(GL1)이 배치되는 문제가 발생될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는, 복수의 제1 게이트 배선(GL1) 각각과 복수의 제2 게이트 배선(GL2) 각각이 컨택하는 제2 컨택홀(CH2)이 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL) 외측에 위치함으로써, 복수의 화소(PX) 각각에 고전위 전압을 공급할 수 있다.

그리고, 본 발명의 일 실시예에 따른 표시 장치(100)는, 복수의 데이터 링크 배선(DLL) 중 일부가 게이트 전극(142)과 동일한 물질이고, 다른 일부가 도전층(150)과 동일한 물질이다. 이에, 복수의 데이터 링크 배선(DLL)이 차지하는 면적이 감소될 수 있다. 예를 들면, 복수의 데이터 링크 배선(DLL) 모두 동일한 물질이며 동일한 층에 배치되는 경우, 복수의 데이터 링크 배선(DLL)을 형성하는 포토레지스트 공정의 한계로 인하여 각각의 데이터 링크 배선(DLL) 사이의 간격은 최소 간격 이하로 작아질 수 없다. 그런데, 복수의 데이터 링크 배선(DLL) 중 일부가 게이트 전극(142)과 동일한 물질이고, 다른 일부가 도전층(150)과 동일한 물질일 경우, 복수의 데이터 링크 배선(DLL)은 서로 다른 층에 배치될 수 있다. 따라서, 각각의 데이터 링크 배선(DLL) 사이의 간격은 앞서 설명한 최소 간격 이하로 작아질 수 있다. 따라서, 복수의 데이터 링크 배선(DLL)이 차지하는 면적은 감소될 수 있다.

도 4는 본 발명의 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 5는 도 4의 Va-Va' 및 Vb-Vb' 에 대한 단면도이다. 도 4에 도시된 표시 장치(400)는 도 1 내지 도 3에 도시된 표시 장치(100)와 비교하여 복수의 게이트 배선(GL)의 구성이 상이하다는 것만 제외하면 실질적으로 동일하므로 중복 설명은 생략하거나 간략히 설명할 수 있다.

도 4 및 도 5를 참조하면, 복수의 게이트 배선(GL)은 복수의 제1 게이트 배선(GL1), 복수의 제2 게이트 배선(GL2) 및 복수의 제3 게이트 배선(GL3)을 포함한다.

복수의 제1 게이트 배선(GL1)은 복수의 게이트 배선(GL) 중 게이트 구동부(120)로부터 연장되는 배선을 의미한다. 복수의 제1 게이트 배선(GL1)은 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 수 있다.

그리고, 복수의 제2 게이트 배선(GL2)은 복수의 게이트 배선(GL) 중 표시 영역(AA)으로 연장되는 배선을 의미한다. 복수의 제2 게이트 배선(GL2)은 박막 트랜지스터의 게이트 전극(142)과 동일한 물질일 수 있다.

그리고, 복수의 제3 게이트 배선(GL3)은 복수의 게이트 배선(GL) 중 복수의 제1 게이트 배선(GL1)과 복수의 제2 게이트 배선(GL2)을 연결하는 배선을 의미한다. 복수의 제3 게이트 배선(GL3) 중 일부는 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이고, 다른 일부는 도전층(150)과 동일한 물질일 수 있다. 예를 들면, 복수의 제3 게이트 배선(GL3)은 제3 서브 게이트 배선(GL3a) 및 제3 서브 게이트 배선(GL3b)을 포함할 수 있다. 제3 서브 게이트 배선(GL3a)은 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이고, 제3 서브 게이트 배선(GL3b)은 도전층(150)과 동일한 물질일 수 있다. 예를 들면, 복수의 제3 게이트 배선(GL3)은, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 배선과 도전층(150)과 동일한 물질인 배선이 교대로 배치될 수 있다.

본 발명의 다른 실시예에 따른 표시 장치(400)는, 복수의 제3 게이트 배선(GL3) 중 일부(GL3a)는 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이고, 다른 일부(GL3b)는 도전층(150)과 동일한 물질임으로써, 게이트 신호, 데이터 신호 및 전원 신호가 복수의 화소(PX) 각각에 안정적으로 공급될 수 있다. 예를 들면, 복수의 제1 게이트 컨택부(C1)의 위치가 도 4에 도시된 위치와 달리 최외곽 데이터 배선(DL) 또는 최외곽 전원 배선(VDDL)의 우측에 배치될 경우, 복수의 데이터 배선(DL)과 복수의 제3 게이트 배선(GL3)은 중첩될 수 있다. 만약, 복수의 제3 게이트 배선(GL3)이 복수의 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 경우, 게이트 신호는 데이터 신호 또는 전원 신호와 중첩될 수 있어 문제된다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(400)는, 복수의 제3 게이트 배선(GL3) 중 일부(GL3a)는 트랜지스터(140)의 게이트 전극(142)과 동일한 물질이고, 다른 일부(GL3b)는 도전층(150)과 동일한 물질임으로써, 게이트 신호, 데이터 신호 및 전원 신호를 안정적으로 복수의 화소(PX) 각각에 공급될 수 있다.

도 4를 참조하면, 복수의 제1 게이트 배선(GL1) 각각과 복수의 제3 게이트 배선(GL3) 각각은, 복수의 제2 컨택홀(CH2) 각각을 통하여 전기적으로 연결될 수 있다. 예를 들면, 제3 서브 게이트 배선(GL3a)과 제1 게이트 배선(GL1)은 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 제2 컨택홀(CH2)을 통하여 전기적으로 연결될 수 있다. 그리고, 제3 서브 게이트 배선(GL3b)과 제1 게이트 배선(GL1)은 제2 층간 절연층(113)에 형성된 제2 컨택홀(CH2)을 통하여 전기적으로 연결될 수 있다.

도 4 내지 도 5를 참조하면, 복수의 제2 게이트 배선(GL2) 각각과 복수의 제3 게이트 배선(GL3) 각각은 복수의 제1 게이트 컨택부(C1)를 통하여 전기적으로 연결될 수 있다. 복수의 제1 게이트 컨택부(C1)는 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 수 있다. 그리고, 복수의 제3 게이트 배선(GL3) 중 트랜지스터(140)의 게이트 전극(142)과 동일한 물질로 형성된 배선(GL3a)은 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제1 게이트 컨택부(C1)와 전기적으로 연결된다. 그리고, 복수의 제3 게이트 배선(GL3) 중 도전층(150)과 동일한 물질로 형성된 배선(GL3b)은 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제1 게이트 컨택부(C1)와 전기적으로 연결된다.

그리고, 복수의 제3 게이트 배선(GL3) 중 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 배선(GL3a) 각각과 복수의 제2 게이트 배선(GL2) 각각을, 복수의 제1 게이트 컨택부(C1)를 이용하지 않고, 하나의 배선으로 형성할 수도 있다. 그리고, 복수의 제3 게이트 배선(GL3) 중 도전층(150)과 동일한 물질인 배선(GL3b) 각각과 복수의 제2 게이트 배선(GL2) 각각을 제1 층간 절연층(112)에 형성된 컨택홀을 통하여 연결할 수도 있다. 이 경우, 하나의 배선으로 형성된 복수의 제3 게이트 배선(GL3) 및 복수의 제2 게이트 배선(GL2)의 저항은, 복수의 컨택홀 각각을 이용하여 연결된 복수의 제3 게이트 배선(GL3) 중 도전층(150)과 동일한 물질인 배선(GL3b) 각각과 복수의 제2 게이트 배선(GL2) 각각의 저항과 비교하여, 낮을 수 있다. 복수의 게이트 배선(GL) 각각의 저항의 편차가 클 경우, 게이트 신호가 복수의 화소(PX) 각각에 전달되는 시간의 편차가 증가될 수 있으므로, 표시 장치(400)의 구동 안정성이 저하될 수 있다.

따라서, 본 발명의 다른 실시예에 따른 표시 장치(400)는, 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질인 복수의 제1 게이트 컨택부(C1) 각각을 통하여 복수의 제2 게이트 배선(GL2) 각각과 복수의 제3 게이트 배선(GL3) 각각을 전기적으로 연결함으로써, 복수의 게이트 배선(GL) 각각이 동일한 개수의 컨택홀을 통해 연결되는 방식으로 구현되므로 복수의 게이트 배선(GL) 간의 저항 편차를 최소화할 수 있다. 예를 들면, 복수의 제3 게이트 배선(GL3) 각각과 복수의 제2 게이트 배선(GL2) 각각을 복수의 제1 게이트 컨택부(C1) 각각을 이용하여 전기적으로 연결할 경우, 복수의 게이트 배선(GL) 각각의 저항의 편차는 감소될 수 있다. 이에, 복수의 게이트 배선(GL)에서의 게이트 신호 전달 속도의 편차가 최소화될 수 있고, 표시 장치(400)의 구동 안정성이 증가될 수 있다.

그리고, 도 4를 참조하면, 복수의 제1 게이트 컨택부(C1)는 복수의 전원 배선(VDDL) 및 복수의 데이터 배선(DL) 외측에 위치될 수 있다. 예를 들면, 복수의 제1 게이트 컨택부(C1)는 복수의 제2 컨택홀(CH2)은 복수의 전원 배선(VDDL) 중 가장 외측에 위치한 전원 배선(VDDL) 보다 외측에 위치할 수 있고, 복수의 데이터 배선(DL) 중 가장 외측에 위치한 데이터 배선(DL)보다 외측에 위치할 수 있다.

그리고, 복수의 데이터 배선(DL) 각각과 복수의 데이터 링크 배선(DLL) 각각이 컨택하는 복수의 제1 컨택홀(CH1)은 복수의 게이트 배선(GL) 중 전원 공급 배선(130)과 가장 가까운 게이트 배선(GL)과 전원 공급 배선(130) 사이에 위치한다. 예를 들면, 복수의 제1 컨택홀(CH1)은 복수의 게이트 배선(GL) 중 가장 상부에 위치한 배선, 즉, 전원 공급 배선(130)과 가장 가까운 게이트 배선(GL)보다 상부에 위치할 수 있다. 그리고, 전원 공급 배선(130)보다 하부에 위치할 수 있다.

따라서, 본 발명의 다른 실시에에 따른 표시 장치(400)는, 복수의 제3 게이트 배선(GL3)과 복수의 데이터 링크 배선(DLL)이 상이한 영역에 배치될 수 있다. 예를 들면, 복수의 제3 게이트 배선(GL3)은, 트랜지스터(140)의 게이트 배선(GL)과 동일한 물질로 구성된 일부 배선(GL3a)과 도전층(150)과 동일한 물질로 구성된 다른 일부 배선(GL3b)을 포함한다. 그리고, 복수의 데이트 링크 배선은, 트랜지스터(140)의 게이트 배선(GL)과 동일한 물질로 구성된 일부 배선(DLL1, DLL3, DLL5)과 도전층(150)과 동일한 물질로 구성된 다른 일부 배선(DLL2, DLL4)을 포함한다. 따라서, 복수의 제3 게이트 배선(GL3) 및 복수의 데이터 링크 배선(DLL)은 비표시 영역(NA)의 동일한 영역에 함께 배치되지 않을 수 있다. 따라서, 복수의 제3 게이트 배선(GL3) 및 복수의 데이터 링크 배선(DLL)은 서로 상이한 영역에 배치될 수 있다.

도 6은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 6에 도시된 표시 장치(600)는 도 4 내지 도 5에 도시된 표시 장치(400)와 비교하여 복수의 게이트 배선(GL)의 구성이 상이하고 실질적으로 동일하므로, 중복 설명은 생략하거나 간략히 설명할 수 있다.

도 6을 참조하면, 복수의 제1 게이트 배선(GL1)은 도전층(150) 또는 트랜지스터(140)의 게이트 전극(142)과 동일한 물질일 수 있다. 예를 들면, 복수의 제1 게이트 배선(GL1)은 도전층(150)과 동일한 물질이거나, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질일 수 있다.

그리고, 복수의 제1 게이트 배선(GL1) 각각은 복수의 제3 게이트 배선(GL3) 각각과 복수의 제2 게이트 컨택부(C2)를 이용하여 컨택될 수 있다. 복수의 제2 게이트 컨택부(C2)는 트랜지스터(140)의 소스 전극(143) 및 드레인 전극(144)과 동일한 물질일 수 있다. 예를 들면, 복수의 제1 게이트 배선(GL1)이 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 경우, 복수의 제1 게이트 배선(GL1) 각각은 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제2 게이트 컨택부(C2) 각각과 전기적으로 연결될 수 있다. 그리고, 복수의 제1 게이트 배선(GL1)이 도전층(150)과 동일한 물질인 경우, 복수의 제1 게이트 배선(GL1) 각각은 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제2 게이트 컨택부(C2) 각각과 전기적으로 연결될 수 있다.

그리고, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 제3 게이트 배선(GL3) 중 일부(GL3a) 각각은, 제1 층간 절연층(112) 및 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제2 게이트 컨택부(C2) 각각과 전기적으로 연결될 수 있다. 그리고, 도전층(150)과 동일한 물질인 제3 게이트 배선(GL3) 중 다른 일부(GL3b) 각각은, 제2 층간 절연층(113)에 형성된 컨택홀을 통하여 복수의 제2 게이트 컨택부(C2) 각각과 전기적으로 연결될 수 있다.

본 발명의 또 다른 실시예에 따른 표시 장치(600)는, 복수의 제2 게이트 컨택부(C2)를 통하여 복수의 제1 게이트 배선(GL1) 각각과 복수의 제3 게이트 배선(GL3) 각각을 연결함으로써, 복수의 게이트 배선(GL)에서의 저항 편차를 감소시킬 수 있다.

예를 들면, 복수의 제1 게이트 배선(GL1)이 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 경우, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 복수의 제3 게이트 배선(GL3) 중 일부(GL3a) 각각과 복수의 제1 게이트 배선(GL1) 각각을 동일한 배선으로 형성할 수도 있다. 그리고, 도전층(150)과 동일한 물질인 복수의 제3 게이트 배선(GL3) 중 일부(GL3b) 각각과 복수의 제1 게이트 배선(GL1) 각각은 제1 층간 절연층(112)에 형성된 컨택홀을 통하여 연결될 수 있다.

그리고, 복수의 제1 게이트 배선(GL1)이 도전층(150)과 동일한 물질인 경우, 도전층(150)과 동일한 물질인 복수의 제3 게이트 배선(GL3) 중 다른 일부(GL3b) 각각과 복수의 제1 게이트 배선(GL1) 각각을 동일한 배선으로 형성할 수도 있다. 그리고, 트랜지스터(140)의 게이트 전극(142)과 동일한 물질인 복수의 제3 게이트 배선(GL3) 중 일부(GL3a) 각각은 제1 층간 절연층(112)에 형성된 컨택홀을 통하여 연결될 수 있다.

즉예를 들면, 제1 게이트 배선(GL1)과 제3 게이트 배선(GL3)은 하나의 배선으인 일부와 컨택홀을 통하여 연결된 두 개의 배선들인 다른 일부를 포함하게 된다.

따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(600)는, 복수의 제3 게이트 컨택부를 이용하여 복수의 제1 게이트 배선(GL1) 각각과 복수의 제3 게이트 배선(GL3) 각각을 전기적으로 연결함으로써, 복수의 게이트 배선(GL)의 저항 편차를 감소시킬 수 있다. 이에, 복수의 화소(PX) 각각에 전달되는 게이트 신호의 전달 속도의 편차를 최소화시킬 수 있고, 표시 장치(600)의 구동 안정성은 증가될 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 7에 도시된 표시 장치(700)는 도 1 내지 도 3에 도시된 표시 장치(100)와 비교하여 전원 공급 배선(730)의 구조가 상이하고 실질적으로 동일하므로, 중복 설명은 생략하거나 간략히 설명할 수 있다.

도 7을 참조하면, 전원 공급 배선(730)은 복수의 게이트 구동부(120)의 일단까지 연장된다. 구체적으로, 전원 공급 배선(730)은 표시 영역(AA)에 대응하여 형성되며, 나아가 표시 영역(AA)의 이형 코너에 대응하여 연장될 수 있다.

일반적인 표시 장치의 경우, 비표시 영역에 존재하는 배선의 수보다 도전층의 수가 적어, 전원 공급 배선이 표시 영역의 이형 코너에 대응하는 비표시 영역까지 배치될 수 없었다. 이에, 전원 공급 배선은 이형 코너를 제외한 비표시 영역에 배치되었다. 따라서, 이형 코너를 제외한 표시 영역에 배치된 화소에만 전원 전압이 공급될 수 있었다. 따라서, 이형 코너에 배치된 화소의 경우, 전원 공급 배선과 상이한 도전층을 이용하여 전원 전압이 공급되었다. 따라서, 이형 코너에 배치된 화소에는 고전위 전압이 인가되지 못하였다. 이에, 복수의 화소에 공급되는 전원 전압의 세기가 고르지 못하여, 휘도의 균일도가 감소되었다.

따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(700)는, 전원 공급 배선(730)이 복수의 게이트 구동부(120)의 일단까지 연장되어 형성됨으로써, 복수의 전원 배선(VDDL)으로부터 복수의 화소(PX)로 공급되는 전압의 강하 현상을 저감시킬 수 있다. 예를 들면, 전원 공급 배선(730)이 복수의 게이트 구동부(120)의 일단까지 연장되어 형성됨으로써, 전원 공급 배선(730)으로부터 분기되는 복수의 전원 배선(VDDL) 각각은 복수의 화소(PX) 각각에 연결될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(700)는, 전원 공급 배선(730)이 복수의 게이트 구동부(120)의 일단까지 연장되어 형성됨으로써, 이형 코너에 배치된 복수의 화소(PX)에 공급되는 전압의 전압 강하 현상을 저감시킬 수 있다. 따라서, 복수의 화소(PX) 각각은 모두 고전위 전압을 공급받을 수 있고, 이에, 표시 장치(700)의 휘도 균일성은 향상될 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 확대 평면도이다. 도 8에 도시된 표시 장치(800)는, 도 1 내지 도 3에 도시된 표시 장치(100)와 비교하여 게이트 구동부(820) 및 복수의 게이트 배선(GL)이 상이하고, 실질적으로 동일하므로, 중복 설명은 생략하거나 간략히 설명할 수 있다.

도 8을 참조하면, 게이트 구동부(820)가 포함하는 복수의 스테이지(821, 822, 823, 824, 825) 중 일부(821, 822, 823)는 표시 영역(AA)의 이형 코너에 대응하도록 배치되며, 복수의 게이트 배선(GL) 중 이형 코너에 대응하는 영역에 배치된 게이트 배선(GL)에 게이트 신호를 공급한다. 예를 들면, 전원 공급 배선(130)은 표시 영역(AA)에 대응하도록 배치될 수 있고, 이형 코너에 대응하는 비표시 영역(NA)에는 전원 공급 배선(130)이 배치되지 않는 영역이 존재할 수 있다. 따라서, 복수의 스테이지(821, 822, 823, 824, 825) 중 일부(821, 822, 823)는 표시 영역(AA)의 이형 코너에 대응하도록 배치될 수 있다. 그리고, 게이트 구동부(820)는 제1 스테이지(821) 내지 제5 스테이지(825)를 포함한다. 제1 스테이지(821) 내지 제3 스테이지(823)는 표시 영역(AA)의 이형 코너에 대응하는 영역에 배치된다. 그리고, 제4 스테이지(824) 및 제5 스테이지(825)는 표시 영역(AA)의 이형 코너에 대응하지 않는 영역에 배치된다. 제1 스테이지(821) 내지 제3 스테이지(823) 각각은 복수의 제1 게이트 배선(GL1) 각각과 연결되며, 복수의 제1 게이트 배선(GL1) 각각은 복수의 제2 게이트 배선(GL2) 각각과 연결된다. 제1 스테이지(821) 내지 제3 스테이지(823)는 복수의 게이트 배선(GL) 각각에 게이트 신호를 전달하며, 복수의 게이트 배선(GL) 각각은 이형 코너에 배치된 복수의 화소(PX)에 게이트 신호를 전달할 수 있다. 또한, 이형 코너에 대응하지 않는 영역에 배치된 제4 스테이지(824) 및 제5 스테이지(825)는 이형 코너에 대응하지 않는 영역에 배치된 화소(PX)에 게이트 배선(GL)을 통하여 게이트 신호를 공급할 수 있다.

본 발명의 또 다른 실시예에 따른 표시 장치(800)는, 복수의 스테이지(821, 822, 823, 824, 825) 중 일부(821, 822, 823)가 표시 영역(AA)의 이형 코너에 대응하도록 배치됨으로써, 표시 영역(AA)의 이형 코너에 배치된 복수의 화소(PX)에 안정적인 게이트 신호를 공급할 수 있다. 예를 들면, 복수의 스테이지(821, 822, 823, 824, 825) 중 일부(821, 822, 823)가 표시 영역(AA)의 이형 코너에 대응하도록 배치될 경우, 이형 코너와 대응되지 않는 비표시 영역(NA)에 배치되는 경우보다, 복수의 스테이지(821, 822, 823, 824, 825) 중 일부(821, 822, 823)와 연결된 복수의 게이트 배선(GL)의 길이는 감소될 수 있다. 그리고, 복수의 게이트 배선(GL)은 직선으로 형성될 수 있다. 따라서, 표시 영역(AA)의 이형 코너에 대응하도록 배치된 복수의 스테이지(821, 822, 823) 각각으로부터 공급되는 게이트 신호는 이형 코너에 배치된 복수의 화소(PX) 각각에 안정적으로 공급될 수 있다.

그리고, 도 8을 참조하면, 표시 영역(AA)의 이형 코너와 대응하도록 배치된 복수의 스테이지(821, 822, 823)는 계단 형상으로 배치될 수 있다. 또한, 표시 영역(AA)에 인접하여 배치될 수 있다. 구체적으로, 표시 영역(AA)의 이형 코너와 대응하도록 배치된 복수의 스테이지(821, 822, 823)는 표시 영역(AA)의 이형 코너를 따라 계단 형상으로 배치될 수 있으며, 표시 영역(AA)과 인접하여 표시 영역(AA)의 이형 코너의 형태에 대응하여 배치될 수 있다. 예를 들면, 복수의 스테이지(821, 822, 823)는 표시 영역(AA)과 인접하여, 이형 코너에 대응되도록 일렬로 배치되지 않고 조금씩 엇갈리며 계단 형상으로 배치될 수 있다. 본 발명의 또 다른 실시예에 따른 표시 장치(800)는, 이형 코너에 대응하도록 배치된 복수의 스테이지(821, 822, 823)를 계단 형상으로 배치함으로써, 복수의 스테이지(821, 822, 823)가 다양한 형상의 이형 코너에 대응하여 유연하게 배치될 수 있다. 예를 들면, 표시 영역(AA)의 코너가 도 8에 도시된 바와 같이 원의 일부의 형상을 가질 경우, 복수의 스테이지(821, 822, 823)는 이에 대응하여 계단식으로 배치될 수 있다. 따라서, 표시 영역(AA)의 이형 코너에 대응하여 비표시 영역(NA)의 코너도 이형 코너로 형성될 수 있다.

그리고, 도 8을 참조하면, 표시 영역(AA)의 이형 코너와 대응하도록 배치된 복수의 스테이지(821, 822, 823)는 가로 방향의 폭이 작고, 세로 방향의 폭이 클 수 있다. 구체적으로, 표시 영역(AA)의 이형 코너와 대응하도록 배치된 복수의 스테이지(821, 822, 823)는, 표시 영역(AA)의 이형 코너가 아닌 영역에 대응하도록 배치되는 제4 스테이지(824) 및 제5 스테이지(825)와 다른 형상으로 형성될 수 있다. 예를 들면, 도 8에 도시된 바와 같이, 표시 영역(AA)의 이형 코너와 대응하도록 배치된 복수의 스테이지(821, 822, 823)는 가로 방향의 폭이 작고, 세로 방향의 폭이 클 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)는, 가로 방향의 폭이 작고, 세로 방향의 폭이 큰 복수의 스테이지(821, 822, 823)를 표시 영역(AA)의 이형 코너에 대응하도록 배치함으로써, 표시 영역(AA)의 이형 코너에 대응되도록 설계된 스테이지를 배치할 수 있다.

본 발명의 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는, 이형 코너를 갖는 표시 영역 및 표시 영역에 인접한 비표시 영역을 포함하는 기판, 표시 영역에 있으며, 트랜지스터를 각각 포함하는 복수의 화소, 비표시 영역에 있으며, 표시 영역의 적어도 일 측에 배치된 게이트 구동부, 게이트 구동부와 전기적으로 연결되어 복수의 화소에 게이트 신호를 공급하는 복수의 게이트 배선, 비표시 영역에 있으며, 복수의 게이트 배선과 동일한 방향으로 연장된 전원 공급 배선 및 전원 공급 배선으로부터 분기되고(branched), 복수의 화소에 고전위 전압을 공급하는 복수의 전원 배선을 포함하고, 게이트 구동부는 이형 코너를 제외한 영역에 위치할 수 있다.

본 발명의 다른 특징에 따르면, 복수의 게이트 배선이 연장되는 방향에 대한 전원 공급 배선의 폭은, 복수의 전원 배선 중 최외곽 전원 배선들 사이의 간격 이상일 수 있다.

본 발명의 또 다른 특징에 따르면, 전원 공급 배선은 복수의 게이트 구동부의 일단까지 연장될 수 있다.

본 발명의 또 다른 특징에 따르면, 트랜지스터의 소스 전극 및 드레인 전극과 트랜지스터의 게이트 전극 사이에 있는 도전층, 복수의 전원 배선과 평행하고, 복수의 화소에 데이터 신호를 공급하는 복수의 데이터 배선 및 비표시 영역에 있으며, 복수의 데이터 배선에 데이터 신호를 공급하는 복수의 데이터 링크 배선을 더 포함하고, 전원 공급 배선 및 복수의 전원 배선은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질일 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 데이터 배선은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 복수의 데이터 링크 배선 중 일부는 트랜지스터의 게이트 전극과 동일한 물질이고, 복수의 데이터 링크 배선 중 다른 일부는 도전층과 동일한 물질이며, 복수의 데이터 배선 각각과 복수의 데이터 링크 배선 각각이 컨택하는 컨택홀은 복수의 게이트 배선 중 전원 공급 배선에 가장 가까운 게이트 배선과 전원 공급 배선 사이에 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 게이트 배선은, 게이트 구동부로부터 연장되고, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질인 복수의 제1 게이트 배선 및 복수의 제1 게이트 배선과 연결되어 표시 영역으로 연장되고, 트랜지스터 게이트 전극과 동일한 물질인 복수의 제2 게이트 배선을 포함하고, 복수의 제1 게이트 배선 각각과 복수의 제2 게이트 배선 각각이 컨택하는 컨택홀은 복수의 전원 배선 및 복수의 데이터 배선 외측에 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 게이트 배선은, 게이트 구동부로부터 연장되고, 도전층, 트랜지스터의 게이트 전극, 또는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질인 복수의 제1 게이트 배선, 표시 영역으로 연장되어, 트랜지스터의 게이트 전극과 동일한 물질로 이루어지는 복수의 제2 게이트 배선 및 복수의 제1 게이트 배선과 복수의 제2 게이트 배선을 연결하고, 일부는 트랜지스터의 게이트 전극과 동일한 물질이고, 다른 일부는 도전층과 동일한 물질인 복수의 제3 게이트 배선을 포함하고, 표시 장치는 복수의 제2 게이트 배선 각각과 복수의 제3 게이트 배선 각각을 전기적으로 연결하기 위한 복수의 제1 게이트 컨택부를 더 포함하며, 제1 게이트 컨택부는 복수의 전원 배선 및 복수의 데이터 배선 외측에 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 게이트 컨택부는, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 컨택홀을 통해 복수의 제2 게이트 배선 및 복수의 제3 게이트 배선과 컨택할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 게이트 배선이 도전층 또는 트랜지스터의 게이트 전극과 동일한 물질인 경우, 복수의 게이트 배선은, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 컨택홀을 통해 복수의 제1 게이트 배선 및 복수의 제2 게이트 배선과 컨택하는 복수의 제2 게이트 컨택부를 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는, 이형 코너를 갖는 표시 영역 및 표시 영역에 인접한 비표시 영역을 포함하는 기판, 표시 영역에 있으며, 트랜지스터를 각각 포함하는 복수의 화소, 비표시 영역에 있으며, 표시 영역의 적어도 일 측에 배치된 게이트 구동부, 게이트 구동부와 전기적으로 연결되어 복수의 화소에 게이트 신호를 공급하는 복수의 게이트 배선, 비표시 영역에 있으며, 복수의 게이트 배선과 동일한 방향으로 연장된 전원 공급 배선 및 전원 공급 배선으로부터 분기되고(branched), 복수의 화소에 고전위 전압을 공급하는 복수의 전원 배선을 포함하고, 게이트 구동부는 복수의 게이트 배선에 게이트 신호를 공급하는 복수의 스테이지를 포함하고, 복수의 스테이지 중 일부는 이형 코너에 대응하도록 배치되며, 복수의 게이트 배선 중 이형 코너에 대응하는 영역에 배치된 게이트 배선에 게이트 신호를 공급할 수 있다.

본 발명의 다른 특징에 따르면, 복수의 스테이지 중 일부는 계단 형상으로 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 스테이지 중 일부는, 복수의 스테이지 중 이형 코너를 제외한 영역에 대응하도록 배치된 다른 일부에 비해 가로 방향 폭이 작고, 세로 방향 폭이 클 수 있다.

본 발명의 또 다른 특징에 따르면, 이형 코너는, 라운드(round) 형상을 가질 수 있다.

본 발명의 또 다른 실시예에 따른 표시 장치는, 이형 코너를 갖고, 트랜지스터가 구비된 복수의 화소가 정의된 표시 영역 및 표시 영역에 인접한 비표시 영역을 포함하는 기판, 표시 영역 양 측에서 이형 코너에 대응하는 비표시 영역의 면적을 최소화하도록 이형 코너를 제외한 영역에 형성된 게이트 구동부, 비표시 영역에 있는 전원 공급 배선 및 전원 공급 배선과 일체로 이루어진 복수의 전원 배선을 포함하고, 전원 공급 배선은 복수의 화소에 전원 전압을 공급하도록 표시 영역 전체에 대응된 영역에 형성될 수 있다.

본 발명의 다른 특징에 따르면, 복수의 게이트 배선이 연장되는 방향에 대한 전원 공급 배선의 폭은, 표시 영역의 폭 이상일 수 있다.

본 발명의 또 다른 특징에 따르면, 전원 공급 배선은, 전원 전압의 강하 현상을 저감시키도록 게이트 구동부의 일단까지 연장될 수 있다.

본 발명의 또 다른 특징에 따르면, 트랜지스터의 소스 전극 및 드레인 전극과 트랜지스터의 게이트 전극 사이에 있는 도전층 복수의 전원 배선과 평행하고, 복수의 화소에 데이터 신호를 공급하는 복수의 데이터 배선, 복수의 데이터 배선과 상이한 방향으로 연장되는 복수의 게이트 배선 및 비표시 영역에 있고, 복수의 데이터 배선에 데이터 신호를 공급하는 복수의 데이터 링크 배선을 더 포함하고, 전원 공급 배선 및 복수의 전원 배선은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질일 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 데이터 배선은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 복수의 데이터 링크 배선 중 일부는 트랜지스터의 게이트 전극과 동일한 물질이고, 다른 일부는 도전층과 동일한 물질이며, 복수의 게이트 배선은, 게이트 구동부로부터 연장되고, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질인 복수의 제1 게이트 배선 및 복수의 제1 게이트 배선과 연결되어 표시 영역으로 연장되고, 트랜지스터 게이트 전극과 동일한 물질인 복수의 제2 게이트 배선을 포함하고, 복수의 데이터 배선 각각과 복수의 데이터 링크 배선 각각이 컨택하는 컨택홀 및 복수의 제1 게이트 배선 각각과 복수의 제2 게이트 배선 각각이 컨택하는 컨택홀은, 복수의 제1 게이트 배선이 복수의 데이터 배선 및 복수의 전원 배선과 서로 상이한 영역에 배치되도록 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 데이터 배선은 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 복수의 데이터 링크 배선 중 일부는 트랜지스터의 게이트 전극과 동일한 물질이고, 다른 일부는 도전층과 동일한 물질이며, 복수의 게이트 배선은, 게이트 구동부로부터 연장되고, 도전층, 트랜지스터의 게이트 전극, 또는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질인 복수의 제1 게이트 배선, 표시 영역으로 연장되고, 트랜지스터의 게이트 전극과 동일한 물질인 복수의 제2 게이트 배선, 복수의 제1 게이트 배선과 복수의 제2 게이트 배선을 연결하고, 일부는 트랜지스터의 게이트 전극과 동일한 물질이고, 다른 일부는 도전층과 동일한 물질인 복수의 제3 게이트 배선을 포함하고, 표시 장치는 복수의 데이터 배선 각각과 복수의 데이터 링크 배선 각각이 컨택하는 컨택홀 및 복수의 제2 게이트 배선 각각과 복수의 제3 게이트 배선 각각을 전기적으로 연결하기 위한 복수의 제1 게이트 컨택부를 더 포함하며, 제1 게이트 컨택부는 복수의 데이터 링크 배선과 복수의 제3 게이트 배선이 서로 상이한 영역에 배치되도록 위치할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 게이트 컨택부는, 복수의 게이트 배선에서의 저항 편차를 최소화하도록, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고, 컨택홀을 통해 복수의 제2 게이트 배선 및 복수의 제3 게이트 배선과 컨택할 수 있다.

본 발명의 또 다른 특징에 따르면, 복수의 제1 게이트 배선이 도전층 또는 트랜지스터의 게이트 전극과 동일한 물질인 경우, 복수의 게이트 배선은, 복수의 제1 게이트 배선 각각과 복수의 제3 게이트 배선 각각을 전기적으로 연결하기 위한 복수의 제2 게이트 컨택부를 더 포함하며, 복수의 제2 게이트 컨택부는, 복수의 게이트 배선에서의 저항 편차를 최소화하도록, 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어지고, 컨택홀을 통해 복수의 제2 게이트 배선 및 복수의 제3 게이트 배선과 컨택할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100, 400, 600, 700, 800: 표시 장치
110: 기판
111: 게이트 절연층
112: 제1 층간 절연층
113: 제2 층간 절연층
120, 820: 게이트 구동부
121, 821: 제1 스테이지
122, 822: 제2 스테이지
130, 730: 전원 공급 배선
140: 박막 트랜지스터
141: 액티브층
142: 게이트 전극
143: 소스 전극
144: 드레인 전극
150: 도전층
823: 제3 스테이지
824: 제4 스테이지
825: 제5 스테이지

Claims

이형 코너를 가지는 표시 영역 및 상기 표시 영역 주위의 비표시 영역을 포함하는 기판;
상기 이형 코너를 포함한 상기 표시 영역에 있으며, 트랜지스터를 각각 포함하는 복수의 화소;
상기 비표시 영역에 배치되어 게이트 신호를 공급하는 게이트 구동부;
상기 비표시 영역에 배치되고, 상기 게이트 구동부로부터 연장된 제1 게이트 배선;
상기 제1 게이트 배선과 전기적으로 연결되어 상기 트랜지스터에 상기 게이트 신호를 전달하는 제2 게이트 배선;
상기 비표시 영역에서 상기 제2 게이트 배선과 동일한 방향으로 연장된 전원 공급 배선;
상기 전원 공급 배선으로부터 분기되고(branched), 상기 복수의 화소에 고전위 전압을 공급하는 복수의 전원 배선;
상기 복수의 전원 배선과 평행하고, 상기 복수의 화소에 데이터 신호를 공급하는 복수의 데이터 배선; 및
상기 비표시 영역에서 상기 복수의 데이터 배선에 상기 데이터 신호를 공급하는 복수의 데이터 링크 배선을 포함하고,
상기 제1 게이트 배선 및 상기 전원 공급 배선은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질이고,
상기 복수의 데이터 배선 및 상기 복수의 전원 배선은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질인, 표시 장치.
제1 항에 있어서,
상기 제1 게이트 배선은 두 개의 굴곡을 갖는, 표시 장치.
제1 항에 있어서,
상기 제2 게이트 배선과 상기 게이트 구동부 사이에 배치되는 제3 게이트 배선을 더 포함하는, 표시 장치.
제3 항에 있어서,
상기 제3 게이트 배선은 두 개의 굴곡을 갖는, 표시 장치.
제1 항에 있어서,
상기 게이트 구동부는 상기 이형 코너를 제외한 영역에 배치되는, 표시 장치.
제1 항에 있어서,
상기 이형 코너에 상기 게이트 구동부가 배치되는, 표시 장치.
제6 항에 있어서,
상기 이형 코너에 배치되는 상기 게이트 구동부는 상기 이형 코너를 따라 계단 형태로 배치되는, 표시 장치.
제7 항에 있어서,
상기 게이트 구동부는
상기 제1 게이트 배선에 상기 게이트 신호를 공급하는 복수의 스테이지를 포함하고,
상기 복수의 스테이지 중 상기 이형 코너의 영역에 대응하도록 배치된 스테이지는, 상기 이형 코너를 제외한 영역에 대응하도록 배치된 스테이지에 비해 가로 방향 폭이 작고, 세로 방향 폭인 큰, 표시 장치.
삭제
제1 항에 있어서,
상기 복수의 데이터 링크 배선 중 일부는 상기 트랜지스터의 게이트 전극과 동일한 물질인, 표시 장치.
제10 항에 있어서,
상기 복수의 데이터 배선 각각과 상기 복수의 데이터 링크 배선 각각이 컨택하는 컨택홀을 더 포함하고,
상기 컨택홀은 상기 제2 게이트 배선 중 상기 전원 공급 배선에 가장 가까운 제2 게이트 배선과 상기 전원 공급 배선 사이에 위치하는, 표시 장치.
제10 항에 있어서,
상기 제1 게이트 배선과 상기 제2 게이트 배선이 컨택하는 컨택홀은 상기 복수의 전원 배선 및 상기 복수의 데이터 배선의 외측에 위치하는, 표시 장치.
제4 항에 있어서,
상기 제2 게이트 배선은 상기 트랜지스터의 게이트 전극과 동일한 물질로 이루어지는, 표시 장치.
제1 항에 있어서,
상기 전원 공급 배선은 상기 게이트 구동부의 일단까지 연장된, 표시 장치.
제1 항에 있어서,
상기 트랜지스터의 소스 전극 및 드레인 전극과 상기 트랜지스터의 게이트 전극 사이에 배치되는 도전층을 더 포함하는, 표시 장치.