KR102678904B1 - 표시 장치, 표시 모듈, 및 전자 기기 - Google Patents

표시 장치, 표시 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR102678904B1
KR102678904B1 KR1020187017187A KR20187017187A KR102678904B1 KR 102678904 B1 KR102678904 B1 KR 102678904B1 KR 1020187017187 A KR1020187017187 A KR 1020187017187A KR 20187017187 A KR20187017187 A KR 20187017187A KR 102678904 B1 KR102678904 B1 KR 102678904B1
Authority
KR
South Korea
Prior art keywords
transistor
layer
gate electrode
wiring
oxide semiconductor
Prior art date
Application number
KR1020187017187A
Other languages
English (en)
Other versions
KR20180099666A (ko
Inventor
고우헤이 도요타카
게이 다카하시
히데아키 시시도
고지 구수노키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020247000159A priority Critical patent/KR20240007713A/ko
Priority claimed from PCT/IB2016/057759 external-priority patent/WO2017115210A1/en
Publication of KR20180099666A publication Critical patent/KR20180099666A/ko
Application granted granted Critical
Publication of KR102678904B1 publication Critical patent/KR102678904B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은 주사선과 접속되는 트랜지스터의 게이트 용량이 작은 신규 표시 장치 등을 제공한다. 주사선의 저항이 낮은 신규 표시 장치 등을 제공한다. 고밀도로 화소를 배치할 수 있는 신규 표시 장치 등을 제공한다. 비용을 증가시키지 않고 제조할 수 있는 신규 표시 장치 등을 제공한다. 제 1 게이트 전극 및 제 2 게이트 전극을 포함하는 트랜지스터에서, 제 1 게이트 전극은 저항이 낮은 금속 재료를 사용하여 형성되고, 제 2 게이트 전극은 산화물 반도체층의 산소 결손을 저감할 수 있는 금속 산화물 재료를 사용하여 형성된다. 제 1 게이트 전극은 주사선과 접속되고, 제 2 게이트 전극은 정전위가 공급되는 배선과 접속된다.

Description

표시 장치, 표시 모듈, 및 전자 기기
본 발명은 산화물 반도체를 포함하는 트랜지스터가 제공된 표시 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히, 본 발명의 일 형태는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법에 관한 것이다.
절연 표면을 갖는 기판 위에 형성된 반도체층을 사용한 트랜지스터(FET(field-effect transistor) 또는 TFT(thin film transistor)라고도 함)를 형성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로(IC) 또는 화상 표시 장치(표시 장치) 등의 광범위한 전자 기기들에 사용된다. 트랜지스터에 사용할 수 있는 반도체층의 재료로서는 실리콘으로 대표되는 반도체 재료가 널리 알려져 있다. 다른 재료로서는, 산화물 반도체가 주목을 받고 있다.
예를 들어, 산화물 반도체로서 In, Zn, Ga, 및 Sn 등을 포함하는 비정질 산화물을 사용한 트랜지스터를 형성하는 기술이 개시되어 있다(특허문헌 1 참조). 산화물층을 사용한 자기정렬 톱 게이트 트랜지스터를 형성하는 기술도 개시되어 있다(특허문헌 2 참조). 또한, 높은 전계 효과 이동도를 달성하기 위하여, 톱 게이트 전극 및 보텀 게이트 전극의 전계에 의하여, 채널이 형성되는 산화물층을 전기적으로 둘러싼 트랜지스터를 형성하는 기술이 개시되어 있다(특허문헌 3 참조).
또한, 예를 들어, 채널을 형성하는 산화물 반도체층의 하지 절연층으로서, 가열에 의하여 산소를 방출하는 절연층을 사용하여 산화물 반도체층의 산소 결손을 저감함으로써 문턱 전압의 시프트가 작아진, 전기적 신뢰성이 높은 트랜지스터를 형성하는 기술이 개시되어 있다(특허문헌 4 참조).
일본 공개특허공보 특개2006-165529호 일본 공개특허공보 특개2009-278115호 일본 공개특허공보 특개2014-241404호 일본 공개특허공보 특개2012-009836호
산화물층을 포함하는 트랜지스터가 표시 장치에 사용되는 것이 기대되고 있다. 이러한 트랜지스터는 높은 전계 효과 이동도 및 높은 신뢰성이 요구되고 있다. 높은 전계 효과 이동도를 달성하기 위해서는, 채널이 형성되는 산화물층을 전기적으로 둘러싸는 트랜지스터가 효과적이다. 그러나, 트랜지스터가 주사선의 신호로 구동될 때에, 채널이 형성되는 산화물층을 게이트 전극의 전계에 의하여 전기적으로 둘러싼, 이러한 트랜지스터의 게이트 용량이 지나치게 증가된다는 문제가 있다.
게이트 용량을 저감하기 위해서는, 게이트 전극에 의하여 산화물층을 둘러싸는 구조보다, 싱글 게이트 구조가 효과적으로 사용된다. 그러나, 높은 신뢰성을 달성하기 위하여, 예를 들어, 산화물층으로 형성되고 가열에 의하여 산소를 방출하는 게이트 전극을 톱 게이트로서 사용함으로써, 금속으로 형성되는 게이트 전극을 사용하는 경우와 비교하여, 게이트 전극의 저항 또는 주사선의 저항이 높아진다는 문제가 일어난다.
가열에 의하여 산소를 방출하는 게이트 전극을 톱 게이트로서 사용하는, 이러한 구조는 트랜지스터의 신뢰성을 효과적으로 높일 수 있다. 그러므로, 이 구조에서 주사선의 저항을 저감하기 위해서는, 금속으로 형성되는 게이트 전극을 보텀 게이트로서 사용하고 보텀 게이트 측의 금속 배선을 사용하여 주사선을 형성하는 것이 효과적이다. 그러나, 이러한 구조는 톱 게이트와 보텀 게이트를 접속하기 위한 개구를 화소 영역 등의 작은 영역에 형성함으로써 레이아웃이 어려워져, 선명도가 높은 표시 장치를 제작하는 것이 어려워진다는 문제를 갖는다. 가열에 의하여 산소를 방출하는 게이트 전극 위에 주사선의 저항이 저감되도록 금속 배선을 적층할 수 있지만, 이러한 구조는 공정의 수가 증가되기 때문에, 제조 비용이 증가된다는 문제를 갖는다.
상기 문제들을 고려하여, 본 발명의 일 형태의 목적은 주사선과 접속되는 트랜지스터의 게이트 용량이 작은 신규 표시 장치 등을 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 주사선의 저항이 낮은 신규 표시 장치 등을 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 고밀도로 화소를 배치할 수 있는 신규 표시 장치 등을 제공하는 것이다. 본 발명의 일 형태의 다른 목적은 비용을 증가시키지 않고 제조할 수 있는 신규 표시 장치 등을 제공하는 것이다.
또한, 본 발명의 일 형태의 목적은 상기 목적에 한정되지 않는다. 상술한 목적은 다른 목적의 존재를 방해하지 않는다. 다른 목적은 상술하지 않은 목적이며 이하에서 설명하겠다. 다른 목적은 통상의 기술자에 의하여 명세서 및 도면 등의 기재로부터 명백해질 것이며 추출될 수 있다. 본 발명의 일 형태는 상술한 목적 및 다른 목적 중 적어도 한쪽을 달성한다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 1 배선, 및 제 2 배선을 포함하는 표시 장치이다. 제 1 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 1 반도체층을 포함한다. 제 2 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 2 반도체층을 포함한다. 제 1 배선은 제 1 트랜지스터 및 제 2 트랜지스터의 도통 상태를 제어하기 위한 신호를 전송한다. 제 2 배선은 정전압을 전송한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 제 1 배선과 전기적으로 접속된다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 제 2 배선과 전기적으로 접속된다. 제 1 반도체층 및 제 2 반도체층은 산화물 반도체를 포함한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 금속 재료를 포함한다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 금속 산화물 재료를 포함한다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 1 배선, 및 제 2 배선을 포함하는 표시 장치이다. 제 1 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 1 반도체층을 포함한다. 제 2 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 2 반도체층을 포함한다. 제 3 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 3 반도체층을 포함한다. 제 1 배선은 제 1 트랜지스터 및 제 2 트랜지스터의 도통 상태를 제어하기 위한 신호를 전송한다. 제 2 배선은 정전압을 전송한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 제 1 배선과 전기적으로 접속된다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 제 2 배선과 전기적으로 접속된다. 제 3 트랜지스터의 제 1 게이트 전극 및 제 3 트랜지스터의 제 2 게이트 전극은 서로 전기적으로 접속된다. 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 산화물 반도체를 포함한다. 제 1 트랜지스터의 제 1 게이트 전극, 제 2 트랜지스터의 제 1 게이트 전극, 및 제 3 트랜지스터의 제 1 게이트 전극은 금속 재료를 포함한다. 제 1 트랜지스터의 제 2 게이트 전극, 제 2 트랜지스터의 제 2 게이트 전극, 제 3 트랜지스터의 제 2 게이트 전극은 금속 산화물 재료를 포함한다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 용량 소자, 발광 소자, 제 1 배선, 및 제 2 배선을 포함하는 표시 장치이다. 제 1 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 1 반도체층을 포함한다. 제 2 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 2 반도체층을 포함한다. 제 3 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 3 반도체층을 포함한다. 제 1 배선은 제 1 트랜지스터 및 제 2 트랜지스터의 도통 상태를 제어하기 위한 신호를 전송한다. 제 2 배선은 정전압을 전송한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 제 1 배선과 전기적으로 접속된다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 제 2 배선과 전기적으로 접속된다. 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 트랜지스터의 제 1 게이트 전극, 용량 소자의 한쪽 전극, 및 제 3 트랜지스터의 제 2 게이트 전극과 전기적으로 접속된다. 제 2 트랜지스터의 소스 및 드레인 중 한쪽은 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 용량 소자의 다른 쪽 전극, 및 발광 소자의 한쪽 전극과 전기적으로 접속된다. 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 산화물 반도체를 포함한다. 제 1 트랜지스터의 제 1 게이트 전극, 제 2 트랜지스터의 제 1 게이트 전극, 및 제 3 트랜지스터의 제 1 게이트 전극은 금속 재료를 포함한다. 제 1 트랜지스터의 제 2 게이트 전극, 제 2 트랜지스터의 제 2 게이트 전극, 제 3 트랜지스터의 제 2 게이트 전극은 금속 산화물 재료를 포함한다.
본 발명의 일 형태는 제 1 배선 및 제 2 배선과 전기적으로 접속되는 화소를 포함하는 표시 장치이다. 화소는 제 1 트랜지스터 및 제 2 트랜지스터를 포함한다. 제 1 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 1 반도체층을 포함한다. 제 2 트랜지스터는 제 1 게이트 전극, 제 2 게이트 전극, 및 제 2 반도체층을 포함한다. 제 1 배선은 제 1 트랜지스터 및 제 2 트랜지스터의 도통 상태를 제어하기 위한 신호를 전송한다. 제 2 배선은 정전압을 전송한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 제 1 배선과 전기적으로 접속된다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 제 2 배선과 전기적으로 접속된다. 제 1 반도체층 및 제 2 반도체층은 산화물 반도체를 포함한다. 제 1 트랜지스터의 제 1 게이트 전극 및 제 2 트랜지스터의 제 1 게이트 전극은 금속 재료를 포함한다. 제 1 트랜지스터의 제 2 게이트 전극 및 제 2 트랜지스터의 제 2 게이트 전극은 금속 산화물 재료를 포함한다.
본 발명의 일 형태에 따른 표시 장치에서, 산화물 반도체는 산소, In, Zn, 및 M(M은 Al, Ga, Y, 또는 Sn임)을 포함하는 것이 바람직하다.
본 발명의 일 형태에 따른 표시 장치에서, 산화물 반도체는 c축 배향을 갖는 결정부를 포함하는 것이 바람직하다.
본 발명의 일 형태에 따른 표시 장치에서, 금속 산화물 재료는 산소, In, Zn, 및 M(M은 Al, Ga, Y, 또는 Sn임)을 포함하고, 금속 산화물 재료는 산화물 반도체보다 캐리어 밀도가 높은 것이 바람직하다.
또한, 본 발명의 다른 형태에 대해서는 도면을 참조하여 이하의 실시형태에서 설명하겠다.
본 발명의 일 형태는 주사선과 접속되는 트랜지스터의 게이트 용량이 작은 신규 표시 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태는 주사선의 저항이 낮은 신규 표시 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태는 고밀도로 화소를 배치할 수 있는 신규 표시 장치 등을 제공할 수 있다. 본 발명의 다른 일 형태는 비용을 증가시키지 않고 제조할 수 있는 신규 표시 장치 등을 제공할 수 있다.
또한, 본 발명의 일 형태의 효과는 상기 효과에 한정되지 않는다. 상술한 효과는 다른 효과의 존재를 방해하지 않는다. 다른 효과는 상술하지 않은 효과이며 이하에서 설명하겠다. 다른 효과는 통상의 기술자에 의하여 명세서 및 도면 등의 기재로부터 명백해질 것이며, 추출될 수 있다. 본 발명의 일 형태는 상술한 효과 및 다른 효과 중 적어도 한쪽을 갖는다. 따라서, 본 발명의 일 형태는 상술한 효과를 갖지 않는 경우가 있다.
도 1의 (A) 및 도 1의 (B)는 일 형태에 따른 표시 장치의 회로도 및 타이밍 차트이다.
도 2의 (A) 내지 도 2의 (C)는 일 형태에 따른 표시 장치의 상면도 및 단면도이다.
도 3은 일 형태에 따른 표시 장치의 상면도이다.
도 4는 일 형태에 따른 표시 장치의 사시도이다.
도 5의 (A) 및 도 5의 (B)는 일 형태에 따른 표시 장치의 단면도이다.
도 6의 (A) 및 도 6의 (B)는 일 형태에 따른 표시 장치의 상면도이다.
도 7의 (A) 및 도 7의 (B)는 일 형태에 따른 표시 장치의 회로도이다.
도 8의 (A) 내지 도 8의 (C)는 일 형태에 따른 표시 장치의 각 회로도이다.
도 9는 일 형태에 따른 표시 장치의 구조예를 도시한 것이다.
도 10은 일 형태에 따른 표시 장치의 구조예를 도시한 것이다.
도 11은 일 형태에 따른 표시 장치의 구조예를 도시한 것이다.
도 12는 일 형태에 따른 터치 패널의 구조예를 도시한 것이다.
도 13의 (A) 내지 도 13의 (D)는 일 형태에 따른 표시 장치의 제조 방법을 도시한 것이다.
도 14의 (A) 내지 도 14의 (D)는 일 형태에 따른 표시 장치의 제조 방법을 도시한 것이다.
도 15의 (A) 내지 도 15의 (D)는 일 형태에 따른 표시 장치의 제조 방법을 도시한 것이다.
도 16의 (A) 및 도 16의 (B)는 일 형태에 따른 표시 장치의 제조 방법을 도시한 것이다.
도 17의 (A) 내지 도 17의 (C)는 일 형태에 따른 표시 장치의 제조 방법을 도시한 것이다.
도 18의 (A) 내지 도 18의 (F)는 실시형태에 따른 전자 기기를 도시한 것이다.
도 19의 (A) 내지 도 19의 (I)는 실시형태에 따른 전자 기기를 도시한 것이다.
도 20의 (A) 내지 도 20의 (F)는 실시형태에 따른 전자 기기를 도시한 것이다.
도 21의 (A) 내지 도 20의 (E)는 실시형태에 따른 전자 기기를 도시한 것이다.
도 22의 (A) 내지 도 22의 (C)는 실시형태에 따른 전자 기기를 도시한 것이다.
도 23은 채널 영역에 산화물 반도체막을 포함하는 트랜지스터의 에너지 밴드도이다.
도 24의 (A) 및 도 24의 (B)는 일 형태에 따른 표시 장치의 각 회로도이다.
도 25의 (A) 내지 도 25의 (B)는 일 형태에 따른 표시 장치의 각 회로도이다.
도 26의 (A) 및 도 26의 (B)는 실시예에 따른 블록도 및 회로도이다.
도 27은 실시예의 상면도이다.
실시형태 및 실시예에 대하여 도면을 참조하여 상세히 설명하겠다. 또한, 본 발명은 이하의 설명에 한정되지 않는다. 본 발명의 취지 및 그 범위에서 벗어남이 없이 본 발명의 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해될 것이다. 따라서, 본 발명은 이하의 실시형태 및 실시예의 설명에 한정하여 해석되지 말아야 한다.
또한, 이하에서 설명하는 본 발명의 구조에서, 동일한 부분 또는 비슷한 기능을 갖는 부분은 상이한 도면에서 동일한 부호로 나타내어지고, 이 부분의 설명은 반복되지 않는다. 또한, 동일한 해치 패턴을 비슷한 기능을 갖는 부분에 적용하고 상기 부분은 부호에 의하여 특별히 나타내어지지 않는 경우가 있다.
또한, 본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 그러므로, 크기, 층 두께, 또는 영역은 도시된 스케일에 한정될 필요는 없다.
또한, 본 명세서 등에서 "제 1" 및 "제 2" 등의 서수사는, 구성 요소 간의 혼동을 피하기 위하여 사용되는 것이며 수를 한정하지 않는다.
트랜지스터는 반도체 소자의 일종이고, 전류 또는 전압의 증폭, 또는 도통 또는 비도통을 제어하는 스위칭 동작 등을 달성할 수 있다. 본 명세서에서의 트랜지스터는, 그 범주에 IGFET(insulated-gate field effect transistor) 및 TFT(thin film transistor)를 포함한다.
"소스" 및 "드레인"의 기능은 예를 들어 극성이 반대인 트랜지스터가 사용될 때, 또는 회로 동작에서 전류 흐름의 방향이 변화될 때 서로 치환되는 경우가 있다. 그러므로, 본 명세서에서 "소스" 및 "드레인"이라는 용어는 서로 치환될 수 있다.
(실시형태 1)
본 실시형태에서, 본 발명의 일 형태에 따른 표시 장치의 구성예에 대하여 설명하겠다.
[회로도의 구성예]
도 1의 (A)는 표시 장치에 포함되는 화소의 회로도이다.
화소(PIX)는 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 용량 소자(C1), 및 발광 소자(EL)를 포함한다. 화소(PIX)는 주사선(GL), 신호선(SL), 전류 공급선(ANODE), 배선(V0), 및 공통 배선(CATHODE)과 접속된다. 화소(PIX)는 컬러 표시를 수행하는 화소에 포함되는 부화소에 상당한다. 트랜지스터(M1) 내지 트랜지스터(M3)가 n-채널 트랜지스터인 것으로 가정하여 설명하겠지만, 트랜지스터(M1) 내지 트랜지스터(M3)는 p-채널 트랜지스터이어도 좋다.
주사선(GL)은 화소에 주사 신호를 공급하기 위한 배선이다. 주사 신호는 주사 신호가 공급되는 트랜지스터의 도통 상태를 제어하기 위한 신호이다. 신호선(SL)은 화상 데이터에 상당하는 신호를 화소에 공급하기 위한 배선이다. 전류 공급선(ANODE) 및 공통 배선(CATHODE)은 발광 소자(EL)에 전류를 공급하기 위한 배선이다. 배선(V0)은 정전압이 인가되는 배선이다.
트랜지스터(M1) 및 트랜지스터(M2)에서는, 게이트 전극이 반도체층의 상하에 제공된다. 반도체층 아래에 위치하고 금속 재료를 사용하여 형성되는 게이트 전극을 제 1 게이트 전극(보텀 게이트 전극이라고도 함)이라고 한다. 반도체층 위에 위치하고 금속 산화물 재료를 사용하여 형성되는 게이트 전극을 제 2 게이트 전극(톱 게이트 전극이라고도 함)이라고 한다. 트랜지스터(M1) 및 트랜지스터(M2)에 사용할 수 있는 구조예에 대해서는 후술하겠다. 도 1의 (A)에서 트랜지스터(M3)는 트랜지스터(M1) 및 트랜지스터(M2)의 구조와 동일한 구조를 갖지만, 트랜지스터(M3)의 구조는 이에 한정되지 않는다. 또한, 금속 산화물 재료는 금속 원소 및 산소를 포함한다.
트랜지스터(M1)의 제 1 게이트 전극은 주사선(GL)과 접속된다. 트랜지스터(M1)의 제 2 게이트 전극은 배선(V0)과 접속된다. 트랜지스터(M1)의 소스 및 드레인 중 한쪽은 신호선(SL)과 접속된다. 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽은 트랜지스터(M3)의 제 1 게이트 전극 및 제 2 게이트 전극, 그리고 용량 소자(C1)의 한쪽 전극과 접속된다.
트랜지스터(M2)의 제 1 게이트 전극은 주사선(GL)과 접속된다. 트랜지스터(M2)의 제 2 게이트 전극은 배선(V0)과 접속된다. 트랜지스터(M2)의 소스 및 드레인 중 한쪽은 배선(V0)과 접속된다. 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽은 트랜지스터(M3)의 소스 및 드레인 중 한쪽, 용량 소자(C1)의 다른 쪽 전극, 및 발광 소자(EL)의 한쪽 전극과 접속된다.
트랜지스터(M3)의 제 1 게이트 전극은 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽, 트랜지스터(M3)의 제 2 게이트 전극, 및 용량 소자(C1)의 한쪽 전극과 접속된다. 트랜지스터(M3)의 소스 및 드레인 중 한쪽은 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽, 용량 소자(C1)의 다른 쪽 전극, 및 발광 소자(EL)의 한쪽 전극과 접속된다. 트랜지스터(M3)의 소스 및 드레인 중 다른 쪽은 전류 공급선(ANODE)과 접속된다.
용량 소자(C1)의 한쪽 전극은 트랜지스터(M1)의 소스 및 드레인 중 다른 쪽, 그리고 트랜지스터(M3)의 제 1 게이트 전극 및 제 2 게이트 전극과 접속된다. 용량 소자(C1)의 다른 쪽 전극은 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽, 트랜지스터(M3)의 소스 및 드레인 중 한쪽, 및 발광 소자(EL)의 한쪽 전극과 접속된다.
발광 소자(EL)의 한쪽 전극은 트랜지스터(M2)의 소스 및 드레인 중 다른 쪽, 트랜지스터(M3)의 소스 및 드레인 중 한쪽, 및 용량 소자(C1)의 다른 쪽 전극과 접속된다. 발광 소자(EL)의 다른 쪽 전극은 공통 배선(CATHODE)과 접속된다.
트랜지스터(M1)의 제 1 게이트 전극과 트랜지스터(M2)의 제 1 게이트 전극이 접속되는 주사선(GL)은 반도체층 아래의 금속 재료로 형성된다. 주사선(GL)은 개구를 통과하지 않고, 트랜지스터(M1)의 제 1 게이트 전극 및 트랜지스터(M2)의 제 1 게이트 전극과 접속된다. 트랜지스터(M1)의 제 2 게이트 전극과 트랜지스터(M2)의 제 2 게이트 전극이 접속되는 배선(V0)은 트랜지스터(M1) 및 트랜지스터(M2) 위의 도전층에 포함되는 금속 재료로 형성된다. 배선(V0)은 개구를 통하여 트랜지스터(M1)의 제 2 게이트 전극 및 트랜지스터(M2)의 제 2 게이트 전극과 접속된다.
도 1의 (B)는 도 1의 (A)에서의 회로의 동작을 간단히 나타내는 타이밍 차트이다. 도 1의 (B)는 n행에서의 주사선(GL(n))의 하나의 주사선 선택 기간(PSCAN)에서의, 배선(V0)의 전압 및 신호선(SL)의 화상 신호를 나타낸 것이다.
도 1의 (B)에 나타낸 바와 같이, PSCAN에서 신호선(SL)의 화상 신호는 (n-1)행의 신호 DATA(n-1)로부터 n행의 신호 DATA(n)로 전환된다. 이 기간 동안, 배선(V0)의 전압은 정전압(V0)이다.
상기 구성에서는, 트랜지스터(M1) 및 트랜지스터(M2)에서 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않는다. 이 구성에 의하여, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와는 대조적으로, 주사선(GL)과 트랜지스터 사이의 게이트 용량이 주사선(GL)과 제 1 게이트 전극 사이에서만 형성된다. 정전압이 배선(V0)에 인가되기 때문에, 배선(V0)과, 트랜지스터(M1) 및 트랜지스터(M2) 사이의 게이트 용량은 무시할 수 있을 정도이다. 따라서, 상기 구성은 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다. 또한, 배선(V0)에 인가하는 정전압(V0)을 제어함으로써, 트랜지스터(M1) 및 트랜지스터(M2)의 문턱 전압을 조정할 수 있다.
또한, 상기 구성에서는, 트랜지스터(M1) 및 트랜지스터(M2)에서, 금속 재료로 형성되는 주사선(GL)을 제 1 게이트 전극과 동일한 층에 제공할 수 있다. 따라서, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성하고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성하더라도, 주사선(GL)의 저항이 높아진다는 문제를 회피할 수 있다. 또한, 주사선(GL)의 저항을 저감하기 위하여, 금속 재료를 사용하는 불필요한 배선을 제공하는 비용만큼 제조 비용을 저감할 수 있다.
상기 구성에서는, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성할 수 있고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성할 수 있기 때문에, 가열에 의하여 산소를 방출하는 게이트 전극을 제 2 게이트 전극으로서 사용하여, 트랜지스터의 신뢰성을 향상시킬 수 있다. 또한, 트랜지스터(M1) 및 트랜지스터(M2)에서 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되지 않고, 이것은 게이트 전극들이 화소 영역 등의 작은 영역에서 서로 접속되지 않는 것을 의미하기 때문에, 고선명한 표시 장치를 제작할 수 있다.
[트랜지스터의 구조예]
여기서, 트랜지스터(M1) 및 트랜지스터(M2)에 사용할 수 있는 트랜지스터의 구조예에 대하여, 도 2의 (A) 내지 도 2의 (C)를 참조하여 설명하겠다.
도 2의 (A) 내지 도 2의 (C)는 트랜지스터를 포함하는 반도체 장치의 예를 도시한 것이다. 또한, 도 2의 (A) 내지 도 2의 (C)에 도시된 트랜지스터는 게이트 전극이 반도체층 상하에 제공되는 구조를 갖는다.
도 2의 (A)는 트랜지스터(100)의 상면도이다. 도 2의 (B)는 도 2의 (A)에서의 일점쇄선(X1-X2)을 따라 자른 단면도이다. 도 2의 (C)는 도 2의 (A)에서의 일점쇄선(Y1-Y2)을 따라 자른 단면도이다. 명료화를 위하여, 절연층(110) 등의 일부의 구성 요소를 도 2의 (A)에서는 도시하지 않았다. 도 2의 (A)와 같이, 이하에서 설명하는 트랜지스터의 상면도에서는, 일부의 구성 요소를 도시하지 않는 경우가 있다. 또한, 일점쇄선(X1-X2)의 방향을 채널 길이(L) 방향이라고 할 수 있고, 일점쇄선(Y1-Y2)의 방향을 채널 폭(W) 방향이라고 할 수 있다.
도 2의 (A) 내지 도 2의 (C)에 도시된 트랜지스터(100)는 기판(102) 위에 형성된 도전층(106), 도전층(106) 위에 형성된 절연층(104), 절연층(104) 위의 산화물 반도체층(108), 산화물 반도체층(108) 위의 절연층(110), 절연층(110) 위의 산화물 반도체층(112), 및 절연층(104), 산화물 반도체층(108), 및 산화물 반도체층(112) 위의 절연층(116)을 포함한다. 또한, 산화물 반도체층(108)은 절연층(110)과 접촉되는 채널 영역(108i), 절연층(116)과 접촉되는 소스 영역(108s), 및 절연층(116)과 접촉되는 드레인 영역(108d)을 갖는다.
트랜지스터(100)는 절연층(116)에 형성된 개구(141a)를 통하여 소스 영역(108s)과 전기적으로 접속되는 도전층(120a), 및 절연층(116)에 형성된 개구(141b)를 통하여 드레인 영역(108d)과 전기적으로 접속되는 도전층(120b)을 더 포함하여도 좋다.
도전층(106)은 제 1 게이트 전극으로서 기능하며, 금속 재료를 사용하여 형성된다. 산화물 반도체층(112)은 제 2 게이트 전극으로서 기능하며, 금속 산화물 재료를 사용하여 형성된다. 절연층(104)은 제 1 게이트 절연층으로서 기능하고, 절연층(110)은 제 2 게이트 절연층으로서 기능한다.
절연층(116)은 질소 및 수소 중 한쪽 또는 양쪽을 포함한다. 질소 및/또는 수소를 포함하는 절연층(116)으로부터, 산화물 반도체층(108) 및 산화물 반도체층(112)에 질소 및/또는 수소를 공급할 수 있다.
절연층(116)으로서는, 예를 들어, 질화물 절연층을 사용할 수 있다. 질화물 절연층은 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 또는 질화산화 알루미늄 등을 사용하여 형성할 수 있다. 절연층(116)의 수소 농도는 1×1022atoms/cm3 이상인 것이 바람직하다.
산화물 반도체층(112)은 절연층(110)에 산소를 공급하는 기능을 갖는다. 산소를 절연층(110)에 공급하는 기능을 갖는 산화물 반도체층(112)에 의하여, 절연층(110)은 과잉 산소를 포함할 수 있다. 절연층(110)이 과잉 산소 영역을 포함하면, 산화물 반도체층(108), 구체적으로는 채널 영역(108i)에 과잉 산소를 공급할 수 있다. 그러므로, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
절연층(110)은 산화물 절연층 또는 질화물 절연층을 사용하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연층(110)은, 예를 들어, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 갈륨, 또는 Ga-Zn 산화물 등을 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
산화물 반도체층(108) 위에 형성되는 절연층(110)이 과잉 산소를 포함하기 때문에, 과잉 산소를 채널 영역(108i)에 선택적으로 공급할 수 있다. 또는, 채널 영역(108i), 소스 영역(108s), 및 드레인 영역(108d)에 과잉 산소를 공급한 후에, 소스 영역(108s) 및 드레인 영역(108d)의 캐리어 밀도를 선택적으로 높여도 좋다.
또한, 절연층(110)의 두께가 절연층(104)의 두께보다 얇은 것이 바람직하다. 상술한 바와 같이, 정전압이 배선(V0)으로부터, 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112)에 인가된다. 두께가 얇은 절연층(110)은 제 2 게이트 전극, 제 2 게이트 절연층, 및 산화물 반도체층(108)에 의하여 트랜지스터(100)에 큰 기생 용량을 형성할 수 있다. 이로써, 정전기 방전 등에 의한 트랜지스터의 절연 파괴를 억제할 수 있다.
산소를 절연층(110)에 공급한 산화물 반도체층(112)의 캐리어 밀도는, 절연층(116)으로부터 공급되는 질소 및/또는 수소에 의하여 증가된다. 바꿔 말하면, 산화물 반도체층(112)은 산화물 도전체(OC: oxide conductor)로서도 기능한다. 따라서, 산화물 반도체층(112)은 산화물 반도체층(108)보다 높은 캐리어 밀도를 갖는다.
또한, 산화물 반도체층(112), 그리고 산화물 반도체층(108)의 소스 영역(108s) 및 드레인 영역(108d)은 각각 산소 결손을 형성하는 원소를 포함하여도 좋다. 산소 결손을 형성하는 원소의 대표적인 예에는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 염소, 및 희가스 원소가 있다. 희가스 원소의 대표적인 예에는 헬륨, 네온, 아르곤, 크립톤, 및 제논이 있다.
산화물 반도체층에 첨가된 불순물 원소가 산화물 반도체층의 금속 원소와 산소의 결합을 절단하여 산소 결손이 형성된다. 또는, 불순물 원소가 산화물 반도체층에 첨가되면, 산화물 반도체층에서의 금속 원소와 결합된 산소가 불순물 원소에 결합되고, 금속 원소로부터 산소가 방출되어 산소 결손이 형성된다. 그 결과, 산화물 반도체층의 캐리어 밀도가 높아지기 때문에, 도전성이 높아진다.
트랜지스터(100)는 절연층(110)의 측단부가 산화물 반도체층(112)의 측단부와 정렬되는 영역을 포함하는 것이 바람직하다. 바꿔 말하면, 트랜지스터(100)에서 절연층(110)의 상단부는 산화물 반도체층(112)의 하단부와 대략 정렬된다. 예를 들어, 산화물 반도체층(112)을 마스크로서 사용하여 절연층(110)을 가공함으로써 상기 구조를 얻을 수 있다.
산화물 반도체층(108) 및 산화물 반도체층(112)은 각각 In-M-Zn 산화물(M은 Al, Ga, Y, 또는 Sn) 등의 금속 산화물을 사용하여 형성된다. 또는, In-Ga 산화물 또는 In-Zn 산화물을 각각 산화물 반도체층(108) 및 산화물 반도체층(112)에 사용하여도 좋다. 산화물 반도체층(108) 및 산화물 반도체층(112)을 동일한 원소를 포함하는 금속 산화물을 사용하여 형성하면, 제조 비용을 저감할 수 있기 때문에 특히 바람직하다.
산화물 반도체층(108) 및 산화물 반도체층(112)이 각각 In-M-Zn 산화물인 경우, In-M-Zn 산화물의 층의 형성에 사용되는 스퍼터링 타깃의 금속 원소의 원자수비가 In≥M 및 Zn≥M을 만족시키는 것이 바람직하다. 이러한 스퍼터링 타깃에서의 금속 원소의 원자수비로서는, In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:1.5, In:M:Zn=2:1:2.3, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:4.1, 또는 In:M:Zn=5:1:7 등이 바람직하다. 또한 형성된 산화물 반도체층(108) 및 산화물 반도체층(112)에서의 금속 원소의 원자수비는 상기 스퍼터링 타깃에서의 금속 원소의 원자수비로부터 약 ±40%의 범위 내에서 변동될 수 있다. 예를 들어, 원자수비가 In:Ga:Zn=4:2:4.1인 스퍼터링 타깃을 사용하면, 산화물 반도체층의 원자수비 In:Ga:Zn은 4:2:3 및 그 근방이 될 수 있다.
불순물 농도가 낮고 결함 준위의 밀도가 낮은 산화물 반도체층을 채널 영역(108i)에 사용하면, 트랜지스터는 더 우수한 전기 특성을 가질 수 있다. 여기서, 불순물 농도가 낮고 결함 준위의 밀도가 낮은(산소 결손량이 적은) 상태는 "고순도 진성" 또는 "실질적으로 고순도 진성"이라고 한다. 이 상태를 "진성" 또는 "실질적으로 진성"라고 부를 수도 있다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적기 때문에, 캐리어 밀도가 낮은 경우가 있다. 따라서, 채널 영역이 형성되는 산화물 반도체층을 포함하는 트랜지스터는 양의 문턱 전압(노멀리 오프 특성)을 갖기 쉽다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체층은 결함 준위의 밀도가 낮기 때문에, 트랩 준위의 밀도가 낮은 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체층은 오프 상태 전류가 매우 낮다. 따라서, 채널 영역이 산화물 반도체층에 형성되는 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 경우가 있다.
한편, 소스 영역(108s), 드레인 영역(108d), 및 산화물 반도체층(112)은 절연층(116)과 접촉된다. 절연층(116)과 접촉되는 소스 영역(108s), 드레인 영역(108d), 및 산화물 반도체층(112)에 절연층(116)으로부터 수소 및/또는 질소가 첨가되어, 소스 영역(108s), 드레인 영역(108d), 및 산화물 반도체층(112)의 캐리어 밀도가 높아진다.
산화물 반도체층의 캐리어 밀도에 대하여 이하에서 설명하겠다.
산화물 반도체층의 캐리어 밀도에 영향을 미치는 인자의 예에는 산화물 반도체층 내의 산소 결손(Vo) 및 불순물이 포함된다.
산화물 반도체층 내의 산소 결손의 양이 증가되면, 수소가 이 산소 결손과 결합될 때(이 상태를 VoH라고도 함) 결함 준위의 밀도가 증가된다. 산화물 반도체층 내의 불순물의 양이 증가되면 결함 준위의 밀도도 증가된다. 따라서, 산화물 반도체층 내의 결함 준위의 밀도를 제어함으로써, 산화물 반도체층의 캐리어 밀도를 조정할 수 있다.
채널 영역에 산화물 반도체층을 사용한 트랜지스터에 대하여 이하에서 설명하겠다.
트랜지스터의 문턱 전압의 음 방향으로의 변동을 억제하거나 트랜지스터의 오프 상태 전류를 저감하기 위해서는, 산화물 반도체층의 캐리어 밀도를 저감하는 것이 바람직하다. 산화물 반도체층의 캐리어 밀도를 저감하기 위해서는, 산화물 반도체층 내의 불순물 농도를 저감하여 결함 준위의 밀도를 저감할 수 있다. 본 명세서 등에서, 불순물 농도가 낮고 결함 준위의 밀도가 낮은 상태를 "고순도 진성" 또는 "실질적으로 고순도 진성" 이라고 한다. 고순도 진성인 산화물 반도체층의 캐리어 밀도는 8×1015cm-3 미만, 바람직하게는 1×1011cm-3 미만, 더 바람직하게는 1×1010cm-3 미만이고 1×10-9cm-3 이상이다.
한편, 트랜지스터의 온 상태 전류를 증가시키거나 트랜지스터의 전계 효과 이동도를 향상시키기 위해서는, 산화물 반도체층의 캐리어 밀도를 높이는 것이 바람직하다. 산화물 반도체층의 캐리어 밀도를 높이기 위해서는, 산화물 반도체층 내의 불순물 농도 또는 결함 준위의 밀도를 약간 증가시키거나 산화물 반도체층의 밴드 갭을 좁게 하는 것이 바람직하다. 예를 들어, 트랜지스터의 Id-Vg 특성에서 양호한 온/오프비가 얻어지는 범위에서 불순물 농도가 약간 높거나 결함 준위의 밀도가 약간 높은 산화물 반도체층을 실질적으로 진성으로 간주할 수 있다. 또한, 전자 친화력이 높고 밴드 갭이 좁기 때문에, 열적으로 여기된 전자(캐리어)의 밀도가 증가된 산화물 반도체층을 실질적으로 진성으로 간주할 수 있다. 또한, 전자 친화력이 더 높은 산화물 반도체층을 사용한 트랜지스터는 문턱 전압이 더 낮아진다.
캐리어 밀도가 증가된 산화물 반도체층은 어느 정도 n형 도전성을 갖기 때문에, 이것을 "slightly-n" 산화물 반도체층이라고 할 수 있다.
실질적으로 진성인 산화물 반도체층의 캐리어 밀도는 1×105cm-3 이상 1×1018cm-3 미만인 것이 바람직하고, 1×107cm-3 이상 1×1017cm-3 이하인 것이 더 바람직하고, 1×109cm-3 이상 5×1016cm-3 이하인 것이 더 바람직하고, 1×1010cm-3 이상 1×1016cm-3 이하인 것이 더 바람직하고, 1×1011cm-3 이상 1×1015cm-3 이하인 것이 더 바람직하다.
상술한 실질적으로 진성인 산화물 반도체층을 사용함으로써 트랜지스터의 신뢰성을 향상시켜도 좋다. 여기서, 채널 영역에 산화물 반도체층을 포함하는 트랜지스터의 신뢰성이 높은 이유에 대하여, 도 23을 참조하여 설명하겠다. 도 23은 채널 영역에 산화물 반도체층을 포함하는 트랜지스터의 에너지 밴드도이다.
도 23에서, GE는 게이트 전극을 나타내고, GI는 게이트 절연막을 나타내고, OS는 산화물 반도체층을 나타내고, SD는 소스 전극 또는 드레인 전극을 나타낸다. 즉, 도 23은 게이트 전극, 게이트 절연막, 산화물 반도체층, 및 산화물 반도체층과 접촉되는 소스 전극 또는 드레인 전극의 에너지 밴드의 예이다.
도 23에서, 산화 실리콘막을 게이트 절연막으로서 사용하고, In-Ga-Zn 산화물을 산화물 반도체층에 사용한다. 또한, 산화 실리콘막에 형성할 수 있는 결함의 전이 준위 εf는 게이트 절연막의 도전대 하단으로부터 약 3.1eV 이격되어 배치되고, 게이트 전압(Vg)이 30V이라면, 산화물 반도체층과 산화 실리콘막의 계면에서의 산화 실리콘막의 페르미 준위 Ef는 게이트 절연막의 도전대 하단으로부터 약 3.6eV 이격되어 배치되는 것으로 가정한다. 또한, 산화 실리콘막의 페르미 준위 Ef는 게이트 전압에 따라 변동된다. 예를 들어, 게이트 전압이 증가될수록, 산화물 반도체층과 산화 실리콘막의 계면에서의 산화 실리콘막의 페르미 준위 Ef는 낮아진다. 도 23에서, 중공원은 전자(캐리어)를 가리키고, 부호 "X"는 산화 실리콘막의 결함 준위를 가리킨다.
도 23에 도시된 바와 같이, 예를 들어, 게이트 전압의 인가 중에 캐리어가 열적으로 여기되면, 결함 준위(도면에서의 "X")에 캐리어가 트랩되고, 결함 준위의 전하 상태가 양("+")으로부터 중성("0")으로 변화된다. 구체적으로는, 산화 실리콘막의 페르미 준위 Ef에 열 여기 에너지를 가함으로써 얻어진 값이 결함의 전이 레벨 εf보다 높아지는 경우, 산화 실리콘막에서의 결함 준위의 전하 상태가 양으로부터 중성으로 변화되고, 트랜지스터의 문턱 전압이 양 방향으로 변동된다.
전자 친화력이 상이한 산화물 반도체층을 사용하면, 게이트 절연막과 산화물 반도체층의 계면의 페르미 준위가 변화될 수 있다. 전자 친화력이 높은 산화물 반도체층을 사용하면, 게이트 절연막의 도전대 하단은 게이트 절연막과 산화물 반도체층의 계면, 또는 계면 근방에서 상대적으로 높아진다. 이 경우, 게이트 절연막에 형성할 수 있는 결함 준위(도 23에서의 "X")도 상대적으로 높은 위체에 배치된다; 따라서, 게이트 절연막의 페르미 준위와 산화물 반도체막의 페르미 준위의 에너지 차이가 커진다. 그 결과, 게이트 절연막에 트랩되는 전하가 적어진다. 예를 들어, 산화 실리콘막에 형성할 수 있는 결함 준위의 전하 상태에서의 변화가 작아진다; 따라서, 게이트 바이어스 온도(GBT) 스트레스에 의한 트랜지스터의 문턱 전압의 변화를 작게 할 수 있다.
상기가 산화물 반도체층의 캐리어 밀도에 대한 설명이다.
도 2의 (C)에 도시된 바와 같이, 산화물 반도체층(108i)은 제 1 게이트 전극으로서 기능하는 도전층(106), 및 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112)과 대향한다. 즉, 산화물 반도체층(108i)은 게이트 전극으로서 기능하는 도전층과 산화물 반도체층 사이에 배치된다.
이러한 구조로 함으로써, 트랜지스터(100)에 포함되는 산화물 반도체층(108)을 제 1 게이트 전극으로서 기능하는 도전층(106)의 주사 신호에 의한 전계, 및 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112)의 정전압에 의한 전계에 의하여 전기적으로 둘러쌀 수 있다.
트랜지스터(100)에서는, 도 1의 (A)에 도시된 바와 같이, 제 1 게이트 전극으로부터 트랜지스터(100)의 도전 상태를 제어하는 주사 신호가 공급되고, 제 2 게이트 전극으로부터 정전압이 인가된다. 정전압이 배선(V0)에 인가되기 때문에, 배선(V0)과 트랜지스터(M1) 및 트랜지스터(M2) 사이의 게이트 용량은 무시할 수 있을 정도이고, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다.
또한, 트랜지스터(100)의 도전 상태는 제 1 게이트 전극과 동일한 층에 제공되는 주사선에 의하여 제어된다. 제 1 게이트 전극은 금속 재료를 사용하여 형성된다. 금속 재료는 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112) 등의 금속 산화물 재료보다 저항이 낮다. 따라서, 도전층(106)과 동일한 재료를 사용하여 형성되는 주사선의 저항을 낮게 할 수 있다.
또한, 트랜지스터(100)는 산화물층과 같이 가열에 의하여 산소를 방출하는 게이트 전극으로서, 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112)을 포함한다. 따라서, 트랜지스터(100)의 신뢰성은 높다. 상술한 바와 같이, 제 1 게이트 전극으로서 기능하는 도전층(106), 및 도전층(106)과 동일한 층에 위치하는 주사선의 저항을 저감할 수 있기 때문에, 제 2 게이트 전극의 저항이 높다는 단점을 보완할 수 있다. 또한, 제 2 게이트 전극으로서 기능하는 산화물 반도체층의 저항을 저감하기 위하여 산화물 반도체층과 금속 배선이 적층되는 구조와 비교하여, 공정의 수를 저감할 수 있다; 결과적으로, 제조 비용을 저감할 수 있다.
또한, 트랜지스터(100)는 제 1 게이트 전극과 제 2 게이트 전극을 접속하기 위한 개구를 갖지 않는다. 이것은 화소 영역처럼 작은 영역에 개구를 제공할 필요성을 회피할 수 있다. 따라서, 트랜지스터(100)는 고선명한 표시 장치에 적합하다.
[상측 구조의 예]
다음에, 도 3은 발광 소자 등의 구조를 제외한 도 1의 (A)에서의 회로 구성에 사용할 수 있는 상면도의 예이다. 도 4는 도 3의 상면도에서의 상하에 배열되는 도전층 및 반도체층 등을 개별적으로 나타내고 개구를 통하여 접속되는 상태를 도시한 것이다. 도 5의 (A)는 도 3에서의 점선(P1-P2)을 따라 자른 단면도이고, 도 5의 (B)는 도 3에서의 점선(Q1-Q2)을 따라 자른 단면도이다. 도 6의 (A) 및 도 6의 (B)는 발광 소자 등의 구조를 포함하는 도 3의 상면도가 배열된 상면도이다.
도 3의 상면도에는, 주사선(GL), 신호선(SL), 배선(V0), 전류 공급선(ANODE), 트랜지스터(M1), 트랜지스터(M2), 트랜지스터(M3), 및 용량 소자(C1)가 도시되었다. 도전층 및 산화물 반도체층의 층 구조에서 절연층 등은 도시하지 않았다.
도 3에서의 배선 등을 형성하는 산화물 반도체층 및 도전층의 층 구조를 도 4 그리고 도 5의 (A) 및 도 5의 (B)로부터 이해할 수 있다. 제 1 게이트 전극으로서 기능하는 도전층(151) 및 도전층(152)은 기판(SUB) 위에 제공된다. 그리고, 산화물 반도체층(161), 산화물 반도체층(162), 및 산화물 반도체층(163)은 제 1 게이트 절연층으로서 기능하는 절연층(153)을 개재(介在)하여 제공된다. 또한, 제 2 게이트 전극으로서 기능하는 산화물 반도체층(171), 산화물 반도체층(172), 및 산화물 반도체층(173)은 제 2 게이트 절연층으로서 기능하는 절연층(164)을 개재하여 제공된다. 그리고, 트랜지스터의 소스 전극 및 드레인 전극, 그리고 배선으로서 기능하는 도전층(181), 도전층(182), 도전층(183), 도전층(184), 및 도전층(185)은 절연층(174)을 개재하여 제공된다. 절연층(174)은 산화물 반도체층(161), 산화물 반도체층(162), 및 산화물 반도체층(163)의 캐리어 밀도, 그리고 산화물 반도체층(171), 산화물 반도체층(172), 및 산화물 반도체층(173)의 캐리어 밀도를 설택적으로 높여 산화물 반도체층의 도전성을 높인다. 또한, 층간 절연층으로서 기능하는 절연층(186) 및 절연층(187)을 개재하여, 도전층(191) 및 도전층(192)이 도전층(181), 도전층(182), 도전층(183), 도전층(184), 및 도전층(185) 위에 제공된다. 층간 절연층으로서 기능하는 절연층(193)은 도전층(191) 및 도전층(192) 위에 제공된다. 또한, 도전층(183)에 도달되도록 절연층(186), 절연층(187), 및 절연층(193)에 개구(190)가 형성된다. 개구(190)는 나중에 형성되는 화소 전극과, 화소 전극 위에 제공되는 발광 소자를 접속하기 위한 것이다.
도 3 및 도 4에서, 십자형을 갖는 사각형은 절연층에 형성된 개구를 가리킨다. 도 4의 화살표에 의하여 나타낸 바와 같이, 별도의 층에서의 도전층과 산화물 반도체층은 개구를 통하여 접속된다. 도 4에는, 주사선(GL)으로서 기능하는 도전층(151), 신호선(SL)으로서 기능하는 도전층(191), 배선(V0)으로서 기능하는 도전층(181), 및 전류 공급선(ANODE)으로서 기능하는 도전층(192)이 도시되었다.
도 3, 도 4, 그리고 도 5의 (A) 및 도 5의 (B)에서 알 수 있는 바와 같이, 트랜지스터(M1) 및 트랜지스터(M2)에서, 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않는다. 이 구성에 의하여, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와는 대조적으로, 주사선(GL)과, 트랜지스터(M1) 및 트랜지스터(M2) 사이의 게이트 용량이 주사선(GL)과 제 1 게이트 전극 사이에서만 형성된다. 따라서, 상기 구성에서는, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다.
또한, 도 3, 도 4, 그리고 도 5의 (A) 및 도 5의 (B)에서 알 수 있는 바와 같이, 금속 재료로 형성되는 주사선(GL)을 트랜지스터(M1) 및 트랜지스터(M2)에서 제 1 게이트 전극과 동일한 층에 제공할 수 있다. 따라서, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성하고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성하더라도, 주사선(GL)의 저항이 높아진다는 문제를 회피할 수 있다. 또한, 주사선(GL)의 저항을 저감하기 위하여, 금속 재료를 사용하는 불필요한 배선을 제공하는 비용만큼 제조 비용을 저감할 수 있다.
또한, 도 3, 도 4, 그리고 도 5의 (A) 및 도 5의 (B)에서 알 수 있는 바와 같이, 용량 소자(C1)의 2개의 전극을 도전층(152) 및 산화물 반도체층(163)을 사용하여 형성할 수 있다. 2개의 전극 사이에서의 절연층(153)의 두께를 얇게 함으로써, 용량 소자의 용량을 증가시킬 수 있다.
도 6의 (A)는 도 3, 도 4, 그리고 도 5의 (A) 및 도 5의 (B)에 도시된 화소에 각각 상당하는 3개의 색(예를 들어, 적색(R), 녹색(G), 및 청색(B))의 2×3의 부화소의 상면도이다. 도 6의 (A)는 m행 및 (m+1)행의 2행, 및 n열, (n+1)열, 및 (n+2)열의 3열로 배치된 부화소(R1), 부화소(R2), 부화소(G1), 부화소(G2), 부화소(B1), 및 부화소(B2)를 도시한 것이다. 도 6의 (A)는 도 3 내지 도 5의 (A) 및 도 5의 (B)를 참조하여 설명한 개구(190) 이외에 발광 소자(EL)에 포함되는 발광층(198), 및 격벽층(199)도 도시한 것이다. 도 6의 (A)는 m행의 주사선(GL_m), (m+1)행의 주사선(GL_m+1), n열의 신호선(SL_n), (n+1)열의 신호선(SL_n+1), (n+2)열의 신호선(SL_n+2), 배선(V0), 및 전류 공급선(ANODE)을 도시한 것이다.
도 6의 (B)는 도 6의 (A)에서의 상면도의 모식도이다. 도 6의 (B)에서, 발광층(198) 및 격벽층(199) 등은 영역(22)에 제공되고, 트랜지스터(M1) 및 트랜지스터(M3) 등을 포함하는 회로는 영역(24)에 제공된다. 도 6의 (A)에도 도시된 바와 같이, 개구(190)는 영역(24)의 중앙 부근에 배치된다. 영역(24)이 영역(22)과 정렬되지 않도록 배치됨으로써, 개구(190)를 영역(22)의 단부에 배치할 수 있다. 이 구조는 발광 영역을 개구(190)의 위치에 상관없이 제공할 수 있다.
[변형예]
본 발명의 일 형태에 사용할 수 있는 회로 구성은 도 1의 (A)에서의 트랜지스터(M1) 내지 트랜지스터(M3)를 포함하는 화소 구성에 한정되지 않는다. 예를 들어, 도 7의 (A)와 같이, 본 발명의 일 형태를 2개 이하의 트랜지스터를 포함하는 화소 구성에도 사용할 수 있다.
도 7의 (A)에 도시된 화소 구성은 트랜지스터(M4), 트랜지스터(M5), 용량 소자(C2), 및 발광 소자(EL)를 포함한다. 즉, 화소 구성은 트랜지스터(M2)가 없는 도 1의 (A)에서의 회로 구성에 상당한다.
도 7의 (A)에 도시된 회로 구성에서도, 트랜지스터(M4)에서 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않는다. 이 구성에 의하여, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와는 대조적으로, 주사선(GL)과 트랜지스터 사이의 게이트 용량이 주사선(GL)과 제 1 게이트 전극 사이에서만 형성된다. 정전압이 배선(V0)에 인가되기 때문에, 배선(V0)과 트랜지스터(M4) 사이의 게이트 용량은 무시할 수 있을 정도이다. 따라서, 상기 구성에서는 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다. 또한, 배선(V0)에 인가하는 정전압을 제어함으로써, 트랜지스터(M4)의 문턱 전압을 조정할 수 있다.
또한, 상기 구성에서는, 트랜지스터(M4)에서, 금속 재료로 형성되는 주사선(GL)을 제 1 게이트 전극과 동일한 층에 제공할 수 있다. 따라서, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성하고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성하더라도, 주사선(GL)의 저항이 높아진다는 문제를 회피할 수 있다. 또한, 주사선(GL)의 저항을 저감하기 위하여, 금속 재료를 사용하는 불필요한 배선을 제공하는 비용만큼 제조 비용을 저감할 수 있다.
상기 구성에서는, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성할 수 있고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성할 수 있기 때문에, 가열에 의하여 산소를 방출하는 게이트 전극을 제 2 게이트 전극으로서 사용하여, 트랜지스터의 신뢰성을 향상시킬 수 있다. 또한, 트랜지스터(M4)에서 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되지 않고, 이것은 게이트 전극들이 화소 영역 등의 작은 영역에서 서로 접속되지 않는 것을 의미하기 때문에, 고선명한 표시 장치를 제작할 수 있다.
본 발명의 일 형태에 사용할 수 있는 회로 구성은 도 1의 (A) 및 도 7의 (A)에서의 화소 구성에 한정되지 않는다. 예를 들어, 도 7의 (B)와 같이, 본 발명의 일 형태를 3개 이상의 트랜지스터를 포함하는 화소 구성에도 사용할 수 있다.
도 7의 (B)에 도시된 화소 구성은 트랜지스터(M6), 트랜지스터(M7), 트랜지스터(M8), 트랜지스터(M9), 트랜지스터(M10), 트랜지스터(M11), 용량 소자(C3), 용량 소자(C4), 용량 소자(C5), 및 발광 소자(EL)를 포함한다. 이 구성을 갖는 화소는 신호선(SL), 전류 공급선(ANODE), 배선(V0), 공통 배선(CATHODE), 주사선(GL1) 내지 주사선(GL4), 그리고 배선(V1) 및 배선(V2)에 의하여 동작한다. 배선(V1) 및 배선(V2)은 각각 정전압이 인가되는 배선이다.
도 7의 (B)에 도시된 회로 구성에서도, 트랜지스터(M6) 내지 트랜지스터(M10)에서 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않는다. 이 구성에 의하여, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와는 대조적으로, 주사선(GL1) 내지 주사선(GL4)과 트랜지스터 사이의 게이트 용량이 주사선(GL1) 내지 주사선(GL4)과 제 1 게이트 전극 사이에서만 형성된다. 정전압이 배선(V0)에 인가되기 때문에, 배선(V0)과, 트랜지스터(M6) 내지 트랜지스터(M10) 사이의 게이트 용량은 무시할 수 있을 정도이다. 따라서, 상기 구성에서는 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL1) 내지 주사선(GL4)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다. 또한, 배선(V0)에 인가하는 정전압을 제어함으로써, 트랜지스터(M6) 내지 트랜지스터(M10)의 문턱 전압을 조정할 수 있다.
또한, 상기 구성에서는, 트랜지스터(M6) 내지 트랜지스터(M10)에서, 금속 재료로 형성되는 주사선(GL1) 내지 주사선(GL4)을 제 1 게이트 전극과 동일한 층에 제공할 수 있다. 따라서, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성하고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성하더라도, 주사선(GL1) 내지 주사선(GL4)의 저항이 높아진다는 문제를 회피할 수 있다. 또한, 주사선(GL1) 내지 주사선(GL4)의 저항을 저감하기 위하여, 금속 재료를 사용하는 불필요한 배선을 제공하는 비용만큼 제조 비용을 저감할 수 있다.
상기 구성에서는, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성할 수 있고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성할 수 있기 때문에, 가열에 의하여 산소를 방출하는 게이트 전극을 제 2 게이트 전극으로서 사용하여, 트랜지스터의 신뢰성을 향상시킬 수 있다. 또한, 트랜지스터(M6) 내지 트랜지스터(M10)에서 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되지 않고, 이것은 게이트 전극들이 화소 영역 등의 작은 영역에서 서로 접속되지 않는 것을 의미하기 때문에, 고선명한 표시 장치를 제작할 수 있다.
도 1의 (A)에서, 트랜지스터(M3)의 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않지만, 본 발명의 일 형태는 이 구성에 한정되지 않는다. 예를 들어, 도 8의 (A)에 도시된 바와 같이, 트랜지스터(M3)의 제 2 게이트 전극을 배선(V0)과 접속하여도 좋다.
또는, 예를 들어, 도 8의 (B)에 도시된 바와 같이, 트랜지스터(M3)의 제 1 게이트 전극을 생략하여도 좋다. 또는, 예를 들어, 도 8의 (C)에 도시된 바와 같이, 트랜지스터(M3)의 제 1 게이트 전극을 트랜지스터(M3)의 소스 및 드레인 중 한쪽과 접속하여도 좋다.
도 8의 (A) 내지 도 8의 (C)에 도시된 구성에서도, 트랜지스터(M1) 및 트랜지스터(M2)에서 제 1 게이트 전극과 제 2 게이트 전극은 서로 접속되지 않는다. 이 구성에 의하여, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와는 대조적으로, 주사선(GL)과 트랜지스터 사이의 게이트 용량이 주사선(GL)과 제 1 게이트 전극 사이에서만 형성된다. 정전압이 배선(V0)에 인가되기 때문에, 배선(V0)과, 트랜지스터(M1) 및 트랜지스터(M2) 사이의 게이트 용량은 무시할 수 있을 정도이다. 따라서, 상기 구성에서는 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되는 경우와 비교하여, 주사선(GL)과 트랜지스터 사이의 게이트 용량을 저감할 수 있다. 또한, 배선(V0)에 인가하는 정전압을 제어함으로써, 트랜지스터(M1) 및 트랜지스터(M2)의 문턱 전압을 조정할 수 있다.
또한, 상기 구성에서는, 트랜지스터(M1) 및 트랜지스터(M2)에서 금속 재료로 형성되는 주사선(GL)을 제 1 게이트 전극과 동일한 층에 제공할 수 있다. 따라서, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성하고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성하더라도, 주사선(GL)의 저항이 높아진다는 문제를 회피할 수 있다. 또한, 주사선(GL)의 저항을 저감하기 위하여, 금속 재료를 사용하는 불필요한 배선을 제공하는 비용만큼 제조 비용을 저감할 수 있다.
상기 구성에서는, 금속 재료를 포함하는 도전층으로 제 1 게이트 전극을 형성할 수 있고 산화물 반도체 등의 금속 산화물 재료를 포함하는 도전층으로 제 2 게이트 전극을 형성할 수 있기 때문에, 가열에 의하여 산소를 방출하는 게이트 전극을 제 2 게이트 전극으로서 사용하여, 트랜지스터의 신뢰성을 향상시킬 수 있다. 또한, 트랜지스터(M1) 및 트랜지스터(M2)에서 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되지 않고, 이것은 게이트 전극들이 화소 영역 등의 작은 영역에서 서로 접속되지 않는 것을 의미하기 때문에, 고선명한 표시 장치를 제작할 수 있다.
도 1의 (A)에서는, 트랜지스터(M1) 및 트랜지스터(M2) 양쪽의 제 2 게이트 전극 양쪽이 배선(V0)과 접속되지만, 본 발명의 일 형태는 이 구성에 한정되지 않는다. 예를 들어, 도 24의 (A)에 도시된 바와 같이, 트랜지스터(M1)의 제 2 게이트 전극을 배선(V0)과 접속하여도 좋고, 트랜지스터(M2)의 제 2 게이트 전극을 주사선(GL)과 접속하여도 좋다. 이 구성은 트랜지스터(M2)의 전류 공급 능력을 높일 수 있다.
또는, 도 24의 (B)에 도시된 바와 같이, 트랜지스터(M2)의 제 2 게이트 전극을 배선(V0)과 접속하여도 좋고, 트랜지스터(M1)의 제 2 게이트 전극을 주사선(GL)과 접속하여도 좋다. 이 구성은 트랜지스터(M1)의 전류 공급 능력을 높일 수 있다.
또한, 도 1의 (A)에서의 주사선(GL) 대신에, 복수의 주사선(GL1) 및 주사선(GL2)을 제공하여도 좋다. 예를 들어, 도 25의 (A)에 도시된 바와 같이, 트랜지스터(M1)의 제 1 게이트 전극을 주사선(GL1)과 접속하여도 좋고, 트랜지스터(M2)의 제 1 게이트 전극을 주사선(GL2)과 접속하여도 좋다.
또한, 도 1의 (A)에서의 배선(V0) 대신에, 복수의 배선(V0_1) 및 배선(V0_2)을 제공하여도 좋다. 예를 들어, 도 25의 (B)에 도시된 바와 같이, 트랜지스터(M1)의 제 2 게이트 전극을 배선(V0_1)과 접속하여도 좋고, 트랜지스터(M2)의 제 2 게이트 전극을 배선(V0_1)과 접속하여도 좋다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치의 단면 구조의 예에 대하여 설명하겠다.
[표시 장치의 구조예]
도 9는 이하에서 설명하는 표시 장치(10)의 상면 개략도이다. 표시 장치(10)는 화소부(11), 주사선 구동 회로(12), 신호선 구동 회로(13), 단자부(15), 복수의 배선(16a), 및 복수의 배선(16b) 등을 포함한다.
[단면 구조예 1-1]
도 10은 표시 장치(10)의 단면 모식도이다. 도 10은 도 9의 절단선(A1-A2)을 따라 자른 단면을 나타낸 것이다.
표시 장치(10)는 접합층(220)으로 서로 접합된 제 1 기판(201) 및 제 2 기판(202)을 포함한다.
제 1 기판(201) 위에는, 단자부(15), 배선(16b), 신호선 구동 회로(13)에 포함되는 트랜지스터(255), 화소부(11)에 포함되는, 트랜지스터(251) 및 트랜지스터(252), 용량 소자(253), 그리고 발광 소자(254) 등이 제공된다. 또한, 제 1 기판(201) 위에는 절연층(211), 절연층(212), 절연층(213), 및 절연층(214), 그리고 스페이서(215) 등이 제공된다.
제 2 기판(202)의 제 1 기판(201) 측에는 절연층(221), 차광층(231), 착색층(232), 그리고 구조물(230a) 및 구조물(230b) 등이 제공된다.
절연층(213) 위에는 발광 소자(254)가 제공된다. 발광 소자(254)는 제 1 전극으로서 기능하는 화소 전극(225), EL층(222), 및 제 2 전극(223)을 포함한다. 화소 전극(225)과 EL층(222) 사이에 광학 조정층(224)이 제공된다. 절연층(214)은 화소 전극(225) 및 광학 조정층(224)의 단부를 덮는다.
트랜지스터(251)는 도 1의 (A)를 참조하여 실시형태 1에서 설명한 트랜지스터(M1) 또는 트랜지스터(M2)로서 기능한다. 트랜지스터(252)는 도 1의 (A)를 참조하여 실시형태 1에서 설명한 트랜지스터(M3)로서 기능한다.
트랜지스터(251), 트랜지스터(252), 및 트랜지스터(255)에는 제 1 게이트 전극으로서 기능하는 도전층(275), 및 제 2 게이트 전극으로서 기능하는 도전층(272)이 제공된다. 구체적으로는, 채널이 형성되는 반도체는 2개의 게이트 전극 사이에 끼워진다. 도전층(275)은 도 2의 (A) 내지 도 2의 (C)를 참조하여 실시형태 1에서 설명한, 제 1 게이트 전극으로서 기능하는 도전층(106)에 대응한다. 도전층(272)은 도 2의 (A) 내지 도 2의 (C)를 참조하여 실시형태 1에서 설명한, 제 2 게이트 전극으로서 기능하는 산화물 반도체층(112)에 대응한다.
반도체층(271)의 산소 결손을 채울 수 있도록, 산소를 방출하는 전극으로서 도전층(275)을 사용하면, 트랜지스터의 전기 특성을 안정시킬 수 있다.
트랜지스터(252)와 같이 발광 소자와 접속되는 트랜지스터에서는, 동일한 신호를 공급하도록, 2개의 게이트 전극을 서로 전기적으로 접속하는 것이 바람직하다. 이러한 트랜지스터는 다른 트랜지스터보다 높은 전계 효과 이동도를 가질 수 있기 때문에, 다른 트랜지스터보다 높은 온 상태 전류를 가질 수 있다. 그 결과, 고속 동작이 가능한 회로를 얻을 수 있다.
도 10에 도시된 바와 같이, 용량 소자(253)는 도전층(274)의 일부, 절연층(217)의 일부, 및 도전층(273)의 일부로 형성되지만, 용량 소자(253)를 도전층(275)의 일부, 절연층(211)의 일부, 및 반도체층(271)의 일부로 형성할 수 있다.
도 10에 도시된 예의 발광 소자(254)는 톱 이미션 발광 소자이다. 발광 소자(254)로부터의 발광은 제 2 기판(202) 측으로부터 추출된다. 이러한 구조로 함으로써, 트랜지스터, 용량 소자, 회로, 및 배선 등을 발광 소자(254) 아래(즉, 제 1 기판(201) 측)에 제공할 수 있기 때문에, 화소부(11)의 개구율이 높아진다.
발광 소자(254)와 중첩되는 착색층(232)은 제 1 기판(201) 측에서의 제 2 기판(202)의 표면에 제공된다. 차광층(231)을 착색층(232)이 제공되지 않는 영역에 제공하여도 좋다. 도 10에 도시된 바와 같이, 차광층(231)을 신호선 구동 회로(13)와 중첩시켜도 좋다. 또한, 착색층(232) 및 차광층(231)을 덮도록, 투광 오버코트층을 제공하여도 좋다.
제 2 기판(202)의 제 1 기판(201) 측에서는, 접합층(220)보다 내측에 구조물(230a)이 배치되고, 접합층(220)보다 외측에 구조물(230b)이 배치된다. 구조물(230a) 및 구조물(230b)은 각각 제 2 기판(202)의 단부에서 절연층(221) 또는 제 2 기판(202) 등의 크랙의 발생을 억제하는 기능을 갖는다. 도 10의 예에서의 구조물(230a) 및 구조물(230b)은 차광층(231)과 동일한 막으로 형성된 층, 및 착색층(232)과 동일한 막으로 형성된 층을 포함하는 적층 구조를 갖는다. 이와 같은 2층 이상을 포함하는 적층 구조로 함으로써, 크랙의 발생을 억제하는 효과를 높일 수 있다. 구조물(230a) 및 구조물(230b)은 접합층(220)의 양쪽에 제공되지만, 구조물(230a) 및 구조물(230b) 중 어느 한쪽을 접합층(220)의 한쪽에 제공하여도 좋다. 크랙의 가능성이 없는 경우(예를 들어, 제 2 기판(202)이 높은 강성을 보유하는 경우), 구조물(230a) 및 구조물(230b)을 생략하여도 좋다.
스페이서(215)는 절연층(214) 위에 제공된다. 스페이서(215)는 제 1 기판(201)과 제 2 기판(202) 사이의 간격이 지나치게 줄어드는 것을 방지하는 갭 스페이서로서 기능한다. 스페이서(215)의 측면의 일부와 스페이서(215)가 형성되는 면 사이의 각도는 45° 이상 120° 이하인 것이 바람직하고, 60° 이상 100° 이하인 것이 더 바람직하고, 75° 이상 90° 이하인 것이 더욱 바람직하다. 이 구조에 의하여, 스페이서(215)의 측면에서 두께가 얇은 EL층(222)의 영역을 쉽게 형성할 수 있다. 이로써, 인접된 발광 소자들 사이에서, EL층(222)을 통하여 흐르는 전류에 의한 원하지 않는 발광을 방지할 수 있다. 발광 소자들 사이에 이러한 형상을 갖는 스페이서(215)를 제공하는 것은 인접되는 발광 소자들 사이의 거리가 감소되기 때문에, 화소부(11)가 고선면한 경우에 특히 효과적이다. 또한, 이것은 예를 들어, EL층(222)이 도전성이 높은 재료를 포함하는 층을 포함하는 경우에 특히 효과적이다.
차폐 마스크를 EL층(222) 및 제 2 전극(223) 등의 형성에 사용하는 경우에, 스페이서(215)는 이 차폐 마스크에 의한 상처로부터 형성면을 보호하는 기능을 가져도 좋다.
스페이서(215)는 주사선과 교차되는 배선과 중첩되는 것이 바람직하다.
컬러 필터법은 도 10에 나타낸 표시 장치(10)에 사용된다. 예를 들어, 적색(R), 녹색(G), 및 청색(B) 중 어느 것의 착색층(232)을 각각 포함하는 부화소에 의하여 하나의 색이 표현되는 구조를 사용하여도 좋다. 또한, 백색(W) 및 황색(Y)의 부화소를 사용하면, 색재현성을 향상시킬 수 있고 소비전력을 저감할 수 있기 때문에 바람직하다.
발광 소자(254)에서, 착색층(232)과, 광학 조정층(224)을 사용한 마이크로캐비티 구조의 조합에 의하여, 표시 장치(10)로부터 색 순도가 높은 광을 추출할 수 있다. 광학 조정층(224)의 두께는 부화소의 색에 따라 결정된다. 일부의 부화소에서는, 광학 조정층을 생략하여도 좋다.
발광 소자(254)의 EL층(222)으로서 백색광을 방출하는 EL층을 사용하는 것이 바람직하다. 발광 소자(254)를 사용함으로써, 부화소의 EL층(222)을 구분 도포할 필요가 없어져, 비용이 저감되거나 수율이 높아진다. 또한, 화소부(11)는 높은 해상도로 쉽게 형성할 수 있다. 부화소는 두께가 상이한 광학 조정층을 포함하기 때문에, 부화소에서 EL층(222)을 구분 도포하여도 좋고, 이 경우, 광학 조정층 및 착색층 중 한쪽 또는 양쪽을 생략할 수 있다. 이 경우, 부화소에서의 층은 반드시 EL층(222)의 발광층 이외를 구분 도포할 필요는 없다.
도 10에 나타낸 예에서, FPC(242)는 단자부(15)와 전기적으로 접속된다. 따라서, 도 10에 나타낸 표시 장치(10)를 표시 모듈이라고 할 수 있다. FPC 등이 없는 표시 장치를 표시 패널이라고 할 수 있다.
단자부(15)는 접속층(243)을 통하여 FPC(242)와 전기적으로 접속된다.
도 10에 나타낸 단자부(15)는 배선(16b)과, 화소 전극(225)과 동일한 도전막으로 형성된 도전층의 적층 구조를 갖는다. 단자부(15)는 복수의 도전층을 포함하는 적층 구조를 가지면, 전기 저항의 저감뿐만 아니라 기계적 강도의 향상을 달성할 수 있기 때문에 바람직하다.
절연층(211) 및 절연층(221)은 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하여 형성하는 것이 바람직하다. 즉, 절연층(211) 및 절연층(221)을 배리어막으로서 기능시킬 수 있다. 이러한 구조로 함으로써, 수분을 투과시킬 수 있는 재료를 제 1 기판(201) 및 제 2 기판(202)에 사용하더라도, 외부로부터 발광 소자(254) 및 트랜지스터 등으로의 불순물의 침입을 효과적으로 억제할 수 있어, 신뢰성이 높은 표시 장치가 된다.
도 10에 나타낸 예는 제 1 기판(201)과 제 2 기판(202) 사이에 공간(250)을 포함하는 중공 밀봉 구조를 갖는다. 예를 들어, 공간(250)을 질소 또는 희가스 등의 불활성 가스로 채워도 좋다. 공간(250)을 오일 등의 유동성 재료로 채워도 좋고, 또는 공간(250)의 압력을 저감하여도 좋다. 이 밀봉법은 이들에 한정되지 않고, 수지 등을 사용하는 고체 밀봉을 사용하여도 좋다.
[단면 구조예 2]
도 11은 화소부(11) 및 신호선 구동 회로(13)를 접고 사용하는 경우에 적합한 표시 장치의 구조예이다.
도 11에 나타낸 표시 장치(10)는 제 1 기판(201)과 제 2 기판(202)이 실란트(260)로 서로 접합되는 고체 밀봉 구조를 갖는다.
제 1 기판(201) 위에는 접합층(261)이 제공된다. 접합층(261) 위에는 절연층(216)이 제공된다. 절연층(216) 위에는 트랜지스터 및 발광 소자 등이 제공된다. 절연층(216)을 절연층(221)과 같이, 물 또는 수소 등의 불순물이 확산되기 어려운 재료를 사용하여 형성하는 것이 바람직하다.
제 2 기판(202)과 절연층(221) 사이에는 접합층(262)이 제공된다.
도 11에 나타낸 바와 같이, 절연층(213)은 화소부(11) 및 신호선 구동 회로(13)보다 제 1 기판(201) 외측의 단부에 가까운 부분에 위치하는 개구를 갖는다. 예를 들어, 수지 재료를 사용하여 형성된 절연층(213)에, 화소부(11) 및 신호선 구동 회로(13) 등을 둘러싸도록 개구를 형성하는 것이 바람직하다. 이러한 구조에서는, 표시 장치(10)의 외부와 접촉되는 절연층(213)의 측면 근방이 화소부(11) 및 신호선 구동 회로(13) 등과 중첩되는 영역과 연속적인 층을 형성하지 않기 때문에, 절연층(213)을 통한 외부로부터의 물 및 수소 등의 불순물의 확산을 억제할 수 있다.
도 11에 나타낸 고체 밀봉 구조에 의하여, 제 1 기판(201)과 제 2 기판(202)의 간격을 일정하게 유지하기 쉬워진다. 따라서, 제 1 기판(201) 및 제 2 기판(202)으로서 가요성 기판을 바람직하게 사용할 수 있다. 그 결과, 화소부(11), 주사선 구동 회로(12), 및 신호선 구동 회로(13)의 일부 또는 전체를 사용할 때에 구부릴 수 있다. 예를 들어, 표시 장치(10)를 곡면에 접합하거나 표시 장치(10)의 화소부를 접을 수 있기 때문에, 다양한 구조를 갖는 전자 기기를 생산할 수 있다.
[변형예]
터치 센서를 포함하는 터치 패널의 예에 대하여 이하에서 설명하겠다.
도 12는 도 10에 예로서 나타낸 구조에 온-셀 터치 센서를 사용한 터치 패널의 예를 나타낸 것이다.
제 2 기판(202) 위에서는, 도전층(291) 및 도전층(292)이 절연층(294)으로 덮여 있다. 절연층(294) 위에는 도전층(293)이 제공된다. 도전층(293)은 절연층(294)의 개구를 통하여, 도전층(291)이 사이에 제공되는 2개의 도전층(292)과 전기적으로 접속된다. 절연층(294)은 접합층(295)으로 기판(296)과 접합된다.
도전층(291)과 도전층(292) 사이에 형성되는 용량의 양은 물체의 접근에 따라 변화되어, 물체의 접근 또는 접촉을 검지할 수 있다. 복수의 도전층(291) 및 복수의 도전층(292)의 격자 배열에 의하여 위치 정보를 얻을 수 있다.
단자부(299)는 제 2 기판(202)의 외측의 단부 부근에 제공된다. 단자부(299)는 접속층(298)을 통하여 FPC(297)와 전기적으로 접속된다.
여기서는, 손가락 또는 스타일러스 등의 물체가 접촉되는 기판으로서 기판(296)을 사용할 수도 있다. 이 경우, 보호층(세라믹 코트 등)은 기판(296) 위에 제공되는 것이 바람직하다. 산화 실리콘, 산화 알루미늄, 산화 이트륨, 또는 YSZ(yttria-stabilized zirconia) 등의 무기 절연 재료를 사용하여 보호층을 형성할 수 있다. 또는, 기판(296)으로서 강화 유리를 사용하여도 좋다. 이온 교환법 또는 풍랭 강화법 등에 의한 물리적 또는 화학적 처리가 강화 유리에 수행되어, 압축 응력이 표면에 가해져도 좋다. 터치 센서가 강화 유리의 한쪽에 제공되고 강화 유리의 반대 측이 예를 들어, 터치면으로서 사용하기 위한 전자 기기의 최표면에 제공되는 경우, 기기 전체의 두께를 저감할 수 있다.
터치 센서로서 정전 용량 터치 센서를 사용할 수 있다. 정전 용량 터치 센서의 예에는, 표면형 정전 용량 터치 센서 및 투영형 정전 용량 터치 센서가 있다. 투영형 정전 용량 터치 센서의 예에는 자기 정전 용량 터치 센서 및 상호 정전 용량 터치 센서가 포함된다. 상호 정전 용량형을 사용함으로써, 여러 지점을 동시에 검지할 수 있기 때문에 바람직하다. 투영형 정전 용량 터치 센서를 사용한 예에 대하여 이하에서 설명하겠다.
또한, 본 발명의 일 형태는 이 예에 한정되지 않고, 손가락 또는 스타일러스 등의 물체의 접근 또는 접촉을 검지할 수 있는 다양한 센서 중 어느 것을 사용할 수 있다.
상기 예에는 제 2 기판(202) 외측 표면에 터치 센서를 구성하는 배선 등이 형성되는 온-셀 터치 패널을 나타내었다; 이 구조에 한정될 필요는 없다. 예를 들어, 외부 터치 패널 또는 인-셀 터치 패널을 채용할 수 있다. 온-셀 터치 패널 또는 인-셀 터치 패널을 사용함으로써, 표시 패널이 터치 패널 기능을 가지더라도, 표시 패널의 두께를 저감할 수 있다.
상기는 단면 구조예에 대한 설명이다.
[구성 요소]
상기 구성 요소에 대하여 이하에서 설명하겠다.
[기판]
표시 장치에 포함되는 기판으로서 평면을 갖는 기판을 사용할 수 있다. 발광 소자로부터 방출되는 광이 추출되는 기판은 상기 광을 투과시키는 재료를 사용하여 형성된다. 예를 들어, 유리, 석영, 세라믹, 사파이어, 또는 유기 수지 등의 재료를 사용할 수 있다.
얇은 기판을 사용하여 표시 장치의 중량 및 두께를 저감할 수 있다. 또한, 가요성을 가질 정도로 얇은 기판을 사용하여, 가요성 표시 장치를 얻을 수 있다.
유리로서는, 예를 들어, 무알칼리 유리, 바륨 붕규산 유리, 또는 알루미노 붕규산 유리 등을 사용할 수 있다.
가요성을 갖고 가시광을 투과시키는 재료의 예에는 가요성을 거잘 정도로 얇은 유리, 폴리에틸렌테레프탈레이트(PET) 및 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리염화바이닐 수지, 폴리테트라플루오로에틸렌(PTFE) 수지가 포함된다. 특히, 열팽창 계수가 낮은 재료가 바람직하고, 예를 들어 폴리아마이드 이미드 수지, 폴리이미드 수지, 또는 PET가 적합하게 사용될 수 있다. 또는, 유기 수지에 유리 섬유가 함침(含浸)된 기판 또는 유기 수지에 무기 필러(filler)를 섞음으로써 열팽창 계수가 저감된 기판이 사용될 수 있다. 이와 같은 재료를 사용한 기판은 가볍기 때문에, 이 기판을 사용한 표시 장치도 가볍게 할 수 있다.
광이 추출되지 않는 기판은 투광성이 필요하지 않기 때문에, 상술한 기판 이외에, 금속 기판 등을 사용할 수 있다. 열 전도성이 높은 금속 기판은 기판 전체에 열을 쉽게 전도할 수 있기 때문에, 표시 장치에서의 국소적인 온도 상승을 방지할 수 있어 바람직하다.
금속 기판의 재료는 특별히 한정되지 않지만, 예를 들어, 알루미늄, 구리, 또는 니켈 등의 금속, 또는 알루미늄 합금 또는 스테인리스강 등의 금속의 합금을 사용하는 것이 바람직하다.
금속 기판의 표면을 산화시키거나 또는 표면에 절연막을 형성하는 식으로, 절연 처리가 실시된 기판을 사용할 수 있다. 예를 들어, 스핀 코팅법 또는 침지법 등의 도포법, 전착법, 증착법, 또는 스퍼터링법에 의하여 절연막을 형성하여도 좋다. 산소 분위기에서 노출 또는 가열함으로써 또는 양극 산화법 등에 의하여 기판 표면에 산화막을 형성하여도 좋다.
가요성 기판 위에, 표시 장치의 표면을 대미지로부터 보호하는 하드코트층(예를 들어, 질화 실리콘층), 또는 압력을 분산할 수 있는 층(예를 들어, 아라미드 수지층) 등이 적층되어도 좋다. 또한, 수분 등으로 인한 발광 소자의 수명 저하를 억제하기 위하여, 투수성이 낮은 절연막이 가요성 기판 위에 적층되어도 좋다. 예를 들어, 질화 실리콘, 산화질화 실리콘, 산화 알루미늄, 또는 질화 알루미늄 등의 무기 절연 재료를 사용할 수 있다.
복수의 층을 적층함으로써 기판을 형성하여도 좋다. 특히, 유리층이 사용되면, 물 및 산소에 대한 배리어성을 향상시킬 수 있기 때문에, 신뢰성이 높은 표시 장치를 제공할 수 있다. 예를 들어, 발광 소자에 가까운 측으로부터 유리층, 접합층, 및 수지층을 적층한 기판을 사용할 수 있다. 이러한 유기 수지층을 제공함으로써, 유리층의 크랙 또는 깨짐을 억제할 수 있어 기계적 강도를 향상시킬 수 있다. 이러한 유리 재료와 유기 수지의 복합 재료를 기판에 사용함으로써, 신뢰성이 높고 가요성을 갖는 표시 장치를 제작할 수 있다.
[트랜지스터]
표시 장치에 포함되는 트랜지스터는 프런트 게이트 전극으로서 기능하는 도전층, 백 게이트 전극으로서 기능하는 도전층, 반도체층, 소스 전극으로서 기능하는 도전층, 드레인 전극으로서 기능하는 도전층, 및 게이트 절연층으로서 기능하는 절연층을 포함한다.
즉, 본 발명의 일 형태에 따른 표시 장치에 포함되는 트랜지스터에서는, 게이트 전극이 채널 상하에 제공된다.
트랜지스터에 사용되는 반도체 재료의 결정성에 특별한 제한은 없고, 비정질 반도체 또는 결정성을 갖는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 부분적으로 결정 영역을 포함하는 반도체)를 사용하여도 좋다. 결정성을 갖는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
트랜지스터의 반도체층에 사용되는 반도체 재료로서는, 예를 들어, 산화물 반도체를 사용할 수 있다. 특히, 실리콘보다 밴드 갭이 넓은 산화물 반도체가 사용되는 것이 바람직하다. 실리콘보다 밴드 갭이 넓고 캐리어 밀도가 낮은 반도체 재료가 사용되면, 트랜지스터의 오프 상태 전류를 저감할 수 있기 때문에 바람직하다.
예를 들어, 산화물 반도체는 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 산화물 반도체는 In-M-Zn계 산화물(M은 Al, Ti, Ga, Ge, Y, Zr, Sn, La, Ce, 또는 Hf 등의 금속임)을 포함하는 것이 더 바람직하다.
반도체층으로서는, 반도체층이 형성되는 표면, 또는 반도체층의 상면에 대하여 c축이 실질적으로 수직으로 배향되고, 인접되는 결정부들 사이에 결정립계가 관찰되지 않는 복수의 결정부를 포함하는 산화물 반도체층을 사용하는 것이 특히 바람직하다.
이러한 산화물 반도체에는 결정립계가 없다; 그러므로, 표시 패널이 구부러질 때에 응력에 의하여 일어나는 산화물 반도체층에서의 크랙의 발생이 방지된다. 그 결과, 구부러진 상태에서 사용되는 가요성 표시 장치에 이러한 산화물 반도체를 적합하게 사용할 수 있다.
또한, 이러한 결정성을 갖는 산화물 반도체를 반도체층에 사용함으로써, 전기 특성의 편차가 억제된, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
밴드 갭이 실리콘의 밴드 갭보다 넓은 산화물 반도체를 갖는 트랜지스터는, 그 오프 상태 전류가 낮기 때문에, 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하는 장기간 유지될 수 있다. 이러한 트랜지스터가 화소에 사용되면, 각 화소의 그레이 스케일을 유지하면서, 구동 회로의 동작을 정지할 수 있다. 결과적으로, 소비전력이 매우 낮은 표시 장치를 얻을 수 있다.
[도전층]
트랜지스터의 게이트, 소스, 및 드레인, 그리고 표시 장치에 포함되는 배선 및 전극으로서 기능하는 도전층의 재료로서는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속 중 어느 것, 또는 이들 금속 중 어느 것을 주성분으로서 포함하는 합금을 사용할 수 있다. 이들 재료 중 임의의 것을 포함하는 막을 포함하는 단층 구조 또는 적층 구조를 사용할 수 있다. 예를 들어, 이하의 구조를 들 수 있다: 실리콘을 포함하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막이 적층된 2층 구조, 텅스텐막 위에 알루미늄막이 적층된 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막이 적층된 2층 구조, 타이타늄막 위에 구리막이 적층된 2층 구조, 텅스텐막 위에 구리막이 적층된 2층 구조, 타이타늄막 또는 질화 타이타늄막, 알루미늄막 또는 구리막, 및 타이타늄막 또는 질화 타이타늄막이 이 순서대로 적층된 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막, 알루미늄막 또는 구리막, 및 몰리브데넘막 또는 질화 몰리브데넘막이 이 순서대로 적층된 3층 구조이다. 산화 인듐, 산화 주석, 또는 산화 아연 등의 산화물을 사용하여도 좋다. 망가니즈를 포함한 구리는 에칭에 의한 형상 제어성이 높아지기 때문에 바람직하게 사용된다.
표시 장치의 배선 및 전극으로서 기능하는 도전층에 사용할 수 있는 투광성 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등의 도전성 산화물, 또는 그래핀을 사용할 수 있다. 또는, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 또는 이들 금속 재료 중 임의의 것을 포함한 합금 재료를 사용할 수 있다. 또는, 이 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 금속 재료 또는 합금 재료(또는 그들의 질화물)를 사용하는 경우에는, 광을 투과시킬 수 있을 정도로 두께를 얇게 한다. 또는, 상기 재료 중 임의의 것의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금, 및 인듐 주석 산화물의 적층막을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다.
[절연층]
절연층, 오버코트, 및 스페이서 등에 사용할 수 있는 절연 재료로서는, 아크릴 또는 에폭시 등의 수지, 실리콘(silicone) 수지 등의 실록산 결합을 갖는 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 또는 산화 알루미늄 등의 무기 절연 재료를 사용할 수 있다.
발광 소자는 투수성이 낮은 한 쌍의 절연막 사이에 제공되는 것이 바람직하고, 이 경우, 물 등의 불순물의 발광 소자로의 침입을 억제할 수 있다. 따라서, 장치의 신뢰성의 저하를 억제할 수 있다.
투수성이 낮은 절연막으로서는, 질화 실리콘막 또는 질화산화 실리콘막 등의 질소 및 실리콘을 포함하는 막, 또는 질화 알루미늄막 등의 질소 및 알루미늄을 포함하는 막 등을 사용할 수 있다. 또는, 산화 실리콘막, 산화질화 실리콘막, 또는 산화 알루미늄막 등을 사용하여도 좋다.
예를 들어, 투수성이 낮은 절연막의 수증기 투과량은 1×10-5[g/(m2·day)] 이하이고, 1×10-6[g/(m2·day)] 이하인 것이 바람직하고, 1×10-7[g/(m2·day)] 이하인 것이 더 바람직하고, 1×10-8[g/(m2·day)] 이하인 것이 더욱 바람직하다.
[접합층, 실란트]
접합층 및 실란트로서는 예를 들어, 자외선 경화형 접착제 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 및 혐기형 접착제의 다양한 경화형 접착제를 사용할 수 있다. 이들 접착제의 예에는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, 폴리바이닐클로라이드(PVC) 수지, 폴리바이닐뷰티랄(PVB) 수지, 및 에틸렌바이닐아세테이트(EVA) 수지가 포함된다. 특히, 에폭시 수지 등의 투습성이 낮은 재료가 바람직하다. 또는, 2액 혼합형 수지를 사용하여도 좋다. 또는, 접착 시트 등을 사용하여도 좋다.
또한, 이 수지는 건조제를 포함하여도 좋다. 예를 들어, 알칼리 토금속의 산화물(예를 들어 산화 칼슘 또는 산화 바륨) 등, 화학 흡착에 의하여 수분을 흡착하는 물질을 사용할 수 있다. 또는, 제올라이트 또는 실리카 겔 등 물리 흡착에 의하여 수분을 흡착하는 물질을 사용하여도 좋다. 건조제가 포함되면, 수분 등의 불순물이 기능 소자에 침입되는 것을 방지할 수 있어 표시 패널의 신뢰성이 향상되기 때문에 바람직하다.
또한, 이 수지에 굴절률이 높은 필러 또는 광 산란 부재를 혼합시켜도 좋고, 이 경우, 발광 소자로부터의 광 추출 효율을 향상시킬 수 있다. 예를 들어, 산화 타이타늄, 산화 바륨, 제올라이트, 또는 지르코늄을 사용할 수 있다.
[발광 소자]
발광 소자로서는, 자발광(self-luminous) 소자를 사용할 수 있고, 전류 또는 전압에 의하여 휘도가 제어되는 소자가 발광 소자의 범주에 포함된다. 예를 들어, 발광 다이오드(LED), 유기 EL 소자, 또는 무기 EL 소자를 사용할 수 있다.
발광 소자는 톱 이미션, 보텀 이미션, 또는 듀얼 이미션 발광 소자이어도 좋다. 광이 추출되는 전극으로서는 가시광을 투과시키는 도전막을 사용한다. 광이 추출되지 않는 전극으로서는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
EL층은 적어도 발광층을 포함한다. 발광층에 더하여, EL층은 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블로킹 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 및 바이폴라(bipolar)성을 갖는 물질(전자 및 정공 수송성이 높은 물질) 등 중 어느 것을 포함하는 층을 더 포함하여도 좋다.
EL층에는 저분자 화합물 및 고분자 화합물 중 어느 한쪽을 사용할 수 있고, 또는, 무기 화합물을 사용하여도 좋다. EL층에 포함되는 층은 다음 방법 중 어느 것에 의하여 형성될 수 있다: 증착법(진공 증착법을 포함함), 전사(transfer)법, 인쇄법, 잉크젯법, 및 도포법 등이다.
음극과 양극 사이에 발광 소자의 문턱 전압보다 높은 전압을 인가하면, 양극 측으로부터 EL층에 정공이 주입되고, 음극 측으로부터 EL층에 전자가 주입된다. 주입된 전자와 정공은 EL층에서 재결합되고 EL층에 포함되는 발광 물질이 광을 방출한다.
발광 소자로서, 백색광을 방출하는 발광 소자를 사용하는 경우에는, EL층은 2종류 이상의 발광 물질을 포함하는 것이 바람직하다. 백색 발광을 얻기 위하여, 예를 들어, 2개 이상의 발광 물질이 보색을 방출하도록 발광 물질을 선택한다. 구체적으로는, 적색(R), 녹색(G), 청색(B), 황색(Y), 및 주황색(O) 등의 광을 방출하는 발광 물질, 및 2개 이상의 R, G, 및 B의 스펙트럼 성분을 포함하는 광을 방출하는 발광 물질로부터 선택되는 2종류 이상의 발광 물질을 사용하는 것이 바람직하다. 가시광 영역의 파장 범위(예를 들어, 350nm 내지 750nm) 내에 2개 이상의 피크를 갖는 스펙트럼을 갖는 발광 소자가 광을 방출하는 것이 바람직하다. 황색 파장 범위에 피크를 갖는 광을 방출하는 재료의 발광 스펙트럼은 녹색 및 적색 파장 범위에도 스펙트럼 성분을 포함하는 것이 바람직하다.
하나의 색의 광을 방출하는 발광 재료를 포함하는 발광층과, 다른 색의 광을 방출하는 발광 재료를 포함하는 발광층이 EL층에서 적층되는 것이 바람직하다. 예를 들어, EL층에서의 복수의 발광층을 서로 접촉시켜 적층시켜도 좋고, 어느 발광 재료를 포함하지 않는 영역을 개재하여 적층시켜도 좋다. 예를 들어, 형광층과 인광층 사이에는, 이 형광층 또는 이 인광층과 동일한 재료(예를 들어, 호스트 재료 또는 어시스트 재료)를 포함하고, 발광 재료를 포함하지 않는 영역을 제공하여도 좋다. 이것은 발광 소자의 제조를 쉽게 하고, 구동 전압을 저감시킨다.
발광 소자는 하나의 EL층을 포함하는 싱글 소자 또는 복수의 EL층이 전하 발생층을 개재하여 적층되는 탠덤 소자이어도 좋다.
가시광을 투과시키는 도전막에는, 예를 들어, 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 아연, 또는 갈륨이 첨가된 산화 아연을 사용할 수 있다. 또는, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 이들 금속 재료 중 어느 것을 포함하는 합금, 또는 이들 금속 재료 중 어느 것의 질화물(예를 들어, 질화 타이타늄) 등의 막을 투광성을 가질 정도로 얇게 형성하는 경우에 사용할 수 있다. 또는, 상기 재료 중 어느 것의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과, ITO의 적층막이 사용되면 도전성이 증가되기 때문에 바람직하다. 또는, 그래핀 등을 사용하여도 좋다.
가시광을 반사하는 도전막에는, 예를 들어, 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료 중 어느 것을 포함하는 합금을 사용할 수 있다. 란타넘, 네오디뮴, 또는 저마늄 등을 이 금속 재료 또는 합금에 첨가하여도 좋다. 또는, 알루미늄과 타이타늄의 합금, 알루미늄과 니켈의 합금, 또는 알루미늄과 네오디뮴의 합금 등의 알루미늄을 포함하는 합금(알루미늄 합금), 또는 은과 구리의 합금, 은, 팔라듐, 및 구리의 합금, 또는 은과 마그네슘의 합금 등의 은을 포함하는 합금을 도전막에 사용할 수 있다. 높은 내열성을 갖기 때문에, 은과 구리를 포함하는 합금이 바람직하다. 또한, 금속막 또는 금속 산화물막이 알루미늄 합금막과 접촉되어 적층되면, 알루미늄 합금막의 산화를 억제할 수 있다. 금속막 또는 금속 산화물막의 재료의 예에는 타이타늄 및 산화 타이타늄이 포함된다. 또는, 상기 가시광을 투과시키는 도전막과 금속 재료를 포함하는 막을 적층시켜도 좋다. 예를 들어, 은과 ITO의 적층막, 또는 은과 마그네슘의 합금과, ITO의 적층막을 사용할 수 있다.
도전층을 각각 증착법 또는 스퍼터링법에 의하여 형성하여도 좋다. 또는, 잉크젯법 등의 토출법(discharging method), 스크린 인쇄법 등의 인쇄법, 또는 도금법을 사용하여도 좋다.
또한, 상술한 발광층, 및 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 및 바이폴라성을 갖는 물질 등을 포함하는 층은 퀀텀닷(quantum dot) 등의 무기 화합물, 또는 고분자 화합물(예를 들어, 올리고머, 덴드리머, 및 폴리머)을 포함하여도 좋다. 예를 들어, 퀀텀닷을 발광층에 사용하면, 발광 재료로서 기능시킬 수 있다.
퀀텀닷은 콜로이드 퀀텀닷, 합금 퀀텀닷, 코어셸 퀀텀닷, 또는 코어 퀀텀닷 등이어도 좋다. 제 12족 및 제 16족에 속하는 원소, 제 13족 및 제 15족에 속하는 원소, 또는 제 14족 및 제 16족에 속하는 원소를 포함하는 퀀텀닷을 사용하여도 좋다. 또는, 카드뮴, 셀레늄, 아연, 황, 인, 인듐, 텔루륨, 납, 갈륨, 비소, 또는 알루미늄 등의 원소를 포함하는 퀀텀닷을 사용하여도 좋다.
[착색층]
착색층에 사용할 수 있는 재료의 예에는, 금속 재료, 수지 재료, 및 안료 또는 염료를 포함한 수지 재료가 포함된다.
[차광층]
차광층에 사용할 수 있는 재료의 예에는, 카본 블랙, 금속 산화물, 및 복수의 금속 산화물의 고용체가 포함되는 복합 산화물을 사용할 수 있다. 착색층의 재료를 포함하는 막의 적층을 차광층에 사용할 수도 있다. 예를 들어, 어느 색의 광을 투과시키는 착색층의 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층의 재료를 포함하는 막의 적층 구조를 채용할 수 있다. 착색층 및 차광층을 동일한 재료를 사용하여 형성하면, 동일한 제조 장치를 사용할 수 있고 공정을 간략화할 수 있기 때문에 바람직하다.
[접속층]
FPC 또는 IC와, 단자를 접속하는 접속층으로서는, ACF(anisotropic conductive film) 또는 ACP(anisotropic conductive paste) 등을 사용할 수 있다.
상기는 구성 요소에 대한 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 가요성 기판을 포함하는 표시 장치의 제조 방법의 예에 대하여 설명하겠다.
여기서, 발광 소자, 회로, 배선, 전극, 절연층, 그리고 착색층 및 차광층 등의 광학 부재 등을 포함하는 층을 통틀어 소자층이라고 한다. 예를 들어, 소자층은 발광 소자를 포함하고, 추가적으로 발광 소자와 전기적으로 접속되는 배선, 또는 화소 또는 회로에 사용되는 트랜지스터 등의 소자를 포함하여도 좋다.
또한, 여기서는, 발광 소자가 완성된(제조 공정이 종료된) 단계에서 소자층을 지지하는 가요성 부재를 기판이라고 한다. 기판의 예에는 두께 10nm 이상 300μm 이하의 매우 얇은 막 등이 포함된다.
절연 표면이 제공된 가요성 기판 위에 소자층을 형성하는 방법으로서는, 대표적으로 이하에 나타내는 2개의 방법이 있다. 이들 중 한쪽은 가요성 기판 위에 소자층을 직접 형성하는 방법이다. 다른 쪽 방법은 가요성 기판과 상이한 지지 기판 위에 소자층을 형성하고 나서, 지지 기판으로부터 소자층을 분리하여 소자층을 기판으로 전치하는 방법이다. 여기서 상세히 설명하지 않지만, 상기 2개의 방법에 더하여, 가요성을 갖지 않는 기판 위에 소자층을 형성하고 이 기판을 연마 등에 의하여 얇게 하여 가요성을 갖게 하는 방법이 있다.
기판의 재료가 소자층의 형성 공정에서의 가열 온도에 견딜 수 있는 경우에는, 기판 위에 직접 소자층을 형성하는 것이 바람직하고, 이 경우, 제조 공정을 간략화할 수 있다. 이때, 기판을 지지 기판에 고정한 상태에서 소자층을 형성하는 것이 바람직하고, 이 경우에는, 장치 내 및 장치간에서의 반송을 쉽게 할 수 있다.
소자층을 지지 기판 위에 형성하고 나서, 기판으로 전치하는 방법을 채용하는 경우, 우선 지지 기판 위에 분리층과 절연층을 적층시키고, 이 절연층 위에 소자층을 형성한다. 다음에, 지지 기판으로부터 소자층을 분리하고 나서, 기판으로 전치한다. 이때, 지지 기판과 분리층의 계면, 분리층과 절연층의 계면, 또는 분리층 내에서 분리가 일어나도록 재료가 선택된다. 이 방법에서는, 지지 기판 또는 분리층에 내열성이 높은 재료를 사용하는 경우, 소자층을 형성할 때에 가해지는 온도의 상한을 높일 수 있고, 더 신뢰성이 높은 소자를 포함하는 소자층을 형성할 수 있기 때문에 바람직하다.
예를 들어, 텅스텐 등의 고융점 금속 재료를 포함하는 층과 이 금속 재료의 산화물을 포함하는 층의 적층이 분리층으로서 사용된다. 또한, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 및 질화산화 실리콘층 등 복수 층의 적층이 분리층 위에서 절연층으로서 사용되는 것이 바람직하다. 또한, 본 명세서에서 산화질화물은 질소보다 산소를 더 많이 포함하고, 질화산화물은 산소보다 질소를 더 많이 포함한다.
기계적인 힘을 가하는 것, 분리층을 에칭하는 것, 또는 분리 계면에 액체를 침투시키는 것 등에 의하여 소자층과 지지 기판을 분리할 수 있다. 또는, 열팽창 계수의 차이를 이용하여 분리 계면의 2개의 층을 가열하거나 냉각함으로써 분리를 수행할 수 있다.
분리를 개시할 때, 우선 분리의 기점을 형성하여 이 기점으로부터 분리를 진행하는 것이 바람직하다. 예를 들어, 절연층 또는 분리층의 일부를 레이저 광 등으로 국소적으로 가열하거나, 예리한 도구로 물리적으로 절연층 또는 분리층의 일부를 절단하거나 절연층 또는 분리층의 일부에 구멍을 뚫음으로써 분리의 기점을 형성할 수 있다.
지지 기판과 절연층의 계면에서 분리를 수행할 수 있는 경우에는 반드시 분리층을 제공할 필요는 없다.
예를 들어, 지지 기판에 유리를 사용하고, 절연층에 폴리이미드 등의 유기 수지를 사용하는 경우, 유리와 유기 수지의 계면에서 분리를 수행할 수 있다. 잔존한, 폴리이미드 등의 유기 수지를 기판에 사용할 수 있다.
또는, 지지 기판과, 유기 수지로 형성된 절연층 사이에 발열층을 제공하여도 좋고, 이 발열층을 가열함으로써 이 발열층과 절연층의 계면에서 분리를 수행하여도 좋다. 발열층으로서는, 전류를 공급함으로써 발열하는 재료, 광을 흡수함으로써 발열하는 재료, 및 자기장을 인가함으로써 발열하는 재료 등의 다양한 재료 중 어느 것을 사용할 수 있다. 예를 들어, 발열층으로서 반도체, 금속, 또는 절연체를 선택할 수 있다.
구체적인 제조 방법의 예에 대하여 이하에서 설명하겠다. 이하에서 설명하는 제조 방법은 피분리층으로서 형성되는 층을 변경함으로써, 본 발명의 일 형태에 따른 가요성 입출력 장치를 제작할 수 있다.
우선, 형성 기판(301)에 섬 형상 분리층(303)을 제공한다. 그리고, 분리층(303)에 피분리층(305)을 제공한다(도 13의 (A)). 또한, 형성 기판(321)에 섬 형상 분리층(323)을 제공한다. 그리고, 분리층(323)에 피분리층(325)을 제공한다(도 13의 (B)).
여기서는, 섬 형상을 갖도록 분리층을 형성하는 예에 대하여 설명하지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 이 공정에서는, 피분리층이 형성 기판으로부터 분리될 때에, 분리층의 재료로서, 형성 기판과 분리층의 계면, 분리층과 피분리층의 계면, 또는 분리층 내에서 분리할 수 있는 재료를. 본 실시형태에서는 분리층과 피분리층의 계면에서 분리가 일어나는 예에 대하여 설명하지만, 본 발명의 일 형태는 이러한 예에 한정되지 않고 분리층 및 피분리층에 사용되는 재료에 의존한다. 또한, 피분리층이 적층 구조를 갖는 경우에는, 분리층과 접촉되는 층을 특히 제 1 층이라고 한다.
예를 들어, 분리층이 텅스텐막과 산화 텅스텐막의 적층 구조를 갖고 텅스텐막과 산화 텅스텐막의 계면(또는 계면 근방)에서 분리가 일어나면, 피분리층에 분리층의 일부(여기서는 산화 텅스텐막의 일부)가 잔존하여도 좋다. 또한, 피분리층에 잔존하는 분리층은 분리 후에 제거하여도 좋다.
형성 기판으로서는, 적어도 제조 공정에서의 처리 온도에 견딜 정도의 내열성을 갖는 기판을 사용한다. 형성 기판으로서는 예를 들어, 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 수지 기판, 또는 플라스틱 기판을 사용할 수 있다.
형성 기판으로서 유리 기판을 사용하는 경우, 형성 기판과 분리층 사이에 하지막으로서 산화 실리콘막, 산화질화 실리콘막, 질화 실리콘막, 또는 질화산화 실리콘막 등의 절연막을 형성하면, 유리 기판으로부터의 오염을 방지할 수 있기 때문에 바람직하다.
텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘 중에서 선택되는 원소; 이 원소 중 어느 것을 포함하는 합금 재료; 또는 이 원소 중 어느 것을 포함하는 화합물 재료 등을 사용하여 분리층을 형성할 수 있다. 실리콘을 포함하는 층의 결정 구조는 비정질, 미결정, 또는 다결정이어도 좋다. 또는, 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 타이타늄, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 또는 In-Ga-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 텅스텐, 타이타늄, 또는 몰리브데넘 등의 고융점 금속 재료를 사용하여 분리층을 형성하면, 피분리층의 형성 공정의 자유도를 높일 수 있기 때문에 바람직하다.
분리층은 예를 들어, 스퍼터링법, 플라스마 CVD법, 도포법(스핀 코팅법, 액적 토출법, 및 디스펜싱법 등을 포함함), 또는 인쇄법에 의하여 형성할 수 있다. 분리층의 두께는 예를 들어, 10nm 이상 200nm 이하, 바람직하게는 20nm 이상 100nm 이하이다.
분리층이 단층 구조를 갖는 경우, 텅스텐층, 몰리브데넘층, 또는 텅스텐과 몰리브데넘의 혼합물을 포함하는 층을 형성하는 것이 바람직하다. 또는, 텅스텐의 산화물 또는 산화질화물을 포함하는 층, 몰리브데넘의 산화물 또는 산화질화물을 포함하는 층, 또는 텅스텐과 몰리브데넘의 혼합물의 산화물 또는 산화질화물을 포함하는 층을 형성하여도 좋다. 또한, 텅스텐과 몰리브데넘의 혼합물은 예를 들어, 텅스텐과 몰리브데넘의 합금이다.
텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층을 포함하는 적층 구조를 갖도록 분리층을 형성하는 경우, 텅스텐의 산화물을 포함하는 층을 다음과 같이 형성하여도 좋다. 텅스텐을 포함하는 층을 우선 형성하고, 그 위에 산화물로 형성되는 절연막을 형성하여, 텅스텐층과 절연막의 계면에 텅스텐의 산화물을 포함하는 층을 형성한다. 또는, 텅스텐을 포함하는 층의 표면에 열산화 처리, 산소 플라스마 처리, 아산화 질소(N2O) 플라스마 처리, 또는 오존수 등의 산화력이 높은 용액을 사용한 처리 등을 수행함으로써 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다. 플라스마 처리 또는 가열 처리는, 산소, 질소, 또는 아산화 질소 단체, 또는 이들 가스 중 어느 것과 다른 가스의 혼합 가스 분위기에서 수행하여도 좋다. 플라스마 처리 또는 가열 처리에 의하여 분리층의 표면 상태를 변화시킴으로써, 분리층과 나중에 형성되는 절연막의 밀착성을 제어할 수 있다.
또한, 형성 기판과 피분리층의 계면에서 분리가 가능한 경우, 분리층을 반드시 제공할 필요는 없다. 예를 들어, 유리 기판을 형성 기판으로서 사용하고, 유리 기판과 접촉하도록 폴리이미드, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리카보네이트, 또는 아크릴 등의 유기 수지를 형성한다. 다음에, 레이저 광 조사 또는 가열 처리에 의하여 형성 기판과 유기 수지의 밀착성을 높인다. 그리고, 유기 수지 위에 절연막 및 트랜지스터 등을 형성한다. 그 후, 상기 레이저 광 조사보다 높은 에너지 밀도로 레이저 광 조사를 수행하거나, 또는 상기 가열 처리보다 높은 온도에서 가열 처리를 수행함으로써, 형성 기판과 유기 수지의 계면에서 분리를 수행할 수 있다. 또한, 형성 기판과 유기 수지의 계면을 액체에 담가서 분리를 수행하여도 좋다.
상기 방법에서는 내열성이 낮은 유기 수지 위에 절연막 및 트랜지스터 등을 형성하기 때문에, 제조 공정에서 기판을 고온에 노출시키는 것은 불가능하다. 또한, 산화물 반도체를 사용하는 트랜지스터를 고온에서 처리할 필요가 없기 때문에, 유기 수지 위에 트랜지스터를 적합하게 형성할 수 있다.
장치의 기판에 이 유기 수지를 사용하여도 좋다. 또는, 이 유기 수지를 제거하고, 피분리층의 노출된 면에 접착제를 사용하여 다른 기판을 접합하여도 좋다. 또한, 접착제를 사용하여 다른 기판(지지 필름)에 유기 수지를 접합하여도 좋다.
또는, 금속층과 유기 수지의 계면에서의 분리를 다음과 같이 수행하여도 좋다: 형성 기판과 유기 수지 사이에 금속층을 제공하고, 이 금속층에 전류를 흘림으로써 이 금속층을 가열한다.
분리층과 접촉되는 절연층(제 1 층)은 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 및 질화산화 실리콘막 등 중 어느 것을 포함하는 단층 구조 또는 다층 구조를 갖는 것이 바람직하다. 또한, 절연층의 재료는 이들에 한정되지 않고, 분리층에 사용되는 재료에 따라 최적의 재료를 선택할 수 있다.
스퍼터링법, 플라스마 CVD법, 도포법, 또는 인쇄법 등에 의하여 절연층을 형성할 수 있다. 예를 들어, 절연층을 플라스마 CVD법에 의하여 250℃ 이상 400℃ 이하에서 형성함으로써, 절연층을 습기 저항이 높은 치밀한 막으로 할 수 있다. 절연층의 두께의 범위는 10nm 이상 3000nm 이하인 것이 바람직하고, 200nm 이상 1500nm 이하인 것이 더 바람직하다.
다음에, 피분리층이 형성되는 면과 서로 대향하도록 형성 기판(301)과 형성 기판(321)을 접합층(307)으로 서로 접착하고, 접합층(307)을 경화시킨다(도 13의 (C) 참조).
또한, 형성 기판(301)과 형성 기판(321)을 감압 분위기에서 서로 접착하는 것이 바람직하다.
또한, 도 13의 (C)에는 분리층(303)과 분리층(323)의 크기가 상이한 경우를 도시하고 있지만, 도 13의 (D)에 도시된 바와 같이 동일한 크기의 분리층을 사용하여도 좋다.
접합층(307)은 분리층(303), 층(305), 층(325), 및 분리층(323)과 중첩되도록 제공된다. 그리고, 접합층(307)의 단부는 분리층(303) 및 분리층(323) 중 적어도 어느 한쪽(우선 분리되는 것이 바람직한 분리층)의 단부의 내측에 위치하는 것이 바람직하다. 따라서, 형성 기판(301)과 형성 기판(321)의 강한 접착을 억제할 수 있다; 따라서, 나중의 분리 공정의 수율 저하를 억제할 수 있다.
접합층(307)으로서는 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제, 자외선 경화형 접착제 등의 광 경화형 접착제 등 다양한 경화형 접착제를 사용할 수 있다. 이들 접착제의 예에는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC 수지, PVB 수지, 및 EVA 수지가 포함된다. 에폭시 수지 등의 투습성이 낮은 재료가 특히 바람직하다. 접착제에는, 원하는 영역에만 재료를 배치할 정도로 유동성이 낮은 재료를 사용하는 것이 바람직하다. 예를 들어, 접착 시트, 접합 시트, 또는 시트상 또는 필름상 접착제를 사용할 수 있고, OCA(optical clear adhesive) 필름을 적합하게 사용할 수 있다.
접착제는 접착 전에 접착력을 가져도 좋고, 접착 후에 가열 또는 광 조사에 의하여 접착력을 나타내어도 좋다.
또한, 상기 수지는 건조제를 포함하여도 좋다. 예를 들어, 알칼리 토금속의 산화물(예를 들어, 산화 칼슘 또는 산화 바륨) 등, 화학 흡착에 의하여 수분을 흡착하는 물질, 또는, 제올라이트 또는 실리카 겔 등, 물리 흡착에 의하여 수분을 흡착하는 물질을 사용할 수 있다. 건조제가 포함되면, 공기 중의 수분이 침입되는 것으로 인한 기능 소자의 열화를 억제할 수 있고, 장치의 신뢰성을 향상시킬 수 있기 때문에 바람직하다.
다음에, 레이저 조사에 의하여 분리의 기점을 형성한다(도 14의 (A) 및 도 14의 (B)).
형성 기판(301) 및 형성 기판(321) 중 어느 한쪽을 우선 분리할 수 있다. 분리층들의 크기가 상이한 경우, 큰 쪽의 분리층이 형성된 기판을 우선 분리하여도 좋고, 작은 쪽의 분리층이 형성된 기판을 우선 분리하여도 좋다. 기판들 중 하나 위에만 반도체 소자 또는 발광 소자 등의 소자를 형성하는 경우, 소자가 형성된 쪽의 기판을 우선 분리하여도 좋고, 다른 쪽 기판을 우선 분리하여도 좋다. 여기서는 형성 기판(301)을 우선 분리한다.
층(305), 분리층(303), 및 경화 상태의 접합층(307)이 서로 중첩되는 영역에 레이저 광을 조사한다(도 14의 (A)에서의 화살표 P1 참조).
제 1 층의 일부를 제거한다; 따라서, 분리의 기점을 형성할 수 있다(도 14의 (B)에서의 파선으로 둘러싸인 영역 참조). 이때, 제 1 층뿐만 아니라, 분리층(303), 접합층(307), 또는 층(305)에 포함되는 다른 층도 부분적으로 제거하여도 좋다.
레이저 광의 조사는 분리하고자 하는 분리층이 제공된 기판 측으로부터 수행되는 것이 바람직하다. 분리층(303)과 분리층(323)이 서로 중첩되는 영역에 레이저 광을 조사하는 경우에는, 층(305) 및 층(325) 중 층(305)에만 금이 가게 함으로써, 형성 기판(301)과 분리층(303)을 선택적으로 서로 분리할 수 있다(도 14의 (B)에서의 점선으로 둘러싸인 영역 참조). 여기서는, 층(305)의 층들이 부분적으로 제거되는 예를 나타내었다.
그리고, 형성한 분리의 기점으로부터, 층(305)과 형성 기판(301)을 서로 분리한다(도 14의 (C) 및 도 14의 (D)). 그 결과, 층(305)을 형성 기판(301)으로부터 형성 기판(321)으로 이동시킬 수 있다.
예를 들어, 기계적인 힘(예를 들어, 사람의 손 또는 그리퍼에 의한 분리 공정, 또는 롤러의 회전에 의한 분리 공정)에 의하여 층(305) 및 형성 기판(301)을 분리의 기점으로부터 서로 분리하여도 좋다.
분리층(303)과 층(305)의 계면에 물 등의 액체를 침투시킴으로써 형성 기판(301)과 층(305)을 서로 분리하여도 좋다. 모세관 현상으로 분리층(303)과 층(305) 사이의 부분이 액체를 흡수하여, 분리가 용이해진다. 또한, 분리에서 발생되는 정전기에 기인하는, 층(305)에 포함되는 기능 소자에 대한 악영향(예를 들어, 정전기에 의하여 반도체 소자가 손상되는 현상)을 억제할 수 있다.
다음에, 노출된 층(305)을 접합층(333)에 의하여 기판(331)에 접착하고, 접합층(333)을 경화시킨다(도 15의 (A)).
또한, 층(305)과 기판(331)은 감압 분위기에서 서로 접착되는 것이 바람직하다.
이어서, 레이저 광 조사에 의하여 분리의 기점을 형성한다(도 15의 (B) 및 도 15의 (C)).
층(325), 분리층(323), 및 경화 상태의 접합층(333)이 서로 중첩되는 영역에 레이저 광을 조사한다(도 15의 (B)에서의 화살표 P2 참조). 제 1 층의 일부를 제거한다; 따라서, 분리의 기점을 형성할 수 있다(도 15의 (C)에서의 파선으로 둘러싸인 영역 참조. 여기서는, 층(325)의 층들이 부분적으로 제거되는 예를 나타냄). 이때, 제 1 층뿐만 아니라, 분리층(323), 접합층(333), 또는 층(325)에 포함되는 다른 층을 부분적으로 제거하여도 좋다.
레이저 광은 분리층(323)이 제공된 형성 기판(321)을 향하여 전달되는 것이 바람직하다.
그리고, 분리의 기점으로부터 층(325)과 형성 기판(321)을 서로 분리한다(도 15의 (D) 참조). 따라서, 층(305) 및 층(325)을 기판(331)으로 이동시킬 수 있다.
그 후, 다른 기판을 층(325)과 접합시켜도 좋다.
노출된 층(325)을 접합층(343)에 의하여 기판(341)에 접착하고, 접합층(343)을 경화시킨다(도 16의 (A)). 도 16의 (A)에는 기판(341)에 미리 개구가 형성되어 있는 예를 나타내었다.
이런 식으로, 한 쌍의 가요성 기판 사이에 피분리층을 끼울 수 있다.
그 후, 도 16의 (B)에 나타낸 바와 같이, 기판(331) 및 기판(341) 등의 불필요한 단부를 절단하여도 좋고 제거하여도 좋다. 층(305) 및 층(325)의 단부의 일부를 동시에 절단하여도 좋다.
상기 방법에 의하여, 가요성 장치를 제작할 수 있다. 상기 실시형태에서 설명한 구조를 갖는 피분리층을 사용하여 가요성 표시 장치를 제작할 수 있다.
본 발명의 일 형태에 따른 표시 장치의 상기 제조 방법에서는, 각각 분리층 및 피분리층이 제공되는 한 쌍의 형성 기판을 서로 접착하고 나서, 레이저 광 조사에 의하여 분리의 기점을 형성하여 분리층으로부터 피분리층을 분리하기 쉽게 한다. 그 결과, 분리 공정의 수율을 향상시킬 수 있다.
또한, 피분리층이 각각 제공되는 형성 기판을 미리 서로 접착한 후에 분리를 수행하고 나서, 제작하고자 하는 장치에 포함되는 기판을 피분리층과 접착시킬 수 있다. 상술한 바와 같이, 피분리층들을 서로 접착할 때에 가요성이 낮은 형성 기판들을 서로 접착할 수 있다; 따라서, 가요성 기판들을 서로 접착하는 경우와 비교하여 접착 시의 정렬 정확도(alignment accuracy)를 향상시킬 수 있다.
도 17의 (A)에 나타낸 바와 같이, 층(305)의 분리 영역(351)의 단부는 분리층(303)의 단부보다 내측에 위치하는 것이 바람직하다. 이로써, 분리 공정의 수율을 향상시킬 수 있다. 복수의 영역(351)이 있는 경우, 도 17의 (B)에 나타낸 바와 같이, 각 영역(351)에 분리층(303)을 제공하여도 좋고, 또는, 도 17의 (C)에 나타낸 바와 같이, 하나의 분리층(303) 위에 복수의 영역(351)을 제공하여도 좋다.
상기가 가요성 표시 장치의 제조 방법에 대한 설명이다.
본 실시형태의 적어도 일부는 본 명세서에서 설명하는 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에 따른 표시 장치를 포함할 수 있는 전자 기기의 예에 대하여 설명하겠다.
본 발명의 일 형태에 따른 표시 장치를 사용하여 전자 기기 및 조명 장치를 제조할 수 있다. 본 발명의 일 형태에 따른 표시 장치를 사용하여 표시 품질이 높은 전자 기기 및 조명 장치를 제조할 수 있다. 본 발명의 일 형태에 따른 표시 장치를 사용하여 시야각 특성이 양호한 전자 기기 및 조명 장치를 제조할 수 있다. 본 발명의 일 형태에 따른 표시 장치를 사용하여 소비전력이 낮은 전자 기기 및 조명 장치를 제조할 수 있다. 또한, 본 발명의 일 형태에 따른 표시 장치를 사용하여 신뢰성이 높은 전자 기기 및 조명 장치를 제조할 수 있다.
전자 기기의 예에는, 텔레비전 장치, 데스크톱 및 랩톱 퍼스널 컴퓨터, 및 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화, 휴대 게임기, 휴대 정보 단말, 음향 재생 장치, 및 파친코기 등의 대형 게임기가 포함된다.
본 발명의 일 형태에 따른 전자 기기 또는 조명 장치는 집 또는 빌딩의 내벽/외벽의 곡면, 또는 자동차의 내장/외장의 곡면을 따라 제공될 수 있다.
또한, 본 발명의 일 형태에 따른 전자 기기는 이차 전지를 포함하여도 좋다. 이차 전지는 비접촉 전력 전송에 의하여 충전될 수 있는 것이 바람직하다.
이차 전지의 예에는 겔 전해질을 사용한 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 및 은 아연 전지가 포함된다.
본 발명의 일 형태에 따른 전자 기기는 안테나를 포함하여도 좋다. 신호가 안테나에 의하여 수신되면, 영상 또는 정보 등을 표시부에 표시할 수 있다. 전자 기기가 안테나 및 이차 전지를 포함하는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 갖는 센서)를 포함하여도 좋다.
본 발명의 일 형태에 따른 전자 기기는 다양한 정보(예를 들어, 정지 화상, 동영상, 및 텍스트 화상)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 및 시간 등을 표시하는 기능, 다양한 종류의 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 저장된 프로그램 또는 데이터를 판독하는 기능 등의 다양한 기능을 가질 수 있다.
또한, 복수의 표시부를 포함하는 전자 기기는, 하나의 표시부에 주로 화상 정보를 표시하면서 다른 표시부에 주로 텍스트 정보를 표시하는 기능, 또는 복수의 표시부에 시차가 고려된 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한, 화상 수신부를 포함하는 전자 기기는 정지 화상 또는 동영상을 촬영하는 기능, 촬영된 화상을 자동으로 또는 수동으로 보정하는 기능, 기록 매체(외부 기록 매체, 또는 전자 기기에 내장된 기록 매체)에 촬영된 화상을 저장하는 기능, 또는 표시부에 촬영된 화상을 표시하는 기능 등을 가질 수 있다. 또한, 본 발명의 일 형태에 따른 전자 기기의 기능은 이들에 한정되지 않고, 전자 기기는 다양한 기능을 가질 수 있다.
도 18의 (A) 내지 도 18의 (E)는 곡면을 갖는 표시부(7000)를 각각 포함하는 전자 기기의 예를 도시한 것이다. 표시부(7000)의 표시면이 만곡되기 때문에, 만곡된 표시면에 화상을 표시할 수 있다. 표시부(7000)는 가요성을 가져도 좋다.
표시부(7000)는 본 발명의 일 형태에 따른 표시 장치 등을 사용하여 형성된다. 본 발명의 일 형태에 의하여 소비전력이 낮고 만곡된 표시부를 갖는, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 18의 (A) 및 도 18의 (B)는 휴대 전화의 예를 도시한 것이다. 도 18의 (A)에 도시된 휴대 전화(7100), 및 도 18의 (B)에 도시된 휴대 전화(7110)는 각각 하우징(7101), 표시부(7000), 조작 버튼(7103), 외부 접속 포트(7104), 스피커(7105), 및 마이크로폰(7106) 등을 포함한다. 도 18의 (B)에 도시된 휴대 전화(7110)는 카메라(7107)도 포함한다.
각 휴대 전화는 표시부(7000)에 터치 센서를 포함한다. 손가락 또는 스타일러스 등으로 표시부(7000)를 터치함으로써, 전화를 걸거나 문자를 입력하는 등의 조작을 수행할 수 있다.
조작 버튼(7103)에 의하여, 전원을 온 또는 오프로 할 수 있다. 또한, 표시부(7000)에 표시되는 화상의 종류를 변경할 수 있다: 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로의 전환을 수행할 수 있다.
자이로스코프 또는 가속도 센서 등의 검출 장치를 휴대 전화 내부에 제공하는 경우, 휴대 전화의 방향(휴대 전화가 수평으로 놓여 있는지 또는 수직으로 놓여 있는지)을 결정함으로써 표시부(7000)의 스크린에서의 표시의 방향을 자동적으로 변경할 수 있다. 또한, 표시부(7000)의 터치, 조작 버튼(7103)으로의 조작, 또는 마이크로폰(7106)을 사용한 음성 입력 등에 의하여, 스크린에서의 표시의 방향을 변경할 수 있다.
도 18의 (C) 및 도 18의 (D)는 휴대 정보 단말의 예를 도시한 것이다. 도 18의 (C)에 도시된 휴대 정보 단말(7200), 및 도 18의 (D)에 도시된 휴대 정보 단말(7210)은 각각 하우징(7201) 및 표시부(7000)를 포함한다. 각 휴대 정보 단말은 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰, 안테나, 카메라, 또는 배터리 등도 포함하여도 좋다. 표시부(7000)에는 터치 센서가 제공된다. 손가락 또는 스타일러스 등으로 표시부(7000)를 터치함으로써 휴대 정보 단말의 조작을 수행할 수 있다.
본 실시형태에 도시된 각 휴대 정보 단말은 예를 들어 전화기, 수첩, 및 정보 열람 시스템 중 하나 이상으로서 기능한다. 구체적으로, 각 휴대 정보 단말은 스마트폰으로서 사용할 수 있다. 본 실시형태에 도시된 각 휴대 정보 단말은 예를 들어, 휴대 전화의 통화, 이메일, 문장 열람 및 편집, 음악 재생, 인터넷 통신, 및 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다.
휴대 정보 단말(7200) 및 휴대 정보 단말(7210)은 문장 및 화상 정보 등을 그 복수의 면에 표시할 수 있다. 예를 들어, 도 18의 (C) 및 도 18의 (D)에 도시된 바와 같이, 3개의 조작 버튼(7202)을 하나의 면에 표시할 수 있고, 직사각형에 의하여 가리킨 정보(7203)를 다른 면에 표시할 수 있다. 도 18의 (C)는 휴대 정보 단말의 상측에 정보가 표시된 예를 나타낸 것이다. 도 18의 (D)는 휴대 정보 단말의 옆 측에 정보가 표시된 예를 나타낸 것이다. 휴대 정보 단말의 3개 이상의 면에 정보를 표시하여도 좋다.
정보의 예에는 SNS(social networking service)로부터의 통지, 이메일의 수신 또는 전화 착신을 가리키는 표시, 이메일 등의 제목, 이메일 등의 송신자명, 날짜, 시각, 배터리 잔량, 및 안테나의 수신 감도가 포함된다. 또는, 정보 대신에 조작 버튼 또는 아이콘 등이 표시되어도 좋다.
예를 들어, 휴대 정보 단말(7200)의 사용자는 옷의 가슴 주머니에 휴대 정보 단말(7200)을 넣은 상태에서 그 표시(여기서는 정보(7203))를 볼 수 있다.
구체적으로는, 착신한 전화의 발신자의 전화 번호 또는 이름 등을 휴대 정보 단말(7200) 상방으로부터 볼 수 있는 위치에 표시한다. 따라서, 사용자는 휴대 정보 단말(7200)을 주머니로부터 꺼내지 않고 표시를 보고, 전화를 받을지 여부를 결정할 수 있다.
도 18의 (E)는 텔레비전 장치의 예를 도시한 것이다. 텔레비전 장치(7300)에서 표시부(7000)는 하우징(7301)에 제공된다. 여기서, 하우징(7301)은 스탠드(7303)에 의하여 지지되어 있다.
도 18의 (E)에 도시된 텔레비전 장치(7300)는 하우징(7301)의 조작 스위치 또는 별체의 리모트 컨트롤러(7311)에 의하여 조작할 수 있다. 표시부(7000)는 터치 센서를 포함하여도 좋고, 손가락 등으로 표시부(7000)를 터치함으로써 조작될 수 있다. 리모트 컨트롤러(7311)에는 이 리모트 컨트롤러(7311)로부터 출력하는 데이터를 표시하는 표시부가 제공되어도 좋다. 리모트 컨트롤러(7311)의 조작 키 또는 터치 패널에 의하여 채널 및 음량을 제어할 수 있고, 표시부(7000)에 표시되는 영상을 제어할 수 있다.
또한, 텔레비전 장치(7300)에는 수신기 및 모뎀 등이 제공된다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 텔레비전 장치를 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써, 단방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이 또는 수신자들 사이)의 데이터 통신을 수행할 수 있다.
도 18의 (F)는 만곡된 발광부를 갖는 조명 장치의 예를 도시한 것이다.
도 18의 (F)에 도시된 조명 장치에 포함되는 발광부는 본 발명의 일 형태의 표시 장치 등을 사용하여 제조할 수 있다. 본 발명의 일 형태에 따라, 소비전력이 낮고 만곡된 발광부를 갖는, 신뢰성이 높은 조명 장치를 제공할 수 있다.
도 18의 (F)에 도시된 조명 장치(7400)에 포함되는 발광부(7411)는 대칭으로 배치된 2개의 볼록하게 만곡된 발광부를 갖는다. 따라서, 조명 장치(7400)로부터 모든 방향으로 광이 방사된다.
조명 장치(7400)에 포함되는 발광부(7411)는 가요성을 가져도 좋다. 용도에 따라 발광부(7411)의 발광면을 자유로이 구부릴 수 있도록, 발광부(7411)를 플라스틱 부재 또는 가동 프레임 등에 고정하여도 좋다.
조명 장치(7400)는 조작 스위치(7403)가 제공된 스테이지(7401), 및 스테이지(7401)에 의하여 지지된 발광부(7411)를 포함한다.
또한, 여기에서는, 예로서 스테이지에 의하여 발광부가 지지된 조명 장치를 설명하였지만, 발광부가 제공된 하우징을 천장에 고정하거나 또는 천장에 매달 수 있다. 발광면을 만곡시킬 수 있기 때문에, 발광면을 오목한 형상을 갖도록 만곡시킴으로써 특정 영역을 밝게 비추거나, 또는 발광면을 볼록한 형상을 갖도록 만곡시킴으로써 방 전체를 밝게 비출 수 있다.
도 19의 (A) 내지 도 19의 (I)는 가요성을 갖고 및 구부릴 수 있는 표시부(7001)를 각각 포함하는 휴대 정보 단말의 예를 도시한 것이다.
표시부(7001)는 본 발명의 일 형태에 따른 표시 장치 등을 사용하여 제조된다. 예를 들어, 곡률 반경 0.01mm 이상 150mm 이하로 구부릴 수 있는 표시 장치 등을 사용할 수 있다. 손가락 등으로 표시부(7001)를 터치함으로써 휴대 정보 단말을 조작할 수 있도록, 표시부(7001)는 터치 센서를 포함하여도 좋다. 본 발명의 일 형태에 의하여, 가요성을 갖는 표시부를 포함하는, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 19의 (A) 및 도 19의 (B)는 휴대 정보 단말의 예를 도시한 사시도이다. 휴대 정보 단말(7500)은 하우징(7501), 표시부(7001), 표시부 손잡이(tab)(7502), 및 조작 버튼(7503) 등을 포함한다.
휴대 정보 단말(7500)은 하우징(7501) 내에 만 플렉시블 표시부(7001)를 포함한다. 표시부(7001)는 표시부 손잡이(7502)로 꺼낼 수 있다.
휴대 정보 단말(7500)은 내장된 제어부에 의하여 영상 신호를 수신할 수 있고, 수신한 영상을 표시부(7001)에 표시할 수 있다. 휴대 정보 단말(7500)에는 배터리가 내장되어 있다. 영상 신호 및 전력을 배선에 의하여 외부로부터 직접 공급할 수 있도록, 커넥터를 접속시키기 위한 단자부가 하우징(7501)에 포함되어도 좋다.
조작 버튼(7503)을 누름으로써, 전원의 온/오프, 표시되는 영상의 변경 등을 수행할 수 있다. 도 19의 (A) 및 도 19의 (B)는 휴대 정보 단말(7500)의 측면에 조작 버튼(7503)이 위치하는 예를 나타낸 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 조작 버튼(7503)은 휴대 정보 단말(7500)의 표시면(앞면) 또는 뒷면에 배치되어도 좋다.
도 19의 (B)는 표시부(7001)를 꺼낸 상태의 휴대 정보 단말(7500)을 도시한 것이다. 이 상태에서 표시부(7001)에 영상을 표시할 수 있다. 또한, 도 19의 (A)에 나타낸 바와 같이, 표시부(7001)의 일부가 말린 상태와, 도 19의 (B)에 나타낸 바와 같이, 표시부(7001)를 꺼낸 상태에서, 휴대 정보 단말(7500)이 상이한 종류의 표시를 수행하여도 좋다. 예를 들어, 도 19의 (A)에 나타낸 상태에서 표시부(7001)의 말린 부분을 비(非)표시 상태로 함으로써, 휴대 정보 단말(7500)의 소비전력이 저감된다.
또한, 표시부(7001)를 꺼냈을 때 표시부(7001)가 평탄한 표시면을 갖도록, 표시부(7001)의 측부에 보강 프레임을 제공하여도 좋다.
또한, 이 구조에 더하여, 영상 신호와 함께 수신한 음성 신호에 의하여 음성을 출력하도록 하우징에 스피커를 제공하여도 좋다.
도 19의 (C) 내지 도 19의 (E)는 폴더블 휴대 정보 단말의 예를 도시한 것이다. 도 19의 (C)는 펼쳐진 휴대 정보 단말(7600)을 도시한 것이다. 도 19의 (D)는 펼쳐지고 있는 또는 접히고 있는 휴대 정보 단말(7600)을 도시한 것이다. 도 19의 (E)는 접힌 휴대 정보 단말(7600)을 도시한 것이다. 휴대 정보 단말(7600)은 접었을 때는 가반성이 높고, 펼쳤을 때는 이음매가 없는 큰 표시 영역 때문에, 일람성이 높다.
표시부(7001)는 힌지(7602)에 의하여 서로 연결된 3개의 하우징(7601)에 의하여 지지된다. 힌지(7602)를 사용하여 2개의 하우징(7601) 사이의 접속 부분에서 휴대 정보 단말(7600)을 접으로써, 휴대 정보 단말(7600)을 펼쳐진 상태로부터 접힌 상태로 가역적으로 변형시킬 수 있다.
도 19의 (F) 및 도 19의 (G)는 폴더블 휴대 정보 단말의 예를 도시한 것이다. 도 19의 (F)는 표시부(7001)가 내측이 되도록 접힌 휴대 정보 단말(7650)을 도시한 것이다. 도 19의 (G)는 표시부(7001)가 외측이 되도록 접힌 휴대 정보 단말(7650)을 도시한 것이다. 휴대 정보 단말(7650)은 표시부(7001) 및 비표시부(7651)를 포함한다. 휴대 정보 단말(7650)을 사용하지 않을 때, 표시부(7001)가 내측이 되도록 휴대 정보 단말(7650)을 접으로써, 표시부(7001)가 더러워지거나 또는 손상되는 것을 방지할 수 있다.
도 19의 (H)는 가요성 휴대 정보 단말의 예를 도시한 것이다. 휴대 정보 단말(7700)은 하우징(7701) 및 표시부(7001)를 포함한다. 휴대 정보 단말(7700)은 입력부로서 기능하는 버튼(7703a) 및 버튼(7703b), 음성 출력부로서 기능하는 스피커(7704a) 및 스피커(7704b), 외부 접속 포트(7705), 또는 마이크로폰(7706) 등을 더 포함하여도 좋다. 휴대 정보 단말(7700)에는 플렉시블 배터리(7709)가 포함될 수 있다. 예를 들어, 배터리(7709)는 표시부(7001)와 중첩되도록 배치되어도 좋다.
하우징(7701), 표시부(7001), 및 배터리(7709)는 가요성을 갖는다. 따라서, 휴대 정보 단말(7700)을 원하는 형상으로 쉽게 만곡시키거나 휴대 정보 단말(7700)을 쉽게 비틀 수 있다. 예를 들어, 표시부(7001)가 내측 또는 외측이 되도록, 휴대 정보 단말(7700)을 접을 수 있다. 휴대 정보 단말(7700)은 만 상태에서 사용할 수 있다. 이와 같이, 하우징(7701) 및 표시부(7001)를 자유로이 변형할 수 있기 때문에, 휴대 정보 단말(7700)이 떨어지거나 또는 휴대 정보 단말(7700)에 외부 응력이 가해지더라도 휴대 정보 단말(7700)은 파손되기 어렵다.
휴대 정보 단말(7700)은 경량이기 때문에, 다양한 상황에서 편리하게 사용할 수 있다. 예를 들어, 하우징(7701)의 상부가 클립 등에 의하여 매달린 상태, 또는 하우징(7701)이 자석 등에 의하여 벽에 고정된 상태에서 휴대 정보 단말(7700)을 사용할 수 있다.
도 19의 (I)는 손목시계형 휴대 정보 단말의 예를 나타낸 것이다. 휴대 정보 단말(7800)은 밴드(7801), 표시부(7001), 입출력 단자(7802), 및 조작 버튼(7803) 등을 포함한다. 밴드(7801)는 하우징의 기능을 갖는다. 휴대 정보 단말(7800)에는 플렉시블 배터리(7805)가 포함될 수 있다. 배터리(7805)는 표시부(7001) 또는 밴드(7801) 등과 중첩되도록 제공되어도 좋다.
밴드(7801), 표시부(7001), 및 배터리(7805)는 가요성을 갖는다. 따라서, 휴대 정보 단말(7800)을 원하는 형상으로 쉽게 만곡시킬 수 있다.
조작 버튼(7803)에 의하여 시각 설정, 전원의 온/오프, 무선 통신의 온/오프, 매너 모드의 설정 및 해제, 전력 절약 모드의 설정 및 해제 등 다양한 기능을 수행할 수 있다. 예를 들어, 휴대 정보 단말(7800)에 내장된 운영 체계에 의하여, 조작 버튼(7803)의 기능을 자유로이 설정할 수 있다.
표시부(7001)에 표시된 아이콘(7804)을 손가락 등으로 터치함으로써, 애플리케이션을 기동시킬 수 있다.
휴대 정보 단말(7800)은 통신 표준에 맞는 근거리 무선 통신을 채용할 수 있다. 예를 들어, 휴대 정보 단말과 무선 통신 가능한 헤드세트의 상호 통신을 수행할 수 있기 때문에, 핸즈프리로 통화할 수 있다.
휴대 정보 단말(7800)은 입출력 단자(7802)를 포함하여도 좋다. 휴대 정보 단말(7800)에 입출력 단자(7802)가 포함되는 경우, 커넥터를 통하여 다른 정보 단말과 데이터를 직접 주고받을 수 있다. 입출력 단자(7802)를 통하여 충전할 수도 있다. 또한, 본 실시형태의 예로서 설명한 휴대 정보 단말의 충전은 입출력 단자를 사용하지 않고 비접촉 전력 전송에 의하여 수행할 수 있다.
도 20의 (A)는 자동차(7900)의 외관도이다. 도 20의 (B)는 자동차(7900)의 운전석을 도시한 것이다. 자동차(7900)는 차체(7901), 차륜(7902), 앞유리(7903), 라이트(7904), 및 안개등(7905) 등을 포함한다.
본 발명의 일 형태에 따른 반도체 장치는 자동차(7900)의 표시부에 사용할 수 있다. 예를 들어, 도 20의 (B)에 도시된 표시부(7910) 내지 표시부(7917)에 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다.
표시부(7910) 및 표시부(7911)는 자동차의 앞유리에 제공된다. 본 발명의 일 형태에 따른 표시 장치는 그 전극에 투광성 도전 재료를 사용함으로써, 반대 측이 비쳐 보이는 소위 시스루 표시로 할 수 있다. 이러한 시스루 표시 장치는 자동차(7900)를 운전하는 동안 운전자의 시야를 방해하지 않는다. 그러므로, 본 발명의 일 형태에 따른 표시 장치를 자동차(7900)의 앞유리에 제공할 수 있다. 또한, 트랜지스터 등을 표시 장치에 제공하는 경우에는, 유기 반도체 재료를 사용한 유기 트랜지스터 또는 산화물 반도체를 사용한 트랜지스터 등 투광성을 갖는 트랜지스터를 사용하는 것이 바람직하다.
표시부(7912)는 필러 부분에 제공된다. 표시부(7913)는 대시보드에 제공된 다. 예를 들어, 표시부(7912)는, 차체에 제공된 촬상부에 의하여 촬영된 화상을 표시함으로써, 필러 부분에 의하여 방해되는 시계를 보완할 수 있다. 마찬가지로, 표시부(7913)는 대시보드에 의하여 방해되는 시계를 보완할 수 있고, 표시부(7914)는 도어에 의하여 방해되는 시계를 보완할 수 있다. 즉, 자동차의 외측에 제공된 촬상부에 의하여 촬영된 영상을 표시함으로써, 사각이 없어지고, 안전성이 높아진다. 또한, 운전자가 볼 수 없는 부분을 보완하도록 영상을 표시함으로써, 운전자는 쉽게 그리고 편하게 안전을 확인할 수 있다.
표시부(7917)는 핸들에 제공된다. 표시부(7915), 표시부(7916), 또는 표시부(7917)는 내비게이션 정보, 속도계, 태코미터(tachometer), 주행 거리, 연료 미터, 기어 시프트 인디케이터, 및 에어컨디셔너의 설정 등 다양한 종류의 정보를 표시할 수 있다. 표시부의 표시의 항목 또는 레이아웃 등은 사용자가 적절히 자유로이 커스터마이즈할 수 있다. 상술한 정보는 표시부(7910) 내지 표시부(7914)에 표시할 수도 있다.
표시부(7910) 내지 표시부(7917)는 조명 장치로서 사용할 수도 있다.
본 발명의 일 형태에 따른 표시 장치에 포함되는 표시부는 평탄한 면을 가져도 좋다. 이 경우, 본 발명의 일 형태에 따른 표시 장치는 곡면 또는 가요성을 반드시 가질 필요는 없다.
도 20의 (C) 및 도 20의 (D)는 디지털 사이니지의 예를 도시한 것이다. 디지털 사이니지는 각각 하우징(8000), 표시부(8001), 및 스피커(8003) 등을 포함한다. 또한, 디지털 사이니지는 각각 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 다양한 센서, 및 마이크로폰 등을 포함할 수 있다.
도 20의 (D)는 원주 형상의 필러에 장착된 디지털 사이니지를 도시한 것이다.
표시부(8001)가 커지면 한번에 더 많은 정보를 제공할 수 있다. 또한, 표시부(8001)가 커지면 더 눈에 띄기 때문에, 예를 들어, 광고의 효과가 높아질 것으로 기대된다.
표시부(8001)에 터치 패널을 사용하면, 이러한 구조를 갖는 장치는 정지 화상 또는 동영상을 표시할 뿐만 아니라 사용자가 직관적으로 조작할 수 있기 때문에 바람직하다. 또는, 이 장치를, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위하여 사용하는 경우, 직관적인 조작에 의하여 유용성을 높일 수 있다.
도 20의 (E)는 하우징(8101), 하우징(8102), 표시부(8103), 표시부(8104), 마이크로폰(8105), 스피커(8106), 조작 키(8107), 및 스타일러스(8108) 등을 포함하는 휴대 게임기를 도시한 것이다.
도 20의 (E)에 도시된 휴대 게임기는 2개의 표시부(8103) 및 표시부(8104)를 포함한다. 또한, 본 발명의 일 형태에 따른 전자 기기의 표시부의 수는 2개에 한정되지 않고, 적어도 하나의 표시부가 본 발명의 일 형태에 따른 표시 장치를 포함하기만 하면, 하나 또는 3개 이상으로 할 수 있다.
도 20의 (F)는 하우징(8111), 표시부(8112), 키보드(8113), 및 포인팅 디바이스(8114) 등을 포함하는 노트북형 퍼스널 컴퓨터를 도시한 것이다.
본 발명의 일 형태에 따른 표시 장치는 표시부(8112)에 사용할 수 있다.
도 21의 (A)는 파인더(8500)가 장착된 카메라(8400)의 외관도이다.
카메라(8400)는 하우징(8401), 표시부(8402), 조작 버튼(8403), 및 셔터 버튼(8404) 등을 포함한다. 또한, 탈착 가능한 렌즈(8406)가 카메라(8400)에 장착된다.
여기서는, 카메라(8400)의 렌즈(8406)는 교환을 위하여 하우징(8401)으로부터 떼어낼 수 있지만, 렌즈(8406)는 하우징에 제공되어도 좋다.
셔터 버튼(8404)을 누르면, 카메라(8400)는 화상을 촬영할 수 있다. 또한, 표시부(8402)는 터치 패널의 기능을 갖고, 표시부(8402)를 터치하면 화상을 촬영할 수 있다.
카메라(8400)의 하우징(8401)은 전극을 포함하는 마운트를 갖고, 파인더(8500) 및 스트로보스코프 등을 접속시킬 수 있다.
파인더(8500)는 하우징(8501), 표시부(8502), 및 버튼(8503) 등을 포함한다.
하우징(8501)은 카메라(8400)의 마운트와 연결하는 마운트를 포함하여, 파인더(8500)를 카메라(8400)에 접속시킬 수 있다. 이 마운트는 전극을 포함하고 전극을 통하여 카메라(8400)로부터 수신한 동영상 등을 표시부(8502)에 표시할 수 있다.
버튼(8503)은 전원 버튼으로서 기능한다. 버튼(8503)을 사용하여 표시부(8502)를 온 및 오프로 할 수 있다.
본 발명의 일 형태에 따른 표시 장치를 카메라(8400)의 표시부(8402), 및 파인더(8500)의 표시부(8502)에 사용할 수 있다.
도 21의 (A)에서 카메라(8400)와 파인더(8500)는 분리되어 있고 탈착 가능한 전자 기기이지만, 본 발명의 일 형태에 따른 표시 장치를 포함하는 파인더가 카메라(8400)의 하우징(8401)에 제공되어도 좋다.
도 21의 (B)는 헤드 마운트 디스플레이(8200)의 외관도이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 포함한다. 또한, 배터리(8206)는 장착부(8201)에 제공된다.
케이블(8205)을 통하여 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 포함하여, 화상 데이터 등의 영상 데이터를 수신하고, 그것을 표시부(8204)에 표시한다. 본체(8203)의 카메라에 의하여 사용자의 눈알 또는 눈꺼풀의 움직임을 파악하고 나서, 그 파악한 데이터를 사용하여 시점의 좌표를 산출함으로써, 사용자의 눈을 입력부로서 이용한다.
복수의 전극을 사용자가 터치하는 장착부(8201)의 일부에 제공하여도 좋다. 본체(8203)는 사용자의 눈알의 움직임에 따라 전극을 흐르는 전류를 검지하는 기능을 가져, 시점의 위치를 결정하여도 좋다. 이 전극을 흐르는 전류를 검지하는 기능을 가져, 사용자의 맥박을 모니터하여도 좋다. 장착부(8201)는 온도 센서, 압력 센서, 또는 가속도 센서 등의 센서를 포함하여도 좋기 때문에, 사용자의 생체 정보를 표시부(8204)에 표시할 수 있다. 사용자의 머리 등의 움직임을 검지하여, 표시부(8204)에 표시하는 화상을 사용자의 머리 등의 움직임에 맞추어 움직여도 좋다.
표시부(8204)에 본 발명의 일 형태에 따른 표시 장치를 사용할 수 있다.
도 21의 (C) 및 도 21의 (D)는 헤드 마운트 디스플레이(8300)의 외관도이다.
헤드 마운트 디스플레이(8300)는 하우징(8301), 2개의 표시부(8302), 조작 버튼(8303), 및 고정 밴드(8304)를 포함한다.
헤드 마운트 디스플레이(8300)는 상술한 헤드 마운트 디스플레이(8200)의 기능을 갖고 2개의 표시부를 포함한다.
헤드 마운트 디스플레이(8300)는 2개의 표시부(8302)를 포함하기 때문에, 사용자의 눈은 각각의 표시부를 볼 수 있다. 따라서, 시차를 사용한 입체적인 표시 등이 수행되더라도, 고선명한 화상을 표시할 수 있다. 또한, 표시부(8302)는 사용자의 눈을 대략 중심으로 한 원호를 따라 만곡된다. 이로써, 사용자의 눈과 표시부의 표시면 사이의 거리가 일정해진다; 따라서, 사용자는 더 자연스러운 화상을 볼 수 있다. 사용자가 보는 각도에 따라 표시부로부터 방출되는 광의 휘도 또는 색도가 변화되더라도, 사용자의 눈은 표시부의 표시면의 법선 방향에 위치하기 때문에, 그 편차의 영향을 실질적으로 무시할 수 있어, 더 현실적인 화상을 표시할 수 있다.
조작 버튼(8303)은 전원 버튼 등으로서 기능한다. 조작 버튼(8303) 이외의 버튼을 포함하여도 좋다.
도 21의 (E)에 도시된 바와 같이, 렌즈(8305)를 표시부(8302)와 사용자의 눈 사이에 제공하여도 좋다. 사용자는 렌즈(8305)를 통하여 표시부(8302)에 확대된 화상을 볼 수 있기 때문에, 더 임장감이 높아진다. 이 경우, 도 21의 (E)에 도시된 바와 같이, 렌즈의 위치를 변화시키고 시인성을 조정하기 위한 다이얼(8306)을 포함하여도 좋다.
본 발명의 일 형태에 따른 표시 장치를 표시부(8302)에 사용할 수 있다. 본 발명의 일 형태에 따른 표시 장치는 선명도가 매우 높기 때문에, 도 21의 (E)에 도시된 바와 같이, 렌즈(8305)를 사용하여 화상을 확대하더라도, 사용자에 의하여 화소가 인식되지 않기 때문에, 더 현실적인 화상을 표시할 수 있다.
도 22의 (A) 내지 도 22의 (C)는 헤드 마운트 디스플레이가 하나의 표시부(8302)를 포함하는 예이다. 이러한 구조는 부품의 수를 저감시킬 수 있다.
표시부(8302)는 오른쪽 영역 및 왼쪽 영역에 각각 오른쪽 눈용 화상 및 왼쪽 눈용 화상을 나란히 표시할 수 있다. 따라서, 양안 시차를 사용한 입체적인 동영상을 표시할 수 있다.
양쪽 눈에 의하여 볼 수 있는 하나의 화상을 표시부(8302) 전체에서 표시하여도 좋다. 따라서, 시야의 끝에서 끝까지 파노라마 동영상을 표시할 수 있기 때문에, 현실감이 높아진다.
도 22의 (C)에 나타낸 바와 같이, 렌즈(8305)를 제공하여도 좋다. 2개의 화상을 표시부(8302)에 나란히 표시시켜도 좋다. 또는, 하나의 화상을 표시부(8302)에 표시하고 렌즈(8305)를 통하여 양쪽 눈으로 보아도 좋다.
본 실시형태의 적어도 일부는 본 명세서에서 설명한 다른 실시형태 중 임의의 것과 적절히 조합하여 실시할 수 있다.
(실시예)
본 발명의 일 형태에 따른 표시 장치의 배선의 충방전에 필요한 시간 등을 산출하였다. 도 26의 (A)는 계산에 사용된 표시 장치의 블록도이다. 도 26의 (B)는 제작한 상면도에 대응하는 화소의 회로도이다.
도 26의 (A)에서의 표시 장치의 블록도는 65인치의 치수를 갖고, 스트라이프 상으로 배치된 적색, 녹색, 청색, 및 백색(RGBW)의 부화소로 구성된 7680×4320 화소(PIX)를 포함하는, 소위 8K 패널을 도시한 것이다. 반대 측에 제공된 주사선 구동 회로(Gate Driver)를 게이트 온 어레이(GOA)에 의하여 제작하고, 화소(PIX)에 주사 신호를 출력한다. 신호선 구동 회로(Source Driver)는 외부에 제공된다.
도 26의 (B)는 도 26의 (A)에 도시된 화소(PIX)의 회로도이다. 도 26의 (B)에서의 회로도의 구성은 용량 소자(C2)의 위치가 변경된 도 7의 (A)의 구성에 상당한다.
도 26의 (B)에서의 구성에서는, 도 7의 (A)와 같이, 트랜지스터(M4)에서, 제 1 게이트 전극과 제 2 게이트 전극이 서로 접속되지 않는다. 이 구성으로 함으로써, 게이트 전극이 서로 접속되는 구성과 대조적으로, 주사선(GL)과 트랜지스터(M4) 사이의 게이트 용량이 주사선(GL)과 제 1 게이트 전극 사이에서만 형성된다.
도 27은 도 26의 (B)에 대응하는 화소(PIX)의 상면도이다. 도 27에 도시된 화소는 RGBW의 4개의 부화소를 포함한다. 또한, 회로도의 구성 요소에 대응하는 구성 요소는 동일한 부호에 의하여 나타내어진다. 주사선 및 신호선 등의 배선의 충방전에 필요한 시간은 도 26의 (A) 및 도 26의 (B) 그리고 도 27에 도시된 구성을 사용하여 추산하였다. 충방전에 필요한 시간을 추산하기 위한 다양한 계산은 SILVACO, Inc에 의하여 제조된 소프트웨어 SmartSpice를 사용하여 수행하였다. 또한, 화소 사이즈는 188μm×188μm이고, 트랜지스터(M4)의 채널 길이 L 및 채널 폭 W 4μm이고, 트랜지스터(M5)의 채널 길이 L 및 채널 폭 W 6μm이다.
표 1에 계산 결과를 나타낸다. 표 1에서, "Gate fall time"은 주사 신호의 강하까지에 필요한 시간을 말하고, "Source line charge time(>95%)"은 신호선을 95%까지 충전하는 데 필요한 시간을 말하고, "Total"은 Gate fall time과 Source line charge time의 합계를 말하고, "One horizontal period"는 하나의 수평 주사 기간을 말한다.
Gate fall time Source line charge time(>95 %) Total One horizontal period
0.90 μs 0.97 μs 1.87 μs 1.92 μs
표 1에 나타낸 바와 같이, 주사선 및 신호선의 충방전에 필요한 시간은 하나의 수평 주사 기간 내에 들어간다. 이것은 주사선에 접속되는 트랜지스터의 게이트 용량이 작은, 본 발명의 일 형태에 따른 표시 장치가 8K 패널에 적합한 것을 의미한다.
GL: 주사선, SL: 신호선, V0: 배선, ANODE: 전류 공급선, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, C1: 용량 소자, EL: 발광 소자, CATHODE: 공통 배선, 100: 트랜지스터, 102: 기판, 104: 절연층, 106: 도전층, 108: 산화물 반도체층, 110: 절연층, 112: 산화물 반도체층, 116: 절연층, 108i: 채널 영역, 108s: 소스 영역, 108d: 드레인 영역, 141a: 개구, 141b: 개구, 120a: 도전층, 120b: 도전층, 151: 도전층, 152: 도전층, 153: 절연층, 161: 산화물 반도체층, 162: 산화물 반도체층, 163: 산화물 반도체층, 164: 절연층, 171: 산화물 반도체층, 172: 산화물 반도체층, 173: 산화물 반도체층, 174: 절연층, 181: 도전층, 182: 도전층, 183: 도전층, 184: 도전층, 185: 도전층, 186: 절연층, 187: 절연층, 190: 개구, 191: 도전층, 192: 도전층, 193: 절연층, 198: 발광층, 199: 격벽층, 10: 표시 장치, 11: 화소부, 12: 주사선 구동 회로, 13: 신호선 구동 회로, 15: 단자부, 16a: 배선, 16b: 배선, 22: 영역, 24: 영역, M4: 트랜지스터, M5: 트랜지스터, M6: 트랜지스터, M7: 트랜지스터, M8: 트랜지스터, M9: 트랜지스터, M10: 트랜지스터, M11: 트랜지스터, C2: 용량 소자, C3: 용량 소자, C4: 용량 소자, C5: 용량 소자, GL1: 주사선, GL2: 주사선, GL3: 주사선, GL4: 주사선, V1: 배선, V2: 배선, 201: 기판, 202: 기판, 211: 절연층, 212: 절연층, 213: 절연층, 214: 절연층, 215: 스페이서, 216: 절연층, 217: 절연층, 218: 절연층, 220: 접합층, 221: 절연층, 222: EL층, 223: 전극, 224: 광학 조정층, 225: 화소 전극, 230a: 구조물, 230b: 구조물, 231: 차광층, 232: 착색층, 242: FOP, 243: 접속층, 250: 공간, 251: 트랜지스터, 252: 트랜지스터, 253: 용량 소자, 254: 발광 소자, 255: 트랜지스터, 260: 밀봉 재료, 261: 접합층, 262: 접합층, 271: 반도체층, 272: 도전층, 273: 도전층, 274: 도전층, 275: 도전층, 276: 절연층, 291: 도전층, 292: 도전층, 293: 도전층, 294: 절연층, 295: 접합층, 296: 기판, 297: FOP, 298: 접속층, 299: 단자부, 301: 형성 기판, 303: 분리층, 305: 피분리층, 307: 접합층, 321: 형성 기판, 323: 분리층, 325: 피분리층, 331: 기판, 333: 접합층, 341: 기판, 343: 접합층, 351: 영역, 7000: 표시부, 7001: 표시부, 7100: 휴대 전화, 7101: 하우징, 7103: 조작 버튼, 7104: 외부 접속 포트, 7105: 스피커, 7106: 마이크로폰, 7107: 카메라, 7110: 휴대 전화, 7200: 휴대 정보 단말, 7201: 하우징, 7202: 조작 버튼, 7203: 정보, 7210: 휴대 정보 단말, 7300: 텔레비전 장치, 7301: 하우징, 7303: 스탠드, 7311: 리모트 컨트롤러, 7400: 조명 장치, 7401: 스테이지, 7403: 조작 스위치, 7411: 발광부, 7500: 휴대 정보 단말, 7501: 하우징, 7502: 표시부 손잡이, 7503: 조작 버튼, 7600: 휴대 정보 단말, 7601: 하우징, 7602: 힌지, 7650: 휴대 정보 단말, 7651: 비표시부, 7700: 휴대 정보 단말, 7701: 하우징, 7703a: 버튼, 7703b: 버튼, 7704a: 스피커, 7704b: 스피커, 7705: 외부 접속 포트, 7706: 마이크로폰, 7709: 배터리, 7800: 휴대 정보 단말, 7801: 밴드, 7802: 입출력 단자, 7803: 조작 버튼, 7804: 아이콘, 7805: 배터리, 7900: 자동차, 7901: 차체, 7902: 차륜, 7903: 앞유리, 7904: 라이트, 7905: 안개등, 7910: 표시부, 7911: 표시부, 7912: 표시부, 7913: 표시부, 7914: 표시부, 7915: 표시부, 7916: 표시부, 7917: 표시부, 8000: 하우징, 8001: 표시부, 8003: 스피커, 8101: 하우징, 8102: 하우징, 8103: 표시부, 8104: 표시부, 8105: 마이크로폰, 8106: 스피커, 8107: 조작 키, 8108: 스타일러스, 8111: 하우징, 8112: 표시부, 8113: 키보드, 8114: 포인팅 디바이스, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8303: 조작 버튼, 8304: 고정 밴드, 8305: 렌즈, 8306: 다이얼, 8400: 카메라, 8401: 하우징, 8402: 표시부, 8403: 조작 버튼, 8404: 셔터 버튼, 8406: 렌즈, 8500: 파인더, 8501: 하우징, 8502: 표시부, 8503: 버튼.
본 출원은 2015년 12월 28일에 일본 특허청에 출원된 일련 번호 2015-256583의 일본 특허 출원, 2016년 11월 9일에 일본 특허청에 출원된 일련 번호 2016-218998의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (24)

  1. 삭제
  2. 표시 장치로서,
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    발광 소자;
    제 1 배선;
    제 2 배선;
    제 3 배선; 및
    제 4 배선을 포함하고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 3 트랜지스터는 각각 제 1 게이트 전극, 산화물 반도체층, 및 제 2 게이트 전극을 포함하고,
    상기 제 1 트랜지스터의 상기 제 1 게이트 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 1 게이트 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 2 게이트 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 2 게이트 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 1 게이트 전극 및 상기 제 2 트랜지스터의 상기 제 2 게이트 전극은 서로 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 제 1 게이트 전극과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나는 상기 제 3 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 하나는 상기 발광 소자와 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나는 상기 제 4 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나와 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나는 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 게이트 전극, 상기 제 2 트랜지스터의 상기 제 1 게이트 전극, 및 상기 제 3 트랜지스터의 상기 제 1 게이트 전극은 금속 재료를 포함하고,
    상기 제 1 트랜지스터의 상기 제 2 게이트 전극, 상기 제 2 트랜지스터의 상기 제 2 게이트 전극, 및 상기 제 3 트랜지스터의 상기 제 2 게이트 전극은 금속 산화물 재료를 포함하고,
    상기 금속 산화물 재료는 산소, In, Zn, 및 M(M은 Al, Ga, Y, 또는 Sn)을 포함하는, 표시 장치.
  3. 표시 장치로서,
    화소로서,
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터; 및
    발광 소자를 포함하는 상기 화소;
    주사선;
    배선;
    신호선; 및
    전류 공급선을 포함하고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 제 3 트랜지스터는 각각 제 1 게이트 전극, 상기 제 1 게이트 전극 위의 산화물 반도체층, 및 상기 산화물 반도체층 위의 제 2 게이트 전극을 포함하고,
    상기 배선은 정전압을 전송하고,
    상기 제 1 트랜지스터의 상기 제 1 게이트 전극은 상기 주사선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 1 게이트 전극은 상기 주사선과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 2 게이트 전극은 상기 배선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 제 2 게이트 전극은 상기 배선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 제 1 게이트 전극 및 상기 제 2 트랜지스터의 상기 제 2 게이트 전극은 서로 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 제 1 게이트 전극과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나는 상기 신호선과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 하나는 상기 발광 소자와 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나는 상기 전류 공급선과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 상기 하나와 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 제 1 게이트 전극, 상기 제 2 트랜지스터의 상기 제 1 게이트 전극, 및 상기 제 3 트랜지스터의 상기 제 1 게이트 전극은 금속 재료를 포함하고,
    상기 제 1 트랜지스터의 상기 제 2 게이트 전극, 상기 제 2 트랜지스터의 상기 제 2 게이트 전극, 및 상기 제 3 트랜지스터의 상기 제 2 게이트 전극은 금속 산화물 재료를 포함하고,
    상기 금속 산화물 재료는 산소, In, Zn, 및 M(M은 Al, Ga, Y, 또는 Sn)을 포함하는, 표시 장치.
  4. 삭제
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층은 산소, In, Zn, 및 M(M은 Al, Ga, Y, 또는 Sn)을 포함하는, 표시 장치.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 산화물 반도체층은 c축 배향을 갖는 결정부를 포함하는, 표시 장치.
  7. 제 2 항 또는 제 3 항에 있어서,
    상기 금속 산화물 재료는 상기 산화물 반도체층의 재료보다 높은 캐리어 밀도를 갖는, 표시 장치.
  8. 표시 모듈로서,
    제 2 항 또는 제 3 항에 따른 표시 장치; 및
    터치 센서를 포함하는, 표시 모듈.
  9. 전자 기기로서,
    제 8 항에 따른 표시 모듈; 및
    조작 키 또는 배터리를 포함하는, 전자 기기.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020187017187A 2015-12-28 2016-12-19 표시 장치, 표시 모듈, 및 전자 기기 KR102678904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247000159A KR20240007713A (ko) 2015-12-28 2016-12-19 발광 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015256583 2015-12-28
JPJP-P-2015-256583 2015-12-28
JP2016218998 2016-11-09
JPJP-P-2016-218998 2016-11-09
PCT/IB2016/057759 WO2017115210A1 (en) 2015-12-28 2016-12-19 Display device, display module, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247000159A Division KR20240007713A (ko) 2015-12-28 2016-12-19 발광 장치

Publications (2)

Publication Number Publication Date
KR20180099666A KR20180099666A (ko) 2018-09-05
KR102678904B1 true KR102678904B1 (ko) 2024-06-28

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165582A (ja) * 2009-07-03 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165582A (ja) * 2009-07-03 2015-09-17 株式会社半導体エネルギー研究所 半導体装置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
US11791344B2 (en) Display device, display module, and electronic device
KR102678904B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP2022095690A (ja) 半導体装置