KR102675825B1 - 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법 - Google Patents
반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법 Download PDFInfo
- Publication number
- KR102675825B1 KR102675825B1 KR1020180134470A KR20180134470A KR102675825B1 KR 102675825 B1 KR102675825 B1 KR 102675825B1 KR 1020180134470 A KR1020180134470 A KR 1020180134470A KR 20180134470 A KR20180134470 A KR 20180134470A KR 102675825 B1 KR102675825 B1 KR 102675825B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- semiconductor device
- control signal
- external transmission
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 218
- 238000011017 operating method Methods 0.000 title description 3
- 230000005540 biological transmission Effects 0.000 claims abstract description 222
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims description 83
- 238000001514 detection method Methods 0.000 claims description 51
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 238000013101 initial test Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
원본 신호와 수신 신호를 비교하여 구동력 제어 신호를 생성하고, 상기 구동력 제어 신호에 따른 구동력으로 상기 원본 신호를 드라이빙하여 외부 전달 신호로서 출력하는 제 1 반도체 장치; 및 상기 외부 전달 신호를 입력 받아 정 신호 및 부 신호를 생성하고, 상기 정 신호 및 상기 부 신호에 응답하여 복원 신호를 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함한다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법에 관한 것이다.
반도체 장치는 전기적 신호를 송수신하도록 구성된다.
반도체 장치가 고속화 및 저전력화되면서, 전력 소모를 줄이면서도 정확한 신호를 고속으로 송수신할 수 있도록 반도체 장치는 개발되고 있다.
본 발명의 실시예들은 고속으로 신호를 송수신하면서도 신호를 송수신하는데 소모되는 전력을 최적화시킬 수 있는 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 시스템은 원본 신호와 수신 신호를 비교하여 구동력 제어 신호를 생성하고, 상기 구동력 제어 신호에 따른 구동력으로 상기 원본 신호를 드라이빙하여 외부 전달 신호로서 출력하는 제 1 반도체 장치; 및 상기 외부 전달 신호를 입력 받아 정 신호 및 부 신호를 생성하고, 상기 정 신호 및 상기 부 신호에 응답하여 복원 신호를 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함한다.
본 발명의 실시예에 따른 반도체 시스템은 원본 신호와 수신 신호를 비교하여 예비 이득 제어 신호를 생성하고, 상기 원본 신호를 외부 전달 신호로서 출력하며, 상기 예비 이득 제어 신호를 장치 제어 신호로서 출력하는 제 1 반도체 장치; 및 상기 장치 제어 신호에 따른 이득으로 상기 외부 전달 신호를 증폭하여 정 신호 및 부 신호를 생성하고, 상기 정 신호 및 상기 부 신호에 응답하여 복원 신호를 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함한다.
본 발명의 실시예에 따른 반도체 시스템의 동작 방법은 테스트 신호에 응답하여 제 1 반도체 장치 및 제 2 반도체 장치를 테스트 초기 설정하는 초기 설정 단계; 상기 제 1 반도체 장치가 초기 구동력으로 원본 신호를 드라이빙하여 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 1 전달 단계; 상기 제 2 반도체 장치가 전달받은 상기 외부 전달 신호에 응답하여 복원 신호를 생성하고, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치로 전달하는 제 2 전달 단계; 상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 상기 초기 구동력을 가변시키는 구동력 가변 단계; 및 상기 제 1 반도체 장치가 상기 가변된 구동력으로 상기 원본 신호를 드라이빙하여 상기 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 3 전달 단계를 포함한다.
본 발명의 실시예에 따른 반도체 시스템의 동작 방법은 테스트 신호에 응답하여 제 1 반도체 장치 및 제 2 반도체 장치를 테스트 초기 설정하는 초기 설정 단계; 상기 제 1 반도체 장치가 원본 신호를 드라이빙하여 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 1 전달 단계; 상기 제 2 반도체 장치가 전달받은 상기 외부 전달 신호와 초기 이득 값에 응답하여 복원 신호를 생성하고, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치로 전달하는 제 2 전달 단계; 상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 상기 초기 이득 값을 가변시키는 이득 가변 단계; 및 상기 제 2 반도체 장치가 상기 제 1 반도체 장치로부터 전달받은 상기 외부 전달 신호와 가변된 이득 값에 응답하여 상기 복원 신호를 생성하고, 생성된 상기 복원 신호를 상기 제 1 반도체 장치에 전달하는 제 3 전달 단계를 포함한다.
본 발명의 실시예에 따르면, 신호를 송수신하는데 소모되는 전력을 최적화시킬 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 구성도,
도 2는 도 1의 제 1 송신 회로의 구성도,
도 3은 도 1의 제 1 제어 회로의 구성도,
도 4는 도 1의 제 1 증폭 회로의 구성도,
도 5는 도 1의 제 2 제어 회로의 구성도,
도 6은 도 1의 마진 조절 회로의 구성도,
도 7은 본 발명의 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 그래프,
도 8은 본 발명의 실시예에 따른 반도체 시스템의 구성도,
도 9은 도 8의 제 1 제어 회로의 구성도,
도 10은 도 8의 제 2 제어 회로의 구성도,
도 11은 도 8의 제 1 증폭 회로의 구성도이다.
도 2는 도 1의 제 1 송신 회로의 구성도,
도 3은 도 1의 제 1 제어 회로의 구성도,
도 4는 도 1의 제 1 증폭 회로의 구성도,
도 5는 도 1의 제 2 제어 회로의 구성도,
도 6은 도 1의 마진 조절 회로의 구성도,
도 7은 본 발명의 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 그래프,
도 8은 본 발명의 실시예에 따른 반도체 시스템의 구성도,
도 9은 도 8의 제 1 제어 회로의 구성도,
도 10은 도 8의 제 2 제어 회로의 구성도,
도 11은 도 8의 제 1 증폭 회로의 구성도이다.
본 발명의 실시예에 따른 반도체 시스템은 도 1에 도시된 바와 같이, 제 1 반도체 장치(100) 및 제 2 반도체 장치(200)를 포함할 수 있다.
상기 제 1 반도체 장치(100) 및 제 2 반도체 장치(200)는 서로 통신하는 전자 구성요소일 수 있다. 상기 제 1 반도체 장치(100)는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(200)는 상기 제 1 반도체 장치(100)에 의해 제어되어 동작하는 슬레이브 장치일 수 있다. 예를 들어, 상기 제 1 반도체 장치(100)는 프로세서와 같은 호스트 장치일 수 있고, 프로세서는 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한 상기 제 1 반도체 장치(100)는 어플리게이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다.
상기 제 2 반도체 장치(200)는 메모리일 수 있고, 상기 메모리는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 반도체 장치(100)는 테스트 신호(Test)에 기초하여 상기 제 2 반도체 장치(200)와 전기적 신호(S_tr)를 송수신하도록 구성될 수 있다. 예를 들어, 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 기초하여 외부 전달 신호(S_tr)를 상기 제 2 반도체 장치(200)에 전달하거나, 상기 외부 전달 신호(S_tr)를 상기 제 2 반도체 장치(200)로부터 수신할 수 있다.
상기 제 1 반도체 장치(100)는 제 1 수신 회로(110), 제 1 송신 회로(120) 및 제 1 제어 회로(130)를 포함할 수 있다.
상기 제 1 수신 회로(110)는 제 1 수신 제어 신호(R_conA) 및 외부 전달 신호(S_tr)를 수신하고, 수신 신호(S_rec)를 출력할 수 있다. 상기 제1 수신 회로(110)는 상기 제 1 수신 제어 신호(R_conA)가 인에이블되면 외부 전달 신호(S_tr)에 기초하여 수신 신호(S_rec)를 생성하고 출력할 수 있다. 예를 들어, 상기 제 1 수신 회로(110)는 상기 제 1 수신 제어 신호(R_conA)가 인에이블되면 활성화되고, 활성화된 상기 제 1 수신 회로(110)는 상기 외부 전달 신호(S_tr)를 기초로 하여 상기 수신 신호(S_rec)를 생성하고 출력할 수 있다. 상기 제 1 수신 회로(110)는 상기 제 1 수신 제어 신호(R_conA)가 디스에이블되면 비활성화될 수 있다.
상기 제 1 송신 회로(120)는 제 1 송신 제어 신호(T_conA), 구동력 제어 신호(D_con) 및 원본 신호(S_o)를 입력 받고 상기 외부 전달 신호(S_tr)를 출력할 수 있다. 예를 들어, 상기 제 1 송신 회로(120)는 상기 제 1 송신 제어 신호(T_conA)가 인에이블되면 활성화되고, 상기 제 1 송신 제어 신호(T_conA)가 디스에이블되면 비활성화될 수 있다. 상기 제 1 송신 회로(120)는 상기 구동력 제어 신호(D_con)에 기초하여 구동력을 결정할 수 있다. 상기 제 1 송신 회로(120)는 상기 제 1 송신 제어 신호(T_conA)가 인에이블되면 상기 구동력 제어 신호(D_con)에 의해 결정된 구동력으로 상기 원본 신호(S_o)를 구동시켜 상기 외부 전달 신호(S_tr)로서 출력할 수 있다. 상기 제 1 제어 회로(130)는 상기 원본 신호(S_o), 상기 수신 신호(S_rec) 및 상기 테스트 신호(Test)를 입력 받아상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 상기 구동력 제어 신호(D_con) 및 장치 제어 신호(A_con)를 출력할 수 있다. 예를 들어, 상기 제 1 제어 회로(130)는 상기 테스트 신호(Test)에 기초하여 상기 제 1 송신 제어 신호(T_conA) 및 상기 제 1 수신 제어 신호(R_conA) 중 하나를 인에이블시켜 출력할 수 있다. 상기 제 1 제어 회로(130)는 상기 원본 신호(S_o) 및 상기 수신 신호(S_rec)를 비교하여 상기 구동력 제어 신호(D_con)를 출력할 수 있다. 상기 제 1 제어 회로(130)는 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)를 비교한 정보, 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 및 상기 테스트 신호(Test)를 상기 장치 제어 신호(A_con)로서 출력할 수 있다.
상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)를 입력받을 수 있다. 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 제 1 반도체 장치(100)와 전기적 신호(S_tr)를 송수신하도록 구성될 수 있다. 예를 들어, 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 외부 전달 신호(S_tr)를 상기 제 1 반도체 장치(100)에 출력할 수 있다. 또한 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 제 1 반도체 장치(100)로부터 상기 외부 전달 신호(S_tr)를 입력받을 수 있다.
상기 제 2 반도체 장치(200)는 제 2 송신 회로(210), 제 2 수신 회로(220), 제 2 제어 회로(230), 마진 조절 회로(240), 스위치(250) 및 기준 전압 생성 회로(260)를 포함할 수 있다.
상기 제 2 송신 회로(210)는 제 2 송신 제어 신호(T_conB) 및 송신 신호(S_t)를 입력 받고, 상기 외부 전달 신호(S_tr)를 출력할 수 있다. 예를 들어, 상기 제 2 송신 회로(210)는 상기 제 2 송신 제어 신호(T_conB)가 인에이블되면 활성화될 수 있다. 상기 제 2 송신 회로(210)는 상기 제 2 송신 제어 신호(T_conB)가 디스에이블되면 비활성화될 수 있다. 상기 제 2 송신 회로(210)는 상기 제 2 송신 제어 신호(T_conB)에 의해 활성화되면 상기 송신 신호(S_t)를 상기 외부 전달 신호(S_tr)로서 출력할 수 있다.
상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB) 및 상기 외부 전달 신호(S_tr)를 입력 받고, 상기 복원 신호(S_res)를 출력할 수 있다. 예를 들어, 상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB)가 인에이블되면 활성화될 수 있다. 상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB)가 디스에이블되면 비활성화될 수 있다. 상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB)에 의해 활성화되면 상기 외부 전달 신호(S_tr)를 상기 복원 신호(S_res)로서 출력할 수 있다.
상기 제 2 수신 회로(220)는 제 1 증폭 회로(221) 및 제 2 증폭 회로(222)를 포함할 수 있다.
상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB) 및 상기 외부 전달 신호(S_tr)를 입력 받고, 정 신호(S_p) 및 부 신호(S_n)를 출력할 수 있다. 예를 들어, 상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB)가 인에이블되면 활성화될 수 있다. 상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB)가 디스에이블되면 비활성화될 수 있다. 상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB)에 의해 활성화되면 상기 외부 전달 신호(S_tr)의 전압과 기준 전압(Vref)의 전압을 비교하여 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 출력할 수 있다. 이때, 상기 정 신호(S_p)와 상기 부 신호(S_n)는 상보 관계의 신호일 수 있다.
상기 제 2 증폭 회로(222)는 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 입력 받아 상기 복원 신호(S_res)를 출력할 수 있다. 예를 들어, 상기 제 2 증폭 회로(222)는 상기 정 신호(S_p) 및 상기 부 신호(S_n)의 전압을 비교하여 상기 복원 신호(S_res)를 출력할 수 있다.
상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)를 입력 받고 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 마진 제어 신호(M_con), 선택 신호(P_c) 및 스위치 제어 신호(S_con)를 출력할 수 있다. 예를 들어, 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)에 기초하여 상기 제 2 수신 제어 신호(R_conB) 및 상기 제 2 송신 제어 신호(T_conB) 중 하나를 인에이블시켜상기 제 1 증폭 회로(221) 및 상기 제 2 송신 회로(210) 중 하나를 활성화시킬 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)에 기초하여 상기 선택 신호(P_c) 및 상기 마진 제어 신호(M_con)를 마진 조절 회로(240)에 출력할 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)에 기초하여 상기 스위치 제어 신호(S_con)를 스위치(250)에 출력할 수 있다. 상기 제 2 제어 회로(230)는 디코딩 회로를 포함할 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 상기 마진 제어 신호(M_con), 상기 선택 신호(P_c) 및 상기 스위치 제어 신호(S_con)를 선택적으로 인에이블시킬 수 있다.
상기 마진 조절 회로(240)는 상기 선택 신호(P_c) 및 상기 마진 제어 신호(M_con)를 입력 받을 수 있다. 상기 마진 조절 회로(240)는 입력되는 상기 선택 신호(P_c) 및 상기 마진 제어 신호(M_con)에 기초하여 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압을 낮출 수 있다. 예를 들어, 상기 마진 조절 회로(240)는 상기 선택 신호(P_c)에 기초하여 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 하나를 선택하고, 상기 마진 제어 신호(M_con)에 기초하여 선택된 신호의 전압을 낮출 수 있다.
상기 스위치(250)는 상기 스위치 제어 신호(S_con)를 입력 받을 수 있다. 상기 스위치(250)는 상기 스위치 제어 신호(S_con)에 기초하여 상기 제2 수신 회로(220)의 출력단과 상기 제 2 송신 신호(210)의 입력단을 연결 및 분리시킬 수 있다. 예를 들어, 상기 스위치(250)는 상기 스위치 제어 신호(S_con)가 인에이블되면 상기 제 2 수신 회로(220)의 출력단과 상기 제 2 송신 신호(210)의 입력단을 연결시킨다. 상기 스위치(250)는 상기 스위치 제어 신호(S_con)가 디스에이블되면 상기 제 2 수신 회로(220)의 출력단과 상기 제 2 송신 신호((210)의 입력단을 분리시킨다. 그러므로, 상기 스위치 제어 신호(S_con)가 인에이블되면 상기 스위치(250)에 의해 상기 제 2 수신 회로(220)의 출력 신호인 상기 복원 신호(S_res)가 상기 제2 송신 회로(210)의 입력 신호 즉, 송신 신호(S_t)로서 입력될 수 있다.
도 2는 도 1의 제 1 송신 회로(120)의 실시예에 따른 구성도로서, 상기 제 1 송신 회로(120)가 상기 구동력 제어 신호(D_con)에 따른 구동력으로 상기 원본 신호(S_o)를 드라이빙하여 상기 외부 전달 신호(S_tr)로서 출력하는 구성을 개시한 것일 수 있다.
상기 제 1 송신 회로(120)는 도 2에 도시된 바와 같이, 풀업 구동 회로(121), 풀다운 구동 회로(122), 및 제 1 및 제 2 저항 소자(R1, R2)를 포함할 수 있다.
상기 풀업 구동 회로(121)는 상기 구동력 제어 신호(D_con)에 대응하는 풀업 구동력으로 상기 원본 신호(S_o)에 따라 출력 노드(N_out)를 풀업시킬 수 있다. 예를 들어, 상기 풀업 구동 회로(121)는 상기 원본 신호(S_o)의 레벨이 로우 레벨일 경우 상기 구동력 제어 신호(D_con)에 대응하는 풀업 구동력만큼 상기 출력 노드(N_out)의 전압 레벨을 높일 수 있다.
상기 풀업 구동 회로(121)는 제 1 입력 제어 트랜지스터 그룹(121-1) 및 제 1 구동 제어 트랜지스터 그룹(121-2)를 포함할 수 있다.
상기 제 1 입력 제어 트랜지스터 그룹(121-1)은 상기 원본 신호(S_o)를 입력 받을 수 있다. 상기 제 1 입력 제어 트렌지스터 그룹(121-1)은 상기 원본 신호(S_o)에 기초하여 턴온/턴오프가 제어되는 복수개의 제 1 트랜지스터(Tr_PB)를 포함할 수 있다. 상기 복수개의 제1 트랜지스터(Tr_PB) 각각은 게이트에 상기 원본 신호(S_o)를 입력 받고, 소오스에 상기 제 1 구동 제어 트랜지스터 그룹(121-2)이 연결되며, 드레인에 상기 제 1 저항 소자(R1)가 연결된다. 상기 제 1 트랜지스터(Tr_PB)는 피모스 트랜지스터일 수 있다.
상기 제 1 구동 제어 트랜지스터 그룹(121-2)은 상기 구동력 제어 신호(D_con)를 입력 받을 수 있다. 상기 구동력 제어 신호(D_con)에 기초하여 턴온/턴오프가 제어되는 복수개의 제 2 트랜지스터(Tr_PA)를 포함할 수 있다. 상기 복수개의 제 2 트랜지스터(Tr_PA) 각각은 게이트에 상기 구동력 제어 신호(D_con)를 입력 받고, 소오스에 외부 전압(VDD)을 인가 받으며, 드레인에 상기 제 1 입력 제어 트랜지스터 그룹(121-1)이 연결된다. 상기 제 2 트랜지스터(Tr_PA)는 피모스 트랜지스터일 수 있다.
상기 풀다운 구동 회로(122)는 상기 구동력 제어 신호(D_con)에 대응하는 풀다운 구동력으로 상기 원본 신호(S_o)에 따라 상기 출력 노드(N_out)를 풀다운시킬 수 있다. 예를 들어, 상기 풀다운 구동 회로(122)는 상기 원본 신호(S_o)의 레벨이 하이 레벨일 경우 상기 구동력 제어 신호(D_con)에 대응하는 풀다운 구동력만큼 상기 출력 노드(N_out)의 전압 레벨을 낮출 수 있다.
상기 풀다운 구동 회로(122)는 제 2 입력 제어 트랜지스터 그룹(122-1) 및 제 2 구동 제어 트랜지스터 그룹(122-2)를 포함할 수 있다.
상기 제 2 입력 제어 트랜지스터 그룹(122-1)은 상기 원본 신호(S_o)를 입력 받을 수 있다. 상기 제 2 입력 제어 트랜지스터 그룹(122-1)은 상기 원본 신호(S_o)에 기초하여 턴온/턴오프가 제어되는 복수개의 제 3 트랜지스터(Tr_NA)를 포함할 수 있다. 상기 복수개의 제3 트랜지스터(Tr_NA) 각각은 게이트에 상기 원본 신호(S_o)를 입력 받고, 소오스에 상기 제 2 구동 제어 트랜지스터 그룹(122-2)이 연결되며, 드레인에 상기 제 2 저항 소자(R2)가 연결된다. 상기 제 3 트랜지스터(Tr_NA)는 엔모스 트랜지스터일 수 있다.
상기 제 2 구동 제어 트랜지스터 그룹(122-2)은 상기 구동력 제어 신호(D_con)를 입력 받을 수 있다. 상기 제 2 구동 제어 트랜지스터 그룹(122-2)은 상기 구동력 제어 신호(D_con)에 기초하여 턴온/턴오프가 제어되는 복수개의 제 4 트랜지스터(Tr_NB)를 포함할 수 있다. 상기 복수개의 제 4 트랜지스터(Tr_NB) 각각은 게이트에 상기 구동력 제어 신호(D_con)를 입력 받고, 소오스에 접지단(VSS)이 연결되며, 드레인에 상기 제 2 입력 제어 트랜지스터 그룹(122-1)이 연결된다. 상기 제 4 트랜지스터(Tr_NB)는 엔모스 트랜지스터일 수 있다.
상기 제 1 저항 소자(R1)는 일단에 상기 풀업 구동 회로(121) 즉, 상기 제 1 입력 제어 트랜지스터 그룹(121-1)이 연결되고. 타단에 상기 출력 노드(N_out)가 연결된다.
상기 제 2 저항 소자(R2)는 일단에 상기 출력 노드(N_out)가 연결되고, 타단에 상기 제 2 입력 제어 트랜지스터 그룹(122-1)이 연결된다. 이때, 상기 출력 노드(N_out)에서 상기 외부 전달 신호(S_tr)가 출력된다.
이와 같이 구성된 본 발명의 실시예에 따른 상기 제 1 송신 회로(120)는 상기 구동력 제어 신호(D_con)에 의해 턴온되는 트랜지스터의 개수에 대응하는 구동력으로 상기 원본 신호(S_o)를 구동시켜 상기 외부 전달 신호(S_tr)로서 출력할 수 있다.
도 3은 도 1의 제 1 제어 회로(130)의 실시예에 따른 구성도로서, 상기 제 1 제어 회로(130)는 상기 테스트 신호(Test), 상기 수신 신호(S_rec) 및 상기 원본 신호(S_o)를 입력 받고, 상기 제 1 수신 제어 신호(R_conA), 상기 제 1 송신 제어 신호(T_conA), 상기 구동력 제어 신호(D_con) 및 상기 장치 제어 신호(A_con)를 출력할 수 있다. 상기 제 1 제어 회로(130)는 상기 테스트 신호(Test)에 기초하여 상기 제 1 수신 제어 신호(R_conA), 상기 제 1 송신 제어 신호(T_conA), 구동력 제어 신호(D_con) 및 장치 제어 신호(A_con)를 출력할 수 있다. 또한 상기 제 1 제어 회로(130)는 상기 테스트 신호(Test)에 따라 상기 구동력 제어 신호(D_con)의 초기 값을 결정하고, 상기 수신 신호(S_rec) 및 상기 원본 신호(S_o)의 비교 결과에 따라 상기 구동력 제어 신호(D_con)의 값을 증가시키거나 감소시킬 수 있다.
상기 제 1 제어 회로(130)는 도 3에 도시된 바와 같이, 테스트 제어 회로(131), 제 1 비교 회로(132), 마진 검출 회로(133), 구동력 제어 신호 생성 회로(134) 및 장비 제어 신호 출력 회로(135)를 포함할 수 있다.
상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)를 입력 받고, 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 예비 마진 제어 신호(M_pc), 구동력 설정 신호(D_set) 및 리셋 신호(RST)를 출력할 수 있다. 예를 들어, 상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)에 기초하여 상기 제 1 송신 제어 신호(T_conA) 및 상기 제 1 수신 제어 신호(R_conA) 중 하나를 인에이블시켜 상기 제 1수신 회로(110) 및 상기 제 1 송신 회로(120) 중 하나를 활성화시킬 수 있다.. 상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)에 기초하여 상기 구동력 설정 신호(D_set), 상기 예비 마진 제어 신호(M_pc) 및 상기 리셋 신호(RST)를 출력할 수 있다. 이때, 상기 구동력 설정 신호(D_set) 및 상기 리셋 신호(RST)는 상기 구동력 제어 신호 생성 회로(134)에 입력되고, 상기 예비 마진 제어 신호(M_pc)는 상기 장비 제어 신호 출력 회로(136)에 입력될 수 있다.
상기 테스트 제어 회로(131)는 디코딩 회로를 포함할 수 있다. 상기 테스트 제어 신호(131)는 상기 테스트 신호(Test)를 디코딩하여 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 상기 구동력 설정 신호(D_set), 상기 예비 마진 제어 신호(M_pc) 및 상기 리셋 신호(RST)를 생성할 수 있다.
상기 제 1 비교 회로(132)는 상기 원본 신호(S_o) 및 상기 수신 신호(S_rec)를 입력 받고 제 1 비교 감지 신호(D_sA)를 출력할 수 있다. 예를 들어, 상기 제 1 비교 회로(132)는 상기 원본 신호(S_o)의 전압 레벨과 상기 수신 신호(S_rec)의 전압 레벨을 비교하여, 비교 결과를 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨로서 출력할 수 있다.
상기 마진 검출 회로(133)는 상기 제 1 비교 회로(132)로부터 출력되는 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨과 기준 전압 레벨을 비교하여 제 2 비교 감지 신호(D_sB)로서 출력할 수 있다. 전압전압전압
상기 마진 검출 회로(133)는 제 2 비교 회로(133-1) 및 저장 회로(133-2)를 포함할 수 있다.
상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA) 및 기준 신호(S_s)를 입력 받고, 제 2 비교 감지 신호(D_sB)를 출력할 수 있다. 이때, 상기 기준 신호(S_s)는 상기 기준 전압에 대응하는 전압 레벨을 가질 수 있다. 상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA) 및 상기 기준 신호(S_s)를 비교하여 상기 제 2 비교 감지 신호(D_sB)를 생성할 수 있다. 예를 들어, 상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨과 상기 기준 신호(S_s)의 전압 즉, 상기 기준 전압 레벨 차이에 대응하는 전압 레벨을 갖는 상기 제 2 비교 감지 신호(D_sB)를 생성할 수 있다.
상기 저장 회로(133-2)는 상기 기준 전압 레벨에 대응하는 상기 기준 신호(S_s)를 출력할 수 있다. 예를 들어, 상기 저장 회로(133-2)는 디지털 아날로그 컨버터로 구현될 수 있다.
상기 구동력 제어 신호 생성 회로(134)는 상기 제 2 비교 감지 신호(D_sB), 상기 구동력 설정 신호(D_set) 및 상기 리셋 신호(RST)를 입력 받고, 상기 구동력 제어 신호(D_con)를 출력할 수 있다. 예를 들어, 상기 구동력 제어 신호 생성 회로(134)는 상기 구동력 설정 신호(D_set)에 기초하여 초기 값의 상기 구동력 제어 신호(D_con)를 생성할 수 있다. 상기 구동력 제어 신호 생성 회로(134)는 상기 제 2 비교 감지 신호(D_sB)의 전압 레벨에 기초하여 상기 구동력 제어 신호(D_con)의 값을 증가시킬 수 있다. 다른 실시예에 따른 상기 구동력 제어 신호 생성 회로(134)는 상기 제 2 비교 감시 신호(D_sB)에 기초하여 상기 구동력 제어 신호(D_con)의 값을 감소시킬 수 있다. 상기 구동력 제어 신호 생성 회로(134)는 상기 리셋 신호(RST)에 기초하여 증가 또는 감소된 상기 구동력 제어 신호(D_con)를 초기 값으로 리셋할 수 있다. 이때, 상기 구동력 제어 신호(D_con)는 복수개의 신호이거나 복수 비트의 코드일 수 있다.
상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA) 및 상기 예비 마진 제어 신호(M_pc)를 입력 받고, 상기 장비 제어 신호(A_con)를 출력할 수 있다. 예를 들어, 상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 2 수신 제어 신호(R_conA) 및 상기 예비 마진 제어 신호(M_pc)를 상기 장비 제어 신호(A_con)로서 출력하는 송신 회로로 구성될 수 있다. 또한 상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 2 수신 제어 신호(R_conA) 및 상기 예비 마진 제어 신호(M_pc)를 인코딩하여 상기 장비 제어 신호(A_con)로서 출력하는 인코딩 회로 및 송신 회로의 조합으로 구성될 수 있다.
도 4는 도 1의 제 1 증폭 회로(221)의 실시예에 따른 구성도로서, 상기 제 1 증폭 회로(221)는 기준 전압(Vref)의 전압 레벨과 상기 외부 전달 신호(S_tr)의 전압 레벨을 비교하여 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 생성할 수 있다.
상기 제 1 증폭 회로(221)는 도 4에 도시된 바와 같이, 제 1 및 제 2 저항 소자(R1, R2), 제 1 및 제 2 트랜지스터(Tr_A, Tr_B) 및 전류 싱크 회로(221-1)를 포함할 수 있다. 상기 제 1 저항 소자(R1)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 2 저항 소자(R2)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 1 트랜지스터(Tr_A)는 게이트에 상기 외부 전달 신호(S_tr)를 입력 받고, 드레인에 상기 제 1 저항 소자(R1)의 타단이 연결된다. 상기 제 2 트랜지스터(Tr_B)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 드레인에 상기 제 2 저항 소자(R2)의 타단이 연결된다. 상기 전류 싱크부(221-1)는 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드와 접지단(VSS) 사이에 연결된다. 이때, 상기 전류 싱크부(221-1)는 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드에서 접지단(VSS)으로 일정한 양의 전류를 흐르게 한다.
도 5는 도 1의 제 2 제어 회로(230)의 실시예에 따른 구성도로서, 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 상기 선택 신호(P_c), 상기 마진 제어 신호(M_con) 및 상기 스위치 제어 신호(S_con)를 생성할 수 있다.
상기 제 2 제어 회로(230)는 도 5에 도시된 바와 같이, 디코딩 회로(231) 및 마진 제어 신호 생성 회로(232)를 포함할 수 있다.
상기 디코딩 회로(231)는 상기 제 1 반도체 장치(100)로부터 인코딩되어 입력되는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 상기 선택 신호(P_c), 전압 제어 신호(V_con) 및 상기 스위치 제어 신호(S_con)를 생성할 수 있다. 이때, 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB) 및 상기 제 2 송신 제어 신호(T_conB) 중 하나만 인에이블시킨다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 스위치 제어 신호(S_con)를 인에이블시킬 수 있다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 선택 신호(P_c)를 인에이블 또는 디스에이블시킬 수 있다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 복수개의 신호 또는 복수 비트의 코드를 포함하는 상기 전압 제어 신호(V_con)를 생성할 수 있고, 상기 전압 제어 신호(V_con)의 값을 가변시킬 수 있다.
상기 마진 제어 신호 생성 회로(232)는 상기 전압 제어 신호(V_con)에 기초하여 상기 마진 제어 신호(M_con)의 전압 레벨을 가변시킬 수 있다. 예를 들어, 상기 마진 제어 신호 생성 회로(232)는 상기 전압 제어 신호(V_con)의 값이 증가되면 상기 마진 제어 신호(M_con)의 전압 레벨을 상승시킬 수 있다. 상기 마진 제어 신호 생성 회로(232)는 디지털 아날로그 컨버터(Digital to Analog Converter)를 포함할 수 있다.
도 6은 도 1의 마진 조절 회로(240)의 실시예에 따른 구성도로서, 상기 선택 신호(P_c)에 따라 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 하나의 신호를 선택하고, 선택된 신호의 전압 레벨을 상기 마진 제어 신호(M_con)의 전압 레벨에 따라 낮출 수 있다. 이때, 상기 마진 조절 회로(240)는 상기 선택 신호(P_c)가 인에이블되면 상기 정 신호(S_p)를 선택하고, 상기 선택 신호(P_c)가 디스에이블되면 상기 부 신호(S_n)를 선택하도록 구성될 수 있다.
상기 마진 조절 회로(240)는 도 6에 도시된 바와 같이, 제 1 및 제 2 트랜지스터(Tr_A, Tr_B), 인버터(IV1) 및 가변 전류 싱크 회로(240-1)를 포함할 수 있다. 상기 인버터(IV1)는 상기 선택 신호(P_c)를 입력 받아 반전시켜 반전 선택 신호(N_c)로서 출력할 수 있다. 상기 제 1 트랜지스터(Tr_A)는 드레인에 상기 정 신호(S_p)가 전송되는 제 1 라인(Line_A)이 연결되고, 게이트에 상기 선택 신호(P_c)를 입력 받는다. 상기 제 2 트랜지스터(Tr_B)는 드레인에 상기 부 신호(S_n)가 전송되는 제 2 라인(Line_B)이 연결되고, 게이트에 상기 반전 선택 신호(N_c)를 입력 받는다. 상기 가변 전류 싱크 회로(240-1)는 상기 마진 제어 신호(M_con)를 입력 받고, 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드와 접지단(VSS) 사이에 연결된다. 이때, 상기 가변 전류 싱크 회로(240-1)는 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드에서 접지단(VSS)으로 상기 마진 제어 신호(M_con)의 전압 레벨에 대응하는 전류량의 전류를 흐르게 한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 시스템의 동작을 도 1 및 도 7을 참조하여 설명하면 다음과 같다.
제 1 반도체 장치(100)와 제 2 반도체 장치(200)는 테스트 신호(Test)에 기초하여 테스트의 초기 설정 동작이 진행된다.
먼저, 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 기초하여 구동력 제어 신호(D_con)를 설정된 값으로 초기화한다. 그러므로, 상기 구동력 제어 신호(D_con)를 입력 받는 제 1 송신 회로(120)의 초기 구동력의 값이 설정된다. 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 따라 생성된 신호들(T_conA, R_conA, M_pc)을 인코딩하여 장치 제어 신호(A_con)로서 상기 제 2 반도체 장치(200)에 전달한다.
또한, 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)를 디코딩하여 마진 제어 신호(M_con)의 전압 레벨과 선택 신호(P_c)의 인에이블 여부를 결정한다. 상기 제 2 반도체 장치(200)는 상기 선택 신호(P_c)에 따라 제 1 증폭 회로(221)의 출력 신호인 정 신호(S_p)와 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압 레벨을 상기 마진 제어 신호(M_con)의 전압 레벨에 대응하는 만큼 낮출 수 있다. 이때, 상기 마진 제어 신호(M_con)의 전압 레벨이 설정되므로, 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 선택된 신호의 전압 레벨은 설정된 전압 레벨만큼 낮아지게 된다.
결국, 본 발명의 반도체 시스템은 상기 테스트 신호(Test)에 기초하여 상기 제 1 반도체 장치(100)의 송신 회로(120)의 구동력을 설정할 수 있고, 상기 제 2 반도체 장치(100)의 마진 조절 회로(240)의 신호 선택과 선택된 신호의 전압 레벨의 하강 폭을 설정할 수 있다.
이와 같이, 상기 제 1 및 제 2 반도체 장치(100, 200)의 테스트 초기 설정 동작이 완료된다.
테스트 초기 설정 동작이 완료되면, 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 기초하여 제 1 송신 제어 신호(T_conA)를 인에이블시켜 상기 제 1 송신 회로(120)를 활성화시킨다.
활성화된 상기 제 1 송신 회로(120)는 상기 원본 신호(S_o)를 설정된 구동력으로 드라이빙하여 상기 외부 전달 신호(S_tr)로서 출력한다.
상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 제 2 수신 회로(220)를 활성화시킨다.
활성화된 상기 제 2 수신 회로(220)의 제 1 증폭 회로(221)는 상기 외부 전달 신호(S_tr)와 기준 전압(Vref)의 전압 레벨을 비교하여 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 생성한다. 이때, 상기 마진 조절 회로(240)는 상기 정 신호(S_p)와 상기 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압 레벨을 낮춘다. 예를 들어, 상기 마진 조절 회로(240)는 도 7의 타이밍도와 같이, 상기 부 신호(S_n)를 선택하고, 선택된 상기 부 신호(S_n)의 전압 레벨을 설정된 전압 레벨만큼 낮춘다. 상기 제 2 수신 회로(220)의 제 2 증폭 회로(222)는 상기 정 신호(S_p)와 전압 레벨이 낮아진 상기 부 신호(S_n)의 전압 레벨을 비교하여 복원 신호(S_res)를 생성한다.
스위치(250)는 상기 복원 신호(S_res)를 제 2 송신 회로(210)의 입력 신호로서 입력시킨다.
상기 제2 송신 회로(210)는 상기 스위치(250)를 통해 전달 받은 상기 복원 신호(S_res)를 상기 외부 전달 신호(S_tr)로서 상기 제 1 반도체 장치(100)에 전달한다.
상기 제 1 반도체 장치(100)의 제 1 수신 회로(110)는 상기 제 2 반도체 장치(200)로부터 전달된 상기 외부 전달 신호(S_tr)를 입력 받아 수신 신호(S_rec)를 생성한다.
상기 제 1 제어 회로(130)는 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)의 전압 레벨을 비교하고, 비교 결과에 따라 상기 구동력 제어 신호(D_con)의 값을 가변시켜 상기 제 1 송신 회로(120)의 구동력을 가변시킨다.
상기 제 1 반도체 장치(100)는 상기 원본 신호(S_o)를 가변된 구동력으로 드라이빙하여 상기 제 2 반도체 장치(200)로 전달한다.
상기 제 2 반도체 장치(200)는 가변된 구동력으로 드라이빙된 상기 외부 전달 신호(S_tr)를 입력 받고, 상기 외부 전달 신호(S_tr)에 의해 생성된 상기 정 신호(S_p)와 상기 부 신호(S_n) 중 상기 부 신호(S_n)의 전압 레벨을 낮춘다. 상기 제 2 반도체 장치(200)는 낮아진 전압 레벨의 상기 부 신호(S_n)와 상기 정 신호(S_p)를 이용하여 상기 복원 신호(S_res)를 생성하고, 상기 복원 신호(S_res)를 상기 제 1 반도체 장치(100)에 상기 외부 전달 신호(S_tr)로서 출력한다.
상기 제 1 반도체 장치(100)는 또 다시 상기 외부 전달 신호(S_tr)에 따라 상기 수신 신호(S_rec)를 생성하고, 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)의 전압 레벨을 비교하고, 비교 결과에 따라 상기 제 1 송신 회로(120)의 구동력을 다시 가변시키거나, 상기 제 1 송신 회로(120)의 구동력을 유지시킨다.
이와 같이, 본 발명의 실시예에 따른 반도체 시스템은 하나의 반도체 장치에서 다른 반도체 장치로 신호를 송신할 경우 얼마만큼의 구동력으로 신호를 송신해야 다른 반도체 장치가 정상적으로 신호를 수신할 수 있는지를 테스트할 수 있어, 반도체 장치가 다른 반도체 장치로 신호를 송신할 경우 최소의 구동력으로 신호를 송신할 수 있도록 반도체 장치를 셋팅할 수 있기 때문에 신호 송신에 소모되는 전력을 줄일 수 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 시스템을 개시한 구성도로서, 도 1에 개시된 반도체 시스템과는 달리, 제 1 반도체 장치(100)가 송신하는 신호의 구동력을 가변시키지 않고, 제 2 반도체 장치(200)의 수신 회로(200)의 최소 이득(gain)을 판단할 수 있다.
상기 제 1 반도체 장치(100)는 제 1 수신 회로(110), 제 1 송신 회로(120) 및 제 1 제어 회로(130)를 포함할 수 있다.
상기 제 1 수신 회로(110)는 제 1 수신 제어 신호(R_conA) 및 외부 전달 신호(S_tr)를 입력 받고, 수신 신호(S_rec)를 출력할 수 있다. 예를 들어, 상기 제 1 수신 회로(110)는 상기 제 1 수신 제어 신호(R_conA)가 인에이블되면 활성화되어 상기 외부 전달 신호(S_tr)를 입력 받고 상기 수신 신호(S_rec)를 출력할 수 있다. 상기 제 1 수신 회로(110)는 상기 제 1 수신 제어 신호(R_conA)가 디스에이블되면 비활성화될 수 있다.
상기 제 1 송신 회로(120)는 제 1 송신 제어 신호(T_conA)및 원본 신호(S_o)를 입력 받고 상기 외부 전달 신호(S_tr)를 출력할 수 있다. 예를 들어, 상기 제 1 송신 회로(120)는 상기 제 1 송신 제어 신호(T_conA)가 인에이블되면 활성화되고, 상기 원본 신호(S_o)를 구동시켜 상기 외부 전달 신호(S_tr)로서 출력할 수 있다. 상기 제 1 송신 회로(120)는 상기 제 1 송신 제어 신호(T_conA)가 디스에이블되면 비활성화될 수 있다.
상기 제 1 제어 회로(130)는 상기 원본 신호(S_o), 상기 수신 신호(S_rec) 및 상기 테스트 신호(Test)를 입력 받고 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA) 및 장치 제어 신호(A_con)를 출력할 수 있다. 예를 들어, 상기 제 1 제어 회로(130)는 상기 테스트 신호(Test)에 기초하여 상기 제 1 송신 제어 신호(T_conA) 및 상기 제 1 수신 제어 신호(R_conA) 중 하나를 인에이블시켜 상기 제 1 수신 회로(110) 및 상기 제 1 송신 회로(120) 중 하나를 활성화시킬 수 있다. 상기 제 1 제어 회로(130)는 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)를 비교한 정보, 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 및 상기 테스트 신호(Test)를 인코딩하여 상기 장치 제어 신호(A_con)로서 출력할 수 있다.
상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 제 1 반도체 장치(100)와 전기적 신호(S_tr)를 송수신하도록 구성될 수 있다. 예를 들어, 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 외부 전달 신호(S_tr)를 상기 제 1 반도체 장치(100)에 출력할 수 있다. 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 상기 외부 전달 신호(S_tr)를 상기 제 1 반도체 장치(100)로부터 입력 받을 수 있다.
상기 제 2 반도체 장치(200)는 제 2 송신 회로(210), 제 2 수신 회로(220), 제 2 제어 회로(230), 마진 조절 회로(240), 스위치(250) 및 기준 전압 생성 회로(160)를 포함할 수 있다. 상기 제 2 송신 회로(210)는 제 2 송신 제어 신호(T_conB) 및 송신 신호(S_t)를 입력 받고 상기 외부 전달 신호(S_tr)를 출력할 수 있다. 예를 들어, 상기 제 2 송신 회로(210)는 상기 제 2 송신 제어 신호(T_conB)가 인에이블되면 활성화되고, 상기 송신 신호(S_t)를 상기 외부 전달 신호(S_tr)로서 출력할 수 있다. 상기 제 2 송신 회로(210)는 상기 제 2 송신 제어 신호(T_conB)가 디스에이블되면 비활성화된다.
상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB) 및 상기 외부 전달 신호(S_tr)를 입력 받고 복원 신호(S_res)를 출력할 수 있다. 예를 들어, 상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB)가 인에이블되면 활성화되고, 상기 외부 전달 신호(S_tr)를 입력 받아 상기 복원 신호(S_res)로서 출력할 수 있다. 상기 제 2 수신 회로(220)는 상기 제 2 수신 제어 신호(R_conB)가 디스에이블되면 비활성화될 수 있다.
상기 제 2 수신 회로(220)는 제 1 증폭 회로(221) 및 제 2 증폭 회로(222)를 포함할 수 있다.
상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB), 이득 제어 신호(G_con) 및 상기 외부 전달 신호(S_tr)를 입력 받고 정 신호(S_p) 및 부 신호(S_n)를 출력할 수 있다. 예를 들어, 상기 제 1 증폭 회로(221)는 상기 제 2 수신 제어 신호(R_conB)가 인에이블되면 활성화되고, 상기 외부 전달 신호(S_tr)의 전압과 기준 전압(Vref)을 비교하여 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 출력할 수 있다. 이때, 상기 제 1 증폭 회로(221)는 상기 이득 제어 신호(G_con)에 기초하여 증폭 이득이 설정될 수 있다. 예를 들어, 상기 제 1 증폭 회로(221)는 설정된 증폭 이득 값이 클수록 상기 외부 전달 신호(S_tr)의 전압과 상기 기준 전압(Vref)의 레벨 차에 기초하여 생성되는 상기 정 신호(S_p)와 상기 부 신호(S_n)의 전압 차를 증가시킬 수 있다. 상기 제 1 증폭 회로(221)의 설정된 증폭 이득 값이 1에서 2로 증가하면, 상기 제 1 증폭 회로(221)는 상기 외부 전달 신호(S_tr)의 전압과 상기 기준 전압(Vref)의 레벨 차에 따라 생성된 상기 정 신호(S_p) 및 상기 부 신호(S_n)의 전압 레벨차를 1에서 2로 증가시킬 수 있다. 상기 정 신호(S_p)와 상기 부 신호(S_n)는 상보 관계의 신호일 수 있다.
상기 제 2 증폭 회로(222)는 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 입력 받아 상기 복원 신호(S_res)를 출력할 수 있다. 예를 들어, 상기 제 2 증폭 회로(222)는 상기 정 신호(S_p) 및 상기 부 신호(S_n)의 전압을 비교하여 상기 복원 신호(S_res)를 출력할 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)를 입력 받고 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 마진 제어 신호(M_con), 선택 신호(P_c), 상기 이득 제어 신호(G_con) 및 스위치 제어 신호(S_con)를 출력할 수 있다. 예를 들어, 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)에 기초하여 상기 제 2 수신 제어 신호(R_conB) 및 상기 제 2 송신 제어 신호(T_conB) 중 하나를 인에이블시켜 상기 제 2 송신 회로(210) 및 상기 제 1 증폭 회로(221) 중 하나를 활성화시킬 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)에 기초하여 상기 선택 신호(P_c), 상기 이득 제어 신호(G_con) 및 상기 마진 제어 신호(M_con)를 생성할 수 있다. 상기 제 2 제어 회로(230)는 디코딩 회로를 포함할 수 있다. 상기 제 2 제어 회로(230)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 상기 마진 제어 신호(M_con), 상기 선택 신호(P_c), 상기 이득 제어 신호(G_con) 및 상기 스위치 제어 신호(S_con)를 생성할 수 있다.
상기 마진 조절 회로(240)는 상기 선택 신호(P_c) 및 상기 마진 제어 신호(M_con)를 입력 받을 수 있다. 상기 마진 조절 회로(240)는 상기 선택 신호(P_c) 및 상기 마진 제어 신호(M_con)에 기초하여 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압을 낮출 수 있다. 예를 들어, 상기 마진 조절 회로(240)는 상기 선택 신호(P_c)에 기초하여 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 하나를 선택하고, 상기 마진 제어 신호(M_con)에 응답하여 선택된 신호의 전압을 낮출 수 있다.
상기 스위치(250)는 상기 스위치 제어 신호(S_con)를 입력 받을 수 있다. 상기 스위치(250)는 상기 스위치 제어 신호(S_con)에 기초하여 상기 제2 수신 회로(220)의 출력단과 상기 제 2 송신 신호(210)의 입력단을 연결 및 분리시킬 수 있다. 예를 들어, 상기 스위치(250)는 상기 스위치 제어 신호(S_con)가 인에이블되면 상기 제 2 수신 회로(220)의 출력단과 상기 제 2 송신 신호(210)의 입력단을 연결시킨다. 상기 스위치(250)는 상기 스위치 제어 신호(S_con)가 디스에이블되면 상기 제 2 수신 회로(220)의 출력단과 상기 제 2 송신 신호((210)의 입력단을 분리시킨다. 그러므로, 상기 스위치 제어 신호(S_con)가 인에이블되면 상기 스위치(250)에 의해 상기 제 2 수신 회로(220)의 출력 신호인 상기 복원 신호(S_res)가 상기 제2 송신 회로(210)의 입력 신호 즉, 송신 신호(S_t)로서 입력될 수 있다.
도 8에 도시된 상기 제 1 및 제 2 반도체 장치(100, 200)의 구성은 도 1에 도시된 제 1 및 제 2 반도체 장치(100, 200)의 구성과 비교하여, 제 1 제어 회로(130), 제 2 제어 회로(230) 및 제 1 증폭 회로(221)을 제외하고, 모두 동일하게 구성될 수 있다. 그러므로, 도 8에 도시된 제 1 제어 회로(130), 제 2 제어 회로(230) 및 제 1 증폭 회로(221)를 제외한 다른 구성의 설명은 생략한다.
도 8에 도시된 제 1 제어 회로(130)는 도 9에 도시된 바와 같이, 테스트 제어 회로(131), 제 1 비교 회로(132), 마진 검출 회로(133), 이득 제어 신호 생성 회로(134) 및 장비 제어 신호 출력 회로(135)를 포함할 수 있다.
상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)를 입력 받고 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 예비 마진 제어 신호(M_pc), 이득 설정 신호(G_set) 및 리셋 신호(RST)를 출력할 수 있다. 예를 들어, 상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)에 기초하여 상기 제 1 송신 제어 신호(T_conA) 및 상기 제 1 수신 제어 신호(R_conA) 중 하나를 인에이블시킬 수 있다. 상기 테스트 제어 회로(131)는 상기 테스트 신호(Test)에 디코딩하여 상기 이득 설정 신호(G_set), 상기 예비 마진 제어 신호(M_pc) 및 상기 리셋 신호(RST)를 생성할 수 있다. 상기 테스트 제어 회로(131)는 디코딩 회로를 포함할 수 있다.
상기 제 1 비교 회로(132)는 상기 원본 신호(S_o) 및 상기 수신 신호(S_rec)를 입력 받고 제 1 비교 감지 신호(D_sA)를 출력할 수 있다. 예를 들어, 상기 제 1 비교 회로(132)는 상기 원본 신호(S_o)의 전압 레벨과 상기 수신 신호(S_rec)의 전압 레벨을 비교하여, 비교 결과를 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨로서 출력할 수 있다.
상기 마진 검출 회로(133)는 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨과 기준 전압 레벨을 비교하여 제 2 비교 감지 신호(D_sB)를 출력할 수 있다. 예를 들어, 상기 마진 검출 회로(133)는 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨과 기준 전압 레벨의 차이에 대응하는 전압 레벨을 갖는 상기 제 2 비교 감지 신호(D_sB)를 생성할 수 있다.
상기 마진 검출 회로(133)는 제 2 비교 회로(133-1) 및 저장 회로(133-2)를 포함할 수 있다.
상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA) 및 상기 기준 전압 레벨에 대응되는 기준 신호(S_s)를 입력 받고, 상기 제 2 비교 감지 신호(D_sB)를 출력할 수 있다. 상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA) 및 상기 기준 신호(S_s)의 전압을 비교하여 상기 제 2 비교 감지 신호(D_sB)를 생성할 수 있다. 예를 들어, 상기 제 2 비교 회로(133-1)는 상기 제 1 비교 감지 신호(D_sA)의 전압 레벨과 상기 기준 신호(S_s)의 전압 레벨 차이에 대응하는 전압 레벨을 갖는 상기 제 2 비교 감지 신호(D_sB)를 생성할 수 있다.
상기 저장 회로(133-2)는 설정된 전압 레벨을 갖는 상기 기준 신호(S_s)를 출력할 수 있다. 상기 저장 회로(133-2)는 디지털 아날로그 컨버터로 구현될 수 있다.
상기 이득 제어 신호 생성 회로(134)는 상기 제 2 비교 감지 신호(D_sB), 상기 이득 설정 신호(G_set) 및 상기 리셋 신호(RST)를 입력 받고 예비 이득 제어 신호(G_pc)를 출력할 수 있다. 예를 들어, 상기 이득 제어 신호 생성 회로(134)는 상기 이득 설정 신호(G_set)에 기초하여 초기 값을 갖는 상기 예비 이득 제어 신호(G_pc)를 생성할 수 있다. 상기 이득 제어 신호 생성 회로(134)는 상기 제 2 비교 감지 신호(D_sB)의 전압 레벨에 기초하여 상기 예비 이득 제어 신호(G_pc)의 값을 증가시킬 수 있다. 다른 실시예에 따른 상기 이득 제어 신호 생성 회로(134)는 상기 제 2 비교 감시 신호(D_sB)에 기초하여 상기 예비 이득 제어 신호(G_pc)의 값을 감소시킬 수 있다. 상기 이득 제어 신호 생성 회로(134)는 상기 리셋 신호(RST)에 기초하여 증가 또는 감소된 상기 예비 이득 제어 신호(G_pc)를 초기 값으로 리셋할 수 있다. 이때, 상기 예비 이득 제어 신호(G_pc)는 복수개의 신호이거나 복수 비트의 코드일 수 있다.
상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 1 수신 제어 신호(R_conA), 상기 예비 마진 제어 신호(M_pc) 및 상기 예비 이득 제어 신호(G_pc)를 입력 받고 상기 장비 제어 신호(A_con)를 출력할 수 있다. 예를 들어, 상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 2 수신 제어 신호(R_conA), 상기 예비 마진 제어 신호(M_pc) 및 상기 예비 이득 제어 신호(G_pc)를 상기 장비 제어 신호(A_con)로서 출력하는 송신 회로로 구성될 수 있다. 또한 상기 장비 제어 신호 출력 회로(136)는 상기 제 1 송신 제어 신호(T_conA), 상기 제 2 수신 제어 신호(R_conA), 상기 예비 마진 제어 신호(M_pc) 및 상기 예비 이득 제어 신호(G_pc)를 인코딩하여 상기 장비 제어 신호(A_con)로서 출력하는 인코딩 회로 및 송신 회로의 조합으로 구성될 수 있다.
도 8에 도시된 제 2 제어 회로(230)는 도 10에 도시된 바와 같이, 디코딩 회로(231), 마진 제어 신호 생성 회로(232), 이득 제어 신호 생성 회로(233)를 포함할 수 있다.
상기 디코딩 회로(231)는 상기 제 1 반도체 장치(100)로부터 인코딩되어 입력되는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB), 상기 제 2 송신 제어 신호(T_conB), 상기 선택 신호(P_c), 제 1 전압 제어 신호(V_conA), 제 2 전압 제어 신호(V_conB) 및 상기 스위치 제어 신호(S_con)를 생성할 수 있다. 이때, 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 제 2 수신 제어 신호(R_conB) 및 상기 제 2 송신 제어 신호(T_conB) 중 하나만 인에이블시킨다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 스위치 제어 신호(S_con)를 인에이블시킬 수 있다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 상기 선택 신호(P_c)를 인에이블 또는 디스에이블시킬 수 있다. 상기 디코딩 회로(231)는 상기 장치 제어 신호(A_con)를 디코딩하여 복수개의 신호 또는 복수 비트의 코드를 포함하는 상기 제 1 및 제 2 전압 제어 신호(V_conA, V_conB)를 생성할 수 있고, 상기 제 1 및 제 2 전압 제어 신호(V_conA, V_conB)의 값을 가변시킬 수 있다.
상기 마진 제어 신호 생성 회로(232)는 상기 제 1 전압 제어 신호(V_conA)에 기초하여 상기 마진 제어 신호(M_con)의 전압 레벨을 가변시킬 수 있다. 예를 들어, 상기 마진 제어 신호 생성 회로(232)는 상기 제 1 전압 제어 신호(V_conA)의 값이 증가되면 상기 마진 제어 신호(M_con)의 전압 레벨을 상승시킬 수 있다. 상기 마진 제어 신호 생성 회로(232)는 디지털 아날로그 컨버터(Digital to Analog Converter)를 포함할 수 있다.
상기 이득 제어 신호 생성 회로(233)는 상기 제 2 전압 제어 신호(V_conB)에 기초하여 상기 이득 제어 신호(G_con)의 전압 레벨을 가변시킬 수 있다. 예를 들어, 상기 이득 제어 신호 생성 회로(233)는 상기 제 2 전압 제어 신호(V_conB)의 값이 증가되면 상기 이득 제어 신호(G_con)의 전압 레벨을 상승시킬 수 있다. 상기 이득 제어 신호 생성 회로(233)는 디지털 아날로그 컨버터(Digital to Analog Converter)를 포함할 수 있다.
도 8에 도시된 제 1 증폭 회로(221)는 도 11에 도시된 바와 같이, 제 1 및 제 2 저항 소자(R1, R2), 제 1 및 제 2 트랜지스터(Tr_A, Tr_B) 및 가변 전류 싱크 회로(221-1)를 포함할 수 있다. 상기 제 1 저항 소자(R1)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 2 저항 소자(R2)는 일단에 외부 전압(VDD)을 인가 받는다. 상기 제 1 트랜지스터(Tr_A)는 게이트에 상기 외부 전달 신호(S_tr)를 입력 받고, 드레인에 상기 제 1 저항 소자(R1)의 타단이 연결된다. 상기 제 2 트랜지스터(Tr_B)는 게이트에 상기 기준 전압(Vref)을 인가 받고, 드레인에 상기 제 2 저항 소자(R2)의 타단이 연결된다. 상기 가변 전류 싱크부(221-1)는 상기 이득 제어 신호(G_con)를 입력 받고, 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드와 접지단(VSS) 사이에 연결된다. 이때, 상기 가변 전류 싱크부(221-1)는 상기 제 1 및 제 2 트랜지스터(Tr_A, Tr_B)의 소오스가 공통 연결된 노드에서 접지단(VSS)으로 상기 이득 제어 신호(G_con)의 전압 레벨에 대응하는 양의 전류를 흐르게 한다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 시스템의 동작을 도8 및 도 7을 참조하여 설명하면 다음과 같다.
제 1 반도체 장치(100)와 제 2 반도체 장치(200)는 테스트 신호(Test)에 기초하여 테스트의 초기 설정 동작이 진행된다.
먼저, 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 기초하여 예비 마진 신호(M_pc) 및 예비 이득 신호(G_pc)를 생성하고, 이를 인코딩하여 장비 제어 신호(A_con)로서 상기 제 2 반도체 장치(200)에 전달한다. 이때, 상기 예비 이득 신호(G_pc)는 상기 테스트 신호(Test)에 따라 생성된 이득 설정 신호(G_set)에 의해 초기 값으로 생성된다.
또한, 상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)를 디코딩하여 마진 제어 신호(M_con)의 전압 레벨과 선택 신호(P_c)의 인에이블 여부를 결정한다. 또한 상기 제 2 반도체 장치(200)은 초기 값의 상기 예비 이득 신호(G_pc)에 기초하여 초기 값의 이득 제어 신호(G_con)를 생성한다. 상기 제 2 반도체 장치(200)는 상기 선택 신호(P_c)에 따라 제 1 증폭 회로(221)의 출력 신호인 정 신호(S_p)와 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압 레벨을 상기 마진 제어 신호(M_con)의 전압 레벨에 대응하는 만큼 낮출 수 있다. 이때, 상기 마진 제어 신호(M_con)의 전압 레벨이 설정되므로, 상기 정 신호(S_p) 및 상기 부 신호(S_n) 중 선택된 신호의 전압 레벨은 설정된 전압 레벨만큼 낮아지게 된다.
결국, 본 발명의 반도체 시스템은 상기 테스트 신호(Test)에 기초하여 상기 제 2 반도체 장치(200)의 수신 회로(220)의 이득을 설정할 수 있고, 상기 제 2 반도체 장치(100)의 마진 조절 회로(240)의 신호 선택과 선택된 신호의 전압 레벨의 하강 폭을 설정할 수 있다.
이와 같이, 상기 제 1 및 제 2 반도체 장치(100, 200)의 테스트 초기 설정 동작이 완료된다.
테스트 초기 설정 동작이 완료되면, 상기 제 1 반도체 장치(100)는 상기 테스트 신호(Test)에 기초하여 제 1 송신 제어 신호(T_conA)를 인에이블시켜 상기 제 1 송신 회로(120)를 활성화시킨다.
활성화된 상기 제 1 송신 회로(120)는 상기 원본 신호(S_o)를 드라이빙하여 상기 외부 전달 신호(S_tr)로서 출력한다.
상기 제 2 반도체 장치(200)는 상기 장치 제어 신호(A_con)에 기초하여 제 2 수신 회로(220)를 활성화시킨다.
활성화된 상기 제 2 수신 회로(220)의 제 1 증폭 회로(221)는 초기 값으로 설정된 상기 이득 제어 신호(G_con)에 따른 이득으로 상기 외부 전달 신호(S_tr)와 기준 전압(Vref)의 전압 레벨을 비교하고 상기 정 신호(S_p) 및 상기 부 신호(S_n)를 생성한다. 이때, 상기 마진 조절 회로(240)는 상기 정 신호(S_p)와 상기 부 신호(S_n) 중 하나를 선택하고, 선택된 신호의 전압 레벨을 낮춘다. 예를 들어, 상기 마진 조절 회로(240)는 도 7의 타이밍도와 같이, 상기 부 신호(S_n)를 선택하고, 선택된 상기 부 신호(S_n)의 전압 레벨을 설정된 전압 레벨만큼 낮춘다. 상기 제 2 수신 회로(220)의 제 2 증폭 회로(222)는 상기 정 신호(S_p)와 전압 레벨이 낮아진 상기 부 신호(S_n)의 전압 레벨을 비교하여 복원 신호(S_res)를 생성한다.
스위치(250)는 상기 복원 신호(S_res)를 제 2 송신 회로(210)의 입력 신호로서 입력시킨다.
상기 제2 송신 회로(210)는 상기 스위치(250)를 통해 전달 받은 상기 복원 신호(S_res)를 상기 외부 전달 신호(S_tr)로서 상기 제 1 반도체 장치(100)에 전달한다.
상기 제 1 반도체 장치(100)의 제 1 수신 회로(110)는 상기 제 2 반도체 장치(200)로부터 전달된 상기 외부 전달 신호(S_tr)를 입력 받아 수신 신호(S_rec)를 생성한다.
상기 제 1 제어 회로(130)는 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)의 전압 레벨을 비교하고, 비교 결과에 따라 상기 예비 이득 제어 신호(G_pc)의 값을 가변시킨다.
상기 제 1 반도체 장치(100)는 가변된 값의 상기 예비 이득 제어 신호(G_pc)를 인코딩하여 상기 제 2 반도체 장치(200)로 전달한다.
상기 제 1 반도체 장치(100)는 상기 원본 신호(S_o)를 다시 드라이빙하여 상기 제 2 반도체 장치(200)로 전달한다.
상기 제 2 반도체 장치(200)는 가변된 값의 상기 예비 이득 제어 신호(G_pc)에 기초하여 상기 이득 제어 신호(G_con)를 가변시킨다. 상기 제 2 반도체 장치(200)는 입력 받은 상기 외부 전달 신호(S_tr)에 기초하여 상기 이득 제어 신호(G_con)에 따른 이득으로 상기 정 신호(S_p)와 상기 부 신호(S_n)를 생성한다. 상기 제 2 반도체 장치(200)의 마진 조절 회로(240)는 상기 정 신호(S_p)와 상기 부 신호(S_n) 중 상기 부 신호(S_n)의 전압 레벨을 낮춘다. 상기 제 2 반도체 장치(200)는 낮아진 전압 레벨의 상기 부 신호(S_n)와 상기 정 신호(S_p)를 이용하여 상기 복원 신호(S_res)를 생성하고, 상기 복원 신호(S_res)를 상기 제 1 반도체 장치(100)에 상기 외부 전달 신호(S_tr)로서 출력한다.
상기 제 1 반도체 장치(100)는 또 다시 상기 외부 전달 신호(S_tr)에 따라 상기 수신 신호(S_rec)를 생성하고, 상기 원본 신호(S_o)와 상기 수신 신호(S_rec)의 전압 레벨을 비교하고, 비교 결과에 따라 상기 제 2 반도체 장치(200)의 제 1 증폭 회로(221)의 이득을 가변시키거나 유지시킨다.
이와 같이, 본 발명의 실시예에 따른 반도체 시스템은 다른 반도체 장치로부터 입력받은 신호를 얼마만큼의 이득으로 수신해야 정상적으로 신호를 수신할 수 있는지를 테스트할 수 있어, 반도체 장치가 다른 반도체 장치로부터 신호를 수신할 경우 최소의 수신 이득으로 신호를 수신할 수 있도록 반도체 장치를 셋팅할 수 있기 때문에 신호 수신에 소모되는 전력을 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (19)
- 원본 신호와 수신 신호를 비교하여 구동력 제어 신호를 생성하고, 상기 구동력 제어 신호에 따른 구동력으로 상기 원본 신호를 드라이빙하여 외부 전달 신호로서 출력하는 제 1 반도체 장치; 및
상기 외부 전달 신호를 수신하고 수신된 신호를 복원 신호로서 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함하며,
상기 제 2 반도체 장치는
상기 외부 전달 신호를 입력 받아 정 신호 및 부 신호를 생성하는 제 1 증폭 회로,
상기 정 신호 및 상기 부 신호 중 하나의 전압을 설정된 전압 레벨만큼 낮추는 마진 조절 회로,
상기 정 신호와 상기 부 신호 중 전압 레벨이 낮아진 하나의 신호 및 나머지 신호에 기초하여 상기 복원 신호를 생성하는 제 2 증폭 회로,
상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 송신 회로를 포함하는 반도체 시스템. - 제 1 항에 있어서,
상기 제 1 반도체 장치는
상기 구동력 제어 신호에 따른 상기 구동력으로 상기 원본 신호를 드라이빙하여 상기 외부 전달 신호로서 출력하는 송신 회로,
상기 제 2 반도체 장치로부터 상기 외부 전달 신호를 입력 받아 상기 수신 신호를 생성하는 수신 회로, 및
상기 원본 신호와 상기 수신 신호를 비교하여 상기 구동력 제어 신호를 생성하는 제어 회로를 포함하는 반도체 시스템. - 제 2 항에 있어서,
상기 제어 회로는
상기 원본 신호와 상기 수신 신호를 비교하여 제 1 비교 감지 신호를 생성하는 제 1 비교 회로,
기준 신호와 상기 제 1 비교 감지 신호를 비교하여 제 2 비교 감지 신호를 생성하는 제 2 비교 회로, 및
상기 제 2 비교 감지 신호에 기초하여 상기 구동력 제어 신호를 생성하는 구동력 제어 신호 생성 회로를 포함하는 반도체 시스템. - 제 3 항에 있어서,
상기 제어 회로는
테스트 신호에 기초하여 구동력 설정 신호를 생성하는 테스트 제어 회로를 더 포함하는 반도체 시스템. - 제 4 항에 있어서,
상기 구동력 제어 신호 생성 회로는
상기 구동력 설정 신호에 응답하여 상기 구동력 제어 신호의 초기 값을 결정하고, 상기 제 2 비교 감지 신호에 기초하여 상기 구동력 제어 신호를 초기 값으로부터 가변시키는 반도체 시스템. - 삭제
- 원본 신호와 수신 신호를 비교하여 구동력 제어 신호를 생성하고, 상기 구동력 제어 신호에 따른 구동력으로 상기 원본 신호를 드라이빙하여 외부 전달 신호로서 출력하는 제 1 반도체 장치; 및
상기 외부 전달 신호를 수신하고 수신된 신호를 복원 신호로서 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함하며,
상기 제 2 반도체 장치는
상기 외부 전달 신호 및 기준 전압의 전압 레벨을 비교하여 정 신호 및 부 신호를 생성하는 제 1 증폭 회로,
선택 신호 및 마진 제어 신호에 기초하여 상기 정 신호 및 상기 부 신호 중 하나를 선택하고, 선택된 신호의 전압을 낮추는 마진 조절 회로,
상기 정 신호와 상기 부 신호 중 전압 레벨이 낮아진 하나의 신호 및 나머지 신호에 기초하여 상기 복원 신호를 생성하는 제 2 증폭 회로,
스위치 제어 신호에 기초하여 상기 복원 신호를 송신 신호로서 출력하는 스위치,
상기 송신 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 송신 회로,
상기 제 1 증폭 회로에 상기 기준 전압을 제공하는 기준 전압 생성 회로, 및
상기 스위치 제어 신호, 상기 선택 신호 및 상기 마진 제어 신호를 생성하는 제 2 제어 회로를 포함하는 것을 특징으로 하는 반도체 시스템. - 원본 신호와 수신 신호를 비교하여 예비 이득 제어 신호를 생성하고, 상기 원본 신호를 외부 전달 신호로서 출력하며, 상기 예비 이득 제어 신호를 장치 제어 신호로서 출력하는 제 1 반도체 장치; 및
상기 장치 제어 신호에 따른 이득으로 상기 외부 전달 신호를 증폭하여 정 신호 및 부 신호를 생성하고, 상기 정 신호 및 상기 부 신호에 기초하여 복원 신호를 생성하며, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 제 2 반도체 장치를 포함하는 반도체 시스템. - 제 8 항에 있어서,
상기 제 1 반도체 장치는
상기 원본 신호를 드라이빙하여 상기 외부 전달 신호로서 출력하는 송신 회로,
상기 제 2 반도체 장치로부터 상기 외부 전달 신호를 입력 받아 상기 수신 신호를 생성하는 수신 회로,
상기 원본 신호와 상기 수신 신호를 비교하여 상기 예비 이득 제어 신호를 생성하는 제어 회로, 및
상기 예비 이득 제어 신호를 상기 장치 제어 신호로서 상기 제 2 반도체 장치로 출력하는 장비 제어 신호 출력 회로를 포함하는 반도체 시스템. - 제 9 항에 있어서,
상기 제어 회로는
상기 원본 신호와 상기 수신 신호를 비교하여 제 1 비교 감지 신호를 생성하는 제 1 비교 회로,
기준 신호와 상기 제 1 비교 감지 신호를 비교하여 제 2 비교 감지 신호를 생성하는 제 2 비교 회로, 및
상기 제 2 비교 감지 신호에 기초하여 상기 예비 이득 제어 신호를 생성하는 이득 제어 신호 생성 회로를 포함하는 반도체 시스템. - 제 10 항에 있어서,
상기 제어 회로는
테스트 신호에 기초하여 이득 설정 신호를 생성하는 테스트 제어 회로를 더 포함하는 반도체 시스템. - 제 11 항에 있어서,
상기 이득 제어 신호 생성 회로는
상기 이득 설정 신호에 기초하여 상기 예비 이득 제어 신호의 초기 값을 결정하고, 상기 제 2 비교 감지 신호에 기초하여 상기 예비 이득 제어 신호를 초기 값으로부터 가변시키는 반도체 시스템. - 제 8 항에 있어서,
상기 제 2 반도체 장치는
상기 외부 전달 신호를 입력 받아 상기 장치 제어 신호에 따른 이득으로 상기 정 신호 및 상기 부 신호를 생성하는 제 1 증폭 회로,
상기 정 신호 및 상기 부 신호 중 하나의 전압을 설정된 전압 레벨만큼 낮추는 마진 조절 회로,
상기 정 신호와 상기 부 신호 중 전압 레벨이 낮아진 하나의 신호 및 나머지 신호에 기초하여 상기 복원 신호를 생성하는 제 2 증폭 회로,
상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 송신 회로를 포함하는 반도체 시스템. - 제 8 항에 있어서,
상기 제 2 반도체 장치는
상기 외부 전달 신호 및 기준 전압의 전압 레벨을 비교하고, 이득 제어 신호에 따른 이득으로 비교 결과를 증폭하여 상기 정 신호 및 상기 부 신호를 생성하는 제 1 증폭 회로,
선택 신호 및 마진 제어 신호에 기초하여 상기 정 신호 및 상기 부 신호 중 하나를 선택하고, 선택된 신호의 전압을 낮추는 마진 조절 회로,
상기 정 신호와 상기 부 신호 중 전압 레벨이 낮아진 하나의 신호 및 나머지 신호에 기초하여 상기 복원 신호를 생성하는 제 2 증폭 회로,
스위치 제어 신호에 기초하여 상기 복원 신호를 송신 신호로서 출력하는 스위치,
상기 송신 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치에 출력하는 송신 회로,
상기 제 1 증폭 회로에 상기 기준 전압을 제공하는 기준 전압 생성 회로, 및
상기 장치 제어 신호에 기초하여 상기 스위치 제어 신호, 상기 선택 신호, 상기 마진 제어 신호 및 상기 이득 제어 신호를 생성하는 제 2 제어 회로를 포함하는 것을 특징으로 하는 반도체 시스템. - 테스트 신호에 기초하여 제 1 반도체 장치 및 제 2 반도체 장치를 테스트 초기 설정하는 초기 설정 단계;
상기 제 1 반도체 장치가 초기 구동력으로 원본 신호를 드라이빙하여 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 1 전달 단계;
상기 제 2 반도체 장치가 상기 외부 전달 신호를 수신하고 수신된 신호를 복원 신호로서 생성하고, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치로 전달하는 제 2 전달 단계;
상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 상기 초기 구동력을 가변시키는 구동력 가변 단계; 및
상기 제 1 반도체 장치가 상기 가변된 구동력으로 상기 원본 신호를 드라이빙하여 상기 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 3 전달 단계를 포함하며,
상기 제 2 전달 단계는
상기 외부 전달 신호에 응답하여 정 신호 및 부 신호를 생성하는 단계,
상기 정 신호 및 상기 부 신호 중 하나의 신호의 전압을 설정된 전압 레벨만큼 낮추는 단계, 및
상기 정 신호와 상기 부 신호 중 전압 레벨이 낮아진 하나의 신호 및 나머지 신호에 기초하여 상기 복원 신호를 생성하는 단계를 포함하는 반도체 시스템의 동작 방법. - 삭제
- 제 15 항에 있어서,
상기 구동력 가변 단계는
상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 제 1 비교 감지 신호를 생성하는 단계,
상기 제 1 비교 감지 신호와 기준 신호를 비교하여 제 2 비교 감지 신호를 생성하는 단계, 및
상기 제 2 비교 감지 신호에 기초하여 상기 초기 구동력을 가변시키는 단계를 포함하는 반도체 시스템의 동작 방법. - 테스트 신호에 기초하여 제 1 반도체 장치 및 제 2 반도체 장치를 테스트 초기 설정하는 초기 설정 단계;
상기 제 1 반도체 장치가 원본 신호를 드라이빙하여 외부 전달 신호로서 상기 제 2 반도체 장치에 전달하는 제 1 전달 단계;
상기 제 2 반도체 장치가 전달받은 상기 외부 전달 신호와 초기 이득 값에 기초하여 복원 신호를 생성하고, 상기 복원 신호를 상기 외부 전달 신호로서 상기 제 1 반도체 장치로 전달하는 제 2 전달 단계;
상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 상기 초기 이득 값을 가변시키는 이득 가변 단계; 및
상기 제 2 반도체 장치가 상기 제 1 반도체 장치로부터 전달받은 상기 외부 전달 신호와 가변된 이득 값에 기초하여 상기 복원 신호를 생성하고, 생성된 상기 복원 신호를 상기 제 1 반도체 장치에 전달하는 제 3 전달 단계를 포함하는 반도체 시스템의 동작 방법. - 제 18 항에 있어서
상기 이득 가변 단계는
상기 제 1 반도체 장치가 상기 제 2 반도체 장치로부터 전달받은 상기 외부 전달 신호와 상기 원본 신호를 비교하여 제 1 비교 감지 신호를 생성하는 단계,
상기 제 1 비교 감지 신호와 기준 신호를 비교하여 제 2 비교 감지 신호를 생성하는 단계, 및
상기 제 2 비교 감지 신호에 응답하여 상기 초기 이득 값을 가변시키는 단계를 포함하는 반도체 시스템의 동작 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180134470A KR102675825B1 (ko) | 2018-11-05 | 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법 | |
| US16/511,841 US10971198B2 (en) | 2018-11-05 | 2019-07-15 | Semiconductor system and method of operating the same |
| CN201910833641.8A CN111147066B (zh) | 2018-11-05 | 2019-09-04 | 半导体***及其操作方法 |
| US17/199,071 US11443781B2 (en) | 2018-11-05 | 2021-03-11 | Semiconductor system and method of operating the same |
| US17/942,874 US11735236B2 (en) | 2018-11-05 | 2022-09-12 | Semiconductor system and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180134470A KR102675825B1 (ko) | 2018-11-05 | 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200051291A KR20200051291A (ko) | 2020-05-13 |
| KR102675825B1 true KR102675825B1 (ko) | 2024-06-18 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10580466B2 (en) | Transmitting device using calibration circuit, semiconductor apparatus and system including the same | |
| CN106469572B (zh) | 半导体器件以及半导体*** | |
| US20120008431A1 (en) | Integrated circuit using method for setting level of reference voltage | |
| KR100566302B1 (ko) | 파워업 신호 발생 장치 | |
| US20090243667A1 (en) | Output driving device | |
| CN109314516B (zh) | 具有可变输出电压限制的恒定阻抗发射器 | |
| KR20230111164A (ko) | 데이터 출력 회로 | |
| KR100909636B1 (ko) | 듀얼 파워 업 신호 발생 회로 | |
| KR102609441B1 (ko) | 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템 | |
| KR102675825B1 (ko) | 반도체 장치 및 이를 이용한 반도체 시스템 및 동작 방법 | |
| US9590625B2 (en) | Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same | |
| CN111147066B (zh) | 半导体***及其操作方法 | |
| US7906985B2 (en) | Semiconductor device | |
| US9716493B2 (en) | Input circuit and semiconductor apparatus including the input circuit | |
| KR102429421B1 (ko) | 버퍼 회로, 이를 이용하는 클럭 분주 회로 및 반도체 장치 | |
| US10083726B2 (en) | Input circuit and semiconductor device including the same | |
| CN114079448A (zh) | 被配置为进行电源门控操作的器件 | |
| US6781891B2 (en) | Half power supply voltage generator and semiconductor memory device using the same | |
| US11004483B2 (en) | Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit | |
| KR101840686B1 (ko) | 메모리장치용 센스앰프의 감지시간 가변장치 | |
| KR100697271B1 (ko) | 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 | |
| US20170047909A1 (en) | Cascode voltage generating circuit and method | |
| KR20180023335A (ko) | 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템 | |
| JP2000088895A (ja) | 電源監視回路 |