KR102669509B1 - Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same - Google Patents

Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same Download PDF

Info

Publication number
KR102669509B1
KR102669509B1 KR1020220016604A KR20220016604A KR102669509B1 KR 102669509 B1 KR102669509 B1 KR 102669509B1 KR 1020220016604 A KR1020220016604 A KR 1020220016604A KR 20220016604 A KR20220016604 A KR 20220016604A KR 102669509 B1 KR102669509 B1 KR 102669509B1
Authority
KR
South Korea
Prior art keywords
metal oxide
thin film
chalcogen
combinations
oxide semiconductor
Prior art date
Application number
KR1020220016604A
Other languages
Korean (ko)
Other versions
KR20230120251A (en
Inventor
김명길
박성규
김영훈
이바울
Original Assignee
성균관대학교산학협력단
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단, 중앙대학교 산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020220016604A priority Critical patent/KR102669509B1/en
Publication of KR20230120251A publication Critical patent/KR20230120251A/en
Application granted granted Critical
Publication of KR102669509B1 publication Critical patent/KR102669509B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본원은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 주석, 아연, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막에 대한 것이다.The present application relates to a metal oxide semiconductor thin film comprising a metal oxide to which chalcogen anions have been added, and the metal oxide comprising a metal selected from the group consisting of indium, tin, zinc, cadmium, and combinations thereof. .

Description

금속 산화물 반도체 박막, 이의 제조 방법 및 이를 포함하는 산화물 박막 트랜지스터 {METAL OXIDE SEMICONDUCTOR THIN FILM, PREPARING METHOD OF THE SAME, AND OXIDE THIN FILM TRANSISTOR COMPRISING THE SAME}Metal oxide semiconductor thin film, manufacturing method thereof, and oxide thin film transistor comprising the same {METAL OXIDE SEMICONDUCTOR THIN FILM, PREPARING METHOD OF THE SAME, AND OXIDE THIN FILM TRANSISTOR COMPRISING THE SAME}

본원은 금속 산화물 반도체 박막, 이의 제조 방법 및 이를 포함하는 산화물 박막 트랜지스터에 관한 것이다.The present application relates to a metal oxide semiconductor thin film, a method of manufacturing the same, and an oxide thin film transistor including the same.

금속 산화물 반도체는 다양한 광전자 소자에서 박막 트랜지스터(TFT) 용 반도체 활성층, 평판 디스플레이용 투명전극, 박막 태양전지용 투명전극과 같이 주요 구성 요소로 널리 사용되고 있다. 금속 산화물 반도체는 비정질 실리콘(a-Si)과 대비하여 중금속(인듐, 주석, 카드뮴 등) 5s 오비탈의 넓은 중첩 영역에 의해 충분한 전자 이동로가 확보돼 대략 10 cm2V-1s-1의 비교적 높은 이동도를 가진다는 장점이 존재하나, 큰 크기의 금속 양이온과 작은 크기의 산소 음이온 사이의 약한 쿨롱 힘에 의해 다량의 산소 결함이 쉽게 발생하고, 이렇게 생성된 산소 결함은 의도하지 않은 전자 도핑(doping)을 유도하여 OFF 전류 상승, 문턱전압(VTh)변화 등의 문제가 발생한다.Metal oxide semiconductors are widely used as key components in various optoelectronic devices, such as semiconductor active layers for thin-film transistors (TFTs), transparent electrodes for flat panel displays, and transparent electrodes for thin-film solar cells. Compared to amorphous silicon (a-Si), metal oxide semiconductors have sufficient electron movement paths due to the wide overlapping area of 5s orbitals of heavy metals (indium, tin, cadmium, etc.), resulting in a relatively high energy density of approximately 10 cm 2 V -1 s -1. Although there is an advantage of having high mobility, a large amount of oxygen defects are easily generated due to the weak Coulomb force between the large metal cation and the small oxygen anion, and the oxygen defects created in this way can cause unintended electron doping ( By inducing doping, problems such as increase in OFF current and change in threshold voltage (V Th ) occur.

이에 대응하여 중금속 대비 비교적 작은 경금속(갈륨, 아연, 알루미늄 등)을 금속 산화물 매트릭스에 합금하여 산소 결함 및 이로부터 생성되는 전자 도핑을 억제하는 방안이 도입되고 있으나, 경금속을 첨가하는 과정에서 크기가 작은 금속 양이온의 농도가 커질수록 이동도가 크게 저하되는 trade-off 특성을 보인다는 문제점이 존재한다.In response to this, a method of suppressing oxygen defects and electronic doping resulting from alloying light metals (gallium, zinc, aluminum, etc.), which are relatively small compared to heavy metals, into a metal oxide matrix is being introduced. However, in the process of adding light metals, small metals are being introduced. There is a problem in that it shows a trade-off characteristic in which mobility decreases significantly as the concentration of metal cations increases.

현재까지 중금속과 경금속의 최적의 조합을 통해 높은 이동도와 구조적 안정성을 동시에 만족하는 새로운 금속 산화물 반도체에 대해 알려진 바가 없고, 금속 양이온의 좁은 선택지는 고성능 금속 산화물 반도체 설계를 제한하는 대표적인 문제로 여겨지고 있다. 또한, 용액 공정을 통해 만들어진 금속 산화물 반도체는 경금속 첨가를 통한 산소 결함 억제에도 불구하고 주변 환경(습도, 온도 등)에 따라 산소 결함 양이 크게 좌우되는 문제를 가진다. To date, nothing is known about a new metal oxide semiconductor that simultaneously satisfies high mobility and structural stability through an optimal combination of heavy and light metals, and the narrow choice of metal cations is considered a representative problem limiting the design of high-performance metal oxide semiconductors. In addition, metal oxide semiconductors made through a solution process have the problem that the amount of oxygen defects is greatly influenced by the surrounding environment (humidity, temperature, etc.), despite the suppression of oxygen defects through the addition of light metals.

이에 대한 해결책으로 후속 열처리와 같은 산소 결함 보상 활동을 통해 매트릭스 안정화를 거치는 후속 공정을 수행하고 있으나, 공정 단계의 추가는 생산효율 하락 및 생산단가 상승을 동시에 유발하기 때문에 완벽한 해결책이 될 수 없다.As a solution to this, a subsequent process is performed to stabilize the matrix through oxygen defect compensation activities such as subsequent heat treatment, but it cannot be a perfect solution because adding a process step simultaneously causes a decrease in production efficiency and an increase in production cost.

따라서, 소재 디자인 측면에서 재료 선택의 폭을 넓혀 기존의 양이온 중심인 금속 산화물 반도체 소재 개발의 한계를 극복하고 보다 우수한 전기적 특성과 소자 신뢰성을 보이는 금속 산화물 반도체 소재의 개발이 요구되는 실정이다.Therefore, in terms of material design, there is a need to expand the range of material selection to overcome the limitations of existing cation-centered metal oxide semiconductor materials development and to develop metal oxide semiconductor materials that exhibit better electrical properties and device reliability.

대한민국 등록특허 제10-1568483호는 열 증착에 의한 산화물 TFT의 제조 방법에 관한 것이다. 상기 특허에서는 금속 산화물 TFT를 형성하는 물질로서 In, Ga, Zn 을 이용하여 IGZO 산화물 TFT를 제작하는 방법에 관하여 개시하고 있으나 칼코겐 음이온이 포함된 금속 산화물 반도체 박막에 대한 언급은 하고있지 않다.Republic of Korea Patent No. 10-1568483 relates to a method of manufacturing oxide TFT by thermal evaporation. The patent discloses a method of manufacturing an IGZO oxide TFT using In, Ga, and Zn as materials for forming a metal oxide TFT, but does not mention a metal oxide semiconductor thin film containing chalcogen anions.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막을 제공한다.The present application is intended to solve the problems of the prior art described above, and includes a metal oxide to which chalcogen anions are added, and the metal oxide is a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. It provides a metal oxide semiconductor thin film comprising:

또한, 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막의 제조 방법을 제공한다.In addition, the method of producing a metal oxide semiconductor thin film includes a metal oxide to which chalcogen anions are added, and the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. provides.

또한, 활성층으로서 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 산화물 박막 트랜지스터를 제공한다.In addition, providing an oxide thin film transistor comprising a metal oxide to which chalcogen anions are added as an active layer, wherein the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. do.

다만, 본원의 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical challenges sought to be achieved by the embodiments of the present application are not limited to the technical challenges described above, and other technical challenges may exist.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막을 제공한다.As a technical means for achieving the above-mentioned technical problem, the first aspect of the present application includes a metal oxide to which chalcogen anion is added, and the metal oxide is selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. A metal oxide semiconductor thin film comprising a selected metal is provided.

본원의 일 구현예에 따르면, 상기 칼코겐 음이온은 S, Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the chalcogen anion may include one selected from the group consisting of S, Se, O, Te, and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 금속 산화물 반도체 박막 내의 전자의 유효질량(effective mass, m*)은 0.17 m0 이상 0.18 m0(m0=9.11Х10-31 kg)이하의 값을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the effective mass (m*) of electrons in the metal oxide semiconductor thin film may have a value of 0.17 m 0 or more and 0.18 m 0 (m 0 =9.11Х10 -31 kg) or less. However, it is not limited to this.

본원의 일 구현예에 따르면, 상기 금속 산화물 반도체 박막 내의 전자는 0.5 cm2/Vs 내지 90 cm2/Vs의 범위의 전자이동도를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, electrons in the metal oxide semiconductor thin film may have an electron mobility in the range of 0.5 cm 2 /Vs to 90 cm 2 /Vs, but are not limited thereto.

또한, 본원의 제 2 측면은, 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계; 및 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계; 를 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막의 제조 방법을 제공한다.In addition, the second aspect of the present application includes preparing a metal oxide precursor to which chalcogen anions are added; And forming a metal oxide thin film to which chalcogen anions are added on the substrate; It provides a method of manufacturing a metal oxide semiconductor thin film, wherein the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof.

본원의 일 구현예에 따르면, 상기 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계는 비극성 용매에 칼코겐 음이온 전구체 및 금속 산화물 전구체를 첨가하여 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of preparing the metal oxide precursor to which the chalcogen anion is added may be performed by adding the chalcogen anion precursor and the metal oxide precursor to a non-polar solvent, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계는 졸-겔(sol-gel) 공정, 스퍼터링(Sputtering), 원자층증착(ALD), 화학기상증착(CVD), 물리기상증착(PVD), 전자빔증착(E-beam evaporation), 열증착, 진공열증착, 플라즈마증착, 및 이들의 조합들로 이루어진 군에서 선택된 방법에 의해 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of forming a metal oxide thin film to which chalcogen anions are added on the substrate is a sol-gel process, sputtering, atomic layer deposition (ALD), or chemical vapor process. It may be performed by a method selected from the group consisting of CVD, physical vapor deposition (PVD), E-beam evaporation, thermal evaporation, vacuum thermal evaporation, plasma evaporation, and combinations thereof. It is not limited to this.

또한, 본원의 제 3 측면은, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 절연층; 상기 절연층 상에 형성된 활성층; 및 상기 활성층 상에 이격되어 배치된 소스 전극 및 드레인 전극; 을 포함하고, 상기 활성층은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 산화물 박막 트랜지스터를 제공한다.Additionally, a third aspect of the present application includes: a substrate; a gate electrode formed on the substrate; an insulating layer formed on the gate electrode; an active layer formed on the insulating layer; and a source electrode and a drain electrode spaced apart from each other on the active layer. wherein the active layer includes a metal oxide to which chalcogen anions are added, and the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. Provides a transistor.

본원의 일 구현예에 따르면, 상기 칼코겐 음이온은 S, Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the chalcogen anion may include one selected from the group consisting of S, Se, O, Te, and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 게이트 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the gate electrode is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, and these. It may include, but is not limited to, those selected from the group consisting of combinations of.

본원의 일 구현예에 따르면, 상기 절연층은 Al2O3, SiO2, ZrO2, Si3N4, SiC, AlN, Fe2O3, ZnO, BN, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the insulating layer is Al 2 O 3 , SiO 2 , ZrO 2 , Si 3 N 4 , SiC, AlN, Fe 2 O 3 , ZnO, BN, and combinations thereof. It may include those selected, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 소스 전극 및 드레인 전극은 각각 독립적으로 Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide) 및 이들의 조합 들로 이루어진 군에서 선택된 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the source electrode and the drain electrode are each independently Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO (Indium Zinc Oxide), ITO (Indium Tin Oxide) ) and combinations thereof, but is not limited thereto.

상술한 과제 해결 수단은 단지 예시적인 것으로서, 본원을 제한하려는 의도로 해석되지 않아야 한다. 상술한 예시적인 실시예 외에도, 도면 및 발명의 상세한 설명에 추가적인 실시예가 존재할 수 있다.The above-described means of solving the problem are merely illustrative and should not be construed as intended to limit the present application. In addition to the exemplary embodiments described above, additional embodiments may be present in the drawings and detailed description of the invention.

종래의 금속 산화물 반도체 소재는 주로 금속 산화물 반도체 설계 시 금속 양이온을 튜닝하는 것에만 치중되어 소재 디자인의 한계가 존재했다. 따라서, 본원에 따른 금속 산화물 반도체 박막은 칼코겐 음이온 합금 기술을 통해 소재 디자인 측면에서 재료 선택의 폭을 넓힘으로써 종래의 금속 양이온 중심의 금속 산화물 반도체 소재 개발의 한계를 극복할 수 있고, 장기적으로 금속 산화물 반도체 소재 디자인의 폭을 넓혀 다양한 전자소자에서 요구되는 특성에 적합한 맞춤형 소재 설계가 가능할 수 있다. 이에 따라, 기존 산업에서 널리 사용되던 5s 오비탈 기반의 중금속 양이온(In, Sn, Ga, Zn) 및 작은 크기의 경금속 혼합물(Zn, Ga, Al, Si, Zr, Hf) 중심의 혼합 금속 산화물 반도체를 성공적으로 대체할 수 있다.Conventional metal oxide semiconductor materials mainly focused on tuning metal cations when designing metal oxide semiconductors, so there were limitations in material design. Therefore, the metal oxide semiconductor thin film according to the present application can overcome the limitations of the development of conventional metal cation-centered metal oxide semiconductor materials by expanding the range of material selection in terms of material design through chalcogen anion alloy technology, and can overcome the limitations of the development of conventional metal cation-centered metal oxide semiconductor materials in the long term. By expanding the range of oxide semiconductor material designs, it may be possible to design customized materials suitable for the characteristics required for various electronic devices. Accordingly, mixed metal oxide semiconductors centered on 5s orbital-based heavy metal cations (In, Sn, Ga, Zn) and small-sized light metal mixtures (Zn, Ga, Al, Si, Zr, Hf), which were widely used in existing industries, were developed. It can be replaced successfully.

또한, 종래의 금속 산화물 반도체 박막의 제조 시 산소 결함을 해결하기 위해 열처리와 같은 후속공정이 요구되었던 것과는 달리, 본원에 따른 금속 산화물 반도체 박막의 제조 방법은 후속 공정 없이도 종래의 IGZO와 같은 양이온이 튜닝된 금속 산화물 박막 보다 높은 전자 이동도를 가질 수 있으므로, 낮은 생산단가와 높은 생산효율을 가지는 솔루션 프로세스 적용을 통해 가격 경쟁에서도 큰 장점을 가질 수 있다. In addition, unlike the conventional production of metal oxide semiconductor thin films that required subsequent processes such as heat treatment to resolve oxygen defects, the method for manufacturing metal oxide semiconductor thin films according to the present application allows for tuning of positive ions, such as conventional IGZO, without any subsequent processes. Since it can have higher electron mobility than conventional metal oxide thin films, it can have a great advantage in price competition through the application of a solution process with low production costs and high production efficiency.

또한, 칼코겐 음이온 합금법을 통해 제작된 본원에 따른 금속 산화물 반도체 박막은 활성층으로서 박막 트랜지스터(TFT)에 적용 시, 높은 이동도, 낮은 OFF 전류, 높은 소자 신뢰성 등 스위칭 소자로서 우수한 성능과 높은 가시광 투과도와 같은 좋은 광전자 성능을 동시에 취할 수 있다.In addition, the metal oxide semiconductor thin film according to the present invention produced through the chalcogen anion alloy method has excellent performance as a switching device such as high mobility, low OFF current, and high device reliability when applied to a thin film transistor (TFT) as an active layer and high visible light. Good optoelectronic performance such as transmittance can be achieved at the same time.

다만, 본원에서 얻을 수 있는 효과는 상기된 바와 같은 효과들로 한정되지 않으며, 또 다른 효과들이 존재할 수 있다.However, the effects that can be obtained herein are not limited to the effects described above, and other effects may exist.

도 1 은 종래의 금속 산화물 박막 및 본원의 일 구현예에 따른 금속 산화물 박막의 모식도 및 E-K 다이어그램(E-K diagram) 이다.
도 2 는 본원의 일 구현예에 따른 금속 산화물 반도체 박막의 제조 방법의 순서도이다.
도 3 은 본원의 일 구현예에 따른 산화물 박막 트랜지스터의 모식도이다.
도 4 의 (A)는 본원의 일 실시예 및 비교예에 따른 박막 내 전자의 유효질량에 따른 DFT(density functional theory) 계산 결과이며, (B)는 산소가 풍부하거나 부족한 환경 내 In32O48, In32O47S, In32O47Se 매트릭스의 산소 공공 형성 에너지에 대한 DFT 계산 결과이다.
도 5의 (A)는 본원의 일 실험예에 따른 칼코겐 음이온 첨가에 따른 산소 1s XPS peak 분석 결과이며, (B)는 In 양이온 대비 칼코겐 음이온 양의 증가에 따른 산소 1s XPS peak 면적비의 변화를 나타낸 그래프이다.
도 6 의 (A)는 본원의 일 실험예에 따른 박막의 400℃ 열치리에 따른 결정성 분석 결과이고, (B)는 첨가되는 칼코겐 음이온의 농도에 따른 자외선-가시광선 투과도 분석 결과이다.
도 7 은 (A)는 본원의 일 실험예에 따른 박막 트랜지스터(TFT)의 전달곡선 특성 결과이고, (B)는 각 TFT의 이동도, 문턱전압 (VTh), 문턱전압이하 특성 (SS) 결과이다.
도 8 은 본원의 일 실험예에 따른 활성층으로서 셀레늄 음이온 합금 기반 인듐 옥사이드 박막이 사용된 박막 트랜지스터의 모식도이다.
도 9 의 (A) 및 (B)는 각각 본원의 일 실험예에 따른 박막 트랜지스터의 전달곡선 특성 및 출력곡선 특성의 결과이다.
도 10의 (A) 및 (B)는 각각 본원의 일 실험예에 따른 박막 트랜지스터의 양의 바이어스 및 음의 바이어스 응력 하에서의 전달곡선 변화 그래프이고, (C)는 양/음의 바이어스 응력 하에서 VTh 변화 그래프이다.
도 11 의 (A)는 본원의 일 실험예에 따른 7단 링 발진기(ring oscillator)의 회로 모식도 및 동작 주파수, 지연시간을 측정한 그래프이며, (B) 는 20 V의 유연한 전압(VDD)에서의 출력 전압 형태를 측정한 그래프이다.Figure 1 is a schematic diagram and EK diagram of a conventional metal oxide thin film and a metal oxide thin film according to an embodiment of the present application.
Figure 2 is a flowchart of a method for manufacturing a metal oxide semiconductor thin film according to an embodiment of the present application.
Figure 3 is a schematic diagram of an oxide thin film transistor according to an embodiment of the present application.
Figure 4 (A) is the result of DFT (density functional theory) calculation according to the effective mass of electrons in the thin film according to an example and comparative example of the present application, and (B) is In 32 O 48 in an oxygen-rich or insufficient environment. , In 32 O 47 S, In 32 O 47 Se This is the result of DFT calculation of the oxygen vacancy formation energy of the matrix.
Figure 5 (A) is the result of oxygen 1s XPS peak analysis according to the addition of chalcogen anion according to an experimental example of the present application, and (B) is the change in oxygen 1s This is a graph showing .
Figure 6 (A) is the crystallinity analysis result according to the 400°C heat treatment of the thin film according to an experimental example of the present application, and (B) is the ultraviolet-visible light transmittance analysis result according to the concentration of the added chalcogen anion.
Figure 7 (A) shows the transfer curve characteristic results of a thin film transistor (TFT) according to an experimental example of the present application, and (B) shows the mobility, threshold voltage (V Th ), and sub-threshold voltage characteristics (SS) of each TFT. It is a result.
Figure 8 is a schematic diagram of a thin film transistor using a selenium anion alloy-based indium oxide thin film as an active layer according to an experimental example of the present application.
Figures 9 (A) and (B) show the results of the transmission curve characteristics and output curve characteristics of the thin film transistor according to an experimental example of the present application, respectively.
10 (A) and (B) are graphs of transfer curve changes under positive bias and negative bias stress, respectively, of the thin film transistor according to an experimental example of the present application, and (C) is V Th under positive/negative bias stress. This is a change graph.
Figure 11 (A) is a graph measuring the circuit diagram, operating frequency, and delay time of a 7-stage ring oscillator according to an experimental example of the present application, and (B) is a graph measuring the flexible voltage (V DD ) of 20 V. This is a graph measuring the output voltage form.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Below, with reference to the attached drawings, embodiments of the present application will be described in detail so that those skilled in the art can easily implement them. However, the present application may be implemented in various different forms and is not limited to the embodiments described herein. In order to clearly explain the present application in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is said to be “connected” to another part, this includes not only the case where it is “directly connected,” but also the case where it is “electrically connected” with another element in between. do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 "상에", "상부에", "상단에", "하에", "하부에", "하단에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is said to be located “on”, “above”, “at the top”, “below”, “at the bottom”, or “at the bottom” of another member, this means that a member is located on another member. This includes not only cases where they are in contact, but also cases where another member exists between two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification of the present application, when a part "includes" a certain element, this means that it may further include other elements rather than excluding other elements, unless specifically stated to the contrary.

본 명세서에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 또한, 본원 명세서 전체에서, "~ 하는 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.As used herein, the terms "about", "substantially", etc. are used to mean at or close to the numerical value when manufacturing and material tolerances inherent in the stated meaning are presented, and to aid understanding of the present application. It is used to prevent unscrupulous infringers from unfairly exploiting disclosures in which precise or absolute figures are mentioned. Additionally, throughout the specification herein, “a step of” or “a step of” does not mean “a step for.”

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term "combination thereof" included in the Markushi format expression means a mixture or combination of one or more components selected from the group consisting of the components described in the Markushi format expression, It means including one or more selected from the group consisting of.

본원 명세서 전체에서, "A 및/또는 B" 의 기재는, "A, B, 또는, A 및 B" 를 의미한다.Throughout this specification, description of “A and/or B” means “A, B, or A and B.”

이하, 본원의 금속 산화물 반도체 박막, 이의 제조 방법 및 이를 포함하는 산화물 박막 트랜지스터에 대하여 구현예 및 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되는 것은 아니다.Hereinafter, the metal oxide semiconductor thin film of the present application, its manufacturing method, and the oxide thin film transistor including the same will be described in detail with reference to implementation examples, examples, and drawings. However, the present application is not limited to these embodiments, examples, and drawings.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막을 제공한다.As a technical means for achieving the above-mentioned technical problem, the first aspect of the present application includes a metal oxide to which chalcogen anion is added, and the metal oxide is selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. A metal oxide semiconductor thin film comprising a selected metal is provided.

종래의 금속 산화물 반도체 소재는 주로 금속 산화물 반도체 설계 시 금속 양이온을 튜닝하는 것에만 치중되어 소재 디자인의 한계가 존재했다. 따라서, 본원에 따른 금속 산화물 반도체 박막은 칼코겐 음이온 합금 기술을 통해 소재 디자인 측면에서 재료 선택의 폭을 넓힘으로써 종래의 금속 양이온 중심의 금속 산화물 반도체 소재 개발의 한계를 극복할 수 있고, 장기적으로 금속 산화물 반도체 소재 디자인의 폭을 넓혀 다양한 전자소자에서 요구되는 특성에 적합한 맞춤형 소재 설계가 가능할 수 있다. 이에 따라, 기존 산업에서 널리 사용되던 5s 오비탈 기반의 중금속 양이온(In, Sn, Ga, Zn) 및 작은 크기의 경금속 혼합물(Zn, Ga, Al, Si, Zr, Hf) 중심의 혼합 금속 산화물 반도체를 성공적으로 대체할 수 있다.Conventional metal oxide semiconductor materials mainly focused on tuning metal cations when designing metal oxide semiconductors, so there were limitations in material design. Therefore, the metal oxide semiconductor thin film according to the present application can overcome the limitations of the development of conventional metal cation-centered metal oxide semiconductor materials by expanding the range of material selection in terms of material design through chalcogen anion alloy technology, and can overcome the limitations of the development of conventional metal cation-centered metal oxide semiconductor materials in the long term. By expanding the range of oxide semiconductor material designs, it may be possible to design customized materials suitable for the characteristics required for various electronic devices. Accordingly, mixed metal oxide semiconductors centered on 5s orbital-based heavy metal cations (In, Sn, Ga, Zn) and small-sized light metal mixtures (Zn, Ga, Al, Si, Zr, Hf), which were widely used in existing industries, were developed. It can be replaced successfully.

본원의 일 구현예에 따르면, 상기 칼코겐 음이온은 S, Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the chalcogen anion may include one selected from the group consisting of S, Se, O, Te, and combinations thereof, but is not limited thereto.

도 1 은 종래의 금속 산화물 박막 및 본원의 일 구현예에 따른 금속 산화물 박막의 모식도 및 E-K 다이어그램(E-K diagram) 이다.1 is a schematic diagram and E-K diagram of a conventional metal oxide thin film and a metal oxide thin film according to an embodiment of the present application.

도 1 에서와 같이 종래의 금속 산화물 반도체 박막의 소재로서 사용되는 IGO(IndiumGallium Oxide)는 인듐 산화물(In2O3)에서 발생하는 산소 결함 문제를 해결하기 위해 인듐 산화물에 갈륨 양이온을 첨가(Cation tuning)하여 제조된다. 그러나 인듐 산화물에 갈륨 양이온을 첨가할 경우 E-K 다이어그램(E-K diagram) 에서와 같이 전도대(Conduction Band, CB)가 크게 변형되고, 이로 인해 금속 산화물 반도체 박막 내의 전자의 유효질량(me*)이 증가하게 되어 전자 이동도가 저하된다.As shown in Figure 1, IGO (IndiumGallium Oxide), which is used as a material for conventional metal oxide semiconductor thin films, is made by adding gallium cations to indium oxide (Cation tuning) to solve the oxygen defect problem occurring in indium oxide (In 2 O 3 ). ) is manufactured. However, when gallium cations are added to indium oxide, the conduction band (CB) is greatly transformed as shown in the EK diagram, which increases the effective mass of electrons (m e *) in the metal oxide semiconductor thin film. As a result, electron mobility decreases.

반면에, 본원에 따른 금속 산화물 반도체 박막은 인듐 산화물에 칼코겐 음이온을 첨가(Anion alloying)하여 제조함으로써, 금속 양이온을 첨가하였을 때와는 달리 전대도의 변형이 미미하고, 이에 따라 금속 산화물 반도체 박막 내의 전자의 유효질량이 크게 변화하지 않아 금속 양이온을 첨가할 경우보다 더 높은 전자 이동도를 가질 수 있다. 혹은 필요시 아연, 갈륨과 같은 경금속 양이온을 최소한도로 사용하여 전기적 물성의 조적이 가능하다.On the other hand, the metal oxide semiconductor thin film according to the present invention is manufactured by adding chalcogen anions to indium oxide (Anion alloying), so that, unlike when metal cations are added, the deformation of the electric conductivity is minimal, and accordingly, the metal oxide semiconductor thin film Since the effective mass of electrons does not change significantly, it can have higher electron mobility than when adding metal cations. Alternatively, if necessary, it is possible to build electrical properties by using a minimum amount of light metal cations such as zinc and gallium.

본원의 일 구현예에 따르면, 상기 금속 산화물 반도체 박막 내의 전자의 유효질량(effective mass, m*)은 0.17 m0 이상 0.18 m0(m0=9.11Х10-31 kg)이하의 값을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the effective mass (m*) of electrons in the metal oxide semiconductor thin film may have a value of 0.17 m 0 or more and 0.18 m 0 (m 0 =9.11Х10 -31 kg) or less. However, it is not limited to this.

본원의 일 구현예에 따르면, 상기 금속 산화물 반도체 박막 내의 전자는 0.5 cm2/Vs 내지 90 cm2/Vs의 범위의 전자이동도를 가지는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, electrons in the metal oxide semiconductor thin film may have an electron mobility in the range of 0.5 cm 2 /Vs to 90 cm 2 /Vs, but are not limited thereto.

또한, 본원의 제 2 측면은, 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계; 및 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계; 를 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 금속 산화물 반도체 박막의 제조 방법을 제공한다.In addition, the second aspect of the present application includes preparing a metal oxide precursor to which chalcogen anions are added; And forming a metal oxide thin film to which chalcogen anions are added on the substrate; It provides a method of manufacturing a metal oxide semiconductor thin film, wherein the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof.

본원의 제 2 측면에 따른 금속 산화물 반도체 박막의 제조 방법에 대하여, 본원의 제 1 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면에 기재된 내용은 본원의 제 2 측면에 동일하게 적용될 수 있다.Regarding the method for manufacturing a metal oxide semiconductor thin film according to the second aspect of the present application, detailed description of parts overlapping with the first aspect of the present application has been omitted. However, even if the description is omitted, the content described in the first aspect of the present application is the same as the present application. The same can be applied to the second aspect of .

종래의 금속 산화물 반도체 박막의 제조 시 산소 결함을 해결하기 위해 열처리와 같은 후속공정이 요구되었던 것과는 달리, 본원에 따른 금속 산화물 반도체 박막의 제조 방법은 후속 공정 없이도 종래의 IGO와 같은 양이온이 튜닝된 금속 산화물 박막 보다 높은 전자 이동도를 가질 수 있으므로, 낮은 생산단가와 높은 생산효율을 가지는 솔루션 프로세스 적용을 통해 가격 경쟁에서도 큰 장점을 가질 수 있다. Unlike the manufacturing method of conventional metal oxide semiconductor thin films, which required follow-up processes such as heat treatment to resolve oxygen defects, the manufacturing method of metal oxide semiconductor thin films according to the present application is a cation-tuned metal such as conventional IGO without any subsequent processes. Since it can have higher electron mobility than oxide thin films, it can have a great advantage in price competition by applying a solution process with low production cost and high production efficiency.

도 2 는 본원의 일 구현예에 따른 금속 산화물 반도체 박막의 제조 방법의 순서도이다.Figure 2 is a flowchart of a method for manufacturing a metal oxide semiconductor thin film according to an embodiment of the present application.

먼저, 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조한다(S100).First, a metal oxide precursor to which chalcogen anions are added is prepared (S100).

본원의 일 구현예에 따르면, 상기 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계는 비극성 용매에 칼코겐 음이온 전구체 및 금속 산화물 전구체를 첨가하여 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of preparing the metal oxide precursor to which the chalcogen anion is added may be performed by adding the chalcogen anion precursor and the metal oxide precursor to a non-polar solvent, but is not limited thereto.

이어서, 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성한다 (S200).Next, a metal oxide thin film to which chalcogen anions are added is formed on the substrate (S200).

본원의 일 구현예에 따르면, 상기 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계는 졸-겔(sol-gel) 공정, 스퍼터링(Sputtering), 원자층증착(ALD), 화학기상증착(CVD), 물리기상증착(PVD), 전자빔증착(E-beam evaporation), 열증착, 진공열증착, 플라즈마증착, 및 이들의 조합들로 이루어진 군에서 선택된 방법에 의해 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the step of forming a metal oxide thin film to which chalcogen anions are added on the substrate is a sol-gel process, sputtering, atomic layer deposition (ALD), or chemical vapor process. It may be performed by a method selected from the group consisting of CVD, physical vapor deposition (PVD), E-beam evaporation, thermal evaporation, vacuum thermal evaporation, plasma evaporation, and combinations thereof. It is not limited to this.

또한, 본원의 제 3 측면은, 기판(100); 상기 기판(100) 상에 형성된 게이트 전극(200); 상기 게이트 전극(200) 상에 형성된 절연층(300); 상기 절연층(300) 상에 형성된 활성층(400); 및 상기 활성층(400) 상에 이격되어 배치된 소스 전극 및 드레인 전극(500); 을 포함하고, 상기 활성층은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고, 상기 금속 산화물은 인듐, 아연, 주석, 카드뮴 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것인, 산화물 박막 트랜지스터를 제공한다.In addition, the third aspect of the present application includes a substrate 100; A gate electrode 200 formed on the substrate 100; an insulating layer 300 formed on the gate electrode 200; an active layer 400 formed on the insulating layer 300; and a source electrode and a drain electrode 500 spaced apart from each other on the active layer 400; wherein the active layer includes a metal oxide to which chalcogen anions are added, and the metal oxide includes a metal selected from the group consisting of indium, zinc, tin, cadmium, and combinations thereof. Provides a transistor.

본원의 제 3 측면에 따른 산화물 박막 트랜지스터에 대하여, 본원의 제 1 측면 및/또는 제 2 측면과 중복되는 부분들에 대해서는 상세한 설명을 생략하였으나, 그 설명이 생략되었더라도 본원의 제 1 측면 및/또는 제 2 측면에 기재된 내용은 본원의 제 3 측면에 동일하게 적용될 수 있다.With respect to the oxide thin film transistor according to the third aspect of the present application, detailed description of parts overlapping with the first aspect and/or the second aspect of the present application has been omitted. However, even if the description is omitted, the first aspect and/or The content described in the second aspect can be equally applied to the third aspect of the present application.

도 3 은 본원의 일 구현예에 따른 산화물 박막 트랜지스터의 모식도이다.Figure 3 is a schematic diagram of an oxide thin film transistor according to an embodiment of the present application.

칼코겐 음이온 합금법을 통해 제작된 본원에 따른 금속 산화물 반도체 박막은 활성층(300)으로서 박막 트랜지스터(TFT)에 적용 시, 높은 이동도, 낮은 OFF 전류, 높은 소자 신뢰성 등 스위칭 소자로서 우수한 성능과 높은 가시광 투과도와 같은 좋은 광전자 성능을 동시에 취할 수 있다.When applied to a thin film transistor (TFT) as an active layer 300, the metal oxide semiconductor thin film according to the present invention produced through the chalcogen anion alloy method has excellent performance and high reliability as a switching device, such as high mobility, low OFF current, and high device reliability. Good optoelectronic performance such as visible light transmittance can be achieved at the same time.

본원의 일 구현예에 따르면, 상기 칼코겐 음이온은 S, Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the chalcogen anion may include one selected from the group consisting of S, Se, O, Te, and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 게이트 전극(200)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the gate electrode 200 is made of ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd. , and combinations thereof, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 절연층(300)은 Al2O3, SiO2, ZrO2, Si3N4, SiC, AlN, Fe2O3, ZnO, BN, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the insulating layer 300 is Al 2 O 3 , SiO 2 , ZrO 2 , Si 3 N 4 , SiC, AlN, Fe 2 O 3 , ZnO, BN, and combinations thereof. It may include, but is not limited to, those selected from the group consisting of.

본원의 일 구현예에 따르면, 상기 소스 전극 및 드레인 전극(500)은 각각 독립적으로 Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide) 및 이들의 조합 들로 이루어진 군에서 선택된 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the source electrode and drain electrode 500 are each independently made of Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO (Indium Zinc Oxide), ITO ( It may include, but is not limited to, those selected from the group consisting of Indium Tin Oxide) and combinations thereof.

이하 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것이며 본원의 범위를 한정하고자 하는 것은 아니다. The present invention will be described in more detail through examples below. However, the examples below are for illustrative purposes only and are not intended to limit the scope of the present application.

[실시예 1] 셀레늄이 첨가된 인듐 산화물 박막(IOSe)의 제조[Example 1] Preparation of indium oxide thin film (IOSe) doped with selenium

먼저, 비극성 용매에 인듐 아세테이트와 셀레노우레아(Selenourea)를 첨가하여 셀레늄 음이온 합금 기반 인듐 옥사이드(In2O3:Se) 전구체를 합성하였다.First, a selenium anion alloy-based indium oxide (In2O3:Se) precursor was synthesized by adding indium acetate and selenourea to a nonpolar solvent.

이어서, 기판 상에 sol-gel 기반의 용액공정, 스퍼터링, CVD, ALD와 같은 진공공정 등을 통하여 셀레늄이 첨가된 산화물 박막(IOSe)을 제조했다.Subsequently, a selenium-doped oxide thin film (IOSe) was manufactured on a substrate through a sol-gel based solution process, sputtering, CVD, and vacuum processes such as ALD.

[실시예 2] 황이 첨가된 인듐 산화물 박막(IOS)의 제조[Example 2] Preparation of sulfur-doped indium oxide thin film (IOS)

먼저, 비극성 용매에 인듐 아세테이트와 싸이오우레아(Thiourea)를 첨가하여 황 음이온 합금 기반 인듐 옥사이드(In2O3:S) 전구체를 합성하였다.First, a sulfur anion alloy-based indium oxide (In 2 O 3 :S) precursor was synthesized by adding indium acetate and thiourea to a nonpolar solvent.

이어서, 기판 상에 sol-gel 기반의 용액공정, 스퍼터링, CVD, ALD와 같은 진공공정 등을 통해 황이 첨가된 인듐 산화물 박막(IOS)을 제조했다.Next, a sulfur-doped indium oxide thin film (IOS) was manufactured on a substrate through a sol-gel-based solution process, sputtering, CVD, and vacuum processes such as ALD.

[비교예 1][Comparative Example 1]

종래의 금속 산화물 반도체 박막으로 사용되는 IGO(indium gallium oxide)를 비교예1로서 사용하였다.IGO (indium gallium oxide), which is used as a conventional metal oxide semiconductor thin film, was used as Comparative Example 1.

[비교예 2][Comparative Example 2]

양이온 또는 음이온이 첨가되지 않은 순수한 인듐 산화물(In2O3)을 비교예2로서 사용하였다.Pure indium oxide (In 2 O 3 ) without added cations or anions was used as Comparative Example 2.

[실험예 1] 박막의 특성 분석[Experimental Example 1] Characteristic analysis of thin films

도 4 의 (A)는 본원의 일 실시예 및 비교예에 따른 박막 내 전자의 유효질량에 따른 DFT(density functional theory) 계산 결과이며, (B)는 산소가 풍부하거나 부족한 환경 내 In32O48, In32O47S, In32O47Se 매트릭스의 산소 공공 형성 에너지에 대한 DFT 계산 결과이다.Figure 4 (A) is the result of DFT (density functional theory) calculation according to the effective mass of electrons in the thin film according to an example and comparative example of the present application, and (B) is In 32 O 48 in an oxygen-rich or insufficient environment. , In 32 O 47 S, In 32 O 47 Se This is the result of DFT calculation of the oxygen vacancy formation energy of the matrix.

도 4 의 (A)를 참조하면, DFT (density funtional theory) 계산을 통해 갈륨 양이온 또는 칼코겐 음이온을 첨가하였을 때 발생하는 CB (conduction band) 및 VB (valence band)의 변화를 예측한 결과, 갈륨 양이온과는 대조적으로 칼코겐 음이온 첨가 시 미비한 밴드 변화만이 존재할 것으로 판단되었으며, 도 4 의 (B)를 참조하면 추가적인 DFT 계산을 통해 칼코겐 음이온 첨가에 따른 산소 결함 형성 에너지에 대해 분석한 결과 황(Sulfur)과 셀레늄(Selenium)이 산소를 일부분 치환할 경우 산소 결함 형성 에너지가 크게 증가하는 것을 확인할 수 있었다.Referring to (A) of FIG. 4, as a result of predicting changes in CB (conduction band) and VB (valence band) that occur when gallium cations or chalcogen anions are added through DFT (density funtional theory) calculations, gallium In contrast to the cation, it was determined that only a slight band change would exist upon addition of the chalcogen anion. Referring to (B) of FIG. 4, the energy of oxygen defect formation due to the addition of the chalcogen anion was analyzed through additional DFT calculations. As a result, sulfur It was confirmed that when sulfur and selenium partially replace oxygen, the oxygen defect formation energy increases significantly.

예측한 결과와 실제 산소 결함 정도를 비교하기 위해 X선 광전자 분광법 (X-ray photoelectron spectroscopy) 분석을 진행하였다.X-ray photoelectron spectroscopy analysis was performed to compare the predicted results with the actual oxygen defect level.

도 5의 (A)는 본원의 일 실험예에 따른 칼코겐 음이온 첨가에 따른 산소 1s XPS peak 분석 결과이며, (B)는 In 양이온 대비 칼코겐 음이온 양의 증가에 따른 산소 1s XPS peak 면적비의 변화를 나타낸 그래프이다.Figure 5 (A) is the result of oxygen 1s XPS peak analysis according to the addition of chalcogen anion according to an experimental example of the present application, and (B) is the change in oxygen 1s This is a graph showing .

도 5의 (A) 및 (B)를 참조하면, 황과 셀레늄 첨가 시 인듐 옥사이드 매트릭스 내 금속-산소공공-금속(M-Vo-M peak)의 결합 정도를 보여주는 붉은 영역이 급격히 감소함을 알 수 있다. 이를 통해, DFT 계산을 통해 예측한 결과와 실제 실험값이 동일함을 증명하였다. Referring to Figures 5 (A) and (B), it can be seen that when sulfur and selenium are added, the red area showing the degree of bonding of metal-oxygen vacancy-metal (M-Vo-M peak) in the indium oxide matrix decreases rapidly. You can. Through this, it was proven that the results predicted through DFT calculations and the actual experimental values were the same.

도 6 의 (A)는 본원의 일 실험예에 따른 박막의 400℃ 열치리에 따른 결정성 분석 결과이고, (B)는 첨가되는 칼코겐 음이온의 농도에 따른 자외선-가시광선 투과도 분석 결과이다.Figure 6 (A) is the crystallinity analysis result according to the 400°C heat treatment of the thin film according to an experimental example of the present application, and (B) is the ultraviolet-visible light transmittance analysis result according to the concentration of the added chalcogen anion.

도 6 의 (A)를 참조하면, X선 회절분석 (X-ray diffraction)에 의해 칼코겐 음이온 농도 증가에 따라 박막이 결정성을 잃게 됨을 확인할 수 있다.Referring to (A) of FIG. 6, it can be confirmed through X-ray diffraction that the thin film loses crystallinity as the chalcogen anion concentration increases.

도 6 의 (B)를 참조하면, 자외선-가시광 분광분석기(UV-Visible spectrometer) 결과로부터 칼코겐 음이온 첨가 후에도 3.7 eV 이상의 넓은 광학적 밴드갭이 유지됨을 확인할 수 있다.Referring to (B) of FIG. 6, it can be confirmed from the UV-Visible spectrometer results that a wide optical band gap of 3.7 eV or more is maintained even after the addition of chalcogen anions.

[실험예 2] 인듐 옥사이드 TFT의 특성 확인[Experimental Example 2] Confirmation of characteristics of indium oxide TFT

본원의 일 실시예 및 비교예에 따른 금속 산화물 반도체 박막을 각각 활성층으로 사용한 산화물 박막 트랜지스터(TFT)의 전기적 특성을 확인하는 실험을 수행하였다.An experiment was performed to confirm the electrical characteristics of an oxide thin film transistor (TFT) using metal oxide semiconductor thin films as active layers according to an example and a comparative example of the present application, respectively.

먼저, 실리콘 전극/실리콘 옥사이드(SiO2) 유전체 상에 활성층으로 금속 산화물 반도체 박막(IGO, In2O3, IOSe 또는 IOS)을 용액 공정을 통해 형성한 후, 열증착을 통해 은 전극을 형성하여 총 4 종류의 활성층을 갖는 산화물 박막 트랜지스터를 제조하였다.First, a metal oxide semiconductor thin film (IGO, In 2 O 3 , IOSe or IOS) is formed as an active layer on a silicon electrode/silicon oxide (SiO 2 ) dielectric through a solution process, and then a silver electrode is formed through thermal evaporation. An oxide thin film transistor having a total of four types of active layers was manufactured.

도 7 은 (A)는 본원의 일 실험예에 따른 박막 트랜지스터(TFT)의 전달곡선 특성 결과이고, (B)는 각 TFT의 이동도, 문턱전압 (VTh), 문턱전압이하 특성 (SS) 결과이다.Figure 7 (A) shows the transfer curve characteristic results of a thin film transistor (TFT) according to an experimental example of the present application, and (B) shows the mobility, threshold voltage (V Th ), and sub-threshold voltage characteristics (SS) of each TFT. It is a result.

도7 을 참조하면, 순수한 인듐 옥사이드 TFT(비교예 2)의 경우 산소 결함 억제가 불가능하여 과도한 전자 도핑에 의해 높은 OFF 전류를 가지는 것을 확인할 수 있으며, 이로 인해 전도도가 너무 커서 스위칭 소자로 사용되기에는 부적합한 적을 확인할 수 있었다. Referring to Figure 7, it can be seen that in the case of pure indium oxide TFT (Comparative Example 2), it is impossible to suppress oxygen defects and has a high OFF current due to excessive electron doping. As a result, the conductivity is too large to be used as a switching device. Unsuitable enemies could be identified.

IGO TFT(비교예 1)의 경우, 갈륨 양이온 첨가에 따라 OFF 전류가 감소하고, VTh 및 시작전압 (Von)가 0에 근접하게 되는 등 소자 안정화 경향이 확인되나, 이동도가 21 cm2/Vs 이상에서 1.5 cm2/Vs 이하로 10배 이상 크게 감소하는 문제가 발생하는 것을 확인할 수 있었다.In the case of IGO TFT (Comparative Example 1), the OFF current decreases with the addition of gallium cations, and a tendency to stabilize the device is confirmed, with V Th and starting voltage (V on ) approaching 0, but the mobility is 21 cm 2 It was confirmed that a problem occurred, with a significant decrease of more than 10 times from above /Vs to 1.5 cm 2 below /Vs.

이와 대조적으로, 셀레늄 음이온 합금 기반 인듐 옥사이드 TFT(실시예 1)의 이동도는 평균 6.1 cm2/Vs로 동일한 조건에서 제작된 IGO TFT 대비 4배 이상의 높은 수치를 보이며, 이와 동시에 IGO TFT와 유사한 OFF 전류 감소 및 소자 안정화 경향을 확인할 수 있었다.In contrast, the mobility of the selenium anion alloy-based indium oxide TFT (Example 1) is an average of 6.1 cm 2 /Vs, which is more than four times higher than that of the IGO TFT manufactured under the same conditions, and at the same time, the mobility is similar to that of the IGO TFT. A trend of current reduction and device stabilization was confirmed.

한편, 황 음이온 합금 기반 인듐 옥사이드 TFT(실시예 2)는 동일 원자량 기준으로 갈륨 및 셀레늄과 비교하였을 때 산소 결함 억제 능력이 저조함이 확인되며, 이는 실험예 1 에서 DFT 계산을 통해 예측한 결과와 유사한 경향성을 보인다.On the other hand, it was confirmed that the sulfur anion alloy-based indium oxide TFT (Example 2) had a poor oxygen defect suppression ability when compared to gallium and selenium based on the same atomic weight, which is consistent with the results predicted through DFT calculation in Experimental Example 1. It shows a similar tendency.

[실험예 3] 최적화 된 TFT의 구현 결과[Experimental Example 3] Implementation results of optimized TFT

실험예 2 의 결과로부터 최고의 성능을 보이는 셀레늄 음이온 합금 기반 인듐 옥사이드 박막(실시예 1)을 ITO(Indium-Tin-Oxide) 전극/알루미나 (Al2O3) 유전체 상에 형성하여 최적화 된 TFT를 제조하고, 신뢰성 테스트를 수행하였다.From the results of Experimental Example 2, an optimized TFT was manufactured by forming a selenium anion alloy-based indium oxide thin film (Example 1), which showed the best performance, on an ITO (Indium-Tin-Oxide) electrode/alumina (Al 2 O 3 ) dielectric. And a reliability test was performed.

도 8 은 본원의 일 실험예에 따른 활성층으로서 셀레늄 음이온 합금 기반 인듐 옥사이드 박막이 사용된 박막 트랜지스터의 모식도이다.Figure 8 is a schematic diagram of a thin film transistor using a selenium anion alloy-based indium oxide thin film as an active layer according to an experimental example of the present application.

도 9 의 (A) 및 (B)는 각각 본원의 일 실험예에 따른 박막 트랜지스터의 전달곡선 특성 및 출력곡선 특성의 결과이다.Figures 9 (A) and (B) show the results of the transmission curve characteristics and output curve characteristics of the thin film transistor according to an experimental example of the present application, respectively.

도 9 를 참조하면, 실시예 1 에 따른 셀레늄 음이온 합금 기반 인듐 옥사이드 박막이 사용된 박막 트랜지스터는 소자 동작에 따른 미미한 히스테리시스(hyteresis) 현상과 OFF 상태인 VGS=-5 V에서 ISD= 약 10-11 A 의 아주 작은 전류값을 보이며, 이러한 결과로부터 전기적으로 안정적인 소자의 구동을 확인할 수 있다. Referring to FIG. 9, the thin film transistor using the selenium anion alloy-based indium oxide thin film according to Example 1 suffers from a slight hysteresis phenomenon depending on device operation and I SD = about 10 at V GS = -5 V in the OFF state. It shows a very small current value of -11 A, and from these results, it can be confirmed that the device is electrically stable.

도 10의 (A) 및 (B)는 각각 본원의 일 실험예에 따른 박막 트랜지스터의 양의 바이어스 및 음의 바이어스 응력 하에서의 전달곡선 변화 그래프이고, (C)는 양/음의 바이어스 응력 하에서 VTh 변화 그래프이다.10 (A) and (B) are graphs of transfer curve changes under positive bias and negative bias stress, respectively, of the thin film transistor according to an experimental example of the present application, and (C) is V Th under positive/negative bias stress. This is a change graph.

도 10을 참조하면, 셀레늄 음이온 합금 기반 인듐 옥사이드 박막이 사용된 박막 트랜지스터는 100/1,000/3,600/10,000초 동안 VSD=9 V, VGS=1 V의 양의 바이어스 응력(PBS)과 VSD=-9 V, VGS=-1 V의 음의 바이어스 응력(NBS)이 가해진 혹독한 환경에서도 각 ΔVTh=0.07 V, -0.09 V의 아주 작은 파라미터 변화를 보이며, 이를 통해 우수한 바이어스 안정성 및 높은 소자 신뢰성을 가지는 것을 확인할 수 있었다.Referring to Figure 10, a thin film transistor using a selenium anion alloy-based indium oxide thin film has a positive bias stress (PBS) and V SD of V SD = 9 V, V GS = 1 V for 100/1,000/3,600/10,000 seconds. Even in harsh environments where negative bias stress (NBS) of =-9 V, V GS =-1 V is applied, very small parameter changes of ΔV Th =0.07 V, -0.09 V are observed, resulting in excellent bias stability and high device performance. It was confirmed that it was reliable.

[실험예 4] 7단계 링 발진기 구현 결과[Experimental Example 4] Results of 7-stage ring oscillator implementation

본원의 일 실시예에 따른 셀레늄 음이온 합금 기반 인듐 옥사이드 박막(IOSe)을 활용하여 β비율이 5(W/Ldrive = 1000/100 μm, W/Lload = 40/20 μm)인 7개의 인버터(Inverter)가 직렬로 연결된 링 발진기(ring oscillator)를 구현했다. 게이트와 전극 사이의 오버랩 거리는 10 ㎛임. Seven inverters with a β ratio of 5 (W/Ldrive = 1000/100 μm, W/Lload = 40/20 μm) using selenium anion alloy-based indium oxide thin film (IOSe) according to an embodiment of the present application. Implemented a ring oscillator connected in series. The overlap distance between the gate and electrode is 10 ㎛.

도 11 의 (A)는 본원의 일 실험예에 따른 7단 링 발진기(ring oscillator)의 회로 모식도 및 동작 주파수, 지연시간을 측정한 그래프이며, (B) 는 20 V의 유연한 전압(VDD)에서의 출력 전압 형태를 측정한 그래프이다.Figure 11 (A) is a graph measuring the circuit diagram, operating frequency, and delay time of a 7-stage ring oscillator according to an experimental example of the present application, and (B) is a graph measuring the flexible voltage (V DD ) of 20 V. This is a graph measuring the output voltage form.

도 11 을 참조하면, 7단계 링 발진기는 20 V의 유연한 전압(VDD)에서 805 kHz 이상의 높은 발진 주파수와 스테이지 당 90 ns 미만의 해당 전파 지연을 보이며, 이러한 결과는 넓은 면적에 걸친 용액 처리 제조의 안정성과 실제 회로 애플리케이션에서 칼코겐 음이온 합금 박막의 구현을 확실하게 보여주는 결과이다.Referring to Figure 11, the seven-stage ring oscillator exhibits a high oscillation frequency of more than 805 kHz and a corresponding propagation delay of less than 90 ns per stage at a flexible voltage of 20 V (V DD ), and these results suggest that solution processing fabrication over a large area can be achieved. This result clearly demonstrates the stability and implementation of chalcogen anion alloy thin films in actual circuit applications.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.The description of the present application described above is for illustrative purposes, and those skilled in the art will understand that the present application can be easily modified into other specific forms without changing its technical idea or essential features. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. For example, each component described as single may be implemented in a distributed manner, and similarly, components described as distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present application is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present application.

100: 기판
200: 게이트 전극
300: 절연층
400: 활성층
500: 소스 전극 및 드레인 전극100: substrate
200: Gate electrode
300: insulating layer
400: active layer
500: source electrode and drain electrode

Claims (12)

칼코겐 음이온이 첨가된 금속 산화물을 포함하고,
상기 칼코겐 음이온은 Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것이고,
상기 금속 산화물은 인듐, 카드뮴, 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것이고,
상기 금속 산화물의 금속 양이온과 상기 칼코겐 음이온의 총량에 대해, 상기 칼코겐 음이온이 20 mol% 내지 50 mol%의 몰 비율로 함유된 것을 특징으로 하는,
금속 산화물 반도체 박막.
Contains a metal oxide to which chalcogen anion is added,
The chalcogen anion is selected from the group consisting of Se, O, Te, and combinations thereof,
The metal oxide includes a metal selected from the group consisting of indium, cadmium, and combinations thereof,
Characterized in that the chalcogen anion is contained in a molar ratio of 20 mol% to 50 mol% relative to the total amount of the metal cation of the metal oxide and the chalcogen anion.
Metal oxide semiconductor thin film.
 삭제delete 제 1 항에 있어서,
상기 금속 산화물 반도체 박막 내의 전자의 유효질량(effective mass, m*)은 0.17 m0 이상 0.18 m0(m0=9.11Х10-31 kg)이하의 값을 가지는 것인,
금속 산화물 반도체 박막.
According to claim 1,
The effective mass (m*) of electrons in the metal oxide semiconductor thin film has a value of 0.17 m 0 or more and 0.18 m 0 (m 0 = 9.11Х10 -31 kg),
Metal oxide semiconductor thin film.
 제 1 항에 있어서,
상기 금속 산화물 반도체 박막 내의 전자는 0.5 cm2/Vs 내지 90 cm2/Vs의 범위의 전자이동도를 가지는 것인,
금속 산화물 반도체 박막.
According to claim 1,
Electrons in the metal oxide semiconductor thin film have an electron mobility in the range of 0.5 cm 2 /Vs to 90 cm 2 /Vs,
Metal oxide semiconductor thin film.
 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계; 및
기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계;
를 포함하고,
상기 칼코겐 음이온은 Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것이고,
상기 금속 산화물은 인듐, 카드뮴, 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것이고,
상기 금속 산화물의 금속 양이온과 상기 칼코겐 음이온의 총량에 대해, 상기 칼코겐 음이온이 20 mol% 내지 50 mol%의 몰 비율로 함유되도록 하는 것을 특징으로 하는,
금속 산화물 반도체 박막의 제조 방법.
Preparing a metal oxide precursor to which chalcogen anions are added; and
Forming a metal oxide thin film to which chalcogen anions are added on a substrate;
Including,
The chalcogen anion is selected from the group consisting of Se, O, Te, and combinations thereof,
The metal oxide includes a metal selected from the group consisting of indium, cadmium, and combinations thereof,
Characterized in that the chalcogen anion is contained in a molar ratio of 20 mol% to 50 mol%, relative to the total amount of the metal cation of the metal oxide and the chalcogen anion.
Method for manufacturing metal oxide semiconductor thin films.
 제 5 항에 있어서,
상기 칼코겐 음이온이 첨가된 금속 산화물 전구체를 제조하는 단계는 비극성 용매에 칼코겐 음이온 전구체 및 금속 산화물 전구체를 첨가하여 수행되는 것인,
금속 산화물 반도체 박막의 제조 방법.
According to claim 5,
The step of preparing the metal oxide precursor to which the chalcogen anion is added is performed by adding the chalcogen anion precursor and the metal oxide precursor to a non-polar solvent.
Method for manufacturing metal oxide semiconductor thin films.
 제 5 항에 있어서,
상기 기판 상에 칼코겐 음이온이 첨가된 금속 산화물 박막을 형성하는 단계는 졸-겔(sol-gel) 공정, 스퍼터링(Sputtering), 원자층증착(ALD), 화학기상증착(CVD), 물리기상증착(PVD), 전자빔증착(E-beam evaporation), 열증착, 진공열증착, 플라즈마증착, 및 이들의 조합들로 이루어진 군에서 선택된 방법에 의해 수행되는 것인,
금속 산화물 반도체 박막의 제조 방법.
According to claim 5,
The step of forming a metal oxide thin film to which chalcogen anions are added on the substrate is a sol-gel process, sputtering, atomic layer deposition (ALD), chemical vapor deposition (CVD), and physical vapor deposition. (PVD), electron beam evaporation (E-beam evaporation), thermal evaporation, vacuum thermal evaporation, plasma evaporation, and combinations thereof.
Method for manufacturing metal oxide semiconductor thin films.
 기판;
상기 기판 상에 형성된 게이트 전극;
상기 게이트 전극 상에 형성된 절연층;
상기 절연층 상에 형성된 활성층; 및
상기 활성층 상에 이격되어 배치된 소스 전극 및 드레인 전극;을 포함하고,
상기 활성층은 칼코겐 음이온이 첨가된 금속 산화물을 포함하고,
상기 칼코겐 음이온은 Se, O, Te, 및 이들의 조합들로 이루어진 군에서 선택되는 것이고,
상기 금속 산화물은 인듐, 카드뮴, 및 이들의 조합들로 이루어진 군에서 선택되는 금속을 포함하는 것이고,
상기 금속 산화물의 금속 양이온과 상기 칼코겐 음이온의 총량에 대해, 상기 칼코겐 음이온이 20 mol% 내지 50 mol%의 몰 비율로 함유되도록 하는 것을 특징으로 하는,
산화물 박막 트랜지스터.
Board;
a gate electrode formed on the substrate;
an insulating layer formed on the gate electrode;
an active layer formed on the insulating layer; and
It includes a source electrode and a drain electrode spaced apart from each other on the active layer,
The active layer includes a metal oxide to which chalcogen anions are added,
The chalcogen anion is selected from the group consisting of Se, O, Te, and combinations thereof,
The metal oxide includes a metal selected from the group consisting of indium, cadmium, and combinations thereof,
Characterized in that the chalcogen anion is contained in a molar ratio of 20 mol% to 50 mol%, relative to the total amount of the metal cation of the metal oxide and the chalcogen anion.
Oxide thin film transistor.
 삭제delete 제 8 항에 있어서,
상기 게이트 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 산화물 박막 트랜지스터.
According to claim 8,
The gate electrode is selected from the group consisting of ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), Si, Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, and combinations thereof. An oxide thin film transistor, including being.
 제 8 항에 있어서,
상기 절연층은 Al2O3, SiO2, ZrO2, Si3N4, SiC, AlN, Fe2O3, ZnO, BN, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인,
산화물 박막 트랜지스터.
According to claim 8,
The insulating layer includes one selected from the group consisting of Al 2 O 3 , SiO 2 , ZrO 2 , Si 3 N 4 , SiC, AlN, Fe 2 O 3 , ZnO, BN, and combinations thereof,
Oxide thin film transistor.
 제 8 항에 있어서,
상기 소스 전극 및 드레인 전극은 각각 독립적으로 Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO(Indium Zinc Oxide), ITO(Indium Tin Oxide) 및 이들의 조합 들로 이루어진 군에서 선택된 것을 포함하는 것인,
산화물 박막 트랜지스터.According to claim 8,
The source electrode and drain electrode are each independently made of Au, Ti, Al, Pb, Ag, Hf, Ta, Cu, Sn, Pd, IZO (Indium Zinc Oxide), ITO (Indium Tin Oxide), and combinations thereof. Including those selected from the group,
Oxide thin film transistor.
KR1020220016604A 2022-02-09 2022-02-09 Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same KR102669509B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220016604A KR102669509B1 (en) 2022-02-09 2022-02-09 Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220016604A KR102669509B1 (en) 2022-02-09 2022-02-09 Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same

Publications (2)

Publication Number Publication Date
KR20230120251A KR20230120251A (en) 2023-08-17
KR102669509B1 true KR102669509B1 (en) 2024-05-27

Family

ID=87800699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220016604A KR102669509B1 (en) 2022-02-09 2022-02-09 Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same

Country Status (1)

Country Link
KR (1) KR102669509B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980195B1 (en) * 2012-05-16 2019-05-21 삼성전자주식회사 Transistor having sulfur doped zinc oxynitride and method of manufacturing the same
KR102145387B1 (en) * 2019-01-07 2020-08-18 한양대학교 산학협력단 Thin film transistors and a method for fabricating the same

Also Published As

Publication number Publication date
KR20230120251A (en) 2023-08-17

Similar Documents

Publication Publication Date Title
Liu et al. Room‐temperature solution‐synthesized p‐type copper (I) iodide semiconductors for transparent thin‐film transistors and complementary electronics
KR101263538B1 (en) Semiconductor thin film method for producing same and thin film transistor
TWI453915B (en) Thin film transistor
JP6296463B2 (en) Thin film transistor and manufacturing method thereof
JP5386179B2 (en) Semiconductor device, image display apparatus, thin film transistor manufacturing method, and thin film transistor substrate
JP5536328B2 (en) Transistor and manufacturing method thereof
Chen et al. Control of the metal–insulator transition in VO2 epitaxial film by modifying carrier density
Tang et al. Vacuum-free liquid-metal-printed 2D indium–tin oxide thin-film transistor for oxide inverters
US9551087B2 (en) Two-dimensional large-area growth method for chalcogen compound, method for manufacturing CMOS-type structure, film of chalcogen compound, electronic device comprising film of chalcogen compound, and CMOS-type structure
EP2149911A2 (en) Field effect transistor having a channel comprising an oxide semiconductor material including indium and zinc
KR102266536B1 (en) Metal oxide thin film, method for depositing metal oxide thin film and device comprising metal oxide thin film
WO2002017368A1 (en) Semiconductor polysilicon component and method of manufacture thereof
JP2009260254A (en) Composition for oxide semiconductor thin film, field-effect transistor using it, and its method for manufacturing
US8969865B2 (en) Semiconductor film composition
JP2010123913A (en) Thin-film transistor and method of manufacturing the same
JP6107085B2 (en) Oxide semiconductor thin film and thin film transistor
Mude et al. High performance of solution-processed amorphous p-channel copper-tin-sulfur-gallium oxide thin-film transistors by UV/O3 photocuring
JP2023550623A (en) Metal oxide semiconductors and thin film transistors and applications
KR100990217B1 (en) Composition for Oxide Semiconductor Thin Film, Field Effect Transistors Using the Composition and Method for Preparation thereof
Wu et al. Effect of Mg doping on the electrical characteristics of high performance IGZO thin film transistors
KR102669509B1 (en) Metal oxide semiconductor thin film, preparing method of the same, and oxide thin film transistor comprising the same
CN115210850A (en) Tellurium oxide and thin film transistor including tellurium oxide as channel layer
TWI566413B (en) Thin film transistor
KR102277143B1 (en) P-type oxide semiconductor, method for producing p-type oxide semiconductor, and transistor comprising the same
Zhang et al. Introduction to semiconducting metal oxides

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant