KR102665569B1 - 태양 전지의 이미터 층을 위한 증착 접근법 - Google Patents

태양 전지의 이미터 층을 위한 증착 접근법 Download PDF

Info

Publication number
KR102665569B1
KR102665569B1 KR1020177030449A KR20177030449A KR102665569B1 KR 102665569 B1 KR102665569 B1 KR 102665569B1 KR 1020177030449 A KR1020177030449 A KR 1020177030449A KR 20177030449 A KR20177030449 A KR 20177030449A KR 102665569 B1 KR102665569 B1 KR 102665569B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
forming
silicon layer
layer
thin dielectric
Prior art date
Application number
KR1020177030449A
Other languages
English (en)
Other versions
KR20170132223A (ko
Inventor
마이클 씨 존슨
타이칭 치우
데이비드 디 스미스
피터 존 커즌즈
스태판 웨스터버그
Original Assignee
맥시온 솔라 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥시온 솔라 피티이. 엘티디. filed Critical 맥시온 솔라 피티이. 엘티디.
Publication of KR20170132223A publication Critical patent/KR20170132223A/ko
Application granted granted Critical
Publication of KR102665569B1 publication Critical patent/KR102665569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지를 제조하는 방법 및 이에 따른 태양 전지가 본 명세서에 기술된다. 일 실시예에서, 태양 전지를 제조하는 방법은 기판의 표면의 라디칼 산화 또는 플라즈마 산화에 의해 기판의 표면 상에 얇은 유전체 층을 형성하는 단계를 포함한다. 이 방법은 또한 얇은 유전체 층 상에 규소 층을 형성하는 단계를 포함한다. 이 방법은 또한 규소 층으로부터 복수의 이미터 영역을 형성하는 단계를 포함한다.

Description

태양 전지의 이미터 층을 위한 증착 접근법
관련 출원에 대한 상호 참조
본 출원은 그 전체 내용이 본 명세서에 참고로 포함된, 2015년 3월 23일자로 출원된 미국 가출원 제62/137,196호의 이익을 주장한다.
기술 분야
본 발명의 실시예는 재생 가능 에너지 분야이며, 특히 태양 전지를 제조하는 방법 및 이에 따른 태양 전지이다.
흔히 태양 전지로서 알려진 광전지(photovoltaic cell)는 태양 복사를 전기 에너지로 직접 변환하기 위한 잘 알려진 장치이다. 일반적으로, 태양 전지는 기판의 표면 부근에 p-n 접합을 형성하는 반도체 공정 기술을 이용하여 반도체 웨이퍼 또는 기판 상에 제조된다. 기판의 표면에 충돌하여 기판 내로 유입되는 태양 복사는 기판의 벌크에서 전자 및 정공 쌍을 생성한다. 전자 및 정공 쌍은 기판 내의 p-도핑된 영역 및 n-도핑된 영역으로 이동함으로써, 도핑된 영역들 사이에 전압차를 생성한다. 도핑된 영역들은 태양 전지 상의 전도성 영역들에 연결되어 전지로부터 그에 결합된 외부 회로로 전류를 보낸다.
효율은 태양 전지의 발전 능력과 직접 관련되므로 태양 전지의 중요한 특성이다. 마찬가지로, 태양 전지 생산 효율은 이러한 태양 전지의 비용 효율성과 직접 관련된다. 따라서, 태양 전지의 효율을 증가시키기 위한 기술, 또는 태양 전지의 제조 효율을 증가시키기 위한 기술이 일반적으로 바람직하다. 본 발명의 일부 실시예들은 태양 전지 구조물을 제조하기 위한 신규한 공정을 제공함으로써 태양 전지 제조 효율을 증가시킬 수 있다. 본 발명의 일부 실시예들은 신규한 태양 전지 구조물을 제공함으로써 태양 전지 효율을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 배면 접촉 태양 전지(back contact solar cell)의 일부분의 단면도를 도시한다.
도 2는 본 발명의 다른 실시예에 따른 배면 접촉 태양 전지의 일부분의 단면도를 도시한다.
도 3은 본 발명의 일 실시예에 따른, 도 5a 내지 도 5f에 대응하는 태양 전지의 제조 방법에서의 작업들을 열거한 흐름도이다.
도 4는 본 발명의 일 실시예에 따른, 도 5a 내지 도 5f에 대응하는 태양 전지의 제조 방법에서의 작업들을 열거한 흐름도이다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른, 태양 전지의 제조에서의 다양한 단계들의 단면도를 도시한다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른, 전도성 접점을 갖는 태양 전지를 제조하는 방법에서의 다양한 공정 작업의 단면도를 도시한다.
도 7은 본 발명의 일 실시예에 따른 툴 섀도우 마스킹 툴의 개략도를 도시한다.
도 8a 내지 도 8h는 본 발명의 실시예에 따른 섀도우 마스크 금속화 방법에서의 다양한 작업을 도시한다.
하기의 상세한 설명은 사실상 예시적인 것일 뿐이며, 본 발명 요지 또는 본 출원의 실시예들 및 그러한 실시예들의 사용을 제한하고자 하는 것이 아니다. 본 명세서에 사용되는 바와 같이, 단어 "예시적인"은 "예, 사례, 또는 실례로서 역할하는" 것을 의미한다. 본 명세서에 예시적인 것으로 기술된 임의의 구현예는 다른 구현예들에 비해 바람직하거나 유리한 것으로 반드시 해석되는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 발명의 내용, 또는 하기의 발명을 실시하기 위한 구체적인 내용에서 제시되는 임의의 명시적 또는 묵시적 이론에 의해 구애되고자 하는 것은 아니다.
본 명세서는 “하나의 실시예” 또는 “일 실시예”에 대한 언급을 포함한다. 어구 “하나의 실시예에서” 또는 “일 실시예에서”의 출현은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징, 구조, 또는 특성이 본 개시내용과 일관되는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기의 단락들은 본 개시내용(첨부된 청구범위를 포함함)에서 발견되는 용어들에 대한 정의 및/또는 맥락을 제공한다:
“포함하는”. 이 용어는 개방형(open-ended)이다. 첨부된 청구범위에서 사용되는 바와 같이, 이 용어는 추가적인 구조물 또는 단계를 배제하지 않는다.
"~하도록 구성된". 다양한 유닛들 또는 구성요소들이 작업 또는 작업들을 수행“하도록 구성된” 것으로 기술되거나 청구될 수 있다. 그러한 맥락에서, “~하도록 구성된”은 유닛들/구성요소들이 작동 중에 이들 작업 또는 작업들을 수행하는 구조물을 포함한다는 것을 나타냄으로써 구조물을 함축하는 데 사용된다. 이와 같이, 유닛/구성요소는 명시된 유닛/구성요소가 현재 작동 중이지 않을 때에도(예를 들어, 온(on)/활성(active) 상태가 아닐 때에도) 작업을 수행하도록 구성된다고 할 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행“하도록 구성된” 것임을 언급하는 것은, 그 유닛/구성요소에 대해 35 U.S.C §112의 6번째 단락을 적용하지 않고자 명백히 의도하는 것이다.
“제1”, “제2” 등. 본 명세서에 사용되는 바와 같이, 이들 용어는 뒤에 오는 명사에 대한 라벨로서 사용되며, 임의의 유형의 순서화(예컨대, 공간적, 시간적, 논리적 등)를 암시하지 않는다. 예를 들어, "제1” 태양 전지에 대한 언급이 반드시 이 태양 전지가 순서상 첫 번째 태양 전지라는 것을 의미하지는 않는다; 그 대신에 "제1"이라는 용어는 이 태양 전지를 다른 태양 전지(예를 들면, "제2” 태양 전지)와 구별하는 데 사용된다.
"결합된" - 하기 설명은 함께 "결합되는" 요소들 또는 노드(node)들 또는 특징부(feature)들을 참조한다. 본 명세서에 사용되는 바와 같이, 명시적으로 달리 언급되지 않는 한, “결합된”은 하나의 요소/노드/특징부가, 반드시 기계적으로는 아니게, 다른 요소/노드/특징부에 직접적으로 또는 간접적으로 결합됨(또는 그것과 직접적으로 또는 간접적으로 연통됨)을 의미한다.
또한, 소정 용어가 또한 단지 참조의 목적으로 하기 설명에 사용될 수 있으며, 이에 따라 제한적인 것으로 의도되지 않는다. 예를 들어, “상부”, “하부”, “위”, 및 “아래”와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. “전면”, “배면”, “후방”, “측방”, “외측”, 및 “내측”과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 관련 도면을 참조함으로써 명확해지는 일관된, 그러나 임의적인 좌표계 내에서 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 그러한 용어는 위에서 구체적으로 언급된 단어, 이의 파생어, 및 유사한 의미의 단어를 포함할 수 있다.
"억제하다" - 본 명세서에 사용되는 바와 같이, 억제하다는 효과를 감소 또는 최소화시키는 것을 기술하는 데 사용된다. 구성요소 또는 특징부가 동작, 움직임 또는 조건을 억제하는 것으로 기술될 때, 이는 결과 또는 성과 또는 미래의 상태를 완전하게 방지할 수 있다. 또한, "억제하다"는, 그렇지 않을 경우 발생할 수도 있는 성과, 성능 및/또는 효과의 감소 또는 완화를 또한 지칭할 수 있다. 따라서, 구성요소, 요소 또는 특징부가 결과 또는 상태를 억제하는 것으로 지칭될 때, 이는 결과 또는 상태를 완전하게 방지 또는 제거할 필요는 없다.
태양 전지를 제조하는 방법 및 이에 따른 태양 전지가 본 명세서에 기술된다. 하기 설명에서, 본 발명의 실시예들의 완전한 이해를 제공하기 위해, 특정 공정 흐름 작업과 같은 다수의 특정 상세 사항이 기재된다. 본 발명의 실시예들이 이들 특정 상세사항 없이 실시될 수 있다는 것은 당업자에게 명백할 것이다. 다른 경우에, 본 발명의 실시예들을 불필요하게 모호하게 하지 않도록 하기 위해 리소그래피(lithography) 및 패터닝 기술과 같은 잘 알려진 제조 기술은 상세히 기술되지 않는다. 또한, 도면에 도시된 다양한 실시예들은 예시적인 표현이고, 반드시 일정한 축척으로 작성된 것은 아님을 이해해야 한다.
태양 전지를 제조하는 방법이 본 명세서에 개시된다. 일 실시예에서, 태양 전지를 제조하는 방법은 기판의 표면의 라디칼 산화 또는 플라즈마 산화에 의해 기판의 표면 상에 얇은 유전체 층을 형성하는 단계를 포함한다. 이 방법은 또한 얇은 유전체 층 상에 규소 층을 형성하는 단계를 포함한다. 이 방법은 또한 규소 층으로부터 복수의 이미터 영역을 형성하는 단계를 포함한다.
다른 실시예에서, 태양 전지의 제조 방법은 기판의 표면 상에 얇은 유전체 층을 형성하는 단계를 포함한다. 이 방법은 섀도우 마스크를 사용하여 얇은 유전체 층 위에 패터닝된 규소 층을 형성하는 단계를 또한 포함한다. 이 방법은 패터닝된 규소 층으로부터 복수의 이미터 영역을 형성하는 단계를 또한 포함한다.
다른 실시예에서, 태양 전지의 제조 방법은 기판의 표면 상에 얇은 유전체 층을 형성하는 단계를 포함한다. 이 방법은 또한 얇은 유전체 층 상에 규소 층을 형성하는 단계를 포함한다. 이 방법은 규소 층으로부터 복수의 이미터 영역을 형성하는 단계를 또한 포함한다. 이 방법은 섀도우 마스크를 사용하여 복수의 이미터 영역에 전기적으로 연결된 전도성 접점들을 형성하는 단계를 또한 포함한다.
다른 실시예에서, 태양 전지를 제조하는 방법은 기판의 표면의 습식 화학 산화에 의해 기판의 표면 상에 얇은 유전체 층을 형성하는 단계를 포함한다. 이 방법은 플라즈마 강화 화학 기상 증착(PECVD)에 의해 얇은 유전체 층 위에 규소 층을 형성하는 단계를 또한 포함한다. 이 방법은 규소 층으로부터 복수의 이미터 영역을 형성하는 단계를 또한 포함한다.
제1 예에서, 도 1은 본 발명의 일 실시예에 따른 배면 접촉 태양 전지(100)의 일부분의 단면도를 도시한다. 태양 전지(100)는 수광면(104) 및 배면(106)을 갖는 기판(102)을 포함한다. 기판(102)의 배면(106) 상에 배치된 얇은 제1 유전체 층(110) 상에 제1 전도형의 제1 다결정 규소 이미터 영역(108)이 배치된다. 기판(102)의 배면(106) 상에 배치된 얇은 제2 유전체 층(114) 상에 상이한 제2 전도형의 제2 다결정 규소 이미터 영역(112)이 배치된다. 얇은 제3 유전체 층(116)이 제1 다결정 규소 이미터 영역(108)과 제2 다결정 규소 이미터 영역(112) 사이에 직접 측 방향으로 배치된다. 제1 전도성 접촉 구조물(118)이 제1 다결정 규소 이미터 영역(108) 상에 배치된다. 제2 전도성 접촉 구조물(120)이 제2 다결정 규소 이미터 영역(112) 상에 배치된다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 제1 다결정 규소 이미터 영역(108) 상에 배치된 절연 층(122)을 추가로 포함한다. 제1 전도성 접촉 구조물(118)은 절연 층(122)을 통해 배치된다. 또한, 제2 다결정 규소 이미터 영역(112)의 일부분은 절연 층(122)과 중첩되지만, 제1 전도성 접촉 구조물(118)로부터 떨어져 있다. 일 실시예에서, 도 1에 도시된 바와 같이, 제2 전도형의 추가적인 다결정 규소 층(124)이 절연 층(122) 상에 배치되고, 제1 전도성 접촉 구조물(118)이 제2 전도형의 다결정 규소 층(124)을 통해 그리고 절연 층(122)을 통해 배치된다. 이하 더 상세히 기술되는 바와 같이, 이러한 일 실시예에서, 추가적인 다결정 규소 층(124) 및 제2 다결정 규소 이미터 영역(112)은, 블랭킷 증착된 후 스크라이빙되어 스크라이브 라인(126)들을 제공하는 동일한 층으로부터 형성된다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 기판(102)의 배면(106)에 배치된 리세스(recess)(128)를 추가로 포함한다. 제2 다결정 규소 이미터 영역(112) 및 얇은 제2 유전체 층(114)은 리세스(128) 내에 배치된다. 이러한 일 실시예에서, 도 1에 도시된 바와 같이, 리세스(128)는 텍스처화된(texturized) 표면을 갖고, 제2 다결정 규소 이미터 영역(112) 및 얇은 제2 유전체 층(114)은 텍스처화된 표면을 따른다. 이어서, 일 실시예에서, 도 1에 도시된 바와 같이, 제1 다결정 규소 이미터 영역(108) 및 얇은 제1 유전체 층(110)은 기판(102)의 배면(106)의 평탄 부분 상에 배치되고, 제2 다결정 규소 이미터 영역(112) 및 얇은 제2 유전체 층(114)은 기판의 배면(106)의 텍스처화된 부분 상에 배치된다. 그러나, 다른 실시예들은 텍스처화된 표면을 포함하지 않을 수 있거나 리세스를 전혀 포함하지 않을 수 있다는 것을 이해해야 한다.
다시 도 1을 참조하면, 일 실시예에서, 태양 전지(100)는 기판(102)의 수광면(104) 상에 배치된 얇은 제4 유전체 층(130)을 추가로 포함한다. 얇은 제4 유전체 층(132) 상에 제2 전도형의 다결정 규소 층(132)이 배치된다. 질화규소의 층과 같은 반사 방지 코팅(anti-reflective coating, ARC) 층(134)이 다결정 규소 층(132) 상에 배치된다. 이하 더 상세히 기술되는 바와 같이, 이러한 일 실시예에서, 얇은 제4 유전체 층(132)은 얇은 제2 유전체 층(114)을 형성하는 데 사용되는 것과 본질적으로 동일한 공정에 의해 형성되고, 다결정 규소 층(132)은 제2 다결정 규소 이미터 영역(112)을 형성하는 데 사용되는 것과 본질적으로 동일한 공정에 의해 형성된다.
일 실시예에서, 제1 다결정 규소 이미터 영역(108)은 P형 다결정 규소 이미터 영역이다. 제2 다결정 규소 이미터 영역(112)은 N형 다결정 규소 이미터 영역이다. 기판은 N형 단결정 규소 기판이다. 일 실시예에서, 얇은 제1 유전체 층(110), 얇은 제2 유전체 층(114) 및 얇은 제3 유전체 층(116)은 이산화규소를 포함한다. 그러나, 다른 실시예에서, 얇은 제1 유전체 층(110) 및 얇은 제2 유전체 층(114)은 이산화규소를 포함하는 반면, 얇은 제3 유전체 층(116)은 질화규소를 포함한다. 일 실시예에서, 절연 층(122)은 이산화규소를 포함한다.
일 실시예에서, 제1 전도성 접촉 구조물(118) 및 제2 전도성 접촉 구조물(120) 각각은 제1 다결정 규소 이미터 영역(108) 및 제2 다결정 규소 이미터 영역(112) 상에 각각 배치되는 알루미늄계 금속 시드 층을 포함한다. 일 실시예에서, 제1 전도성 접촉 구조물(118) 및 제2 전도성 접촉 구조물(120) 각각은 알루미늄계 금속 시드 층 상에 배치되는 구리 층과 같은 금속 층을 추가로 포함한다.
제2 예에서, 도 2는 본 발명의 다른 실시예에 따른, 배면 접촉 태양 전지(200)의 일부분의 단면도를 도시한다. 태양 전지(200)는 수광면(204) 및 배면(206)을 갖는 기판(202)을 포함한다. 기판(202)의 배면(206) 상에 배치된 얇은 제1 유전체 층(210) 상에 제1 전도형의 제1 다결정 규소 이미터 영역(208)이 배치된다. 기판(202)의 배면(206) 상에 배치된 얇은 제2 유전체 층(214) 상에 상이한 제2 전도형의 제2 다결정 규소 이미터 영역(212)이 배치된다. 얇은 제3 유전체 층(216)이 제1 다결정 규소 이미터 영역(208)과 제2 다결정 규소 이미터 영역(212) 사이에 직접 측 방향으로 배치된다. 제1 전도성 접촉 구조물(218)이 제1 다결정 규소 이미터 영역(208) 상에 배치된다. 제2 전도성 접촉 구조물(220)이 제2 다결정 규소 이미터 영역(212) 상에 배치된다.
본 발명의 일 실시예에 따르면, 제1 전도성 접촉 구조물(218) 및 제2 전도성 접촉 구조물(220) 각각은, 제1 다결정 규소 이미터 영역(208) 및 제2 다결정 규소 이미터 영역(212) 상에 각각 배치되는 금속 규화물 층을 포함한다. 이러한 일 실시예에서, 금속 규화물 층은 실리사이드화 공정에서 제1 다결정 규소 이미터 영역(208) 및 제2 다결정 규소 이미터 영역(212)의 노출된 영역들을 소비함으로써 형성된다. 이와 같이, 제1 다결정 규소 이미터 영역(208) 및 제2 다결정 규소 이미터 영역(212)의 모든 노출된 상부 표면들, 및 임의의 다른 노출된 규소 표면은 도 2에 도시된 바와 같이 금속화된다. 일 실시예에서, 제1 전도성 접촉 구조물(218) 및 제2 전도성 접촉 구조물(220) 각각은 금속 규화물 층 상에 배치되는 (구리와 같은) 금속 층을 추가로 포함한다. 특정 실시예에서, 금속 규화물 층은 규화티타늄(TiSi2), 규화코발트(CoSi2), 규화텅스텐(WSi2), 또는 규화니켈(NiSi 또는 NiSi2)과 같은 재료를 포함하나, 이들로 한정되는 것은 아니다.
다시 도 2을 참조하면, 일 실시예에서, 태양 전지(200)는 제1 다결정 규소 이미터 영역(208) 상에 배치된 절연 층(222)을 추가로 포함한다. 제1 전도성 접촉 구조물(218)은 절연 층(222)을 통해 배치된다. 또한, 제2 다결정 규소 이미터 영역(212)의 일부분은 절연 층(222)과 중첩되지만, 제1 전도성 접촉 구조물(218)로부터 떨어져 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 제2 전도형의 추가적인 다결정 규소 층(224)이 절연 층(222) 상에 배치되고, 제1 전도성 접촉 구조물(218)이 제2 전도형의 다결정 규소 층(224)을 통해 그리고 절연 층(222)을 통해 배치된다. 그러나, 도 1과 대조적으로, 다결정 규소 층(224)의 전체 상부 표면이 금속화된다. 이하 더 상세히 기술되는 바와 같이, 이러한 일 실시예에서, 추가적인 다결정 규소 층(224) 및 제2 다결정 규소 이미터 영역(212)은, 블랭킷 증착된 후 스크라이빙되어 스크라이브 라인(226)들을 제공하는 동일한 층으로부터 형성된다.
다시 도 2를 참고하면, 일 실시예에서, 기판(202)의 배면 표면(206)은 본질적으로 전체적으로 평탄하다. 그러나, 다른 실시예에서, 제2 다결정 규소 이미터 영역(212) 및 얇은 제2 유전체 층(214)은 도 1과 관련하여 기술된 바와 같이 리세스 내에 배치된다. 이러한 일 실시예에서, 리세스는 텍스처화된 표면을 갖고, 제2 다결정 규소 이미터 영역(212) 및 얇은 제2 유전체 층(214)은 텍스처화된 표면을 따른다.
다시 도 2을 참조하면, 일 실시예에서, 태양 전지(200)는 기판(202)의 수광면(204) 상에 배치된 얇은 제4 유전체 층(230)을 추가로 포함한다. 얇은 제4 유전체 층(232) 상에 제2 전도형의 다결정 규소 층(232)이 배치된다. 비록 도시되지 않았지만, 일 실시예에서, 질화규소의 층과 같은 반사 방지 코팅(ARC) 층이 다결정 규소 층(232) 상에 배치된다. 이하 더 상세히 기술되는 바와 같이, 이러한 일 실시예에서, 얇은 제4 유전체 층(232)은 얇은 제2 유전체 층(214)을 형성하는 데 사용되는 것과 본질적으로 동일한 공정에 의해 형성되고, 다결정 규소 층(232)은 제2 다결정 규소 이미터 영역(212)을 형성하는 데 사용되는 것과 본질적으로 동일한 공정에 의해 형성된다.
일 실시예에서, 기판(202), 제1 다결정 규소 이미터 영역(208), 제2 다결정 규소 이미터 영역(212) 및 다양한 유전체 층은 도 1과 관련하여 기판(102), 제1 다결정 규소 이미터 영역(108), 제2 다결정 규소 이미터 영역(112) 및 다양한 유전체 층에 대해 전술된 바와 같다.
태양 전지를 제조하는 방법이 본 명세서에 또한 개시된다. 제1 예시적 공정 흐름에서, 도 5a 내지 도 5f는 본 발명의 일 실시예에 따른, 태양 전지의 제조에서의 다양한 스테이지의 단면도를 도시한다. 도 3은 본 발명의 일 실시예에 따른, 도 5a 내지 도 5f에 대응하는 태양 전지의 제조 방법에서의 작업들을 열거하는 흐름도(300)이다.
도 5a 및 흐름도(300)의 대응하는 작업(302)을 참조하면, 태양 전지의 교번 N형 및 P형 이미터 영역들을 제조하는 방법은, 기판(502)의 배면 상에 형성된 얇은 제1 유전체 층(504) 상에 제1 전도형의 제1 규소 층(506)을 형성하는 단계를 포함한다.
일 실시예에서, 기판(502)은 벌크 단결정 N형 도핑된 규소 기판과 같은 단결정 규소 기판이다. 그러나, 기판(502)은 전체 태양 전지 기판 상에 배치된, 다결정 규소 층과 같은 층일 수 있음을 이해해야 한다. 일 실시예에서, 얇은 제1 유전체 층(504)은 약 2 나노미터 이하의 두께를 갖는 터널 유전체 산화규소 층과 같은 얇은 산화물 층이다.
일 실시예에서, 제1 규소 층(506)은 인시츄 도핑, 증착 후 주입, 또는 이들의 조합을 통해 도핑되어 제1 전도형을 갖는 다결정 규소 층이다. 다른 실시예에서, 제1 규소 층(506)은 비정질 규소 층의 증착에 이어 제1 전도형의 도펀트가 주입되는 a-Si:H로 표시되는 수소화 규소 층과 같은 비정질 규소 층이다. 이러한 일 실시예에서, 제1 규소 층(506)은 이어서 (공정 흐름의 적어도 일부 후속 단계에서) 어닐링되어 궁극적으로 다결정 규소 층을 형성한다. 일 실시예에서, 다결정 규소 층 또는 비정질 규소 층에 대해, 증착후 주입이 수행되는 경우, 주입은 이온 빔 주입 또는 플라즈마 침지 주입을 이용하여 수행된다. 이러한 일 실시예에서, 주입을 위해 섀도우 마스크가 사용된다. 특정 실시예에서, 제1 전도형은 (예컨대, 붕소 불순물 원자를 사용하여 형성되는) P형이다.
다시 도 5a 및 이제 흐름도(300)의 대응하는 작업(304)을 참조하면, 제1 규소 층(506) 상에 절연 층(508)이 형성된다. 일 실시예에서, 절연 층(508)은 이산화규소를 포함한다.
도 5b 및 흐름도(300)의 대응하는 작업(306)을 참조하면, 절연 층(508) 및 제1 규소 층(506)은 상부에 절연 캡(512)을 갖는 제1 전도형의 제1 규소 영역(510)을 형성하도록 패터닝된다. 일 실시예에서, 절연 층(508) 및 제1 규소 층(506)을 패터닝하는 데 리소그래픽 또는 스크린 인쇄 마스킹 및 후속의 에칭 공정이 사용된다. 다른 실시예에서, 절연 층(508) 및 제1 규소 층(506)을 패터닝하는 데 레이저 제거 공정(laser ablation process)(예컨대, 직접 인쇄(direct write))이 사용된다. 어느 경우든, 일 실시예에서, 얇은 제1 유전체 층(504)은 또한 도 5b에 도시된 바와 같이, 공정에서 패터닝된다.
도 5c를 참고하면, 선택적으로, 절연 층(508) 및 제1 규소 층(506)의 패터닝 중에(또는 이후에) 기판(502)에 리세스(514)가 형성될 수 있다. 또한, 일 실시예에서, 리세스(514)의 표면(516)이 텍스처화된다. 동일하거나 유사한 공정에서, 기판(502)의 수광면(501)이 도 5c에 도시된 바와 같이 텍스처화될 수도 있다. 일 실시예에서, 리세스(514)들의 적어도 일부분을 형성하기 위해 그리고/또는 기판(502)의 노출된 부분들을 텍스처화하기 위해 수산화물계 습식 에칭액이 사용된다. 텍스처화된 표면은, 입사광을 산란시켜 태양 전지의 수광면 및/또는 노출된 표면으로부터 반사되는 광의 양을 감소시키기 위한 규칙적인 또는 불규칙한 형상의 표면을 갖는 것일 수 있다. 그러나, 배면의 텍스처화 및 심지어 리세스 형성이 공정 흐름에서 생략될 수 있음을 이해해야 한다.
도 5d 및 흐름도(300)의 대응하는 작업(308)을 참조하면, 얇은 제2 유전체 층(518)이 제1 규소 영역(518)의 노출된 측면 상에 형성된다. 일 실시예에서, 얇은 제2 유전체 층(518)은 산화 공정에서 형성되고, 약 2 나노미터 이하의 두께를 갖는 터널 유전체 산화규소 층과 같은 얇은 산화물 층이다. 다른 실시예에서, 얇은 제2 유전체 층(518)은 증착 공정에서 형성되고, 얇은 질화규소 층 또는 산질화규소 층이다. 이하 더 상세히 설명되는 바와 같이, 일 실시예에서, 유전체 층(예컨대, 얇은 제1 유전체 층(504), 얇은 제2 유전체 층(518))은 (예컨대, 플라즈마 강화 화학 기상 증착(PECVD)을 통해) 규소 기판의 산화에 의해 형성되는 비정질 유전체 층이다. 규소의 산화는, 예를 들어, 플라즈마 산화 및/또는 라디칼 산화를 포함할 수 있다.
다시 도 5d 및 이제 흐름도(300)의 대응하는 작업(310)을 참조하면, 기판(502)의 배면 상에 형성된 얇은 제3 유전체 층(522) 상에, 그리고 제1 규소 영역(510)의 절연 캡(512) 및 얇은 제2 유전체 층(518) 상에 상이한 제2 전도형의 제2 규소 층(520)이 형성된다. 대응하는 얇은 유전체 층(522’) 및 제2 전도형의 제2 규소 층(520’)은, 도 5d에 도시된 바와 같이, 동일하거나 유사한 공정 작업들로 기판(502)의 수광면(501) 상에 형성될 수도 있다. 또한, 도시되지 않았지만, ARC 층은 도 1과 관련하여 기술된 바와 같이 대응하는 제2 규소 층(520’) 상에 형성될 수 있다.
일 실시예에서, 얇은 제3 유전체 층(518)은 산화 공정에서 형성되고, 약 2 나노미터 이하의 두께를 갖는 터널 유전체 산화규소 층과 같은 얇은 산화물 층이다. 일 실시예에서, 제2 규소 층(520)은 인시츄 도핑, 증착 후 주입, 또는 이들의 조합을 통해 도핑되어 제2 전도형을 갖는 다결정 규소 층이다. 다른 실시예에서, 제2 규소 층(520)은 비정질 규소 층의 증착에 이어 제2 전도형의 도펀트가 주입되는 a-Si:H로 표시되는 수소화 규소 층과 같은 비정질 규소 층이다. 이러한 일 실시예에서, 제2 규소 층(520)은 이어서 (공정 흐름의 적어도 일부 후속 단계에서) 어닐링되어 궁극적으로 다결정 규소 층을 형성한다. 일 실시예에서, 다결정 규소 층 또는 비정질 규소 층에 대해, 증착후 주입이 수행되는 경우, 주입은 이온 빔 주입 또는 플라즈마 침지 주입을 이용하여 수행된다. 이러한 일 실시예에서, 주입을 위해 섀도우 마스크가 사용된다. 특정 실시예에서, 제2 전도형은 (예컨대, 인 원자 또는 비소 불순물 원자를 사용하여 형성되는) N형이다.
도 5e 및 흐름도(300)의 대응하는 작업(312)을 참조하면, 제2 전도형의 격리된 제2 규소 영역(524)들을 형성하고 제1 규소 영역(510)들의 절연 캡(512) 위에서 제2 규소 층(520)의 영역들 내에 접촉 개구(526)들을 형성하도록 제2 규소 층(520)이 패터닝된다. 일 실시예에서, 규소의 불연속 영역(525)들은 패터닝 공정의 인공 결함으로서 남아있을 수 있다. 일 실시예에서, 제2 규소 층(520)을 패터닝하는 데 레이저 제거 공정이 사용된다.
다시 도 5e 및 이제 흐름도(300)의 대응하는 작업(314)을 참조하면, 절연 캡(512)은 제1 규소 영역(510)들의 일부분들을 노출시키기 위해 접촉 개구(526)들을 통해 패터닝된다. 일 실시예에서, 절연 캡(512)은 레이저 제거 공정을 사용하여 패터닝된다. 예를 들어, 일 실시예에서, 접촉 개구(526)의 형성을 포함한 제2 규소 층(520)의 패턴화를 위해 제1 레이저 패스가 사용된다. 절연 캡(512)을 패터닝하기 위해 접촉 개구(526)와 동일한 위치에서 제2 레이저 패스가 사용된다.
도 5f를 참조하면, 제1 규소 영역(510)들의 노출된 부분들 상에 그리고 격리된 제2 규소 영역(524)들 상에 금속 시드 층(528)이 형성된다. 금속 시드 층 상에 금속 층(530)이 도금되어 제1 규소 영역(510)들 및 격리된 제2 규소 영역(524)들에 대해 전도성 접점(532, 534)들을 각각 형성한다. 일 실시예에서, 금속 시드 층(528)은 알루미늄계 금속 시드 층이며, 금속 층(530)은 구리 층이다. 일 실시예에서, 금속 시드 층(528) 형성을 제한된 위치로 유도하기 위해 제1 규소 영역(510)의 노출된 부분들 및 격리된 제2 규소 영역(524)만을 노출시키도록 마스크가 먼저 형성된다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른, 전도성 접점을 갖는 태양 전지를 제조하는 방법에서의 다양한 공정 작업의 단면도를 도시한다. 도 6a를 참조하면, 배면 접촉 태양 전지를 위한 접점을 형성하는 방법은 기판(600) 상에 얇은 유전체 층(602)을 형성하는 단계를 포함한다.
일 실시예에서, 얇은 유전체 층(602)은 이산화규소로 구성되고, 약 5 내지 50 옹스트롬 범위의 두께를 갖는다. 일 실시예에서, 얇은 유전체 층(602)은 작동하는 태양 전지에서 궁극적으로 터널링 산화물 층으로서 작용한다. 유전체 층(602)은 도 5d 및 도 5f에 대해 전술한 유전체 층과 유사하거나 동일한 공정을 통해 형성될 수 있다. 예를 들어, 유전체 층(602)은 비정질 유전체 층일 수 있다. 비정질 유전체 층은 (예컨대, PECVD를 통해) 규소 기판의 산화에 의해 형성될 수 있다. 규소 층의 산화는, 예를 들어, 플라즈마 산화 및/또는 라디칼 산화를 포함할 수 있다. 산화에 의해 형성되는 비정질 유전체 층의 형성에 관한 추가 세부 내용을 이하 설명한다. 일 실시예에서, 기판(600)은 n형 도핑된 단결정 규소 기판과 같은 벌크 단결정 기판이다. 그러나, 대안적인 실시예에서, 기판(600)은 전체 태양 전지 기판 상에 배치되는 다결정 규소 층을 포함한다.
도 6a를 다시 참조하면, n형 도핑된 폴리실리콘 영역(620)들과 p형 도핑된 폴리실리콘 영역(622)들 사이에 트렌치(616)들이 형성된다. 트렌치(616)의 부분들은, 도 6a에 또한 도시된 바와 같이, 텍스처 형성된 특징부(618)를 갖도록 텍스처화될 수 있다.
도 6a를 다시 참조하면, 복수의 n형 도핑된 폴리실리콘 영역(620), 복수의 p형 도핑된 폴리실리콘 영역(622), 및 트렌치(616)들에 의해 노출된 기판(600)의 부분들 위에 절연 층(624)이 형성된다. 일 실시예에서, 도 6a에 도시된 바와 같이, 절연 층(624)의 하부 표면은 복수의 n형 도핑된 폴리실리콘 영역(620), 복수의 p형 도핑된 폴리실리콘 영역(622), 및 기판(600)의 노출된 부분들과 공형으로(conformal) 형성되지만, 절연 층(624)의 상부 표면은 실질적으로 평평하다.
도 6b를 참조하면, 복수의 접점 개구(626)가 절연 층(624)에 형성된다. 복수의 접점 개구(626)는 복수의 n형 도핑된 폴리실리콘 영역(620)에 대한 노출 및 복수의 p형 도핑된 폴리실리콘 영역(622)에 대한 노출을 제공한다. 일 실시예에서, 복수의 접점 개구(626)는 레이저 제거에 의해 형성된다. 일 실시예에서, n형 도핑된 폴리실리콘 영역(620)에 대한 접점 개구(626)는 도 6b에 도시된 바와 같이 p형 도핑된 폴리실리콘 영역(622)에 대한 접점 개구와 실질적으로 동일한 높이를 갖는다.
도 6c를 참조하면, 배면 접촉 태양 전지를 위한 접점을 형성하는 방법은 복수의 접점 개구(626) 내에서 복수의 n형 도핑된 폴리실리콘 영역(620)에 그리고 복수의 p형 도핑된 폴리실리콘 영역(622)에 결합되는 전도성 접점(628)을 형성하는 단계를 추가로 포함한다. 일 실시예에서, 전도성 접점(628)들은 벌크 N형 규소 기판(600)의 수광면(601) 반대편에 있는 벌크 N형 규소 기판(600)의 표면 상에 또는 그 위에 형성된다. 특정 실시예에서, 전도성 접점은 도 6c에 도시된 바와 같이, 기판(600)의 표면 위의 영역(622/620) 상에 형성된다. 전술한 바와 같이, 전도성 접점의 제조는 하나 이상의 스퍼터링된 전도 층의 사용을 포함할 수 있다.
일 실시예에서, 태양 전지를 제조하는 방법은, 기판의 수광면 반대측의 상기 기판의 배면 상에 비정질 유전체 층을 형성하는 단계를 포함한다. 일 실시예에서, 기판은 단결정 기판이고, 비정질 유전체 층을 형성하는 단계는 기판의 배면을 산화시키는 단계를 포함할 수 있다. 일 실시예에 따르면, 비정질 유전체 층은 플라즈마 산화 및/또는 라디칼 산화를 이용한 규소의 산화에 의해 형성된다. 다른 실시예에서, 얇은 유전체 층은 기판의 표면의 습식 화학 산화에 의해 기판의 표면 상에 형성된다. 이러한 특정 실시예에서, 기판의 표면의 습식 화학 산화는 수성 오존 공정을 이용하는 단계를 포함한다.
이 방법은 플라즈마 강화 화학 기상 증착(PECVD)에 의해 비정질 유전체 층 상에 미정질 규소 층을 형성하는 단계를 추가로 포함한다. 이 방법은 PECVD에 의해 미정질 규소 층 상에 비정질 규소 층을 형성하는 단계 및 미정질 규소 층 및 비정질 규소 층을 어닐링하여 미정질 규소 층 및 비정질 규소 층으로부터 균질한 다결정 규소 층을 형성하는 단계를 추가로 포함한다. 이 방법은 균질한 다결정 규소 층으로부터 이미터 영역을 형성하는 단계를 또한 포함한다.
따라서, 유전체 층의 형성은 규소 층의 산화(예컨대, PECVD)를 포함할 수 있다. 규소 층의 산화는, 예를 들어, 플라즈마 산화 및/또는 라디칼 산화를 포함할 수 있다. 이어서, 유전체 층의 형성 후에 (예컨대, PECVD 블리스터 없는 증착을 통한) 다결정 또는 비정질 규소 증착이 수행될 수 있다. 예를 들어, 도 5d를 참조하면, 유전체 층(522, 504, 및 518)의 형성 후, PECVD(예컨대, 블리스터 없는 PECVD)에 의해 제2 규소 층(520)이 증착될 수 있다. 따라서, 공정 흐름은 진공 챔버, 예컨대 PECVD 챔버에서 규소 기판 상에 SiO2를 성장시키는 단계에 이어 PECVD 블리스터 없는 비정질 규소(a-Si) 증착 단계를 포함할 수 있다.
산화 작업은 별도의 챔버에서 수행될 있으며, 이어서 진공을 해제하지 않고 웨이퍼를 PECVD 챔버에 이송하여 a-Si 증착이 수행될 수 있다. 산화 작업은 동일한 PECVD 챔버에서 산화와 증착 작업 사이에 충분한 펌핑 및 퍼징을 하여 순차적으로 수행될 수도 있다.
터널 산화물을 성장시키는 산화는, 예를 들어 플라즈마 산화 또는 라디칼 산화에 의해 수행될 수 있다. 일 실시예에서, 플라즈마 산화는 50 mTorr 내지 10 Torr 범위의 압력에서 N2O, O2, CO, CO2 등을 포함한 산화제를 사용하는 것을 포함한다.
다른 실시예에서, 라디칼 산화는 O3 또는 원격 플라즈마 산소 라디칼 소스를 사용하는 것을 포함한다. 라디칼 산화는 플라즈마 산화 중의 이온 충돌 및 플라즈마 전하 손상을 제거할 수 있다. 일 실시예에 따르면, 라디칼 산화는 반응성이 매우 강한 산소 라디칼, O를 활용하여 저온에서 규소를 산화시키고 SiO2와 같은 고품질의 열 산화물을 형성하는 것을 포함한다. 일 실시예에서 O3계 라디칼 산화는 200 내지 400℃ 및 0.5 내지 10 Torr에서 수행된다. 그러나, 라디칼 산화는 10 Torr 초과에서도 작용하지만, 높은 압력에서 더 높은 운전 비용의 단점이 있다. 일 실시예에서, 원격 O 소스가 사용된다. 산소 라디칼은 O2, N2O, CO or CO2와 같은 분해 산화제에 의해 원격 플라즈마 소스에서 생성된다. 이어서 라디칼은 웨이퍼 상에 챔버 내로 전달되어 고품질 산화물의 얇은 층을 성장시킨다.
일 실시예에 따르면, 순차적 산화 및 증착 공정을 수행하는 데 단일 챔버 툴이 사용될 수 있다. 다른 실시예에서, 클러스터 툴이 개별 챔버에서 그 사이에 진공 해제 없이 산화 및 증착을 수행할 수 있다.
라디칼 산화를 위해 이중층 샤워헤드가 사용될 수 있다. 메인 샤워헤드 위의 얕은 플라즈마 챔버는 웨이퍼를 직접적인 플라즈마 및 이온 충돌에 노출시키지 않고 O를 생성할 수 있다. 일 실시예에 따르면, 이것은 라디칼 산화 중에만 켜진다. a-Si 증착 중에, 메인 샤워헤드는 그 아래의 플라즈마 및 웨이퍼 바로 위에 있는 플라즈마를 구동시킨다.
미정질 규소 층 및 비정질 규소 층과 관련하여, PECVD에 의해 미정질 규소 층을 형성하고 PECVD에 의해 비정질 규소 층을 형성하는 단계는 PECVD 챔버의 단일 패스로 미정질 규소 층 및 비정질 규소 층을 형성하는 단계를 포함할 수 있다. 일 실시예에서, 미정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 15 내지 20 나노미터 범위의 증착 속도로 미정질 규소를 증착하는 단계를 포함한다. 비정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 200 내지 400 나노미터 범위의 증착 속도로 비정질 규소를 증착하는 단계를 포함할 수 있다.
비정질 규소 층을 형성하는 단계는 PECVD에 의해 비정질 규소 층을 형성하는 동안, 포스핀 또는 다이보레인을 각각 흘려 N형 또는 P형 비정질 규소 층을 형성하는 단계를 포함할 수 있다. 미정질 규소 층 및 비정질 규소 층을 어닐링하는 단계는 약 700℃의 온도에서 약 10분의 기간 동안 가열하는 단계를 포함할 수 있다. 일 실시예에 따르면, 미정질 규소 층을 형성하는 단계는 약 2 내지 50 나노미터 범위의 두께로 미정질 규소 층을 형성하는 단계를 포함하고, 비정질 규소 층을 형성하는 단계는 약 10 내지 30 나노미터 범위의 두께로 비정질 규소 층을 형성하는 단계를 포함한다. 미정질 규소 층 및 비정질 규소 층을 어닐링하여 균질한 다결정 규소 층을 형성하는 단계는 블리스터 없는 균질한 다결정 규소 층을 형성하는 단계를 포함할 수 있다.
다른 실시예에서, 구분된 P형 및 N형 구조를 갖는 태양 전지를 제조하는 방법은, 기판의 배면에 형성된 얇은 제1 유전체 층 상에 제1 미결정 규소 층을 플라즈마 강화 화학 기상 증착(PECVD)에 의해 형성하는 단계를 포함한다. 이 방법은 PECVD에 의해 제1 미정질 규소 층 상에 P형 비정질 규소 층을 형성하는 단계, 및 P형 비정질 규소 층 상에 절연 층을 형성하는 단계를 포함한다.
이 방법은 절연 층 및 P형 비정질 규소 층을 패터닝하여 상부에 절연 캡을 갖는 P형 비정질 규소 영역들을 형성하는 단계로서, 기판의 트렌치들은 P형 비정질 규소 영역들을 분리하는 단계를 추가로 포함한다. P형 비정질 규소 영역들의 노출된 면들 상에 그리고 트렌치들 내에 얇은 제2 유전체 층이 형성된다. 얇은 제2 유전체 층은 전술한 것과 동일하거나 유사한 공정을 이용하여 형성될 수 있다. PECVD에 의해 얇은 제2 유전체 층 상에 제2 미정질 규소 층이 형성된다. 이 방법은 PECVD에 의해 제2 미정질 규소 층 상에 N형 비정질 규소 층을 형성하는 단계를 추가로 포함한다. 이 방법은 제1 미정질 규소 층 및 P형 비정질 규소 영역들을 어닐링하여 P형의 균질한 다결정 규소 영역들을 형성하고, 제2 미정질 규소 층 및 N형 비정질 규소 층을 어닐링하여 N형의 균질한 다결정 규소 층을 형성하는 단계를 또한 포함한다. P형의 균질한 다결정 규소 영역들 및 N형의 균질한 다결정 규소 층에 전도성 접점들이 형성된다.
이러한 일 실시예에 따르면, 기판의 수광면 반대측의 상기 기판의 배면 상에 비정질 유전체 층이 형성된다. 비정질 유전체 층은 전술한 것과 동일하거나 유사한 공정을 이용하여 형성될 수 있다. 예를 들어, 일 실시예에서, 기판은 단결정 기판이고, 비정질 유전체 층을 형성하는 단계는 기판의 배면을 산화시키는 단계를 포함한다. 일 실시예에서, 비정질 유전체 층은 플라즈마 산화 및/또는 라디칼 산화를 통해 규소 기판을 산화시켜 형성될 수 있다.
PECVD에 의해 제1 미정질 규소 층을 형성하고 PECVD에 의해 P형 비정질 규소 층을 형성하는 단계는, PECVD 챔버의 제1 단일 패스로 제1 미정질 규소 층 및 P형 비정질 규소 층을 형성하는 단계를 포함할 수 있고, PECVD에 의해 제2 미정질 규소 층을 형성하고 PECVD에 의해 N형 비정질 규소 층을 형성하는 단계는 PECVD 챔버의 제2 단일 패스로 제2 미정질 규소 층 및 N형 비정질 규소 층을 형성하는 단계를 포함한다.
제1 미정질 규소 층 및 제2 미정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 5 내지 50 나노미터 범위의 증착 속도로 미정질 규소를 증착하는 단계를 포함할 수 있다. P형 비정질 규소 층 및 N형 비정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 20 내지 400 나노미터 범위의 증착 속도로 비정질 규소를 증착하는 단계를 포함할 수 있다. 어닐링은 약 700℃의 온도에서 약 10분의 기간 동안 가열함으로써 수행될 수 있다.
일 실시예에서, 태양 전지의 교번 N형 및 P형 이미터 영역들을 제조하는 방법은 플라즈마 강화 화학 기상 증착(PECVD)에 의해 비정질 유전체 층 상에 미정질 규소 층을 형성하는 단계를 포함한다. 이 방법은 PECVD에 의해 미정질 규소 층 상에 비정질 규소 층을 형성하는 단계, 및 비정질 규소 층의 제1 영역들을 P형 도펀트로 도핑하고, 비정질 다결정 규소 층의 제2 영역들을 N형 도펀트로 도핑하는 단계를 또한 포함한다. 제1 영역 및 제2 영역은 어닐링 전 또는 후에 도핑될 수 있다. 도핑은 주입, 고상 도핑 등을 포함할 수 있다. 도펀트의 주입을 포함하는 일 실시예에서, PECVD 챔버 및 주입 챔버는 공통 툴 상에 있을 수 있다. 일 실시예에서, 주입 및 PECVD에 의한 비정질 규소 층의 형성은 동일한 챔버에서 수행될 수 있다.
이 방법은 미정질 규소 층 및 비정질 규소 층을 어닐링하여 미정질 규소 층 및 비정질 규소 층으로부터 균질한 다결정 규소 층을 형성하는 단계를 추가로 포함한다. 균질한 다결정 규소 층은 P형 도펀트로 도핑된 제1 영역 및 N형 도펀트로 도핑된 제2 영역을 갖는다. 이 방법은 균질한 다결정 규소 영역들의 제1 영역들 및 균질한 다결정 규소 층의 제2 영역들에 전도성 접점들을 형성하는 단계를 또한 포함한다.
이러한 일 실시예에서, PECVD에 의해 미정질 규소 층을 형성하고 PECVD에 의해 비정질 규소 층을 형성하는 단계는 PECVD 챔버의 단일 패스로 미정질 규소 층 및 비정질 규소 층을 형성하는 단계를 포함한다. 미정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 5 내지 50 나노미터 범위의 증착 속도로 미정질 규소를 증착하는 단계를 포함할 수 있다. 비정질 규소 층을 형성하는 단계는 PECVD에 의해 분당 약 20 내지 400 나노미터 범위의 증착 속도로 비정질 규소를 증착하는 단계를 포함할 수 있다.
일 실시예에서, 미정질 규소 층 및 비정질 규소 층을 어닐링하는 단계는 약 700℃의 온도에서 약 10분의 기간 동안 가열하는 단계를 포함한다. 미정질 규소 층을 형성하는 단계는 약 2 내지 50 나노미터 범위의 두께로 미정질 규소 층을 형성하는 단계를 포함할 수 있고, 비정질 규소 층을 형성하는 단계는 약 10 내지 300 나노미터 범위의 두께로 비정질 규소 층을 형성하는 단계를 포함할 수 있다. 미정질 규소 층 및 비정질 규소 층을 어닐링하여 균질한 다결정 규소 층을 형성하는 단계는 블리스터 없는 균질한 다결정 규소 층을 형성하는 단계를 포함할 수 있다.
따라서, 전술한 공정은 진공 챔버, 예컨대 PECVD 챔버에서 규소 기판의 라디칼 산화 및/또는 플라즈마 산화에 의해 얇은 터널 산화물 층을 형성한 후 PECVD 블리스터 없는 a-Si 증착하는 단계를 포함할 수 있다. 이 공정들은 태양 전지의 제조에 이용될 수 있다.
일 실시예에서, 섀도우 마스크를 사용하여 활성 이미터 구조물이 직접 형성될 수 있다. 고효율의 서로 맞물린 배면 접촉 태양 전지의 현재 형성은, 이미터 재료의 증착, 도핑 마스크 형성, 및 도핑과 에칭의 여러 작업을 포함하여 7개의 공정 작업을 포함한다. 이러한 공정들은 전지 생산 비용의 상당한 부분을 차지할 수 있다. 실시예들은 이미터 형성 작업 및 비용을 줄이는 새로운 제조 기술을 포함한다. 실시예들은 진공 증착 툴에서 직접 패터닝되고 도핑된 활성 이미터 구조물을 증착하는 방법을 포함한다.
일 실시예에 따르면, 방법은 섀도우 마스크를 사용하여 제1 형(P형 또는 N형) 도핑된 다결정 또는 비정질 규소 패터닝된 돌기를 증착하는 단계를 포함한다. 이어서, 이 방법은 제2 섀도우 마스크를 사용하여 제2 형(P형 또는 N형) 도핑된 다결정 또는 비정질 규소 패터닝된 돌기를 증착하는 단계를 포함한다.
도 7은 본 발명의 일 실시예에 따라, 섀도우 마스킹을 이용한 증착 툴(700)의 예를 도시한다. 도 7을 참조하면, 제1 섀도우 마스크 트레이(704) 내로 웨이퍼(702)가 로딩된다. 웨이퍼/섀도우 마스크 트레이(702/704)는 도핑된 다결정 규소 돌기로서 제1 형(예컨대, P형)의 이미터를 증착시키기 위해 툴(700)의 제1 섹션(706)에 도입된다. 일 실시예에서, 관련 마스크를 증착 중에 웨이퍼(702)와 직접 접촉시키면 더 선명한 패턴을 형성할 수 있다. P형 도핑된 다결정 규소 돌기를 형성한 후, 웨이퍼(702)는 작업(707)에서 제2 섀도우 마스크 트레이(708) 내로 로딩된다. 이어서, 웨이퍼/제2 섀도우 마스크 트레이(708)는 도핑된 다결정 규소 돌기로서 제2 형(예컨대, N형)의 이미터를 증착시키기 위해 툴(700)의 제2 섹션(710)에 도입된다. 패터닝되고 도핑된 이미터의 직접 증착을 이용한 일부 실시예는 얇은 유전체 층(예컨대, 도 6a의 층(602))을 포함한다. 그러나, 다른 실시예에서, 패터닝되고 도핑된 이미터의 직접 증착의 이용은 이러한 얇은 유전체 층을 포함하지 않는다. 후자의 실시예는 웨이퍼 상에 이미터 패턴을 직접 증착하는 것을 포함하는데, 이는 고효율의 서로 맞물린 배면 접촉 이미터를 형성하기 위해 종래에 사용된 개별적인 다중 작업 증착, 패턴 마스킹, 및 도핑 공정을 제거할 수 있다.
도 7을 다시 참조하면, 작업(712)에서, 제1 섀도우 마스크 트레이(704)는 툴(700)의 부분(706)의 로딩 스테이션으로 다시 이송된다. 작업(712)에서, 제2 섀도우 마스크 트레이(708)는 툴(700)의 부분(710)의 로딩 스테이션으로 다시 이송된다. 장치(720)는 툴(700)의 제1 부분(706)에서 제1 이미터 영역(724)을 따르는 태양 전지(722)의 확대 단면도이다. 장치(730)는 툴(700)의 제2 부분(710)에서 제2 이미터 영역(734)을 따르는 태양 전지(722)의 확대 단면도이다.
일 실시예에서, 섀도우 마스크는 태양 전지 금속호 공정에 사용된다. 현재의 금속화는 고가의 금속 패터닝 및 도금 공정을 필요로 할 수 있다. 일 실시예에 따르면, 섀도우 마스크 금속화는 섀도우 마스크를 통해 폴리 돌기 상에 직접 금속 돌기를 증착하는 것을 포함하며, 이는 금속 접점을 형성할 수 있다. 섀도우 마스킹 금속화는 일부 기존 방법에 사용되는 두 가지 금속 패터닝 작업을 제거할 수 있다. 섀도우 마스킹은 더 낮은 비용의 금속화 공정으로 도금 작업을 대체할 수도 있다. 도 8a 내지 도 8h는 본 발명의 실시예에 따른 섀도우 마스크 금속화 방법에서의 다양한 작업을 도시한다.
도 8a를 참조하면, 와이어 마스크(804)가 프레임(802)과 함께 포함된다. 일 실시예에서, 와이어 마스크(804)의 사용은 피치 확장성이 있고 가공 또는 에칭을 필요로 하지 않는다. 일 실시예에서, 와이어 마스크(804)는 스테인리스 스틸 와이어 마스크이다. 도 8b를 참조하면, 와이어 마스크(804)는 선형 이미터 영역들, 예컨대 교번 P형 라인(808) 및 N형 라인(810)을 갖는 태양 전지(806)을 형성하는 데 사용될 수 있고, 이 중 일부가 도 8b에 도시되어 있다. 이러한 레이아웃은 직선형 P/N 접합 라인을 제공하며 패드의 형성을 수반하지 않을 수 있다.
도 8c를 참조하면, 태양 전지 기판(814), 예컨대 규소 기판의 단면도는 와이어 마스크(804)의 사용 및 다결정 규소 영역(818)의 관련 스퍼터링 또는 전자빔 증착(816)을 보여준다. 다결정 규소 영역(818) 상의 알루미늄 또는 다른 시드 금속 영역(820)의 관련 형성이 도 8d에 도시되어 있다.
도 8e를 참조하면, 도 8d의 구조물 상에 블랭킷 바닥 반사 방지 코팅(bARC) 층(822)이 형성된다. 도 8f의 평면도에 도시된 바와 같이 시드 금속 영역(820)의 부분을 노출시키기 위해 (예를 들어, 레이저 제거에 의해) bARC 층(822)을 통해 지그재그식 접촉 개구(824)가 형성된다. 추가 공정은 접촉 개구(824) 상에 또는 그 안에 솔더 볼을 배치하는 것을 포함한다. 대안적으로, 솔더 페이스트가 인쇄될 수 있다.
도 8g를 참조하면, 교번 와이어 또는 대응하는 접촉 라인을 포함하는 미리 금속화된 백시트(두 경우 모두 접촉 라인(826)으로 도시됨)는 결과적으로 하부의 교번 P형 라인(808) 및 N형 라인(810)에 연결되는 솔더 볼 또는 솔더 페이스트에 전기적으로 연결된다. 미리 금속화된 백시트를 사용하는 경우, 일 실시예에서, 시트가 배치되고 나서, 예컨대 약 180~250℃ 범위의 솔더링 온도에서 열처리된다.
도 8f 및 도 8g와 관련하여 기술된 공정의 변형예가 특히 구현될 수 있음을 이해해야 한다. 예를 들어, 도 8h를 참조하면, 일 실시예에서, 미리 금속화된 백시트(830)는 솔더링 볼 또는 페이스트(834)를 위에 갖는 라인(832)을 포함한다. 이러한 일 실시예에서, bARC 층의 사용은 생략될 수 있고, 백시트는 노출된 하부 교번 P형 라인(808) 및 N형 라인(810)에 직접 연결될 수 있다. 일 구현예에서, 백시트는 구리 또는 알루미늄 백시트이다. bARC 층(및 연관된 불리한 레이저 제거)이 생략되는 경우, 레이저 제거를 위한 공차가 더 이상 필요하지 않으므로 교번 P형 다결정 규소 라인(808) 및 N형 다결정 규소 라인(810)의 두께는 (예컨대, 약 3000 옹스트롬에서 약 500 옹스트롬으로) 감소될 수 있다. 이미터 영역 제조를 위한 다결정 규소 두께의 감소는 다결정 규소의 섀도우 마스크 증착과 관련된 비용을 줄일 수 있고/있거나 생성된 접촉 영역의 전도도를 향상시킬 수 있다.
실시예들에 따르면, 유전체 층(예컨대, 얇은 유전체 층(522, 504, 및 518))의 형성, 및/또는 다결정 또는 비정질 규소 층(예컨대, 도 5d의 제2 규소 층(520))의 증착 전에, 일부 실시예에서, 건식 세정 공정에 의해(예컨대, 플라즈마 세정에 의해) 웨이퍼의 표면이 세정된다.
일반적인 태양 전지 공정은 Si 웨이퍼로 시작한다. 이어서 Si 표면으로부터 손상 및 오염물을 제거하기 위해 웨이퍼는 (예컨대, 20~40 um 범위로) Si을 에치 백하도록 처리되어 오염되지 않고 깨끗한 웨이퍼 표면을 남긴다. 부식성 습식 공정에서 Si을 에칭하고 나서 유기 및 금속 습식 세정 처리를 하는 이러한 다중 작업 공정은 비용이 많이 들고 시간 소모적일 수 있다. 플라즈마 세정은 제조 전 출발 물질의 공정을 개선하고 줄일 수 있다. 실시예들에 따르면, 이러한 공정은 이미터 형성 전에 PECVD 툴에서 달성될 수 있다.
일 실시예에 따르면, 예비 세정 공정은 표면 처리와 인시츄 플라즈마 공정을 이용한 세정을 통합함으로써 규소 제조 및 공정의 비용을 단순화시키고 감소시킬 수 있다. 이러한 예비 세정 공정은 플라즈마 증착 공정과 결합되어 작업 수와 비용을 줄일뿐만 아니라 증착 공정 전에 진공 환경에서 표면을 처리할 수 있다. 다중 작업 공정은 Cl 및 Br계 플라즈마를 이용한 금속 세정에 이어 O 및 N계 플라즈마를 이용한 유기 세정을 수행하도록 설계될 수 있다. 자연적 산화물 및/또는 결함 Si을 제거하기 위해 표면 처리는 F계 플라즈마를 이용하여 수행될 수 있다. 이러한 표면 처리는 PECVD 챔버 내의 증착 공정으로 바로 이어질 수 있다.
따라서, PECVD 챔버에서의 증착 전 웨이퍼의 표면 세정은 여러 상이한 플라즈마 세정 작업을 포함할 수 있다. 상이한 오염물 또는 잔류물을 제거하기 위해 상이한 플라즈마 세정 작업이 사용될 수 있다. 예를 들어, 알루미늄, 산화알루미늄, 철, 산화철, 및/또는 기타 금속 오염물과 같은 금속 오염물을 제거하기 위해 Cl 및 Br계 플라즈마가 사용될 수 있다. AlF3 및 IrF3는 휘발성이 없기 때문에 일반적인 F계 플라즈마는 이러한 금속을 제거할 수 없다. FeCl3 및 FeBr3 뿐만 아니라 AlCl3는 훨씬 더 휘발성이 있고, Ar 또는 He의 존재 하에 CCl4, BCl3, HCl, Br2 등을 사용하여 생성된 직접 RF 플라즈마에 노출시켜 제거될 수 있다. 이러한 세정 공정에 이어 임의의 유기 오염물을 제거하기 위해 O2/N2 플라즈마에 노출시키거나 자연적인 산화물 및 유기물을 제거하기 위해 CF4/O2 플라즈마에 노출시킬 수 있다. 이러한 작업은 결함 Si도 제거할 가능성이 있지만 피팅 위험이 있음을 이해해야 한다.
따라서, 이러한 예비 세정 공정을 포함하는 실시예는 태양 전지 제조를 위한 증착 전에 진공 환경에서 표면이 처리되고 조정될 수 있도록 할 수 있다. 상기 공정을 수행할 수 있는 다양한 흐름이 있다. 예를 들어, 일 실시예에서, 예비 에칭된 규소 웨이퍼가 수용되거나, 감소된 작업 수의 습식 에칭 공정이 수행된다. 웨이퍼는 PECVD 챔버 내로 도입된다. PECVD 챔버에서, Cl 및/또는 Br계 플라즈마를 사용하여 금속 세정이 수행된다. 다음, 유기 세정이 수행된다. 세정 후, 터널 산화물이 형성될 수 있고, 이어서 (도핑되거나 도핑되지 않은) 비정질 규소가 형성될 수 있다.
종합적으로, 소정 재료가 구체적으로 전술되었지만, 일부 재료는 본 개시내용의 실시예의 사상 및 범주 내에 있는 다른 그러한 실시예에서 다른 재료로 용이하게 대체될 수 있다. 예를 들어, 일 실시예에서, III-V족 재료의 기판과 같은 다른 재료의 기판이 규소 기판 대신 사용될 수 있다. 또한, N+ 및 P+형 도핑이 구체적으로 기술되어 있는 경우, 고려되는 다른 실시예들은 반대의 전도도 유형, 예를 들어 P+ 및 N+형 도핑을 각각 포함한다는 것을 이해해야 한다. 또한, 접점 형성을 위한 알루미늄 시드 층 대신에 사용될 수 있는 실리사이드화 접근법이 전면 접촉 태양 전지에 적용 가능할 수 있다는 것을 이해해야 한다.
또한, 일 실시예에서, 공정 툴에서 단일 패스로 전술된 공정 작업들 중 많은 것을 조합하기 위해 클러스터 플라즈마 강화 화학 기상 증착(PECVD) 툴이 사용될 수 있다. 예를 들어, 이러한 일 실시예에서, 최대 4개의 개별 PECVD 작업 및 급속 열처리(RTP) 작업이 클러스터 툴에서 단일 패스로 수행될 수 있다. PECVD 작업은 전술된 배면 P+ 폴리실리콘 층, 전면 및 배면 N+ 폴리실리콘 층 모두, 및 ARC 층과 같은 층들의 증착을 포함할 수 있다.
특정 실시예들이 전술되었지만, 특정 특징부에 대해 단일 실시예만이 기술된 경우에도, 이들 실시예가 본 발명의 범주를 제한하고자 하는 것은 아니다. 본 발명에 제공된 특징부들의 예들은, 달리 명시되지 않는 한, 제한적이기보다는 예시적인 것으로 의도된 것이다. 상기 설명은, 본 발명의 이익을 갖는 당업자에게 명백한 바와 같이, 이러한 대안예, 수정예 및 균등물을 포괄하는 것으로 의도된다.
본 발명의 범주는, 본 명세서에서 다루어지는 임의의 또는 모든 문제를 완화시키는지 여부에 관계 없이, 본 명세서에 (명백히 또는 암시적으로) 개시된 임의의 특징 또는 특징들의 조합, 또는 이들의 임의의 일반화를 포함한다. 따라서, 본 출원(또는 이에 대한 우선권을 주장하는 출원)의 절차 진행 동안 임의의 이러한 특징들의 조합에 대해 새로운 청구범위가 만들어질 수 있다. 특히, 첨부된 청구범위와 관련하여, 종속 청구항으로부터의 특징들이 독립 청구항의 특징들과 조합될 수 있고, 각각의 독립 청구항으로부터의 특징들이 단지 첨부된 청구범위에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.

Claims (27)

  1. 태양 전지를 제조하는 방법으로서, 상기 방법은:
    기판의 표면의 라디칼 산화 또는 플라즈마 산화에 의해 상기 기판의 상기 표면 상에 얇은 유전체 층을 형성하는 단계;
    상기 얇은 유전체 층 위에 제1 규소 층을 형성하는 단계;
    상기 제1 규소 층으로부터 제1 이미터 영역을 형성하도록 상기 제1 규소 층, 상기 얇은 유전체 층, 및 상기 기판의 일부분을 패턴처리하는 단계 - 상기 제1 이미터 영역에 인접하여 트렌치가 위치함; 및
    상기 제1 이미터 영역에 인접한 위치에 제2 이미터 영역을 형성하도록 상기 트렌치 내에 그리고 상기 제1 이미터 영역의 일부분 위에 제2 규소 층을 형성하는 단계를 포함하는 방법.
  2. 제1항에 있어서, 상기 얇은 유전체 층을 형성하는 단계 전에, 금속 또는 유기 오염물을 제거하기 위해 상기 기판의 표면을 건식 세정하는 단계를 더 포함하는, 방법.
  3. 제2항에 있어서, 상기 기판의 상기 표면을 건식 세정하는 단계는 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 건식 세정하는 단계를 포함하는 방법.
  4. 제1항에 있어서, 상기 기판의 상기 표면 상에 상기 얇은 유전체 층을 형성하는 단계는 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 상기 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  5. 제1항에 있어서, 상기 제1 규소 층을 형성하는 단계는 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 상기 제1 규소 층을 형성하는 단계를 포함하는 방법.
  6. 제5항에 있어서, 상기 기판의 상기 표면 상에 상기 얇은 유전체 층을 형성하는 단계는 PECVD 챔버에서 상기 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  7. 제6항에 있어서, 상기 얇은 유전체 층을 형성하는 단계 전에, 상기 기판의 상기 표면을 건식 세정하여 금속 또는 유기 오염물을 제거하는 단계를 추가로 포함하고, 상기 건식 세정은 PECVD 챔버에서 수행되는 방법.
  8. 제1항에 있어서, 상기 제1 규소 층으로부터 상기 제1 이미터 영역을 형성하는 단계는, 상기 얇은 유전체 층, 또는 상기 제1 규소 층, 또는 상기 얇은 유전체 층 및 상기 제1 규소 층을 형성하는 데 사용되는 플라즈마 강화 화학 기상 증착(PECVD) 챔버를 또한 수용하는 툴에 수용된 주입 챔버에서 상기 제1 규소 층을 도핑하는 단계를 포함하는 방법.
  9. 제1항에 있어서, 상기 제1 및 제2 이미터 영역에 전기적으로 연결되는 전도성 접촉부를 형성하는 단계를 더 포함하는, 방법.
  10. 제1항에 있어서, 상기 기판의 상기 표면 상에 상기 얇은 유전체 층을 형성하는 단계는 라디칼 산화에 의해 상기 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  11. 제1항에 있어서, 상기 기판의 상기 표면 상에 상기 얇은 유전체 층을 형성하는 단계는 플라즈마 산화에 의해 상기 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  12. 태양 전지를 제조하는 방법으로서, 상기 방법은:
    기판의 표면 상에 제1 얇은 유전체 층을 형성하는 단계;
    상기 얇은 유전체 층 위에 제1 규소 층을 형성하는 단계;
    상기 제1 규소 층으로부터 제1 이미터 영역을 형성하도록 상기 제1 규소 층, 상기 제1 얇은 유전체 층, 및 상기 기판의 일부분을 패턴처리하는 단계 - 상기 제1 이미터 영역에 인접하여 트렌치가 위치함; 및
    패턴처리된 상기 제1 규소 층의 측벽의 표면의 라디칼 산화 또는 플라즈마 산화에 의해 패턴처리된 상기 제1 규소 층의 측벽 상에 제2 얇은 유전체 층을 형성하는 단계;
    상기 제1 이미터 영역에 인접한 위치에 제2 이미터 영역을 형성하도록 상기 트렌치 내에 그리고 상기 제1 이미터 영역의 일부분 위에 제2 규소 층을 형성하는 단계 - 상기 제2 얇은 유전체 층은 상기 제2 이미터 영역으로부터 상기 제1 이미터 영역을 측 방향으로 전기적으로 단절시킴 - 를 포함하는 방법.
  13. 제12항에 있어서, 패턴처리된 상기 제1 규소 층의 측벽 상에 제2 얇은 유전체 층을 형성하는 단계는, 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 제2 얇은 유전체 층을 형성하는 단계를 포함하는, 방법.
  14. 제1항에 있어서, 상기 제2 규소 층을 형성하는 단계는 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 제2 규소 층을 형성하는 단계를 포함하는, 방법.
  15. 제14항에 있어서, 패턴처리된 상기 제1 규소 층의 측벽 상에 제2 얇은 유전체 층을 형성하는 단계는, 플라즈마 강화 화학 기상 증착(PECVD) 챔버에서 얇은 유전체 층을 형성하는 단계를 포함하는, 방법.
  16. 제12항에 있어서, 제2 규소 층으로부터 제2 이미터 영역을 형성하는 단계는, 제2 얇은 유전체 층 또는 제2 규소 층 또는 제2 얇은 유전체 층 및 제2 규소 층을 형성하는데 사용되는 플라즈마 강화 화학 기상 증착(PECVD) 챔버를 또한 수용하는 툴 내에 수용된 주입 챔버에서 제2 규소 층을 도핑하는 단계를 포함하는, 방법.
  17. 제12항에 있어서, 상기 제1 및 제2 이미터 영역에 전기적으로 연결되는 전도성 접촉부를 형성하는 단계를 더 포함하는, 방법.
  18. 제12항에 있어서, 패턴처리된 상기 제1 규소 층의 측벽 상에 제2 얇은 유전체 층을 형성하는 단계는, 라디칼 산화에 의해 상기 제2 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  19. 제12항에 있어서, 패턴처리된 상기 제1 규소 층의 측벽 상에 제2 얇은 유전체 층을 형성하는 단계는, 플라즈마 산화에 의해 상기 제2 얇은 유전체 층을 형성하는 단계를 포함하는 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
KR1020177030449A 2015-03-23 2016-03-18 태양 전지의 이미터 층을 위한 증착 접근법 KR102665569B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562137196P 2015-03-23 2015-03-23
US62/137,196 2015-03-23
US14/866,239 US9997652B2 (en) 2015-03-23 2015-09-25 Deposition approaches for emitter layers of solar cells
US14/866,239 2015-09-25
PCT/US2016/023316 WO2016154073A1 (en) 2015-03-23 2016-03-18 Deposition approaches for emitter layers of solar cells

Publications (2)

Publication Number Publication Date
KR20170132223A KR20170132223A (ko) 2017-12-01
KR102665569B1 true KR102665569B1 (ko) 2024-05-13

Family

ID=56975686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030449A KR102665569B1 (ko) 2015-03-23 2016-03-18 태양 전지의 이미터 층을 위한 증착 접근법

Country Status (6)

Country Link
US (2) US9997652B2 (ko)
KR (1) KR102665569B1 (ko)
CN (1) CN107408600B (ko)
DE (1) DE112016001379T5 (ko)
TW (1) TWI631725B (ko)
WO (1) WO2016154073A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6817764B2 (ja) * 2016-09-23 2021-01-20 株式会社カネカ 太陽電池セル、及び太陽電池セルの製造方法
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US11719575B2 (en) 2017-08-24 2023-08-08 Tohoku University Transmission guided-mode resonant grating integrated spectroscopy device and method for manufacturing same
CN111095571B (zh) * 2017-10-04 2023-05-12 株式会社钟化 太阳能电池的制造方法、太阳能电池以及太阳能电池模块
CN108346561B (zh) * 2018-02-09 2020-12-22 信利（惠州）智能显示有限公司 栅极绝缘层成膜前的多晶硅层处理方法及处理***
CN111384209B (zh) * 2019-12-12 2021-06-18 横店集团东磁股份有限公司 Ald方式perc电池降低污染和提升转换效率的方法
CN111312855B (zh) * 2020-02-24 2022-04-19 京东方科技集团股份有限公司 光电探测器的制备方法
JP2021144833A (ja) * 2020-03-11 2021-09-24 東京エレクトロン株式会社 プラズマ計測装置、及びプラズマ計測方法
DE102020118654A1 (de) 2020-07-15 2022-03-31 Hanwha Q Cells Gmbh PECVD-Verfahren zur Abscheidung einer amorphen Silizium-Schicht auf einem Substrat

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612995B1 (ko) 2000-03-13 2006-08-14 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
DE102006042617B4 (de) * 2006-09-05 2010-04-08 Q-Cells Se Verfahren zur Erzeugung von lokalen Kontakten
US8198528B2 (en) 2007-12-14 2012-06-12 Sunpower Corporation Anti-reflective coating with high optical absorption layer for backside contact solar cells
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
MY166305A (en) * 2009-12-09 2018-06-25 Solexel Inc High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductor absorbers
US8802486B2 (en) * 2011-04-25 2014-08-12 Sunpower Corporation Method of forming emitters for a back-contact solar cell
US8759139B2 (en) 2011-08-18 2014-06-24 International Business Machines Corporation Buried selective emitter formation for photovoltaic devices utilizing metal nanoparticle catalyzed etching
TWI559563B (zh) * 2011-12-21 2016-11-21 太陽電子公司 混合式多晶矽異質接面背接觸電池
US9570638B2 (en) * 2014-07-15 2017-02-14 Natcore Technology, Inc. Laser-transferred IBC solar cells

Also Published As

Publication number Publication date
US9997652B2 (en) 2018-06-12
TWI631725B (zh) 2018-08-01
US10840395B2 (en) 2020-11-17
US20160284923A1 (en) 2016-09-29
US20180286995A1 (en) 2018-10-04
KR20170132223A (ko) 2017-12-01
CN107408600A (zh) 2017-11-28
WO2016154073A1 (en) 2016-09-29
TW201705516A (zh) 2017-02-01
DE112016001379T5 (de) 2017-12-28
CN107408600B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
KR102665569B1 (ko) 태양 전지의 이미터 층을 위한 증착 접근법
JP6862482B2 (ja) 差異化されたｐ型及びｎ型領域構造を有する太陽電池エミッタ領域の製造
JP6552011B2 (ja) イオン注入を使用した太陽電池のエミッタ領域の製造
US8168462B2 (en) Passivation process for solar cell fabrication
TWI647863B (zh) 使用自對準植入體及覆蓋體之太陽能電池射極區之製備
CN110265487B (zh) 用于太阳能电池的无气泡的多晶硅
CN112885924A (zh) 一种太阳能电池及其制作方法
US20100304527A1 (en) Methods of thermal processing a solar cell
KR101045395B1 (ko) 태양전지의 선택적인 도핑영역 형성방법
CN110828601B (zh) 使用基板级离子注入制造太阳能电池发射极区
KR102550395B1 (ko) 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지
CN117712219A (zh) 太阳能电池的制备方法及太阳能电池
KR101163321B1 (ko) 태양전지 제조 방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant