KR102661084B1 - Electronic Device Capable of Reducing Color Shift - Google Patents

Electronic Device Capable of Reducing Color Shift Download PDF

Info

Publication number
KR102661084B1
KR102661084B1 KR1020190074945A KR20190074945A KR102661084B1 KR 102661084 B1 KR102661084 B1 KR 102661084B1 KR 1020190074945 A KR1020190074945 A KR 1020190074945A KR 20190074945 A KR20190074945 A KR 20190074945A KR 102661084 B1 KR102661084 B1 KR 102661084B1
Authority
KR
South Korea
Prior art keywords
terminal
transistor
signal
inverter
comparator
Prior art date
Application number
KR1020190074945A
Other languages
Korean (ko)
Other versions
KR20200068556A (en
Inventor
밍-천 쩡
친-렁 팅
컹-첸 쿠오
커-위 카오
청-쾅 웨이
취-영 시에
리-웨이 마오
호-티엔 첸
쳉-푸 웬
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20200068556A publication Critical patent/KR20200068556A/en
Application granted granted Critical
Publication of KR102661084B1 publication Critical patent/KR102661084B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Led Devices (AREA)

Abstract

전자 장치는 기판과 복수의 발광 구동 회로를 포함한다. 상기 복수의 발광 구동회로는 기판 상에 배치된다. 상기 복수의 발광 구동 회로의 각각은 스위치 요소 및 펄스 변조부를 포함한다. 스위치 요소는 제1 단자와 제2 단자를 갖는다. 스위치 요소의 제1 단자는 비교 신호선에 연결된다. 펄스 변조부는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부의 제1 단자는 데이터선에 연결되고, 펄스 변조부의 제2 단자는 스위치 요소의 제2 단자에 연결된다.The electronic device includes a substrate and a plurality of light emission driving circuits. The plurality of light emission driving circuits are disposed on a substrate. Each of the plurality of light emission driving circuits includes a switch element and a pulse modulator. The switch element has a first terminal and a second terminal. The first terminal of the switch element is connected to a comparison signal line. The pulse modulator has a first terminal and a second terminal. The first terminal of the pulse modulator is connected to the data line, and the second terminal of the pulse modulator is connected to the second terminal of the switch element.

Description

컬러 시프트를 저감할 수 있는 전자 장치 {Electronic Device Capable of Reducing Color Shift}Electronic Device Capable of Reducing Color Shift}

관련 출원과 상호 참조Cross-reference with related applications

이 비임시출원(non-provisional application)은 2018년 7월 24일에 출원된 미국 특허 출원 제62/702,355호, 2019년 1월 3일에 출원된 중국 특허 출원 제201910005691.7호, 2019년 5월 9일에 출원된 중국 특허 출원 제201910385594.5호 및 2018년 9월 19일에 출원된 미국 특허 출원 제62/733,593호의 우선권을 주장하며, 그 전체가 본 명세서에 참조에 의해 통합된다.This non-provisional application is based on U.S. Patent Application No. 62/702,355, filed on July 24, 2018, and Chinese Patent Application No. 201910005691.7, filed on January 3, 2019, May 9, 2019. Priority is claimed on Chinese Patent Application No. 201910385594.5, filed on September 19, 2018, and U.S. Patent Application No. 62/733,593, filed on September 19, 2018, the entire contents of which are incorporated herein by reference.

기술의 분야field of technology

본 발명은 전자 장치에 관한 것으로, 특히 컬러 시프트(color shift, 색상 변이)를 저감할 수 있는 전자 장치에 관한 것이다.The present invention relates to electronic devices, and particularly to electronic devices capable of reducing color shift.

현재, 수동 매트릭스(passive matrix, PM) 및 능동 매트릭스(active matrix, AM) 구동 방법은 발광 소자를 구동하기 위한 두 가지 주요 방법으로 채택되어 왔다. 능동 매트릭스를 제작하기 위한 복잡한 공정에도 불구하고, 능동 매트릭스의 각 화소는 연속적이면서 독립적으로 구동될 수 있으며, 각 화소를 구동하기 위해 높은 펄스 전류를 장시간 사용하지 않고 각 화소의 구동 신호가 기록될 수 있어, 수동 매트릭스 구동 방식과 비교하여 더 높은 효율을 제공하고 발광 전자 장치의 수명을 연장시킬 수 있다.Currently, passive matrix (PM) and active matrix (AM) driving methods have been adopted as two main methods for driving light emitting devices. Despite the complex process for manufacturing the active matrix, each pixel of the active matrix can be driven continuously and independently, and the driving signal of each pixel can be recorded without using a high pulse current for a long time to drive each pixel. Therefore, compared to the passive matrix driving method, it can provide higher efficiency and extend the lifespan of the light-emitting electronic device.

종래 기술에 있어서, 능동 매트릭스 구동 방법은 서로 다른 휘도 레벨을 생성하기 위해 발광 컴포넌트에 대해 발광 컴포넌트를 구동하기 위한 서로 다른 크기의 구동 전류를 사용한다. 예를 들어, 각 프레임 사이클에서, 디스플레이 패널은 대응하는 구동 전류를 이용하여 발광 컴포넌트를 연속적으로 구동하고, 다음 프레임 사이클에서 발광 컴포넌트를 구동하기 위해 업데이트된 구동 전류를 사용하여 발광 컴포넌트가 각 프레임에 필요한 휘도 레벨을 제공하도록 한다. 이러한 상황에서, 발광 컴포넌트에 의해 제공되는 휘도 레벨이 낮을 때는, 발광 컴포넌트를 구동하기 위해 더 작은 구동 전류가 사용된다. 그럼에도 불구하고, 발광 컴포넌트는 전류가 변함에 따라 가시적인 컬러 시프트를 쉽게 나타낼 수 있어 바람직하지 않은 디스플레이 품질을 초래한다.In the prior art, the active matrix driving method uses different magnitudes of drive current to drive the light emitting component relative to the light emitting component to generate different luminance levels. For example, in each frame cycle, the display panel continuously drives the light-emitting component using the corresponding drive current, and uses the updated drive current to drive the light-emitting component in the next frame cycle, so that the light-emitting component is illuminated in each frame. Ensure to provide the required luminance level. In this situation, when the luminance level provided by the light-emitting component is low, a smaller drive current is used to drive the light-emitting component. Nonetheless, light-emitting components can easily exhibit visible color shifts as the current changes, resulting in undesirable display quality.

본 발명의 일 태양(aspect)에서, 기판 및 복수의 발광 구동 회로를 포함하는 전자 장치가 개시된다. 복수의 발광 구동회로는 기판 상에 배치된다. 상기 복수의 발광 구동 회로의 각각은 스위치 요소 및 펄스 변조부를 포함한다. 스위치 요소는 제1 단자와 제2 단자를 갖는다. 스위치 요소의 제1 단자는 비교 신호선에 연결된다. 펄스 변조부는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부의 제1 단자는 데이터선에 연결되고, 펄스 변조부의 제2 단자는 스위치 요소의 제2 단자에 연결된다.In one aspect of the present invention, an electronic device including a substrate and a plurality of light emission driving circuits is disclosed. A plurality of light emission driving circuits are disposed on a substrate. Each of the plurality of light emission driving circuits includes a switch element and a pulse modulator. The switch element has a first terminal and a second terminal. The first terminal of the switch element is connected to a comparison signal line. The pulse modulator has a first terminal and a second terminal. The first terminal of the pulse modulator is connected to the data line, and the second terminal of the pulse modulator is connected to the second terminal of the switch element.

본 발명의 이들 및 다른 목적은 각종의 도면 및 도면들에 도시된 실시예의 다음의 상세한 설명을 읽은 후에 당업자에게 명백할 것이다.These and other objects of the present invention will become apparent to those skilled in the art after reading the following detailed description of the embodiments shown in the various drawings and drawings.

도 1은 본 발명의 일 실시예에 따른 전자 장치의 개략도이다.
도 2는 도 1의 발광 구동 회로에 의해 생성되는 다양한 휘도에 대한 구동 전류에 의해 구동되는 발광 컴포넌트의 방출 펄스 지속 시간을 나타내는 개략도이다.
도 3은 도 1의 펄스 변조부의 개략도이다.
도 4는 도 3의 펄스 변조부의 신호도이다.
도 5는 본 발명의 다른 실시예에 따른 도 1의 펄스 변조부의 개략도이다.
도 6은 도 5의 펄스 변조부의 신호 파형도이다.
도 7은 본 발명의 일 실시예에 따른 전자 장치(20)의 개략도이다.
도 8은 본 발명의 일 실시예에 따른 전자 장치(30)의 개략도이다.
도 9는 본 발명의 일 실시예에 따른 전자 장치(40)의 개략도이다.1 is a schematic diagram of an electronic device according to an embodiment of the present invention.
Figure 2 is a schematic diagram showing the emission pulse duration of a light emitting component driven by a drive current for various luminances generated by the light emission drive circuit of Figure 1;
Figure 3 is a schematic diagram of the pulse modulation unit of Figure 1.
Figure 4 is a signal diagram of the pulse modulator of Figure 3.
Figure 5 is a schematic diagram of the pulse modulation unit of Figure 1 according to another embodiment of the present invention.
Figure 6 is a signal waveform diagram of the pulse modulator of Figure 5.
Figure 7 is a schematic diagram of an electronic device 20 according to an embodiment of the present invention.
Figure 8 is a schematic diagram of an electronic device 30 according to an embodiment of the present invention.
Figure 9 is a schematic diagram of an electronic device 40 according to an embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 전자 장치(10)의 개략도이다. 전자 장치(10)는 기판(12) 및 기판(12) 상에 배치된 복수의 발광 구동 회로(100(1,1)∼100(M,N))를 포함할 수 있는데, 여기서 M 및 N은 양의 정수이다. 기판(12)은 복수의 주사선(SC1∼SCM), 복수의 제1 데이터선(DTA1∼DTAN), 복수의 제2 데이터선(DTB1∼DTBN), 복수의 발광 제어선(EM1∼EMM) 및 그 위에 형성된 복수의 비교 신호선(CS1∼CSN)을 가진다.1 is a schematic diagram of an electronic device 10 according to an embodiment of the present invention. The electronic device 10 may include a substrate 12 and a plurality of light emission driving circuits 100 (1, 1) to 100 (M, N) disposed on the substrate 12, where M and N are It is a positive integer. The substrate 12 includes a plurality of scan lines (SC1 to SCM), a plurality of first data lines (DTA1 to DTAN), a plurality of second data lines (DTB1 to DTBN), a plurality of emission control lines (EM1 to EMM), and It has a plurality of comparison signal lines (CS1 to CSN) formed above.

본 발명의 일부 실시예에서, 복수의 발광 구동 회로(100(1,1)∼100(M,N))는 동일한 구조를 가질 수 있고 동일한 원리에 따라 동작될 수 있다. 도 1에서, 발광 구동회로(100(1,1)∼100(M,N))는 매트릭스 형상으로 배열될 수 있으며, 복수의 주사선(SC1∼SCM), 복수의 제1 데이터선(DTA1∼DTAN), 복수의 제2 데이터선(DTB1∼DTBN), 복수의 광 방출 제어선(EM1∼EMM) 및 복수의 비교 신호선(CS1∼CSN)을 포함한다.In some embodiments of the present invention, the plurality of light emission driving circuits 100(1,1) to 100(M,N) may have the same structure and operate according to the same principle. In FIG. 1, the light emission driving circuits 100(1,1) to 100(M,N) may be arranged in a matrix shape, and include a plurality of scan lines (SC1 to SCM) and a plurality of first data lines (DTA1 to DTAN). ), a plurality of second data lines (DTB1 to DTBN), a plurality of light emission control lines (EM1 to EMM), and a plurality of comparison signal lines (CS1 to CSN).

본원에서 사용되는 바와 같이, "커플링(coupling, 연결)"이라는 용어는 2개의 구성 요소 사이의 직접적인 전기 접속 또는 제3의 구성 요소가 2개의 구성 요소 사이에 존재하는 간접적인 전기적 접속을 지칭할 수 있다. 본 명세서에서 정의된 바와 같은 커플링은 본 발명 전체의 모든 실시예에 적용 가능하다. 또한, 제1 트랜지스터, 제2 트랜지스터, 제1 저장 장치 및 제2 저장 장치와 같은 번호 순서는 단지 각 구성 요소를 식별하는 역할을 할 뿐이며, 구성 요소 또는 구성 요소의 순서에 대한 제한으로 작용하지 않는다.As used herein, the term “coupling” may refer to either a direct electrical connection between two components or an indirect electrical connection where a third component exists between the two components. You can. Coupling as defined herein is applicable to all embodiments of the entire invention. Additionally, the number sequence, such as first transistor, second transistor, first storage device, and second storage device, merely serves to identify each component and does not serve as a limitation on the component or the order of the components. .

다른 실시예에 있어서, 복수의 발광 구동회로(100(1,1)∼100(M,N))의 배열은 매트릭스 형상에 한정되지 않고, 전자 장치(10)의 형상에 기초해서 변경될 수 있다. 예를 들어, 전자 장치(10)의 원형, 타원형 또는 임의의 형상에 대해, 복수의 발광 구동회로(100(1,1)∼100(M,N))는 중앙 영역에서는 매트릭스 형상으로 배열될 수 있고, 비-중앙 영역에서는 지그재그 배열과 같은 비-매트릭스 형상으로 형성된다. 비-중앙 영역은 전자 기기(10)의 주변 영역일 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다In another embodiment, the arrangement of the plurality of light emission driving circuits 100(1,1) to 100(M,N) is not limited to the matrix shape and may be changed based on the shape of the electronic device 10. . For example, for a circular, oval or arbitrary shape of the electronic device 10, a plurality of light emission driving circuits 100(1,1) to 100(M,N) may be arranged in a matrix shape in the central area. and, in the non-central region, is formed in a non-matrix shape such as a zigzag arrangement. The non-central area may be a peripheral area of the electronic device 10. The embodiments described herein are illustrative only and are not limiting.

복수의 주사선(SC1∼SCM)은 각각 대응하는 발광 구동 회로(100(1,1)∼100(M,N))에서의 주사 데이터 전압을 수신하기 위해 복수의 주사 신호(SIGSC1∼SIGSCM)를 전송할 수 있다. 복수의 제2 데이터선(DTB1∼DTBN)은 각각 복수의 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)를 전송할 수 있다.A plurality of scan lines (SC1 to SCM) each receive a plurality of scan signals (SIG SC1 to SIG SCM ) to receive scan data voltages from the corresponding light emission driving circuits (100 (1, 1) to 100 (M, N)). can be transmitted. The plurality of second data lines (DTB1 to DTBN) may each transmit a plurality of predetermined data signals (SIG DTB1 to SIG DTBN ).

본 발명의 실시예에서, 복수의 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)는 각각 광을 방출하도록 발광 구동 회로(100(1,1))∼100(M,N)) 내의 각각의 발광 컴포넌트(110)를 일정한 구동 전류를 이용하여 구동하기 위해 일정한 전압을 가질 수 있다. 몇몇 실시예에서, 일정한 전압 또는 일정한 구동 전류는 불변의 상수가 아니며, 시간에 따라 약간 변동할 수 있다. 예를 들어, 전압 또는 구동 전류는 전압 또는 구동 전류가 미리 정해진 데이터 신호의 ±10 % 이내인 경우에 일정한 것으로 간주될 수 있고, 미리 정해진 데이터 신호의 값은 상기 전압 또는 구동 전류의 미리 정해진 이상적인 값일 수 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다.In an embodiment of the present invention, a plurality of predetermined data signals SIG DTB1 to SIG DTBN are connected to each light emitting component in the light emission driving circuits 100(1,1) to 100(M,N) to each emit light. In order to drive (110) using a constant driving current, it can have a constant voltage. In some embodiments, the constant voltage or constant drive current is not an immutable constant and may vary slightly over time. For example, a voltage or drive current may be considered constant if the voltage or drive current is within ±10% of a predetermined data signal, and the value of the predetermined data signal may be a predetermined ideal value of the voltage or drive current. You can. The embodiments provided herein are illustrative only and are not limiting.

복수의 제1 데이터선(DTA1∼DTAN)은 각각 복수의 방출 데이터 신호(SIGDTB1∼SIGDTBN)를 전송할 수 있고, 복수의 비교 신호선(CS1∼CSN)은 각각 복수의 변동 비교 신호(SIGCS1∼SIGCSN)를 전송할 수 있다. 본 발명의 실시예에서, 복수의 방출 데이터 신호(SIGDTA1∼SIGDTAN)의 전압은 각각 발광 구동 회로(100(1,1)∼100(M,N)) 내의 각각의 발광 컴포넌트(110)의 휘도, 예를 들어 발광 컴포넌트의 최대 휘도, 발광 컴포넌트의 최소 휘도 또는 발광 컴포넌트의 미리 정해진 휘도에 대응할 수도 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다. 발광 구동 회로(100(1,1)∼100(M,N))의 대응하는 방출 펄스 지속 시간은 방출 데이터 신호(SIGDTA1∼SIGDTAN)와 대응하는 변동 비교 신호(SIGCS1∼SIGCSN)의 비교 결과에 따라 제어될 수 있다. 광 방출 제어선(EM1∼EMM)은 발광 구동 회로(100(1,1)∼100(M,N))의 광 방출의 타이밍을 제어하기 위해 광 방출 제어 신호(SIGEM1∼SIGEMM)를 전송할 수 있다.The plurality of first data lines (DTA1 to DTAN) can each transmit a plurality of emission data signals (SIG DTB1 to SIG DTBN ), and the plurality of comparison signal lines (CS1 to CSN) can each transmit a plurality of variation comparison signals (SIG CS1 to SIG). SIG CSN ) can be transmitted. In an embodiment of the present invention, the voltage of the plurality of emission data signals (SIG DTA1 to SIG DTAN ) is the voltage of each light emitting component 110 in the light emission driving circuits 100(1,1) to 100(M,N), respectively. The brightness may correspond to, for example, a maximum brightness of the light-emitting component, a minimum brightness of the light-emitting component or a predetermined brightness of the light-emitting component. The embodiments provided herein are illustrative only and are not limiting. The corresponding emission pulse duration of the light emission drive circuit (100(1,1)∼100(M,N)) is determined by the emission data signal (SIG DTA1∼SIG DTAN ) and the corresponding variation comparison signal (SIG CS1∼SIG CSN ). It can be controlled according to the comparison results. The light emission control lines (EM1∼EMM) transmit light emission control signals (SIG EM1∼SIG EMM ) to control the timing of light emission of the light emission driving circuits (100(1,1)∼100(M,N)). You can.

일부 실시예에서, 방출 펄스 지속 시간은 발광 컴포넌트(110)의 단위 주기에 대한 광 방출 시간의 비율일 수 있다. 방출 펄스 지속 시간은 비율의 값에 한정되지 않고, 사용자가 발광 구동 회로(100(1,1)∼100(M,N)) 내의 복수의 발광 컴포넌트(110)의 전체적인 컬러 시프트에 따라 발광 구동 회로(100(1,1)∼100(M,N))의 각각의 방출 펄스 지속 시간을 조정할 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다In some embodiments, the emission pulse duration may be a ratio of the light emission time to a unit period of the light emitting component 110. The emission pulse duration is not limited to the value of the ratio, and the user controls the light emission driving circuit according to the overall color shift of the plurality of light emitting components 110 in the light emission driving circuit (100(1,1) to 100(M,N)). The duration of each emission pulse can be adjusted from (100(1,1) to 100(M,N)). The embodiments described herein are illustrative only and are not limiting.

다른 실시예에서, 발광 컴포넌트(110)는 유기 발광 다이오드(organic light-emitting diode, OLED), 양자 도트 발광 다이오드, 미니 발광 다이오드 또는 마이크로 발광 다이오드일 수 있다. 복수의 전자 장치(10)는 타일형 전자 장치에 결합될 수 있고, 단일 유형의 발광 컴포넌트(110)를 사용하는 것으로 한정되지 않으며, 다른 유형의 발광 컴포넌트(110)를 채용할 수 있다. 본 명세서에서 기술되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다In other embodiments, light-emitting component 110 may be an organic light-emitting diode (OLED), quantum dot light-emitting diode, mini light-emitting diode, or micro light-emitting diode. A plurality of electronic devices 10 may be combined in a tiled electronic device and are not limited to using a single type of light emitting component 110 and may employ different types of light emitting component 110 . The embodiments described herein are illustrative only and are not limiting.

또한, 일부 실시예에서, 발광 구동 회로(100(1,1))는 발광 컴포넌트(110), 전류 출력부(120), 전류 스위치부(130), 펄스 변조부(140) 및 스위치 요소(150)를 포함할 수 있다. 전류 출력부(120)는 주사선(SC1) 및 제2 데이터선(DTB1)에 연결되어 주사 신호(SIGSC1) 및 미리 정해진 데이터 신호(SIGDTB1)에 따라 일정한 구동 전류(ID)를 생성할 수 있다. 발광 컴포넌트(110)는 광을 방출하기 위해 구동 전류(ID)에 의해 구동될 수 있다.Additionally, in some embodiments, light emission drive circuit 100(1,1) includes light emission component 110, current output portion 120, current switch portion 130, pulse modulator 140, and switch element 150. ) may include. The current output unit 120 is connected to the scan line (SC1) and the second data line (DTB1) and can generate a constant driving current (ID) according to the scan signal (SIG SC1 ) and the predetermined data signal (SIG DTB1 ). . Light-emitting component 110 may be driven by a drive current (ID) to emit light.

스위치 요소(150)는 제1 단자 및 제2 단자를 갖는다. 스위치 요소(150)의 제1 단자는 변동 비교 신호(SIGCS1)를 수신하기 위해 비교 신호선(CS1)에 연결될 수 있다. 펄스 변조부(140)는 제1 단자 및 제2 단자를 갖는다. 펄스 변조부(140)의 제1 단자는 방출 데이터 신호(SIGDTA1)를 수신하기 위해 제1 데이터선(DTA1)에 연결될 수 있고, 펄스 변조부(140)의 제2 단자는 스위치 요소(150)의 제2 단자에 연결될 수 있다. 일부 실시예에서, 발광 구동 회로(100(1,1))는 스위치 요소(160)를 더 포함할 수 있고, 펄스 변조부(140)의 제1 단자는 스위치 요소(160)를 통해 제1 데이터선(DTA1)에 연결될 수 있다. 도 1에서, 스위치 요소(150, 160)는 각각 적절한 시간에 변동 비교 신호(SIGCS1) 및 방출 데이터 신호(SIGDTA1)를 수신하기 위해 광 방출 제어 신호(SIGEM1) 및 주사 신호(SIGSC1)에 따라 펄스 변조부(140)를 제어할 수 있고, 펄스 변조부(140)는 방출 지속 시간 변조 신호(SIGPWM)를 생성하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있다.Switch element 150 has a first terminal and a second terminal. The first terminal of the switch element 150 may be connected to the comparison signal line CS1 to receive the variation comparison signal SIG CS1 . The pulse modulator 140 has a first terminal and a second terminal. The first terminal of the pulse modulator 140 may be connected to the first data line (DTA1) to receive the emission data signal (SIG DTA1 ), and the second terminal of the pulse modulator 140 may be connected to the switch element 150. It can be connected to the second terminal of. In some embodiments, the light emission driving circuit 100(1,1) may further include a switch element 160, and the first terminal of the pulse modulator 140 may transmit first data through the switch element 160. It can be connected to the line (DTA1). In FIG. 1 , switch elements 150 and 160 are configured to use a light emission control signal (SIG EM1 ) and a scanning signal (SIG SC1 ) to receive a fluctuating comparison signal (SIG CS1 ) and an emission data signal (SIG DTA1 ) at appropriate times, respectively. The pulse modulator 140 can be controlled according to, and the pulse modulator 140 uses the emission data signal (SIG DTA1 ) and the variation comparison signal (SIG CS1 ) to generate an emission duration modulation signal (SIG PWM ). You can compare.

전류 스위치부(130)는 펄스 변조부(140), 전류 출력부(120) 및 발광 컴포넌트(110)에 연결될 수 있다. 전류 스위치부(130)는 방출 지속 시간 변조 신호(SIGPWM)을 수신하고, 대응하는 방출 펄스 지속 시간을 발생시키기 위해 방출 지속 시간 변조 신호(SIGPWM)에 따라 발광 컴포넌트(110)에 의해 수신된 구동 전류(ID)를 조절할 수 있다.The current switch unit 130 may be connected to the pulse modulator 140, the current output unit 120, and the light emitting component 110. The current switch unit 130 receives the emission duration modulation signal (SIG PWM ) and generates a corresponding emission pulse duration received by the light emitting component 110 according to the emission duration modulation signal (SIG PWM ). The driving current (ID) can be adjusted.

발광 구동 회로(100(1,1))에서, 전류 출력부(120)는 주사 신호(SIGSC1)의 일정한 전압에 따라 구동 전류(ID)를 발생시키고, 전류 스위치부(130)를 통해 발광 컴포넌트(110)의 방출 펄스 지속 시간을 제어할 수 있다. 도 2는 발광 구동회로(100(1,1))에 의해 생성되는 다양한 휘도 레벨에 대한 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간을 나타내는 개략도이다. 일부 실시예에서, 구동 전류(ID)의 크기는 T1A 또는 T2A와 같은 특정 시간 간격에서의 모든 구동 전류의 크기의 적분에 따라 계산될 수 있다.In the light emission driving circuit 100(1,1), the current output unit 120 generates a driving current (ID) according to a constant voltage of the scanning signal (SIG SC1 ), and operates the light emitting component through the current switch unit 130. (110) The emission pulse duration can be controlled. Figure 2 is a schematic diagram showing the emission pulse duration of the light emitting component 110 driven by a drive current (ID) for various luminance levels generated by the light emitting drive circuit 100(1,1). In some embodiments, the magnitude of the driving current (ID) may be calculated according to the integral of the magnitude of all driving currents in a specific time interval, such as T1A or T2A.

도 2에서, 발광 구동회로(100(1,1))는 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간이 더 길기 때문에 시간 간격(T1A)에서 더 높은 휘도를 생성한다. 이와 비교하여, 발광 구동 회로(100(1,1))는 구동 전류(ID)에 의해 구동되는 발광 컴포넌트(110)의 방출 펄스 지속 시간이 더 짧기 때문에 시간 간격(T2A)에서 더 낮은 휘도를 생성한다. 시간 간격 T1A 또는 T2A로 되는 것에 관계없이, 상기 구동 전류(ID)의 크기는 일정하게 유지된다. 즉, 발광 컴포넌트(110)는 보다 낮은 휘도를 생성하기 위해 적절한 구동 전류(ID)에 의해 구동될 수 있고, 그에 따라 발광 컴포넌트(110)를 구동하기 위해 낮은 구동 전류를 사용함으로써 발생하는 컬러 시프트를 저감시킬 수 있다.In Figure 2, the light emission drive circuit 100(1,1) produces a higher luminance in the time interval T1A because the emission pulse duration of the light emitting component 110 driven by the drive current ID is longer. do. In comparison, the light emission drive circuit 100(1,1) produces a lower luminance in the time interval T2A because the emission pulse duration of the light emitting component 110 driven by the drive current ID is shorter. do. Regardless of whether the time interval T1A or T2A is, the magnitude of the driving current ID remains constant. That is, the light emitting component 110 can be driven by an appropriate drive current (ID) to produce a lower luminance, thereby reducing the color shift that occurs by using a low drive current to drive the light emitting component 110. It can be reduced.

본 발명의 일부 실시예에서, 복수의 미리 정해진 데이터 신호(SIGDTB1 및 SIGDTB2)의 일정한 전압은 발광 컴포넌트(110)의 특성에 따라 구성될 수 있는바, 즉 적절한 구동 전류(ID)는 적절한 미리 정해진 데이터 신호(SIGDTB1 및 SIGDTB2)를 선택함으로써 전류 출력부(120)에 의해 발생될 수 있고, 발광 컴포넌트(110)는 어떠한 컬러 시프트도 없이 동작될 수 있다.In some embodiments of the invention, the constant voltage of the plurality of predetermined data signals (SIG DTB1 and SIG DTB2 ) can be configured according to the characteristics of the light emitting component 110, i.e., the appropriate drive current (ID) can be configured according to the appropriate predetermined voltage. By selecting the given data signals SIG DTB1 and SIG DTB2 can be generated by the current output 120, the light emitting component 110 can be operated without any color shift.

도 1에서, 전류 출력부(120)는 샘플링 스위치(sampling switch; 122), 제1 저장 장치(124) 및 구동 컴포넌트(126)를 포함할 수 있다.In FIG. 1 , current output unit 120 may include a sampling switch 122, a first storage device 124, and a driving component 126.

샘플링 스위치(122)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 샘플링 스위치(122)의 제1 단자는 제2 데이터선(DTB1)에 연결되고, 샘플링 스위치(122)의 제어 단자는 주사선(SC1)에 연결된다. 도 1에서, 샘플링 스위치(122)는 트랜지스터로 구성될 수 있다. 일부 실시예에서, 트랜지스터의 반도체는 비정질 실리콘, 저온 폴리실리콘, 금속-산화물 또는 그 조합을 포함할 수 있다. 본 명세서에서 제공되는 실시예들은 단지 예시일뿐이며, 제한하는 것이 아니다.The sampling switch 122 has a first terminal, a second terminal, and a control terminal. The first terminal of the sampling switch 122 is connected to the second data line DTB1, and the control terminal of the sampling switch 122 is connected to the scan line SC1. In Figure 1, the sampling switch 122 may be comprised of a transistor. In some embodiments, the semiconductor of the transistor may include amorphous silicon, low temperature polysilicon, metal-oxide, or a combination thereof. The embodiments provided herein are illustrative only and are not limiting.

제1 저장 장치(124)는 제1 단자 및 제2 단자를 갖는다. 제1 저장 장치(124)의 제1 단자는 샘플링 스위치(122)의 제2 단자에 연결되고, 제1 저장 장치(124)의 제2 단자는 제1 시스템 전압(VR1)을 수신하도록 구성된다. 도 1에서, 제1 저장 장치(124)는 전하 또는 전압을 저장할 수 있는 캐패시터, 메모리 또는 임의의 컴포넌트를 포함할 수 있다. 본 명세서에서 제공되는 실시예들은 단지 예시일뿐이며, 제한하는 것이 아니다.The first storage device 124 has a first terminal and a second terminal. The first terminal of the first storage device 124 is connected to the second terminal of the sampling switch 122, and the second terminal of the first storage device 124 is configured to receive the first system voltage VR1. In Figure 1, first storage device 124 may include a capacitor, memory, or any component capable of storing charge or voltage. The embodiments provided herein are illustrative only and are not limiting.

구동 컴포넌트(126)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 구동 컴포넌트(126)의 제1 단자는 제1 저장 장치(124)의 제2 단자에 연결되고, 구동 컴포넌트(126)의 제2 단자는 구동 전류(ID)를 출력하도록 구성되며, 구동 컴포넌트(126)의 제어 단자는 샘플링 스위치(122)의 제2 단자에 연결된다. 도 1에서, 구동 컴포넌트(126)는 트랜지스터로 구성될 수 있다.Drive component 126 has a first terminal, a second terminal and a control terminal. The first terminal of the drive component 126 is connected to the second terminal of the first storage device 124, and the second terminal of the drive component 126 is configured to output a drive current ID, and the drive component 126 )'s control terminal is connected to the second terminal of the sampling switch 122. In Figure 1, drive component 126 may be comprised of a transistor.

이러한 상황에서, 발광 구동회로(100(1,1))가 주사를 수행할 때, 샘플링 스위치(122)는 주사 신호(SIGSC1)에 의해 턴온되어 제1 저장 장치(124)가 제2 데이터선(DTB1)으로부터 미리 정해진 데이터 신호(SIGDTB1)를 수신하도록 하고, 구동 컴포넌트(126)의 제1 단자와 제어 단자 사이에 대응하는 바이어스 전압을 발생시킴으로써, 구동 컴포넌트(126)가 대응하는 크기의 구동 전류(ID)를 발생시키도록 한다.In this situation, when the light emission driving circuit 100(1,1) performs scanning, the sampling switch 122 is turned on by the scanning signal SIG SC1 so that the first storage device 124 is connected to the second data line. By receiving a predetermined data signal (SIG DTB1 ) from (DTB1) and generating a corresponding bias voltage between the first terminal and the control terminal of the driving component 126, the driving component 126 is driven with a corresponding magnitude. Generate current (ID).

또한, 제작 공정의 변동이 제어 불가능하기 때문에, 구동 컴포넌트(126)는 다른 발광 구동 회로(100(1,1)∼100(M,N))에서의 동일한 바이어스 전압에 따라 다른 구동 전류를 발생시킬 수 있다. 도 1에서, 전류 출력부(120)는 구동 컴포넌트(126)의 제어 단자에 연결된 임계 전압 보상 컴포넌트(128)를 더 포함할 수 있다. 임계 전압 보상 컴포넌트(128)는 다른 발광 구동 회로(100(1,1)∼100(M,N)) 내의 구동 컴포넌트(126)가 동일한 바이어스 전압에 따라 실질적으로 동일한 구동 전류를 발생시키도록 하기 위해 구동 컴포넌트(126)의 임계 전압을 보상할 수 있다.Additionally, because variations in the manufacturing process are uncontrollable, the driving component 126 may generate different driving currents depending on the same bias voltage in the different light emission driving circuits 100(1,1) to 100(M,N). You can. In FIG. 1 , current output 120 may further include a threshold voltage compensation component 128 coupled to a control terminal of drive component 126 . The threshold voltage compensation component 128 is configured to cause the drive components 126 in the different light emitting drive circuits 100(1,1) to 100(M,N) to generate substantially the same drive current according to the same bias voltage. The threshold voltage of the driving component 126 may be compensated.

도 3은 본 발명의 다른 실시예에 따른 발광 구동 회로(100(1,1))에서의 펄스 변조부(140)의 개략도이다. 펄스 변조부(140)는 비교기(142) 및 전압 시프터 회로(144)를 포함할 수 있다.Figure 3 is a schematic diagram of the pulse modulator 140 in the light emission driving circuit 100(1,1) according to another embodiment of the present invention. The pulse modulator 140 may include a comparator 142 and a voltage shifter circuit 144.

비교기(142)는 제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함한다. 비교기(142)의 제1 입력 단자는 제2 스위치 요소(160)를 통해 방출 데이터 신호(SIGDTA1)를 수신하도록 펄스 변조부(140)의 제1 단자에 연결되고, 비교기(142)의 제2 입력 단자는 제1 스위치 요소(150)를 통해 변동 비교 신호(SIGCS1)를 수신하도록 펄스 변조부(140)의 제2 단자에 연결된다. 비교기(142)는 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교하여 비교기(142)의 제1 출력 단자 및 제2 출력 단자를 통해 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 각각 출력하도록 구성될 수 있고, 여기서 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)는 극성이 반대이다. 전압 시프터 회로(144)는 비교기(142)의 제1 출력 단자 및 제2 출력 단자에 연결되어, 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)의 전압 레벨을 시프트시키도록 구성된다.The comparator 142 includes a first input terminal, a second input terminal, a first output terminal, and a second output terminal. The first input terminal of the comparator 142 is connected to the first terminal of the pulse modulator 140 to receive the emission data signal SIG DTA1 through the second switch element 160, and the second input terminal of the comparator 142 The input terminal is connected to the second terminal of the pulse modulator 140 to receive the variation comparison signal (SIG CS1 ) through the first switch element 150. The comparator 142 compares the emission data signal (SIG DTA1 ) and the fluctuation comparison signal (SIG CS1 ) to produce a first comparison signal (SIG CPA ) and a second output terminal through the first and second output terminals of the comparator 142. It may be configured to output each comparison signal (SIG CPB ), where the first comparison signal (SIG CPA ) and the second comparison signal (SIG CPB ) have opposite polarities. Voltage shifter circuit 144 is coupled to the first and second output terminals of comparator 142 to generate a first comparison signal (SIG CPA ) and a second comparison signal to generate an emission duration modulation signal (SIG PWM ). It is configured to shift the voltage level of the signal (SIG CPB ).

일부 실시예에서, 전압 시프터 회로(144)는, 예를 들어 비교기(142)의 제1 출력 단자 및 제2 출력 단자에서의 파형이 (상승 에지 또는 하강 에지에 리플(ripple)이 존재할 수 있는) 구형파 신호에 가까운 경우에, 비교기(142)의 제1 출력 단자 및 제2 출력 단자로부터의 출력을 성형(shape)하거나 조정할 수 있고, 전압 시프터 회로(144)는 구형파 신호를 이상적인 구형파 신호로 성형할 수 있는바, 즉 구형파 신호의 상승 에지 또는 하강 에지에서의 리플이 감소될 수 있다. 본 명세서에서 제공되는 실시예들은 예시일뿐이며, 제한하는 것이 아니다.In some embodiments, the voltage shifter circuit 144 may be configured to configure the waveform at the first and second output terminals of the comparator 142 (which may have ripples on rising or falling edges), for example. For close to square wave signals, the output from the first and second output terminals of comparator 142 can be shaped or adjusted, and the voltage shifter circuit 144 can shape the square wave signal into an ideal square wave signal. That is, ripples at the rising edge or falling edge of the square wave signal can be reduced. The embodiments provided herein are illustrative only and are not limiting.

비교기(142)는 제1 트랜지스터(M1A) 내지 제7 트랜지스터(M7A)를 포함할 수 있다. 제1 트랜지스터(M1A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제1 트랜지스터(M1A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제1 트랜지스터(M1A)의 제2 단자는 비교기(142)의 제1 출력 단자에 연결되며, 제1 트랜지스터(M1A)의 제어 단자는 제1 트랜지스터(M1A)의 제1 단자에 연결된다.The comparator 142 may include first to seventh transistors M1A to M7A. The first transistor M1A has a first terminal, a second terminal, and a control terminal. The first terminal of the first transistor M1A may receive the first system voltage VR1, the second terminal of the first transistor M1A may be connected to the first output terminal of the comparator 142, and the first terminal of the first transistor M1A may receive the first system voltage VR1. The control terminal of the transistor M1A is connected to the first terminal of the first transistor M1A.

제2 트랜지스터(M2A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제2 트랜지스터(M2A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제2 트랜지스터(M2A)의 제2 단자는 제1 트랜지스터(M1A)의 제2 단자에 연결되며, 제2 트랜지스터(M2A)의 제어 단자는 비교기(142)의 제2 출력 단자에 연결된다.The second transistor M2A has a first terminal, a second terminal, and a control terminal. The first terminal of the second transistor M2A may receive the first system voltage VR1, the second terminal of the second transistor M2A may be connected to the second terminal of the first transistor M1A, and the second terminal of the second transistor M2A may receive the first system voltage VR1. The control terminal of the 2 transistor (M2A) is connected to the second output terminal of the comparator 142.

제3 트랜지스터(M3A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제3 트랜지스터(M3A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제3 트랜지스터(M3A)의 제2 단자는 제2 트랜지스터(M2A)의 제어 단자에 연결되며, 제3 트랜지스터(M3A)의 제어 단자는 제3 트랜지스터(M3A)의 제1 단자에 연결된다.The third transistor M3A has a first terminal, a second terminal, and a control terminal. The first terminal of the third transistor M3A may receive the first system voltage VR1, the second terminal of the third transistor M3A may be connected to the control terminal of the second transistor M2A, and the third transistor M3A may receive the first system voltage VR1. The control terminal of the transistor M3A is connected to the first terminal of the third transistor M3A.

제4 트랜지스터(M4A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제4 트랜지스터(M4A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제4 트랜지스터(M4A)의 제2 단자는 제2 트랜지스터(M2A)의 제어 단자에 연결되며, 상기 제4 트랜지스터(M4A)의 제어 단자는 제2 트랜지스터(M2A)의 제2 단자에 연결된다.The fourth transistor M4A has a first terminal, a second terminal, and a control terminal. The first terminal of the fourth transistor M4A may receive the first system voltage VR1, and the second terminal of the fourth transistor M4A may be connected to the control terminal of the second transistor M2A. The control terminal of the 4 transistor (M4A) is connected to the second terminal of the second transistor (M2A).

제5 트랜지스터(M5A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제5 트랜지스터(M5A)의 제1 단자는 제1 트랜지스터(M1A)의 제2 단자에 연결되고, 제5 트랜지스터(M5A)의 제어 단자는 비교기(142)의 제1 입력 단자에 연결된다.The fifth transistor M5A has a first terminal, a second terminal, and a control terminal. The first terminal of the fifth transistor M5A is connected to the second terminal of the first transistor M1A, and the control terminal of the fifth transistor M5A is connected to the first input terminal of the comparator 142.

제6 트랜지스터(M6A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제6 트랜지스터(M6A)의 제1 단자는 제3 트랜지스터(M3A)의 제2 단자에 연결되고, 제6 트랜지스터(M6A)의 제2 단자는 제5 트랜지스터(M5A)의 제2 단자에 연결되며, 제6 트랜지스터(M6A)의 제어 단자는 비교기(142)의 제2 입력 단자에 연결된다.The sixth transistor M6A has a first terminal, a second terminal, and a control terminal. The first terminal of the sixth transistor (M6A) is connected to the second terminal of the third transistor (M3A), the second terminal of the sixth transistor (M6A) is connected to the second terminal of the fifth transistor (M5A), The control terminal of the sixth transistor M6A is connected to the second input terminal of the comparator 142.

제7 트랜지스터(M7A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제7 트랜지스터(M7A)의 제1 단자는 제5 트랜지스터(M5A)의 제2 단자에 연결되고, 제7 트랜지스터(M7A)의 제어 단자는 리셋 신호(SIGRST)를 수신할 수 있다.The seventh transistor M7A has a first terminal, a second terminal, and a control terminal. The first terminal of the seventh transistor M7A is connected to the second terminal of the fifth transistor M5A, and the control terminal of the seventh transistor M7A may receive the reset signal SIG RST .

또한, 도 3의 실시예에 있어서, 비교기(142)는 제10 트랜지스터(M10A)를 더 포함할 수 있다. 제10 트랜지스터(M10A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제10 트랜지스터(M10A)의 제1 단자는 제7 트랜지스터(M7A)의 제2 단자에 연결되고, 제10 트랜지스터(M10A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제10 트랜지스터(M10A)의 제어 단자는 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다. 그러나, 일부 실시예에서는, 제10 트랜지스터(M10A)는 비교기(142)로부터 생략될 수 있으며, 그와 같은 경우에 제7 트랜지스터(M7A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.Additionally, in the embodiment of FIG. 3, the comparator 142 may further include a tenth transistor (M10A). The tenth transistor M10A has a first terminal, a second terminal, and a control terminal. The first terminal of the tenth transistor M10A is connected to the second terminal of the seventh transistor M7A, the second terminal of the tenth transistor M10A may receive the second system voltage VR2, and the second terminal of the tenth transistor M10A may receive the second system voltage VR2. 10 The control terminal of the transistor (M10A) can receive the inverted light emission control signal (SIG EM1B ). However, in some embodiments, the tenth transistor M10A may be omitted from the comparator 142, in which case the second terminal of the seventh transistor M7A may receive the second system voltage VR2. You can.

본 발명의 실시예에서, 제1 시스템 전압(VR1)은 제2 시스템 전압(VR2)을 초과할 수 있다. 예를 들어, 제1 시스템 전압(VR1)은 시스템의 동작 전압일 수 있지만 그에 한정되는 것은 아니고, 제2 시스템 전압(VR2)은 시스템의 접지 전압일 수 있지만 그에 한정되는 것은 아니다. 또한, 반전된 광 방출 제어 신호(SIGEM1B) 및 광 방출 제어 신호(SIGEM1)는 극성이 반대인 두 개의 전압 신호일 수 있다.In an embodiment of the present invention, the first system voltage VR1 may exceed the second system voltage VR2. For example, the first system voltage VR1 may be the operating voltage of the system, but is not limited thereto, and the second system voltage VR2 may be the ground voltage of the system, but is not limited thereto. Additionally, the inverted light emission control signal (SIG EM1B ) and the light emission control signal (SIG EM1 ) may be two voltage signals with opposite polarities.

도 1의 실시예에 있어서(또한 도 3을 참조하면), 스위치 요소(160)는 제8 트랜지스터(M8A) 및 제1 저장 장치(C1A)를 포함할 수 있으며, 스위치 요소(150)는 제9 트랜지스터(M9A)를 포함할 수 있다.In the embodiment of Figure 1 (also referring to Figure 3), switch element 160 may include an eighth transistor (M8A) and a first storage device (C1A), and switch element 150 may include a ninth transistor (M8A). It may include a transistor (M9A).

제8 트랜지스터(M8A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제8 트랜지스터(M8A)의 제1 단자는 제1 데이터선(DTA1)에 연결되고, 제8 트랜지스터(M8A)의 제2 단자는 펄스 변조부(140)의 제1 단자에 연결될 수 있으며, 제8 트랜지스터(M8A)의 제어 단자는 주사선(SC1)에 연결된다.The eighth transistor M8A has a first terminal, a second terminal, and a control terminal. The first terminal of the eighth transistor M8A may be connected to the first data line DTA1, the second terminal of the eighth transistor M8A may be connected to the first terminal of the pulse modulator 140, and the eighth terminal may be connected to the first data line DTA1. The control terminal of the transistor (M8A) is connected to the scan line (SC1).

제1 저장 장치(C1A)는 제1 단자 및 제2 단자를 갖는다. 제1 저장 장치(C1A)의 제1 단자는 제8 트랜지스터(M8A)의 제2 단자에 연결되고, 제1 저장 장치(C1A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.The first storage device C1A has a first terminal and a second terminal. The first terminal of the first storage device C1A is connected to the second terminal of the eighth transistor M8A, and the second terminal of the first storage device C1A may receive the second system voltage VR2. .

제9 트랜지스터(M9A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제9 트랜지스터(M9A)의 제1 단자는 스위치 요소(150)의 제1 단자에 연결되고, 제9 트랜지스터(M9A)의 제2 단자는 스위치 요소(150)의 제2 단자에 연결되며, 제9 트랜지스터(M9A)의 제어 단자는 광 방출 제어 신호(SIGEM1)를 수신할 수 있다.The ninth transistor M9A has a first terminal, a second terminal, and a control terminal. The first terminal of the ninth transistor M9A is connected to the first terminal of the switch element 150, the second terminal of the ninth transistor M9A is connected to the second terminal of the switch element 150, and the ninth terminal is connected to the second terminal of the switch element 150. The control terminal of the transistor (M9A) may receive the light emission control signal (SIG EM1 ).

또한, 일부 실시예에서, 비교기(142)는 제11 트랜지스터(M11A)를 더 포함할 수 있다. 제11 트랜지스터(M11A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제11 트랜지스터(M11A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제11 트랜지스터(M11A)의 제2 단자는 비교기(142)의 제2 출력 단자에 연결되며, 제11 트랜지스터(M11A)의 제어 단자는 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다.Additionally, in some embodiments, the comparator 142 may further include an eleventh transistor M11A. The eleventh transistor M11A has a first terminal, a second terminal, and a control terminal. The first terminal of the 11th transistor M11A may receive the first system voltage VR1, the second terminal of the 11th transistor M11A may be connected to the second output terminal of the comparator 142, and the 11th transistor M11A may receive the first system voltage VR1. The control terminal of the transistor (M11A) may receive the inverted light emission control signal (SIG EM1B ).

게다가, 도 3의 실시예에서는, 제1 트랜지스터(M1A), 제3 트랜지스터(M3A), 제5 트랜지스터(M5A), 제6 트랜지스터(M6A), 제7 트랜지스터(M7A) 및 제10 트랜지스터(M10A)는 예를 들어 N형 트랜지스터일 수 있고, 제2 트랜지스터(M2A), 제4 트랜지스터(M4A), 제8 트랜지스터(M8A), 제9 트랜지스터(M9A) 및 제11 트랜지스터(M11A)는 예를 들어 P형 트랜지스터일 수 있다.Moreover, in the embodiment of Figure 3, the first transistor (M1A), the third transistor (M3A), the fifth transistor (M5A), the sixth transistor (M6A), the seventh transistor (M7A), and the tenth transistor (M10A) may be, for example, an N-type transistor, and the second transistor (M2A), fourth transistor (M4A), eighth transistor (M8A), ninth transistor (M9A), and eleventh transistor (M11A) are, for example, P It could be a type transistor.

일부 실시예에서는, 변동 비교 신호(SIGCS1)가 외부 파형 발생기에 의해 연속적으로 발생될 수 있고 기판(12) 상의 모든 발광 구동 회로(100(1,1)∼100(M,N))에 의해 공유될 수 있기 때문에, 발광 구동 회로(100(1,1)) 내의 비교기(142)는 제1 및 제2 스위치 요소(150, 160)의 트랜지스터(M9A, M8A)를 통해 비교를 수행하는 비교기(142)의 타이밍을 제어할 수 있다.In some embodiments, the variation comparison signal SIG CS1 may be continuously generated by an external waveform generator and generated by all light emission drive circuits 100(1,1) to 100(M,N) on the substrate 12. Because it can be shared, the comparator 142 in the light emission driving circuit 100 (1, 1) is a comparator ( 142) timing can be controlled.

도 4는 펄스 변조부(140)의 신호도이다. 시간 간격 T1B에서는, 주사 신호(SIGSC1)는 방출 데이터 신호(SIGDTA1)를 이용하여 제1 저장 장치(C1A)를 대응하는 전압으로 충전하도록 제8 트랜지스터(M8A)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 다음으로, 시간 간격 T2B에서는, 주사 신호(SIGSC1)는 높은 전압 레벨로 설정될 수 있고, 광 방출 제어 신호(SIGEM1)는 제9 트랜지스터(M9A)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 또한, 리셋 신호(SIGRST)는 제7 트랜지스터(M7A)를 턴온하기 위한 높은 전압 레벨로 설정될 수 있고, 반전된 광 방출 제어 신호(SIGEM1B)는 제10 트랜지스터(M10A)를 턴온하기 위한 높은 전압 레벨로 설정될 수 있다. 그러므로, 시간 간격 T2B에서는, 제5 트랜지스터(M5A) 및 제6 트랜지스터(M6A)는 방출 데이터 신호(SIGDTA1) 및 변동 비교 신호(SIGCS1)의 전압에 따라 서로 다른 크기를 갖는 전류를 발생시키고, 차례로 제2 트랜지스터(M2A) 및 제4 트랜지스터(M4A)의 바이어스 전압을 변화시키며, 극성이 반대인 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 출력할 수 있다.Figure 4 is a signal diagram of the pulse modulator 140. At the time interval T1B, the scan signal SIG SC1 is brought to a low voltage level for turning on the eighth transistor M8A to charge the first storage device C1A to a corresponding voltage using the emission data signal SIG DTA1 . can be set. Next, at the time interval T2B, the scanning signal (SIG SC1 ) can be set to a high voltage level, and the light emission control signal (SIG EM1 ) can be set to a low voltage level for turning on the ninth transistor (M9A). there is. Additionally, the reset signal (SIG RST ) may be set to a high voltage level to turn on the seventh transistor (M7A), and the inverted light emission control signal (SIG EM1B ) may be set to a high voltage level to turn on the tenth transistor (M10A). It can be set to a voltage level. Therefore, in the time interval T2B, the fifth transistor (M5A) and the sixth transistor (M6A) generate currents having different sizes depending on the voltages of the emission data signal (SIG DTA1 ) and the variation comparison signal (SIG CS1 ), The bias voltages of the second transistor (M2A) and the fourth transistor (M4A) are sequentially changed, and a first comparison signal (SIG CPA ) and a second comparison signal (SIG CPB ) of opposite polarity can be output.

게다가, 일부 실시예에서는, 광 방출 제어 신호(SIGEM1)가 제9 트랜지스터(M9A)를 턴오프하기 위한 높은 전압 레벨로 설정되고, 반전된 광 방출 제어 신호(SIGEM1B)가 제10 트랜지스터(M10A)를 턴오프하고 제11 트랜지스터(M11A)를 턴온하기 위한 낮은 전압 레벨로 설정될 때, 전압 시프터 회로(144)의 출력을 고정된 전압 레벨로 고정하여 전압 시프터 회로(144)가 부정확한 방출 지속 시간 변조 신호(SIGPWM)를 발생시키는 것을 방지하기 위해, 제11 트랜지스터(M11A)는 비교기(142)의 제2 출력 단자의 전압 레벨을 제1 시스템 전압(VR1)으로 고정할 수 있고, 펄스 변조부(140)는 디스에이블될 수 있다.Moreover, in some embodiments, the light emission control signal (SIG EM1 ) is set to a high voltage level to turn off the ninth transistor (M9A), and the inverted light emission control signal (SIG EM1B ) is set to a high voltage level to turn off the tenth transistor (M10A). ), when set to a low voltage level for turning off and turning on the eleventh transistor (M11A), the output of the voltage shifter circuit 144 is fixed to a fixed voltage level so that the voltage shifter circuit 144 continues to emit inaccurate In order to prevent generating the time modulation signal (SIG PWM ), the eleventh transistor (M11A) may fix the voltage level of the second output terminal of the comparator 142 to the first system voltage (VR1), and pulse modulation Unit 140 may be disabled.

방출 데이터 신호(SIGDTA1)의 전압 레벨이 변동 비교 신호(SIGCS1)의 전압 레벨보다 낮으면, 비교기(142)의 제2 출력 단자에서의 제2 비교 신호(SIGCPB) 출력을 제2 시스템 전압(VR2)에 근접하도록 풀다운(pull down)시키기 위해, 제6 트랜지스터(M6A)는 제5 트랜지스터(M5A)보다 더 높은 정도(degree)로 턴온되어 제5 트랜지스터(M5A)보다 더 큰 전류를 발생시키고, 반면에 제2 트랜지스터(M2A)는 제1 비교 신호(SIGCPA)를 제1 시스템 전압(VR1)에 근접하도록 풀업(pull up)시키기 위해 턴온된다. 반대로, 변동 비교 신호(SIGCS1)의 전압 레벨이 점진적으로 감소함에 따라, 방출 데이터 신호(SIGDTA1)의 전압 레벨은 변동 비교 신호(SIGCS1)의 전압 레벨을 초과할 것이고, 비교기(142)의 제1 출력 단자에서의 제1 비교 신호(SIGCPA) 출력을 제2 시스템 전압(VR2)에 근접하도록 풀다운시키기 위해, 제5 트랜지스터(M5A)는 제6 트랜지스터(M6A)보다 더 높은 정도로 턴온되어 제6 트랜지스터(M6A)보다 더 큰 전류를 발생시키고, 반면에 제2 비교 신호(SIGCPB)는 제1 시스템 전압(VR1)에 근접하도록 풀업된다. 또한, 도 4에서, 변동 비교 신호(SIGCS1)는 톱니 파형을 갖되, 상승 에지는 점진적인 전압 천이, 급격하지 않고 안정된 상향 천이를 가지며, 도 4에 나타낸 바와 같은 변동 비교 신호(SIGCS1)의 파형에 한정되지 않는다. 본 발명의 다른 실시예에 있어서, 변동 비교 신호(SIGCS1)의 상승 에지는 실질적으로 더 급격한 상향 천이로 될 수 있는바, 즉 전압 리플 변화가 무시될 수 있는 정도까지 전압 리플 변화가 저감되어 신호를 출력하고 전압을 반전시키는 비교기(142)의 효율을 증가시킨다. 더욱이, 회로 개발자는 사인파 신호와 같거나 그에 한정되지 않는 변동 비교 신호(SIGCS1)의 다른 파형을 선택할 수 있다.If the voltage level of the emission data signal (SIG DTA1 ) is lower than the voltage level of the fluctuation comparison signal (SIG CS1 ), the second comparison signal (SIG CPB ) output from the second output terminal of the comparator 142 is adjusted to the second system voltage. In order to pull down close to (VR2), the sixth transistor (M6A) is turned on to a higher degree than the fifth transistor (M5A) to generate a larger current than the fifth transistor (M5A). , On the other hand, the second transistor (M2A) is turned on to pull up the first comparison signal (SIG CPA ) to be close to the first system voltage (VR1). Conversely, as the voltage level of the varying comparison signal (SIG CS1 ) gradually decreases, the voltage level of the emission data signal (SIG DTA1 ) will exceed the voltage level of the varying comparison signal (SIG CS1 ), and the voltage level of the comparator 142 In order to pull down the first comparison signal (SIG CPA ) output at the first output terminal to be close to the second system voltage (VR2), the fifth transistor (M5A) is turned on to a higher degree than the sixth transistor (M6A) to 6 generates a larger current than the transistor (M6A), while the second comparison signal (SIG CPB ) is pulled up to be close to the first system voltage (VR1). In addition, in FIG. 4, the fluctuation comparison signal (SIG CS1 ) has a sawtooth waveform, but the rising edge has a gradual voltage transition and a stable upward transition without being sharp, and the waveform of the fluctuation comparison signal (SIG CS1 ) as shown in FIG. 4 It is not limited to In another embodiment of the present invention, the rising edge of the variation comparison signal (SIG CS1 ) may have a substantially more rapid upward transition, that is, the voltage ripple change is reduced to the extent that the voltage ripple change can be ignored, so that the signal Increases the efficiency of the comparator 142, which outputs and inverts the voltage. Moreover, circuit developers can choose other waveforms of the varying comparison signal (SIG CS1 ), such as, but not limited to, a sinusoidal signal.

일부 실시예에서, 발광 전자 장치(10)는 변동 비교 신호(SIGCS1)를 생성하도록 구성된 파형 발생 회로를 포함할 수 있다. 예를 들어, 파형 발생 회로는 방출 데이터 신호(SIGDTA1) 또는 주사 신호(SIGSC1)를 발생시키는 구동회로의 인접 영역과 같은 기판(12)의 주변 영역에 배치될 수 있거나, 또는 구동 회로와 일체화(통합)될 수 있다. 게다가, 파형 발생 회로는 발광 전자 장치(10)의 전력 기판 또는 제어 기판 상에 배치되거나, 또는 칩 온 필름(chip on film, COF) 패키지 또는 칩 온 글래스(chip on glass, COG) 패키지를 통해 기판(12) 상에 배치될 수 있다.In some embodiments, the light emitting electronic device 10 may include a waveform generation circuit configured to generate the variation comparison signal SIG CS1 . For example, the waveform generation circuit may be placed in a peripheral area of the substrate 12, such as in an area adjacent to a drive circuit that generates the emission data signal (SIG DTA1 ) or the scan signal (SIG SC1 ), or may be integrated with the drive circuit. It can be (integrated). In addition, the waveform generating circuit is disposed on the power board or control board of the light emitting electronic device 10, or on the board via a chip on film (COF) package or chip on glass (COG) package. (12) It can be placed on top.

비교기(142)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 발생시키고, 전압 시프터 회로(144)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)의 전압 및 파형을 더 조정하여, 요구되는 방출 지속 시간 변조 신호(SIGPWM)를 발생시킬 수 있다. 도 3에서, 전압 시프터 회로(144)는 제12 트랜지스터(M12A) 내지 제17 트랜지스터(M17A) 및 인버터(INV)를 포함할 수 있다.The comparator 142 generates a first comparison signal (SIG CPA ) and a second comparison signal (SIG CPB ), and the voltage shifter circuit 144 generates a first comparison signal (SIG CPA ) and a second comparison signal (SIG CPB ). By further adjusting the voltage and waveform, the required emission duration modulation signal (SIG PWM ) can be generated. In FIG. 3 , the voltage shifter circuit 144 may include 12th to 17th transistors (M12A) to 17th transistors (M17A) and an inverter (INV).

제12 트랜지스터(M12A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제12 트랜지스터(M12A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제12 트랜지스터(M12A)의 제어 단자는 비교기(142)의 제1 출력 단자에 연결된다.The twelfth transistor M12A has a first terminal, a second terminal, and a control terminal. The first terminal of the twelfth transistor M12A may receive the first system voltage VR1, and the control terminal of the twelfth transistor M12A is connected to the first output terminal of the comparator 142.

제13 트랜지스터(M13A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제13 트랜지스터(M13A)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제13 트랜지스터(M13A)의 제어 단자는 비교기(142)의 제2 출력 단자에 연결된다.The thirteenth transistor M13A has a first terminal, a second terminal, and a control terminal. The first terminal of the thirteenth transistor M13A may receive the first system voltage VR1, and the control terminal of the thirteenth transistor M13A is connected to the second output terminal of the comparator 142.

제14 트랜지스터(M14A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제14 트랜지스터(M14A)의 제1 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결되고, 제14 트랜지스터(M14A)의 제어 단자는 제13 트랜지스터(M13A)의 제2 단자에 연결된다.The fourteenth transistor M14A has a first terminal, a second terminal, and a control terminal. The first terminal of the 14th transistor M14A is connected to the second terminal of the 12th transistor M12A, and the control terminal of the 14th transistor M14A is connected to the second terminal of the 13th transistor M13A.

제15 트랜지스터(M15A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제15 트랜지스터(M15A)의 제1 단자는 제13 트랜지스터(M13A)의 제2 단자에 연결되고, 제15 트랜지스터(M15A)의 제어 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결된다.The fifteenth transistor M15A has a first terminal, a second terminal, and a control terminal. The first terminal of the fifteenth transistor M15A is connected to the second terminal of the thirteenth transistor M13A, and the control terminal of the fifteenth transistor M15A is connected to the second terminal of the twelfth transistor M12A.

제16 트랜지스터(M16A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제16 트랜지스터(M16A)의 제1 단자는 제14 트랜지스터(M14A)의 제2 단자에 연결되고, 제16 트랜지스터(M16A)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제16 트랜지스터(M16A)의 제어 단자는 제12 트랜지스터(M12A)의 제어 단자에 연결된다.The sixteenth transistor M16A has a first terminal, a second terminal, and a control terminal. The first terminal of the 16th transistor M16A is connected to the second terminal of the 14th transistor M14A, the second terminal of the 16th transistor M16A may receive the second system voltage VR2, and the second terminal of the 16th transistor M16A may receive the second system voltage VR2. The control terminal of the 16th transistor (M16A) is connected to the control terminal of the 12th transistor (M12A).

제17 트랜지스터(M17A)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제17 트랜지스터(M17A)의 제1 단자는 제15 트랜지스터(M15A)의 제2 단자에 연결되고, 제17 트랜지스터(M17A)의 제1 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제17 트랜지스터(M17A)의 제어 단자는 제13 트랜지스터(M13A)의 제어 단자에 연결된다.The seventeenth transistor M17A has a first terminal, a second terminal, and a control terminal. The first terminal of the 17th transistor M17A is connected to the second terminal of the 15th transistor M15A, the first terminal of the 17th transistor M17A may receive the second system voltage VR2, and the first terminal of the 17th transistor M17A may receive the second system voltage VR2. The control terminal of the 17th transistor (M17A) is connected to the control terminal of the 13th transistor (M13A).

인버터(INV)는 입력 단자와 출력 단자를 갖는다. 인버터(INV)의 입력 단자는 제12 트랜지스터(M12A)의 제2 단자에 연결되고, 인버터(INV)의 출력 단자는 방출 지속 시간 변조 신호(SIGPWM)를 출력할 수 있다.The inverter (INV) has an input terminal and an output terminal. The input terminal of the inverter (INV) is connected to the second terminal of the twelfth transistor (M12A), and the output terminal of the inverter (INV) may output an emission duration modulation signal (SIG PWM ).

도 3의 실시예에서, 상기 제12 트랜지스터(M12A) 및 제13 트랜지스터(M13A)는 P형 트랜지스터일 수 있으며, 상기 제14 트랜지스터(M14A), 제15 트랜지스터(M15A), 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)는 N형 트랜지스터일 수 있다. 제12 트랜지스터(M12A) 내지 제17 트랜지스터(M17A) 및 인버터(INV)는 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)를 급격하게 하기 위해 사용되어 방출 지속 시간 변조 신호(SIGPWM)를 펄스 변조 신호에 더 근접하게 한다.In the embodiment of FIG. 3, the twelfth transistor (M12A) and the thirteenth transistor (M13A) may be P-type transistors, and the fourteenth transistor (M14A), the fifteenth transistor (M15A), and the sixteenth transistor (M16A) may be P-type transistors. and the seventeenth transistor (M17A) may be an N-type transistor. The 12th transistors (M12A) to 17th transistors (M17A) and the inverter (INV) are used to sharpen the first comparison signal (SIG CPA ) and the second comparison signal (SIG CPB ) to increase the emission duration modulation signal (SIG). PWM ) closer to the pulse modulation signal.

또한 도 3에서는, 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)가 제1 비교 신호(SIGCPA) 및 제2 비교 신호(SIGCPB)에 따라 풀다운 전류를 실시간으로 발생시켜, 방출 지속 시간 변조 신호(SIGPWM)의 상승 에지 및 하강 에지를 더 급격하게 만들고 그에 따라 그레이스케일(계조) 해상도와 같이 발광 컴포넌트(110)의 휘도 해상도를 향상시킬 수 있다. 방출 지속 시간 변조 신호의 파형이 필요요건에 이미 부합되는 일부 실시예에서는, 제16 트랜지스터(M16A) 및 제17 트랜지스터(M17A)는 생략될 수 있고, 제14 트랜지스터(M14A) 및 제15 트랜지스터(M15A)의 각각의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.In addition, in Figure 3, the 16th transistor (M16A) and the 17th transistor (M17A) generate a pull-down current in real time according to the first comparison signal (SIG CPA ) and the second comparison signal (SIG CPB ), thereby modulating the emission duration. The rising edge and falling edge of the signal (SIG PWM ) can be made more sharply, thereby improving the luminance resolution of the light emitting component 110, such as grayscale resolution. In some embodiments where the waveform of the emission duration modulation signal already meets the requirements, the sixteenth transistor (M16A) and the seventeenth transistor (M17A) may be omitted, and the fourteenth transistor (M14A) and the fifteenth transistor (M15A) may be omitted. ) Each second terminal may receive a second system voltage (VR2).

펄스 변조부(140)는 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있고, 발광 구동회로(100(1,1))는 발광 컴포넌트(110)의 발광 주기를 조정하기 위해 방출 지속 시간 변조 신호(SIGPWM)를 이용할 수 있는바, 그에 따라 다양한 휘도 레벨을 달성할 수 있다. 그와 같은 상황에서는, 발광 구동회로(100(1,1)) 내의 발광 컴포넌트(110)가 일정한 구동 전류(ID)에 의해 구동될 수 있기 때문에, 발광 컴포넌트(110)에 의해 생성되는 컬러 시프트가 저감된다.The pulse modulator 140 may compare the emission data signal (SIG DTA1 ) and the variation comparison signal (SIG CS1 ) to generate an emission duration modulation signal (SIG PWM ), and the light emission driving circuit (100(1,1) ) may use an emission duration modulation signal (SIG PWM ) to adjust the emission period of the light emitting component 110, thereby achieving various brightness levels. In such a situation, since the light-emitting component 110 in the light-emitting driving circuit 100(1,1) can be driven by a constant driving current ID, the color shift generated by the light-emitting component 110 It is reduced.

게다가, 본 발명의 일부 실시예에서는, 다른 주사선과 다른 광 방출 제어선에 연결된 기판(12) 상의 발광 구동 회로가 광을 방출하기 위해 서로 다른 시간 간격 동안 선택될 수 있기 때문에, 서로 다른 발광 구동 회로의 펄스 변조부가 전압 시프터 회로(144)를 공유할 수 있다. 예를 들어, 발광 구동회로(100(2,1)) 및 발광 구동회로(100(1,1))는 각각 주사선(SC1, SC2)에 연결되고, 각각 다른 광 방출 제어선(EM1, EM2)에 연결되는바, 즉 발광 구동회로(100(2,1)) 및 발광 구동회로(100(1,1))가 서로 다른 시간 간격에 선택될 수 있다. 이러한 경우에, 발광 구동 회로(100(1,1))는 비교기(142)를 포함할 수 있고, 발광 구동 회로(100(2,1)) 및 발광 구동 회로(100(1,1))는 발광 구동회로(100(1,1)) 내의 전압 시프터 회로(144)를 공유하기 위해 시분할 멀티플렉싱(time-division multiplexing)을 이용한다. 그러나, 본 발명은 전압 시프터 회로를 공유하기 위해 시분할 멀티플렉싱을 이용하는 발광 구동 회로에 한정되지 않고, 발광 구동 회로(100(1,1)∼100(M,N))의 각각은 분리된 독립한 펄스 변조부를 가질 수 있다.Moreover, in some embodiments of the present invention, different light emission drive circuits on the substrate 12 connected to different scan lines and different light emission control lines can be selected for different time intervals to emit light. The pulse modulator may share the voltage shifter circuit 144. For example, the light emission driving circuit 100(2,1) and the light emission driving circuit 100(1,1) are respectively connected to the scan lines SC1 and SC2, and are connected to different light emission control lines EM1 and EM2, respectively. That is, the light emission driving circuit 100(2,1) and the light emission driving circuit 100(1,1) can be selected at different time intervals. In this case, the light emission drive circuit 100(1,1) may include a comparator 142, and the light emission drive circuit 100(2,1) and the light emission drive circuit 100(1,1) may include Time-division multiplexing is used to share the voltage shifter circuit 144 within the light emission driving circuit 100(1,1). However, the present invention is not limited to the light emission driving circuit using time division multiplexing to share the voltage shifter circuit, and each of the light emission driving circuits 100(1,1) to 100(M,N) has a separate and independent pulse. It may have a modulation section.

도 5는 본 발명의 다른 실시예에 따른 펄스 변조부(240)의 개략도이다. 펄스 변조부(240)는 펄스 변조부(140)를 대체하기 위해 발광 구동회로(100(1,1))에 채용될 수 있다. 도 5에서, 펄스 변조부(240)는 비교기(242) 및 파형 재성형기(waveform reshaper; 244)를 포함할 수 있다.Figure 5 is a schematic diagram of the pulse modulator 240 according to another embodiment of the present invention. The pulse modulator 240 may be employed in the light emission driving circuit 100(1,1) to replace the pulse modulator 140. In Figure 5, the pulse modulator 240 may include a comparator 242 and a waveform reshaper (waveform reshaper) 244.

비교기(242)는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는다. 비교기(242)의 제1 입력 단자는 방출 데이터 신호(SIGDTA1)를 수신하기 위해 펄스 변조부(240)의 제1 단자에 연결될 수 있고, 비교기(242)의 제2 입력 단자는 변동 비교 신호(SIGCS1)를 수신하기 위해 펄스 변조부(240)의 제2 단자에 연결될 수 있으며, 비교기(242)는 비교기(242)의 출력 단자에서 비교 신호(SIGCP)를 출력하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있다. 파형 재성형기(244)는 비교기(242)의 출력 단자에 연결될 수 있고, 방출 지속 시간 변조 신호(SIGPWM)를 발생시키기 위해 비교 신호(SIGCP)의 파형을 급격하게 할 수 있다.Comparator 242 has a first input terminal, a second input terminal, and an output terminal. The first input terminal of the comparator 242 may be connected to the first terminal of the pulse modulator 240 to receive the emission data signal (SIG DTA1 ), and the second input terminal of the comparator 242 may be connected to the fluctuation comparison signal ( It may be connected to the second terminal of the pulse modulator 240 to receive SIG CS1 ), and the comparator 242 is configured to output a comparison signal (SIG CP ) at the output terminal of the comparator 242. DTA1 ) and the variation comparison signal (SIG CS1 ) can be compared. Waveform reshaper 244 may be connected to the output terminal of comparator 242 and may steepen the waveform of the comparison signal (SIG CP ) to generate an emission duration modulation signal (SIG PWM ).

도 5의 실시예에서, 스위치 요소(260)는 제1 트랜지스터(M1B)를 포함할 수 있고, 스위치 요소(250)는 제2 트랜지스터(M2B)를 포함할 수 있다. 제1 트랜지스터(M1B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제1 트랜지스터(M1B)의 제1 단자는 제1 데이터선(DTA1)에 연결되고, 제1 트랜지스터(M1B)의 제2 단자는 비교기(242)의 제1 단자에 연결되며, 제1 트랜지스터(M1B)의 제어 단자는 주사선(SC1)에 연결된다.In the embodiment of Figure 5, the switch element 260 may include a first transistor (M1B), and the switch element 250 may include a second transistor (M2B). The first transistor M1B has a first terminal, a second terminal, and a control terminal. The first terminal of the first transistor (M1B) is connected to the first data line (DTA1), the second terminal of the first transistor (M1B) is connected to the first terminal of the comparator 242, and the first transistor (M1B) )'s control terminal is connected to the scan line (SC1).

제2 트랜지스터(M2B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제2 트랜지스터(M2B)의 제1 단자는 비교 신호선(CS1)에 연결되고, 제2 트랜지스터(M2B)의 제2 단자는 비교기(242)의 제2 단자에 연결되며, 제2 트랜지스터(M2B)의 제어 단자는 광 방출 제어 신호(SIGEM1)를 수신할 수 있다. The second transistor M2B has a first terminal, a second terminal, and a control terminal. The first terminal of the second transistor M2B is connected to the comparison signal line CS1, the second terminal of the second transistor M2B is connected to the second terminal of the comparator 242, and the second terminal of the second transistor M2B is connected to the second terminal of the comparator 242. The control terminal may receive a light emission control signal (SIG EM1 ).

즉, 스위칭 요소(250, 260)는 각각 적절한 시간에 변동 비교 신호(SIGCS1)와 방출 데이터 신호(SIGDTA1)를 수신하기 위해 광 방출 제어 신호(SIGEM1)와 주사 신호(SIGSC1)에 따라 비교기(242)를 제어할 수 있다.That is, the switching elements 250 and 260 are configured according to the light emission control signal (SIG EM1 ) and the scanning signal (SIG SC1 ) to receive the fluctuation comparison signal (SIG CS1 ) and the emission data signal (SIG DTA1 ) at appropriate times, respectively. The comparator 242 can be controlled.

비교기(242)는 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B), 제2 저장 컴포넌트(C1B) 및 제1 인버터(INV1)를 포함한다.Comparator 242 includes a third transistor (M3B) and a fourth transistor (M4B), a second storage component (C1B), and a first inverter (INV1).

제1 인버터(INV1)는 입력 단자와 출력 단자를 갖는다. 제1 인버터(INV1)의 입력 단자는 비교기(242)의 제1 입력 단자 및 제2 입력 단자에 연결되고, 제1 인버터(INV1)의 출력 단자는 비교기(242)의 출력 단자에 연결된다. The first inverter (INV1) has an input terminal and an output terminal. The input terminal of the first inverter (INV1) is connected to the first and second input terminals of the comparator 242, and the output terminal of the first inverter (INV1) is connected to the output terminal of the comparator 242.

제2 저장 컴포넌트(C1B)는 제1 단자 및 제2 단자를 갖는다. 제2 저장 컴포넌트(C1B)의 제1 단자는 제1 인버터(INV1)의 입력 단자에 연결되고, 제2 저장 컴포넌트(C1B)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있다.The second storage component C1B has a first terminal and a second terminal. The first terminal of the second storage component C1B is connected to the input terminal of the first inverter INV1, and the second terminal of the second storage component C1B may receive the second system voltage VR2.

제3 트랜지스터(M3B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제3 트랜지스터(M3B)의 제1 단자는 제1 인버터(INV1)의 출력 단자에 연결되고, 제3 트랜지스터(M3B)의 제2 단자는 제1 인버터(INV1)의 입력 단자에 연결되며, 제3 트랜지스터(M3B)의 제어 단자는 주사 신호(SIGSC1)와 극성이 반대인 반전된 주사 신호(SIGSC1B)를 수신할 수 있다.The third transistor M3B has a first terminal, a second terminal, and a control terminal. The first terminal of the third transistor (M3B) is connected to the output terminal of the first inverter (INV1), the second terminal of the third transistor (M3B) is connected to the input terminal of the first inverter (INV1), and the third terminal is connected to the input terminal of the first inverter (INV1). The control terminal of the transistor (M3B) may receive an inverted scan signal (SIG SC1B ) whose polarity is opposite to that of the scan signal (SIG SC1 ).

제4 트랜지스터(M4B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제4 트랜지스터(M4B)의 제1 단자는 제1 인버터(INV1)의 출력 단자에 연결되고, 제4 트랜지스터(M4B)의 제2 단자는 제1 인버터(INV1)의 입력 단자에 연결되며, 제4 트랜지스터(M4B)의 제어 단자는 주사선(SC1)에 연결된다.The fourth transistor M4B has a first terminal, a second terminal, and a control terminal. The first terminal of the fourth transistor (M4B) is connected to the output terminal of the first inverter (INV1), the second terminal of the fourth transistor (M4B) is connected to the input terminal of the first inverter (INV1), and the fourth terminal is connected to the input terminal of the first inverter (INV1). The control terminal of the transistor (M4B) is connected to the scan line (SC1).

도 5의 실시예에서, 제1 트랜지스터(M1B), 제2 트랜지스터(M2B) 및 제4 트랜지스터(M4B)는 P형 트랜지스터일 수 있고, 제3 트랜지스터(M3B)는 N형 트랜지스터일 수 있다. 도 6은 펄스 변조부(240)의 신호도이다. 도 6의 시간 간격 T1C에서, 주사 신호(SIGSC1)는 방출 데이터 신호(SIGDTA1)를 이용하여 제2 저장 컴포넌트(C1B)를 대응하는 전압으로 충전하도록 제1 트랜지스터(M1B)를 턴온하기 위한 낮은 전압 레벨로 설정될 수 있다. 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B)도 또한 턴온되기 때문에 제1 인버터(INV1)의 입력 단자와 출력 단자가 동일한 전압으로 유지되고, 제1 인버터(INV1)의 풀업 트랜지스터 및 풀다운 트랜지스터가 동시에 턴온되므로, 제1 인버터(INV1)의 입력 단자와 출력 단자는 중간 전압으로 유지된다.In the embodiment of FIG. 5, the first transistor M1B, the second transistor M2B, and the fourth transistor M4B may be P-type transistors, and the third transistor M3B may be an N-type transistor. Figure 6 is a signal diagram of the pulse modulator 240. At time interval T1C in FIG. 6 , the scan signal SIG SC1 is set to a low voltage for turning on the first transistor M1B to charge the second storage component C1B to a corresponding voltage using the emission data signal SIG DTA1 . It can be set to a voltage level. Since the third transistor (M3B) and fourth transistor (M4B) are also turned on, the input terminal and output terminal of the first inverter (INV1) are maintained at the same voltage, and the pull-up transistor and pull-down transistor of the first inverter (INV1) are turned on. Since they are turned on at the same time, the input terminal and output terminal of the first inverter (INV1) are maintained at the intermediate voltage.

다음으로, 시간 간격 T2C에서는, 주사 신호(SIGSC1)는 하이 레벨로 설정될 수 있고, 광 방출 제어 신호(SIGEM1)는 제2 트랜지스터(M2B)를 턴온하고 제3 트랜지스터(M3B) 및 제4 트랜지스터(M4B)를 턴오프하기 위한 낮은 전압 레벨로 설정될 수 있다. 변동 비교 신호(SIGCS1)의 전압과 제2 저장 컴포넌트(C1B)의 전압은 서로 중첩되고, 변동 비교 신호(SIGCS1)의 전압에서의 변화에 따라, 제2 저장 컴포넌트(C1B)의 제1 단자에서의 전압은 상승 또는 하강할 것이며, 그 결과, 제1 인버터(INV1)는 더 이상 중간 전압 레벨을 출력하지 않고 높은 전압 레벨과 낮은 전압 레벨 사이에서 교대로 출력할 것이다. 방출 데이터 신호(SIGDTA1)의 전압 레벨 또는 제2 저장 컴포넌트(C1B)를 충전하는 전압 레벨은, 제1 인버터(INV1)가 시간 간격 T2C 동안에 높은 전압 레벨과 낮은 전압 레벨로 설정되는 지속 시간에 영향을 미칠 것이다.Next, at the time interval T2C, the scanning signal (SIG SC1 ) can be set to a high level, and the light emission control signal (SIG EM1 ) turns on the second transistor (M2B) and turns on the third transistor (M3B) and the fourth transistor (M3B). It can be set to a low voltage level to turn off the transistor (M4B). The voltage of the fluctuation comparison signal (SIG CS1 ) and the voltage of the second storage component (C1B) overlap each other, and according to the change in the voltage of the fluctuation comparison signal (SIG CS1 ), the first terminal of the second storage component (C1B) The voltage at will rise or fall, and as a result, the first inverter (INV1) will no longer output an intermediate voltage level but will alternately output between a high voltage level and a low voltage level. The voltage level of the emission data signal SIG DTA1 or the voltage level charging the second storage component C1B influences the duration for which the first inverter INV1 is set to high and low voltage levels during the time interval T2C. It will go crazy.

게다가, 비교기(242)가 비주사 및 비발광 시간 간격 동안 잘못된 동작을 수행하는 것을 방지하도록 비교기(242)를 디스에이블하기 위해, 본 발명의 일부 실시예에서는, 비교기(242)는 제1 인버터(INV1)를 제어하기 위한 NAND 게이트를 더 포함할 수 있다. Additionally, to disable comparator 242 to prevent it from performing erroneous operations during non-scanning and non-emitting time intervals, in some embodiments of the invention, comparator 242 is configured to operate the first inverter ( It may further include a NAND gate for controlling INV1).

NAND 게이트는 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는다. NAND 게이트의 제1 입력 단자는 반전된 주사 신호(SIGSC1B)를 수신할 수 있고, NAND 게이트의 제2 입력 단자는 광 방출 제어 신호(SIGEM1)와 극성이 반대인 반전된 광 방출 제어 신호(SIGEM1B)를 수신할 수 있다.The NAND gate has a first input terminal, a second input terminal, and an output terminal. The first input terminal of the NAND gate may receive an inverted scanning signal (SIG SC1B ), and the second input terminal of the NAND gate may receive an inverted light emission control signal (SIG EM1 ) whose polarity is opposite to the light emission control signal (SIG EM1). SIG EM1B ) can be received.

이러한 경우에, 제1 인버터(INV1)는 제5 트랜지스터(M5B), 제6 트랜지스터(M6B) 및 제7 트랜지스터(M7B)로 구성될 수 있다.In this case, the first inverter INV1 may be composed of a fifth transistor M5B, a sixth transistor M6B, and a seventh transistor M7B.

제5 트랜지스터(M5B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제5 트랜지스터(M5B)의 제1 단자는 제1 시스템 전압(VR1)을 수신할 수 있고, 제5 트랜지스터(M5B)의 제어 단자는 제1 인버터(INV1)의 입력 단자에 연결된다.The fifth transistor M5B has a first terminal, a second terminal, and a control terminal. The first terminal of the fifth transistor M5B may receive the first system voltage VR1, and the control terminal of the fifth transistor M5B is connected to the input terminal of the first inverter INV1.

제6 트랜지스터(M6B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제6 트랜지스터(M6B)의 제1 단자는 제5 트랜지스터(M5B)의 제2 단자에 연결되고, 제6 트랜지스터(M6B)의 제2 단자는 제1 인버터(INV1)의 출력 단자에 연결되며, 제6 트랜지스터(M6A)의 제어 단자는 NAND 게이트의 출력 단자에 연결된다.The sixth transistor M6B has a first terminal, a second terminal, and a control terminal. The first terminal of the sixth transistor M6B is connected to the second terminal of the fifth transistor M5B, the second terminal of the sixth transistor M6B is connected to the output terminal of the first inverter INV1, and the second terminal of the sixth transistor M6B is connected to the output terminal of the first inverter INV1. 6 The control terminal of the transistor (M6A) is connected to the output terminal of the NAND gate.

제7 트랜지스터(M7B)는 제1 단자, 제2 단자 및 제어 단자를 갖는다. 제7 트랜지스터(M7B)의 제1 단자는 제6 트랜지스터(M6B)의 제2 단자에 연결되고, 제7 트랜지스터(M7B)의 제2 단자는 제2 시스템 전압(VR2)을 수신할 수 있으며, 제7 트랜지스터(M7B)의 제어 단자는 제5 트랜지스터(M5B)의 제어 단자에 연결된다.The seventh transistor M7B has a first terminal, a second terminal, and a control terminal. The first terminal of the seventh transistor M7B is connected to the second terminal of the sixth transistor M6B, the second terminal of the seventh transistor M7B may receive the second system voltage VR2, and the second terminal of the seventh transistor M7B may receive the second system voltage VR2. The control terminal of the 7 transistor (M7B) is connected to the control terminal of the 5th transistor (M5B).

도 5에서, 제5 트랜지스터(M5B) 및 제6 트랜지스터(M6B)는 P형 트랜지스터일 수 있고, 제7 트랜지스터(M7B)는 N형 트랜지스터일 수 있다. 그러므로, 비주사 및 비발광 시간 간격 동안에, 반전된 주사 신호(SIGSC1B)는 낮은 전압 레벨로 설정되고 반전된 광 방출 제어 신호(SIGEM1B)는 낮은 전압 레벨로 설정되기 때문에, NAND 게이트의 출력 단자는 높은 전압 레벨로 설정되고, 따라서 제6 트랜지스터(M6B)가 턴오프되어 제1 인버터(INV1)가 위상 반전 동작을 수행하는 것을 정지시킨다. 반대로, 주사 및 발광 시간 간격 동안에는, 반전된 주사 신호(SIGSC1B)는 높은 전압 레벨로 설정되고 반전된 광 방출 제어 신호(SIGEM1B)는 높은 전압 레벨로 설정되므로, NAND 게이트의 출력 단자가 낮은 전압 레벨로 설정되고, 제6 트랜지스터(M6B)가 턴온되어 제1 인버터(INV1)가 위상 반전 동작을 수행하는 것을 가능하게 한다.In FIG. 5 , the fifth transistor M5B and the sixth transistor M6B may be P-type transistors, and the seventh transistor M7B may be an N-type transistor. Therefore, during the non-scanning and non-emitting time intervals, the inverted scanning signal (SIG SC1B ) is set to a low voltage level and the inverted light emission control signal (SIG EM1B ) is set to a low voltage level, so that the output terminal of the NAND gate is set to a high voltage level, and thus the sixth transistor (M6B) is turned off to stop the first inverter (INV1) from performing the phase inversion operation. Conversely, during the scanning and emission time interval, the inverted scanning signal (SIG SC1B ) is set to a high voltage level and the inverted light emission control signal (SIG EM1B ) is set to a high voltage level, so that the output terminal of the NAND gate is set to a low voltage level. is set to the level, and the sixth transistor (M6B) is turned on to enable the first inverter (INV1) to perform a phase inversion operation.

비교기(242)는 높은 전압 레벨과 낮은 전압 레벨 사이에서 스위칭하는 비교 신호(SIGCP)를 출력하기 위해 방출 데이터 신호(SIGDTA1)와 변동 비교 신호(SIGCS1)를 비교할 수 있지만, 비교 신호(SIGCP)의 전압 레벨 사이에서 스위칭하는 속도는 더 느려지고, 따라서 펄스 변조부(240)는 파형 재성형기(244)를 이용하여 비교 신호(SIGCP)의 파형을 조정할 수 있다.Comparator 242 may compare the emission data signal (SIG DTA1 ) and the fluctuating comparison signal (SIG CS1 ) to output a comparison signal (SIG CP ) that switches between high and low voltage levels. The switching speed between voltage levels of CP ) becomes slower, and therefore the pulse modulator 240 can adjust the waveform of the comparison signal (SIG CP ) using the waveform reshaper 244.

도 5에 있어서, 파형 재성형기(244)는 제2 인버터(INV2), 제3 인버터(INV3) 및 제4 인버터(INV4)를 포함할 수 있다.In FIG. 5 , the waveform reshaper 244 may include a second inverter (INV2), a third inverter (INV3), and a fourth inverter (INV4).

제2 인버터(INV2)는 입력 단자와 출력 단자를 갖는다. 제2 인버터(INV2)의 입력 단자는 비교기(242)의 출력 단자에 연결된다. 제3 인버터(INV3)는 입력 단자와 출력 단자를 갖는다. 제3 인버터(INV3)의 입력 단자는 제2 인버터(INV2)의 출력단에 연결된다. 제4 인버터(INV4)는 입력 단자와 출력 단자를 갖는다. 제4 인버터(INV4)의 입력 단자는 제3 인버터(INV3)의 출력 단자에 연결되고, 제4 인버터(INV4)의 출력 단자는 방출 지속 시간 변조 신호(SIGPWM)를 출력할 수 있다.The second inverter (INV2) has an input terminal and an output terminal. The input terminal of the second inverter (INV2) is connected to the output terminal of the comparator 242. The third inverter (INV3) has an input terminal and an output terminal. The input terminal of the third inverter (INV3) is connected to the output terminal of the second inverter (INV2). The fourth inverter (INV4) has an input terminal and an output terminal. The input terminal of the fourth inverter (INV4) is connected to the output terminal of the third inverter (INV3), and the output terminal of the fourth inverter (INV4) can output an emission duration modulation signal (SIG PWM ).

제2 인버터(INV2), 제3 인버터(INV3) 및 제4 인버터(INV4)는 비교 신호(SIGCP)에 따라 더 급격한 상승 에지 및 하강 에지를 갖고, 일정한 구동 전류(ID)에 따라 발광 구동 회로(100(1,1)) 내의 발광 컴포넌트(110)를 구동하며, 컬러 시프트를 저감하는 방출 지속 시간 변조 신호(SIGPWM)를 출력하도록 채용될 수 있다.The second inverter (INV2), the third inverter (INV3), and the fourth inverter (INV4) have sharper rising and falling edges according to the comparison signal (SIG CP ), and a light emission driving circuit according to a constant driving current (ID) It can be employed to drive the light emitting component 110 in (100(1,1)) and output an emission duration modulated signal (SIG PWM ) that reduces color shift.

또한, 도 6에서의 변동 비교 신호(SIGCS1)의 파형은 도 4에서의 파형과 다르다. 도 6에서, 변동 비교 신호(SIGCS1)의 상승 에지는 실질적으로 급격한 상향 천이를 갖는바, 즉 전압 리플 변화가 감소되어 신호를 출력하고 전압을 변환하는 비교기(242)의 효율을 증가시킬 수 있다. 다시 말해서, 도 4 및 도 6은 변동 비교 신호(SIGCS1)의 예시적인 파형을 제공할 뿐이고, 변동 비교 신호(SIGCS1)의 다른 파형을 발생시키기 위한 요구 사항 또는 하드웨어 부품의 특성에 기인한 변동 비교 신호의 파형의 불규칙한 변형에 기초하여 다른 유형의 파형 발생기를 선정하는 것은 본 발명의 범위 내에 있다.Additionally, the waveform of the variation comparison signal (SIG CS1 ) in FIG. 6 is different from the waveform in FIG. 4. In FIG. 6, the rising edge of the variable comparison signal SIG CS1 has a substantially sharp upward transition, that is, the voltage ripple change is reduced, thereby increasing the efficiency of the comparator 242 that outputs the signal and converts the voltage. . In other words, Figures 4 and 6 only provide example waveforms of the fluctuation comparison signal (SIG CS1 ), and variations due to the characteristics of the hardware components or requirements for generating other waveforms of the fluctuation comparison signal (SIG CS1 ) It is within the scope of the present invention to select different types of waveform generators based on irregular variations in the waveforms of the comparison signals.

도 7은 본 발명의 일 실시예에 따른 전자 장치(20)의 개략도이다. 전자 장치(20) 및 전자 장치(10)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 그러나, 전자 장치(20)는 파형 발생부(24) 및 회로 기판(28)을 더 포함한다. 도 7에서, 발광 구동회로(200(1,1)∼200(M,N))는 기판(22)의 활성 영역(AA)에 증착될 수 있다. 파형 발생부(24)는 기판(22)의 활성 영역(AA) 외부의 주변 영역(PA)에 배치될 수 있다. 파형 발생부(24)는 변동 비교 신호(SIGCS1)를 발생시키도록 구성된다. 일부 실시예에서, 기판(22)은 유리 재료 또는 수지 재료와 같은 투명 재료일 수 있다. 파형 발생부(24)는 COF(chip on film) 패키지 또는 COG(chip on glass) 패키지를 통해 기판(12) 상에 배치될 수 있다.Figure 7 is a schematic diagram of an electronic device 20 according to an embodiment of the present invention. Electronic device 20 and electronic device 10 have similar structures and may operate according to similar principles. However, the electronic device 20 further includes a waveform generator 24 and a circuit board 28. In FIG. 7 , light emission driving circuits 200(1,1) to 200(M,N) may be deposited on the active area AA of the substrate 22. The waveform generator 24 may be disposed in the peripheral area PA outside the active area AA of the substrate 22 . The waveform generator 24 is configured to generate a variation comparison signal (SIG CS1 ). In some embodiments, substrate 22 may be a transparent material, such as a glass material or a resin material. The waveform generator 24 may be disposed on the substrate 12 through a chip on film (COF) package or a chip on glass (COG) package.

회로 기판(28)은 기판(22)의 외부에 배치될 수 있고, 전자 장치(20) 내의 발광 구동 회로(200(1,1)∼200(M,N))에 의해 요구되는 높은 동작 전압(VGH) 및 낮은 동작 전압(VGL)을 발생시킬 수 있으며, 소정의 데이터 신호(SIGDTB1∼SIGDTBN), 광 방출 데이터 신호(SIGDTA1∼SIGDTAN) 및 리셋 신호(SIGRST1∼SIGRSTN)를 발생시킬 수 있다. 일부 실시예에서, 높은 동작 전압(VGH)은 N형 트랜지스터를 턴온시키기 위한 동작 전압일 수 있고, 낮은 동작 전압(VGL)은 N형 트랜지스터를 턴오프시키기 위한 동작 전압일 수 있다. 또한, 전자 장치(20)는 리셋 신호선(RST1∼RSTN)을 통해 리셋 신호(SIGRST1∼SIGRSTN)를 전송하여 발광 구동회로(200(1,1)∼200(M,N)) 내의 펄스 변조부(240)를 리셋시키도록 할 수 있다.The circuit board 28 may be disposed outside the substrate 22 and may have a high operating voltage ( VGH) and a low operating voltage (VGL), and generate a predetermined data signal (SIG DTB1 ∼ SIG DTBN ), an optical emission data signal (SIG DTA1 ∼SIG DTAN ), and a reset signal (SIG RST1 ∼SIG RSTN ). You can do it. In some embodiments, the high operating voltage (VGH) may be an operating voltage for turning on the N-type transistor, and the low operating voltage (VGL) may be an operating voltage for turning off the N-type transistor. In addition, the electronic device 20 transmits reset signals (SIG RST1 to SIG RSTN) through reset signal lines (RST1 to RSTN ) to perform pulse modulation in the light emission driving circuits (200(1,1) to 200(M,N)). Unit 240 can be reset.

일부 실시예에서, 회로 기판(28)은 픽셀 값 및 감마 보정 테이블에 따라 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 발생시킬 수 있다. 예를 들어, 회로 기판(28)은 대응하는 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 발생시키기 위해 이미지 내용에 대응하는 픽셀 값에 따라 감마 보정 테이블을 검색(look-up)할 수 있다. 인간의 눈의 밝기의 인식이 비선형이기 때문에, 대응하는 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)는 인간의 눈에 의해 더 잘 감지되는 이미지를 생성하도록 발광 구동회로(200(1,1)∼200(M,N))를 구동하기 위해 감마 보정 테이블을 이용하여 얻어질 수 있다. 게다가, 일부 실시예에서, 회로 기판(28)은 이미지에서의 불균일성의 레벨을 감소시키고 적절한 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)를 생성하며 발광 구동회로(200(1,1)∼200(M,N))에 의해 생성된 이미지에서의 불균일한 결함을 저감하기 위해 데무라(demura) 동작을 더 수행할 수 있다.In some embodiments, circuit board 28 may generate light emission data signals SIG DTA1 - SIG DTAN according to pixel values and a gamma correction table. For example, circuit board 28 may look-up a gamma correction table according to pixel values corresponding to image content to generate corresponding light emission data signals SIG DTA1 -SIG DTAN . Because the human eye's perception of brightness is non-linear, the corresponding light emission data signal (SIG DTA1 ~ SIG DTAN ) is driven by the light emission drive circuit (200(1,1) ~) to produce an image that is better perceived by the human eye. 200(M,N)) can be obtained by using a gamma correction table to drive. Additionally, in some embodiments, circuit board 28 reduces the level of non-uniformity in the image, generates appropriate light emission data signals SIG DTA1 - SIG DTAN , and controls light emission drive circuits 200(1,1) -200( A demura operation may be further performed to reduce non-uniform defects in the image generated by M, N)).

도 8은 본 발명의 일 실시예에 따른 전자 장치(30)의 개략도이다. 전자 장치(30) 및 전자 장치(20)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 회로 기판(38)은 기판(32)의 외부에 배치될 수 있다. 전자 장치(30)는 회로 기판(38)에 연결된 전압 발생 회로(36)를 더 포함할 수 있다. 이러한 경우에, 파형 발생부(34)는 기판(32) 내의 회로 부품을 감소시키기 위해 회로 기판(38) 내에 배치되어 전자 장치(30)의 회로 설계를 단순화시킬 수 있다. 더욱이, 전압 발생 회로(36)는 요구되는 변동 주기를 조정하기 위해 파형 발생부(34)에 대한 클럭 신호(SIGCLK0, SIGCLK1)를 발생시킬 수 있다. 예시적인 목적을 위한 것이지만 목적을 제한하는 것이 아닌 예에서는, 클록 신호 SIGCLK0 및 SIGCLK1은 파형 발생부(34)가 클록 신호 SIGCLK0 및 SIGCLK1의 타이밍에 따라 진폭 및 위상에 대응하는 변동 비교 신호(SIGCS1∼SIGCSN)를 발생시키도록 하는 것을 가능하게 하기 위한 회로 기판(38)으로의 입력이다.Figure 8 is a schematic diagram of an electronic device 30 according to an embodiment of the present invention. Electronic device 30 and electronic device 20 have similar structures and may operate according to similar principles. Circuit board 38 may be disposed outside of substrate 32 . The electronic device 30 may further include a voltage generating circuit 36 connected to the circuit board 38 . In this case, the waveform generator 34 is disposed within the circuit board 38 to reduce the number of circuit components within the board 32, thereby simplifying the circuit design of the electronic device 30. Furthermore, the voltage generation circuit 36 may generate clock signals (SIG CLK0 , SIG CLK1 ) for the waveform generator 34 to adjust the required variation period. In an example for illustrative purposes, but not for limiting purposes, the clock signals SIG CLK0 and SIG CLK1 are generated by the waveform generator 34 to generate a variation comparison signal corresponding in amplitude and phase according to the timing of the clock signals SIG CLK0 and SIG CLK1 . This is an input to the circuit board 38 to enable generation of (SIG CS1 to SIG CSN ).

도 9는 본 발명의 일 실시예에 따른 전자 장치(40)의 개략도이다. 전자 장치(40) 및 전자 장치(30)는 유사한 구조를 가지며 유사한 원리에 따라 동작될 수 있다. 전자 장치(40)에서, 파형 발생부(44)는 회로 기판(48)이 아닌 전압 구동 회로(46)에 배치될 수 있다. 파형 발생부(44)가 마찬가지로 기판(42) 외부의 시스템 회로 기판에 배치될 수 있기 때문에, 기판(42) 내의 회로 부품은 전자 장치(40)에 대해 마찬가지로 감소될 수 있는바, 회로 설계의 복잡성을 감소시킨다.Figure 9 is a schematic diagram of an electronic device 40 according to an embodiment of the present invention. Electronic device 40 and electronic device 30 have similar structures and may operate according to similar principles. In the electronic device 40, the waveform generator 44 may be disposed on the voltage driving circuit 46 rather than on the circuit board 48. Since the waveform generator 44 can likewise be placed on a system circuit board external to the substrate 42, the circuit components within the substrate 42 can likewise be reduced relative to the electronic device 40, thereby reducing circuit design complexity. decreases.

또한 도 9에서, 회로 기판(48)은 전자 장치에 필요한 전원을 공급하고, 전압 구동 회로(46)는 픽셀 값 및 감마 보정 테이블에 따라 광 방출 데이터 신호(SIGDTA1∼SIGDTAN)와 실질적으로 동일한 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)를 발생시킬 수 있으며, 발광 구동회로(400(1,1)∼400(M,N))의 전류 출력부(420)는 제3 데이터선(DTC1∼DTTCN)을 통해 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)를 수신하여 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN) 및 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)에 따라 대응하는 구동 전류를 발생시킬 수 있다.Also in FIG. 9, the circuit board 48 supplies the power required for the electronic device, and the voltage driving circuit 46 provides substantially the same light emission data signals (SIG DTA1 to SIG DTAN ) according to the pixel value and gamma correction table. It is possible to generate a light emission data signal (SIG DTC1 ~ SIG DTCN ), and the current output unit 420 of the light emission driving circuit (400 (1, 1) ~ 400 (M, N)) is connected to the third data line (DTC1 ~ DTTCN) to receive the light emission data signal (SIG DTC1 ∼ SIG DTCN ) to generate the corresponding driving current according to the predetermined data signal (SIG DTB1 ∼SIG DTBN ) and the light emission data signal (SIG DTC1 ∼SIG DTCN ). You can.

예를 들어, 낮은 휘도의 경우에, 전류 출력부(420)는 발광 컴포넌트(110)의 컬러 시프트를 감소시키기 위해 미리 정해진 데이터 신호(SIGDTB1∼SIGDTBN)에 따라 고정된 구동 전류를 발생시킬 수 있고, 높은 휘도의 경우에, 전류 출력부(420)는 발광 컴포넌트(110)를 구동하기 위해 광 방출 데이터 신호(SIGDTC1∼SIGDTCN)에 따라 대응하는 전류 크기를 갖는 구동 전류를 발생시킬 수 있다. 이렇게 함으로써, 광 방출 구동 회로(400(1,1)∼400(M,N))에 의해 생성된 휘도가 더 잘 제어될 수 있다.For example, in the case of low luminance, the current output unit 420 may generate a fixed driving current according to a predetermined data signal (SIG DTB1 to SIG DTBN ) to reduce the color shift of the light emitting component 110. In the case of high luminance, the current output unit 420 may generate a driving current with a corresponding current magnitude according to the light emission data signals (SIG DTC1 to SIG DTCN ) to drive the light emitting component 110. . By doing this, the luminance produced by the light emission driving circuits 400(1,1) to 400(M,N) can be better controlled.

따라서, 본 발명의 디스플레이 장치는 발광 구동 회로 내의 발광 컴포넌트를 구동하기 위해 일정한 구동 전류를 이용할 수 있고, 발광 컴포넌트의 방출 펄스 지속 시간을 펄스 변조부를 이용하여 조정할 수 있는바, 그에 따라 발광 컴포넌트가 낮은 휘도를 제공하기 위해 낮은 전류에 의해 구동될 때 컬러 시프트가 존재하는 종래 기술의 문제점을 처리할 수 있다.Accordingly, the display device of the present invention can use a constant driving current to drive the light-emitting component in the light-emitting driving circuit, and the emission pulse duration of the light-emitting component can be adjusted using the pulse modulator, so that the light-emitting component has a low It can address the problem of the prior art where color shift exists when driven by low current to provide brightness.

이 기술분야에서 통상의 지식을 가진 자(당업자)는 본 발명의 교시(teaching)를 유지하면서 장치 및 방법의 많은 수정 및 변경이 이루어질 수 있음을 쉽게 이해할 수 있을 것이다. 따라서, 상기의 발명은 첨부된 청구범위의 한계 및 범위에 의해서만 제한되는 것으로 해석되어야 한다.Those of ordinary skill in the art will readily understand that many modifications and changes can be made to the apparatus and method while maintaining the teachings of the present invention. Accordingly, the above invention should be construed as limited only by the limits and scope of the appended claims.

Claims (20)

기판; 및
상기 기판 상에 배치된 복수의 발광 구동 회로를 구비하되,
상기 복수의 발광 구동 회로 중 제1 발광 구동 회로는,
제1 단자 및 제2 단자를 갖는 제1 스위치 요소로서, 제1 스위치 요소의 제1 단자가 비교 신호선에 연결되는 제1 스위치 요소;
제1 단자 및 제2 단자를 갖는 펄스 변조부로서, 펄스 변조부의 제1 단자가 제1 데이터선에 연결되고, 펄스 변조부의 제2 단자가 제1 스위치 요소의 제2 단자에 연결되는 펄스 변조부;
발광 컴포넌트;
주사선 및 제2 데이터선에 연결되어, 상기 주사선으로부터 주사 신호를 수신하고, 상기 제2 데이터선으로부터 미리 정해진 데이터 신호를 수신하며, 상기 주사 신호 및 상기 미리 정해진 데이터 신호에 따라 일정한 크기의 구동 전류를 발생시키도록 구성되는 전류 출력부; 및
상기 전류 출력부, 상기 발광 컴포넌트 및 상기 펄스 변조부에 연결되어, 방출 지속 시간 변조 신호를 수신하고, 방출 펄스 지속 시간을 생성하기 위해 상기 방출 지속 시간 변조 신호에 따라 상기 발광 컴포넌트에 의해 수신된 구동 전류를 조절하도록 구성되는 전류 스위치를 포함하되,
상기 펄스 변조부가 상기 제1 스위치 요소를 통해 상기 비교 신호선으로부터 변동 비교 신호를 수신하고 상기 펄스 변조부가 상기 제1 데이터선으로부터 방출 데이터 신호를 수신할 때, 상기 펄스 변조부는 방출 지속 시간 변조 신호를 발생시키기 위해 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하고,
상기 미리 정해진 데이터 신호가 일정한 전압을 가지며,
상기 방출 데이터 신호가 상기 발광 컴포넌트의 휘도에 대응하는 전압을 갖는 것을 특징으로 하는 전자 장치.
Board; and
A plurality of light emission driving circuits arranged on the substrate,
Among the plurality of light emission driving circuits, the first light emission driving circuit is:
a first switch element having a first terminal and a second terminal, the first terminal of the first switch element being connected to a comparison signal line;
A pulse modulator having a first terminal and a second terminal, wherein the first terminal of the pulse modulator is connected to the first data line, and the second terminal of the pulse modulator is connected to the second terminal of the first switch element. ;
light-emitting components;
It is connected to a scan line and a second data line, receives a scan signal from the scan line, receives a predetermined data signal from the second data line, and generates a driving current of a certain magnitude according to the scan signal and the predetermined data signal. a current output unit configured to generate; and
connected to the current output, the light-emitting component and the pulse modulator to receive an emission duration modulation signal and drive received by the light-emitting component according to the emission duration modulation signal to generate an emission pulse duration. A current switch configured to regulate the current,
When the pulse modulator receives a fluctuation comparison signal from the comparison signal line through the first switch element and the pulse modulator receives an emission data signal from the first data line, the pulse modulator generates an emission duration modulation signal. Compare the emission data signal and the variation comparison signal to
wherein the predetermined data signal has a constant voltage,
Electronic device, wherein the emission data signal has a voltage corresponding to the luminance of the light-emitting component.
 삭제delete 제1항에 있어서, 상기 전류 출력부는,
제1 단자, 제2 단자 및 제어 단자를 갖는 샘플링 스위치로서, 샘플링 스위치의 제1 단자가 상기 제2 데이터선에 연결되고, 샘플링 스위치의 제어 단자가 상기 주사선에 연결되는 샘플링 스위치;
제1 단자 및 제2 단자 및 제어 단자를 갖는 제1 저장 장치로서, 제1 저장 장치의 제1 단자가 상기 샘플링 스위치의 제2 단자에 연결되고, 제1 저장 장치의 제2 단자가 제1 시스템 전압을 수신하도록 구성되는 제1 저장 장치; 및
제1 단자, 제2 단자 및 제어 단자를 갖는 구동 컴포넌트로서, 구동 컴포넌트의 제1 단자가 상기 제1 저장 장치의 제2 단자에 연결되고, 구동 컴포넌트의 제2 단자가 상기 구동 전류를 출력하도록 구성되며, 구동 컴포넌트의 제어 단자가 상기 샘플링 스위치의 제2 단자에 연결되는 구동 컴포넌트를 포함하는 것을 특징으로 하는 전자 장치.
The method of claim 1, wherein the current output unit,
a sampling switch having a first terminal, a second terminal and a control terminal, wherein the first terminal of the sampling switch is connected to the second data line and the control terminal of the sampling switch is connected to the scan line;
A first storage device having a first terminal, a second terminal and a control terminal, wherein the first terminal of the first storage device is connected to the second terminal of the sampling switch, and the second terminal of the first storage device is connected to the first system a first storage device configured to receive a voltage; and
A driving component having a first terminal, a second terminal and a control terminal, wherein the first terminal of the driving component is connected to the second terminal of the first storage device, and the second terminal of the driving component is configured to output the driving current. and a control terminal of the driving component is connected to the second terminal of the sampling switch.
 제3항에 있어서, 상기 전류 출력부가,
상기 구동 컴포넌트의 제어 단자에 연결되어 상기 구동 컴포넌트의 임계 전압을 보상하도록 구성되는 임계 전압 보상 컴포넌트를 더 포함하는 것을 특징으로 하는 전자 장치.
The method of claim 3, wherein the current output unit,
The electronic device further comprising a threshold voltage compensation component coupled to a control terminal of the driving component and configured to compensate for a threshold voltage of the driving component.
 제1항에 있어서, 상기 펄스 변조부는,
제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 갖는 비교기로서, 비교기의 제1 입력 단자가 상기 펄스 변조부의 제1 단자에 연결되어 제2 스위치 요소를 통해 상기 방출 데이터 신호를 수신하고, 비교기의 제2 입력 단자가 상기 펄스 변조부의 제2 단자에 연결되어 상기 제1 스위치 요소를 통해 상기 변동 비교 신호를 수신하며, 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하여 비교기의 제1 출력 단자 및 제2 출력 단자를 통해 극성이 반대인 제1 비교 신호 및 제2 비교 신호를 각각 출력하도록 구성되는 비교기; 및
상기 비교기의 상기 제1 출력 단자 및 상기 제2 출력 단자에 연결되어 상기 제1 비교 신호 및 상기 제2 비교 신호의 전압 레벨을 시프트하여 상기 방출 지속 시간 변조 신호를 발생시키도록 구성되는 전압 시프터 회로를 포함하는 것을 특징으로 하는 전자 장치.
The method of claim 1, wherein the pulse modulator,
A comparator having a first input terminal, a second input terminal, a first output terminal and a second output terminal, wherein the first input terminal of the comparator is connected to the first terminal of the pulse modulator and emits data through a second switch element. Receive a signal, the second input terminal of the comparator is connected to the second terminal of the pulse modulator to receive the variation comparison signal through the first switch element, and compare the emission data signal with the variation comparison signal to generate a comparator. a comparator configured to output first and second comparison signals with opposite polarities through the first and second output terminals, respectively; and
A voltage shifter circuit connected to the first output terminal and the second output terminal of the comparator and configured to shift the voltage levels of the first comparison signal and the second comparison signal to generate the emission duration modulation signal. An electronic device comprising:
 제5항에 있어서, 상기 복수의 발광 구동 회로 중 제2 발광 구동 회로는 다른 주사선에 연결되고;
상기 제2 발광 구동 회로가 비교기를 포함하며;
상기 제1 발광 구동회로 및 상기 제2 발광 구동회로는 상기 제1 발광 구동회로 내의 전압 변환 회로를 공유하기 위해 시분할 다중화를 이용하는 것을 특징으로 하는 전자 장치.
The method of claim 5, wherein a second light emission driving circuit among the plurality of light emission driving circuits is connected to another scan line;
the second light emission driving circuit includes a comparator;
The first light emission driving circuit and the second light emission driving circuit use time division multiplexing to share a voltage conversion circuit in the first light emission driving circuit.
 제5항에 있어서,
상기 제2 스위치 요소는,
제1 단자, 제2 단자 및 제어 단자를 갖는 제1 트랜지스터로서, 제1 트랜지스터의 제1 단자가 상기 제1 데이터선에 연결되고, 제1 트랜지스터의 제2 단자가 상기 펄스 변조부의 제1 단자에 연결되며, 제1 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제1 트랜지스터; 및
제1 단자 및 제2 단자를 갖는 제1 저장 장치로서, 제1 저장 장치의 제1 단자가 상기 제1 트랜지스터의 제2 단자에 연결되고, 제1 저장 장치의 제2 단자가 제2 시스템 전압을 수신하도록 구성되는 제1 저장 장치를 포함하며,
상기 제1 스위치 요소는, 제1 단자, 제2 단자 및 제어 단자를 갖는 제2 트랜지스터로서, 제2 트랜지스터의 제1 단자가 상기 제1 스위치 요소의 제1 단자에 연결되고, 제2 트랜지스터의 제2 단자가 상기 제1 스위치 요소의 제2 단자에 연결되며, 제2 트랜지스터의 제어 단자가 광 방출 제어 신호를 수신하도록 구성되는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전자 장치.
According to clause 5,
The second switch element is,
A first transistor having a first terminal, a second terminal, and a control terminal, wherein the first terminal of the first transistor is connected to the first data line, and the second terminal of the first transistor is connected to the first terminal of the pulse modulator. a first transistor connected to the first transistor, and a control terminal of the first transistor is connected to the scan line; and
A first storage device having a first terminal and a second terminal, wherein the first terminal of the first storage device is connected to the second terminal of the first transistor, and the second terminal of the first storage device applies a second system voltage. a first storage device configured to receive,
The first switch element is a second transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the second transistor is connected to the first terminal of the first switch element, and the first terminal of the second transistor is connected to the first terminal of the first switch element. An electronic device comprising a second transistor, wherein two terminals are connected to a second terminal of the first switch element, and a control terminal of the second transistor is configured to receive a light emission control signal.
 제7항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 반도체는 비정질 실리콘, 저온 다결정 실리콘, 금속 산화물 또는 그 조합을 포함하는 것을 특징으로 하는 전자 장치.
The electronic device of claim 7, wherein the semiconductor of the first transistor and the second transistor includes amorphous silicon, low-temperature polycrystalline silicon, metal oxide, or a combination thereof.
 제1항에 있어서, 상기 변동 비교 신호를 발생시키도록 구성되고, 상기 주사 신호의 구동기 또는 상기 방출 데이터 신호의 구동기에 집적되거나 또는 칩 온 필름이나 칩 온 글래스 패키징을 이용하여 상기 기판 상에 배치되는 파형 발생 회로를 더 포함하는 것을 특징으로 하는 전자 장치.
The device of claim 1, configured to generate the variation comparison signal, integrated in a driver of the scanning signal or a driver of the emission data signal, or disposed on the substrate using chip-on-film or chip-on-glass packaging. An electronic device further comprising a waveform generating circuit.
 제1항에 있어서, 상기 미리 정해진 데이터 신호는 상기 미리 정해진 데이터 신호의 값의 ±10 % 이내의 전압 변동 범위를 갖는 것을 특징으로 하는 전자 장치.
The electronic device of claim 1, wherein the predetermined data signal has a voltage variation range within ±10% of the value of the predetermined data signal.
 제1항에 있어서, 상기 방출 데이터 신호는 상기 변동 비교 신호의 최대 전압 레벨보다 작고 상기 변동 비교 신호의 최소 전압 레벨을 초과하는 전압 레벨을 갖는 것을 특징으로 하는 전자 장치.
The electronic device of claim 1, wherein the emission data signal has a voltage level that is less than the maximum voltage level of the variable comparison signal and exceeds the minimum voltage level of the variable comparison signal.
 제1항에 있어서, 상기 변동 비교 신호는 톱니 파형을 갖는 것을 특징으로 하는 전자 장치.
The electronic device of claim 1, wherein the variation comparison signal has a sawtooth waveform.
 삭제delete 삭제delete 제1항에 있어서, 상기 펄스 변조부는,
제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는 비교기로서, 비교기의 제1 입력 단자가 상기 펄스 변조부의 제1 단자에 연결되어 제2 스위치 요소를 통해 방출 데이터 신호를 수신하고, 비교기의 제2 입력 단자가 상기 펄스 변조부의 제2 단자에 연결되어 제1 스위치 요소를 통해 변동 비교 신호를 수신하며, 상기 방출 데이터 신호와 상기 변동 비교 신호를 비교하여 상기 비교기의 출력 단자에서 비교 신호를 출력하도록 구성되는 비교기; 및
상기 비교기의 출력 단자에 연결되고, 상기 비교 신호의 파형을 조정하여 방출 지속 시간 변조 신호를 발생시키도록 구성되는 파형 재성형기를 포함하는 것을 특징으로 하는 전자 장치.
The method of claim 1, wherein the pulse modulator,
A comparator having a first input terminal, a second input terminal and an output terminal, wherein the first input terminal of the comparator is connected to the first terminal of the pulse modulator to receive an emission data signal through a second switch element, and the first input terminal of the comparator is connected to the first terminal of the pulse modulator to receive an emission data signal through a second switch element. 2 The input terminal is connected to the second terminal of the pulse modulator to receive a variation comparison signal through a first switch element, and compare the emission data signal and the variation comparison signal to output a comparison signal at the output terminal of the comparator. A comparator is configured; and
and a waveform reshaper connected to the output terminal of the comparator and configured to adjust the waveform of the comparison signal to generate an emission duration modulated signal.
 제15항에 있어서,
상기 제2 스위치 요소는,
제1 단자, 제2 단자 및 제어 단자를 갖는 제1 트랜지스터로서, 제1 트랜지스터의 제1 단자가 상기 제1 데이터선에 연결되고, 제1 트랜지스터의 제2 단자가 상기 비교기의 제1 단자에 연결되며, 제1 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제1 트랜지스터를 포함하며,
상기 제1 스위치 요소는,
제1 단자, 제2 단자 및 제어 단자를 갖는 제2 트랜지스터로서, 제2 트랜지스터의 제1 단자가 상기 비교 신호선에 연결되고, 제2 트랜지스터의 제2 단자가 상기 비교기의 상기 제2 단자에 연결되며, 제2 트랜지스터의 제어 단자가 광 방출 제어 신호를 수신하도록 구성되는 제2 트랜지스터를 포함하는 것을 특징으로 하는 전자 장치.
According to clause 15,
The second switch element is,
A first transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the first transistor is connected to the first data line and the second terminal of the first transistor is connected to the first terminal of the comparator. It includes a first transistor, the control terminal of the first transistor being connected to the scan line,
The first switch element is,
A second transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the second transistor is connected to the comparison signal line and the second terminal of the second transistor is connected to the second terminal of the comparator, , an electronic device comprising a second transistor, wherein a control terminal of the second transistor is configured to receive a light emission control signal.
 제16항에 있어서, 상기 비교기는,
입력 단자 및 출력 단자를 갖는 제1 인버터로서, 제1 인버터의 입력 단자가 상기 비교기의 상기 제1 입력 단자 및 상기 제2 입력 단자에 연결되고, 제1 인버터의 출력 단자가 상기 비교기의 상기 출력 단자에 연결되는 제1 인버터;
제1 단자, 제2 단자 및 제어 단자를 갖는 제3 트랜지스터로서, 제3 트랜지스터의 제1 단자가 상기 제1 인버터의 출력 단자에 연결되고, 제3 트랜지스터의 제2 단자가 상기 제1 인버터의 입력 단자에 연결되며, 제3 트랜지스터의 제어 단자가 상기 주사 신호와 극성이 반대인 반전된 주사 신호를 수신하도록 구성되는 제3 트랜지스터;
제1 단자, 제2 단자 및 제어 단자를 갖는 제4 트랜지스터로서, 제4 트랜지스터의 제1 단자가 상기 제1 인버터의 출력 단자에 연결되고, 제4 트랜지스터의 제2 단자가 상기 제1 인버터의 입력 단자에 연결되며, 제4 트랜지스터의 제어 단자가 상기 주사선에 연결되는 제4 트랜지스터; 및
제1 단자 및 제2 단자를 갖는 제2 저장 컴포넌트로서, 제2 저장 컴포넌트의 제1 단자가 상기 제1 인버터의 입력 단자에 연결되고, 제2 저장 컴포넌트의 제2 단자가 제2 시스템 전압을 수신하도록 구성되는 제2 저장 컴포넌트를 포함하는 것을 특징으로 하는 전자 장치.
17. The method of claim 16, wherein the comparator is:
A first inverter having an input terminal and an output terminal, wherein the input terminal of the first inverter is connected to the first input terminal and the second input terminal of the comparator, and the output terminal of the first inverter is connected to the output terminal of the comparator. A first inverter connected to;
A third transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the third transistor is connected to the output terminal of the first inverter, and the second terminal of the third transistor is connected to the input terminal of the first inverter. a third transistor connected to a terminal, the control terminal of the third transistor being configured to receive an inverted scan signal whose polarity is opposite to that of the scan signal;
A fourth transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the fourth transistor is connected to the output terminal of the first inverter, and the second terminal of the fourth transistor is connected to the input terminal of the first inverter. a fourth transistor connected to a terminal, and the control terminal of the fourth transistor is connected to the scan line; and
A second storage component having a first terminal and a second terminal, wherein the first terminal of the second storage component is connected to the input terminal of the first inverter, and the second terminal of the second storage component receives a second system voltage. An electronic device comprising a second storage component configured to:
 제17항에 있어서,
상기 비교기는, 제1 입력 단자, 제2 입력 단자 및 출력 단자를 갖는 NAND 게이트를 더 포함하되, NAND 게이트의 제1 입력 단자는 반전된 주사 신호를 수신하도록 구성되고, NAND 게이트의 제2 입력 단자는 상기 광 방출 제어 신호와 극성이 반대인 반전된 광 방출 제어 신호를 수신하도록 구성되는 NAND 게이트를 더 포함하며;
상기 제1 인버터는,
제1 단자, 제2 단자 및 제어 단자를 갖는 제5 트랜지스터로서, 제5 트랜지스터의 제1단자가 제1 시스템 전압을 수신하도록 구성되고, 제5 트랜지스터의 제어 단자가 상기 제1 인버터의 입력 단자에 연결되는 제5 트랜지스터;
제1 단자, 제2 단자 및 제어 단자를 갖는 제6 트랜지스터로서, 제6 트랜지스터의 제1 단자는 상기 제5 트랜지스터의 제2 단자에 연결되고, 제6 트랜지스터의 제2 단자는 상기 제1 인버터의 출력 단자에 연결되며, 제6 트랜지스터의 제어 단자는 상기 NAND 게이트의 출력 단자에 연결되는 제6 트랜지스터; 및
제1 단자, 제2 단자 및 제어 단자를 갖는 제7 트랜지스터로서, 제7 트랜지스터의 제1 단자는 상기 제6 트랜지스터의 제2 단자에 연결되고, 제7 트랜지스터의 제2 단자는 상기 제2 시스템 전압을 수신하도록 구성되며, 제7 트랜지스터의 제어 단자는 상기 제5 트랜지스터의 제어 단자에 연결되는 것을 특징으로 하는 전자 장치.
According to clause 17,
The comparator further includes a NAND gate having a first input terminal, a second input terminal, and an output terminal, wherein the first input terminal of the NAND gate is configured to receive an inverted scan signal, and the second input terminal of the NAND gate is configured to receive the inverted scan signal. further includes a NAND gate configured to receive an inverted light emission control signal whose polarity is opposite to the light emission control signal;
The first inverter,
A fifth transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the fifth transistor is configured to receive a first system voltage, and the control terminal of the fifth transistor is connected to the input terminal of the first inverter. A fifth transistor connected;
A sixth transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the sixth transistor is connected to the second terminal of the fifth transistor, and the second terminal of the sixth transistor is connected to the first inverter. a sixth transistor connected to an output terminal, and the control terminal of the sixth transistor is connected to the output terminal of the NAND gate; and
A seventh transistor having a first terminal, a second terminal and a control terminal, wherein the first terminal of the seventh transistor is connected to the second terminal of the sixth transistor, and the second terminal of the seventh transistor is connected to the second system voltage. An electronic device configured to receive, wherein the control terminal of the seventh transistor is connected to the control terminal of the fifth transistor.
 제18항에 있어서, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제4 트랜지스터, 상기 제5 트랜지스터 및 상기 제6 트랜지스터는 P형 트랜지스터이고, 상기 제3 트랜지스터 및 상기 제7 트랜지스터는 N형 트랜지스터인 것을 특징으로 하는 전자 장치.
The method of claim 18, wherein the first transistor, the second transistor, the fourth transistor, the fifth transistor, and the sixth transistor are P-type transistors, and the third transistor and the seventh transistor are N-type transistors. An electronic device characterized in that.
 제15항에 있어서, 상기 파형 재성형기는,
입력 단자와 출력 단자를 갖는 제2 인버터로서, 제2 인버터의 입력 단자가 상기 비교기의 출력 단자에 연결되는 제2 인버터;
입력 단자 및 출력 단자를 갖는 제3 인버터로서, 제3 인버터의 입력 단자가 상기 제2 인버터의 출력 단자에 연결되는 제3 인버터; 및
입력 단자 및 출력 단자를 갖는 제4 인버터로서, 제4 인버터의 입력 단자가 상기 제3 인버터의 출력 단자에 연결되고, 제4 인버터의 출력 단자는 상기 방출 지속 시간 변조 신호를 출력하도록 구성되는 제4 인버터를 포함하는 것을 특징으로 하는 전자 장치.16. The method of claim 15, wherein the waveform reshaping machine,
a second inverter having an input terminal and an output terminal, wherein the input terminal of the second inverter is connected to the output terminal of the comparator;
a third inverter having an input terminal and an output terminal, wherein the input terminal of the third inverter is connected to the output terminal of the second inverter; and
A fourth inverter having an input terminal and an output terminal, wherein the input terminal of the fourth inverter is connected to the output terminal of the third inverter, and the output terminal of the fourth inverter is configured to output the emission duration modulation signal. An electronic device comprising an inverter.
KR1020190074945A 2018-07-24 2019-06-24 Electronic Device Capable of Reducing Color Shift KR102661084B1 (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201862702355P 2018-07-24 2018-07-24
US62/702,355 2018-07-24
US201862733593P 2018-09-19 2018-09-19
US62/733,593 2018-09-19
CN201910005691.7 2019-01-03
CN201910005691 2019-01-03
CN201910385594.5 2019-05-09
CN201910385594.5A CN110796985B (en) 2018-07-24 2019-05-09 Electronic device

Publications (2)

Publication Number Publication Date
KR20200068556A KR20200068556A (en) 2020-06-15
KR102661084B1 true KR102661084B1 (en) 2024-04-26

Family

ID=69426950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074945A KR102661084B1 (en) 2018-07-24 2019-06-24 Electronic Device Capable of Reducing Color Shift

Country Status (2)

Country Link
KR (1) KR102661084B1 (en)
CN (1) CN110796985B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761037B (en) * 2021-01-14 2022-04-11 友達光電股份有限公司 Pixel circuit
CN115050317B (en) * 2022-07-15 2023-03-21 惠科股份有限公司 Data driving circuit, display module and method for outputting driving signal
WO2024016350A1 (en) * 2022-07-22 2024-01-25 京东方科技集团股份有限公司 Pixel driving circuit and driving method therefor, and display panel and display apparatus
CN115547258B (en) * 2022-10-31 2024-06-25 武汉天马微电子有限公司 Display panel, driving method thereof and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351130A1 (en) 2014-02-13 2016-12-01 Sony Corporation Light emitting device driving circuit, display, and a/d conversion circuit
JP2018106049A (en) 2016-12-27 2018-07-05 ソニー株式会社 Light source device, light-emitting device, and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367414A (en) * 2000-09-28 2002-04-03 Seiko Epson Corp Display device using TFT's
US7764255B2 (en) * 2005-02-09 2010-07-27 Himax Technologies Limited Liquid crystal on silicon (LCOS) display driving system and the method thereof
JP2013076812A (en) * 2011-09-30 2013-04-25 Sony Corp Pixel circuit, pixel circuit driving method, display apparatus, and electronic device
JP5880467B2 (en) * 2013-02-04 2016-03-09 ソニー株式会社 Comparator device, display device and driving method thereof
JP2015004945A (en) * 2013-02-04 2015-01-08 ソニー株式会社 Display device, drive method thereof and control pulse generation device
CN203242306U (en) * 2013-04-22 2013-10-16 福建华映显示科技有限公司 Over-temperature protection circuit and organic light-emitting diode pixel circuit with over-temperature protection
US10540924B2 (en) * 2016-01-20 2020-01-21 Silicon Works Co., Ltd Source driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160351130A1 (en) 2014-02-13 2016-12-01 Sony Corporation Light emitting device driving circuit, display, and a/d conversion circuit
JP2018106049A (en) 2016-12-27 2018-07-05 ソニー株式会社 Light source device, light-emitting device, and display device

Also Published As

Publication number Publication date
KR20200068556A (en) 2020-06-15
CN110796985B (en) 2022-03-11
CN110796985A (en) 2020-02-14

Similar Documents

Publication Publication Date Title
KR102661084B1 (en) Electronic Device Capable of Reducing Color Shift
EP3599602B1 (en) Electronic device capable of reducing color shift
US7812807B2 (en) Display device and driving device
EP1132883B1 (en) Apparatus and method for controlling gray level for display panel
CN100433085C (en) Electron emission display (EED) device with variable expression range of gray level
US11132941B2 (en) Display panel and pixel circuit thereof
CN110390905B (en) Display device and method for displaying image by using same
US9208740B2 (en) Gate driver and display device using the same
US6621228B2 (en) EL display apparatus
CN111583857B (en) Pixel driving circuit, driving method thereof and display panel
CN100383843C (en) Electro-optical device, method of driving the same, data line driving circuit and electronic apparatus
WO2022156078A1 (en) μLED UNIT CIRCUIT AND LIGHT-EMITTING CONTROL METHOD THEREFOR, AND PIXEL APPARATUS
WO2024124902A1 (en) Pixel driving circuit and method, and display panel
CN114512090B (en) Display device and driving method thereof
US7042425B2 (en) Display device
JP2011018012A (en) Control method for image display apparatus
JP2009251046A (en) Image display apparatus and control method of the same
US11217193B2 (en) Display device and signal-processing method thereof
JP4074995B2 (en) CURRENT DRIVE CIRCUIT, CONTROL METHOD THEREOF, AND DISPLAY DEVICE PROVIDED WITH THE CURRENT DRIVE CIRCUIT
US11024252B2 (en) Power-saving driving circuit for display panel and power-saving driving method thereof
CN109300432B (en) Method for driving gray scale image display signal in monochrome display panel
US11817044B1 (en) Pixel driving circuit and display panel
US20240105111A1 (en) Display panel and display apparatus
CN1716778A (en) Shift temporary storage and shift temporary storage group using it
CN111292676B (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant