KR102656688B1 - 레벨 시프터부 및 이를 포함하는 표시장치 - Google Patents

레벨 시프터부 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR102656688B1
KR102656688B1 KR1020190085975A KR20190085975A KR102656688B1 KR 102656688 B1 KR102656688 B1 KR 102656688B1 KR 1020190085975 A KR1020190085975 A KR 1020190085975A KR 20190085975 A KR20190085975 A KR 20190085975A KR 102656688 B1 KR102656688 B1 KR 102656688B1
Authority
KR
South Korea
Prior art keywords
clock signal
inverted
inverted clock
level shifter
pad
Prior art date
Application number
KR1020190085975A
Other languages
English (en)
Other versions
KR20210009215A (ko
Inventor
박세동
조순동
김동주
홍희정
김정재
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190085975A priority Critical patent/KR102656688B1/ko
Priority to US16/929,810 priority patent/US11244645B2/en
Publication of KR20210009215A publication Critical patent/KR20210009215A/ko
Application granted granted Critical
Publication of KR102656688B1 publication Critical patent/KR102656688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시패널 및 레벨 시프터부를 포함하는 표시장치를 제공한다. 표시패널은 영상을 표시한다. 레벨 시프터부는 표시패널의 구동에 필요한 클록신호를 생성하는 신호패드와, 클록신호와 역상 관계를 갖는 반전클록신호를 생성하는 반전신호패드를 포함하고, 반전신호패드는 전기적으로 플로팅된 상태를 갖는다.

Description

레벨 시프터부 및 이를 포함하는 표시장치{Level Shifter Circuit and Display Device including the Level Shifter Circuit}
본 발명은 레벨 시프터부 및 이를 포함하는 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
위와 같은 표시장치는 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 전자파장해로부터 발생할 수 있는 문제를 개선 또는 보완하는 것이다. 또한, 본 발명은 전자파장해에 강한 레벨 시프터부와 시프트 레지스터 회로부를 포함하는 스캔 구동부를 제공하는 것이다. 또한, 본 발명은 전자파장해가 발생하더라도 원활한 출력 상태(스캔신호의 특성, 레벨, 신뢰성 등)를 보장할 수 있을 만큼 전자파장해에 강한 스캔 구동부를 갖는 표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시패널 및 레벨 시프터부를 포함하는 표시장치를 제공한다. 표시패널은 영상을 표시한다. 레벨 시프터부는 표시패널의 구동에 필요한 클록신호를 생성하는 신호패드와, 클록신호와 역상 관계를 갖는 반전클록신호를 생성하는 반전신호패드를 포함하고, 반전신호패드는 전기적으로 플로팅된 상태를 갖는다.
클록신호를 기반으로 표시패널에 공급할 스캔신호들을 출력하는 시프트 레지스터 회로부, 신호패드에 연결된 클록신호라인 및 반전신호패드에 연결된 반전클록신호라인을 더 포함하고, 신호패드는 클록신호라인을 통해 시프트 레지스터 회로부에 연결되고 반전신호패드는 반전클록신호라인에 연결되지만 전기적으로 플로팅된 상태를 유지할 수 있다.
레벨 시프터부가 위치하는 외부기판과, 표시패널과 외부기판을 연결하는 연성필름과, 연성필름 상에 위치하고 표시패널에 데이터신호를 공급하는 데이터 구동부를 더 포함하고, 반전클록신호라인은 외부기판, 연성필름 및 표시패널 중 적어도 하나에 배선될 수 있다.
클록신호라인과 반전클록신호라인은 다수로 구비되고, 다수의 클록신호라인과 다수의 반전클록신호라인의 개수는 같거나 한쪽이 더 적은 개수를 가질 수 있다.
다수의 클록신호라인과 다수의 반전클록신호라인은 적어도 한 라인씩 교번하도록 배선될 수 있다.
반전클록신호의 레벨과 클록신호의 레벨은 다를 수 있다.
반전클록신호는 클록신호와 대비하여 펄스의 발생시점과 종료시점 중 적어도 하나가 다를 수 있다.
다른 측면에서 본 발명은 클록신호를 생성하는 신호패드와, 클록신호와 역상 관계를 갖는 반전클록신호를 생성하는 반전신호패드를 포함하고, 반전신호패드는 전기적으로 플로팅된 상태를 갖는 레벨 시프터부를 제공한다.
신호패드는 클록신호를 출력하고, 반전신호패드는 클록신호와 역상 관계를 갖는 반전클록신호를 출력할 수 있다.
신호패드에 연결된 클록신호라인 및 반전신호패드에 연결된 반전클록신호라인을 더 포함하고, 신호패드는 클록신호라인을 통해 회로부에 연결되고 반전신호패드는 반전클록신호라인에 연결되지만 전기적으로 플로팅된 상태를 유지할 수 있다.
클록신호라인과 반전클록신호라인은 다수로 구비되고, 다수의 클록신호라인과 다수의 반전클록신호라인은 적어도 한 라인씩 교번하도록 배선될 수 있다.
반전클록신호의 레벨과 클록신호의 레벨은 다를 수 있다.
반전클록신호는 클록신호와 대비하여 펄스의 발생시점과 종료시점 중 적어도 하나가 다를 수 있다.
본 발명은 전자파장해로부터 발생할 수 있는 문제를 개선 또는 보완할 수 있는 효과가 있다. 또한, 본 발명은 전자파장해에 강한 레벨 시프터부와 시프트 레지스터 회로부를 포함하는 스캔 구동부를 제공하는 효과가 있다. 또한, 본 발명은 전자파장해가 발생하더라도 원활한 출력 상태(스캔신호의 특성, 레벨, 신뢰성 등)를 보장할 수 있을 만큼 전자파장해에 강한 스캔 구동부를 갖는 표시장치를 제공하는 효과가 있다.
도 1은 액정표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도이다.
도 3은 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 4는 도 3에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 5는 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 6은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 7은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도이다.
도 8은 본 발명의 제1실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 9는 도 8에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 10은 본 발명의 제2실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 11은 도 10에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 12는 본 발명의 제3실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 13은 도 12에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 14는 본 발명의 제4실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 15는 도 14에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 16은 본 발명의 제5실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 17은 도 16에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 18은 본 발명의 제6실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 19는 도 18에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 20 내지 도 23은 본 발명의 제7실시예에 따른 레벨 시프터부를 설명하기 위한 도면들이다.
도 24 내지 도 30은 본 발명의 제8실시예에 따른 클록신호와 반전클록신호의 구성 방법을 설명하기 위한 도면들이다.
도 31 내지 도 35는 본 발명의 제9실시예에 따른 레벨 시프터부에 연결된 신호라인들의 배치 및 배선예를 개략적으로 설명하기 위한 도면들이다.
도 36 내지 도 41은 본 발명의 제10실시예에 따른 표시장치와 레벨 시프터부의 배치 및 배선예를 설명하기 위한 도면들이다.
도 42 내지 도 45는 신호의 형태에 따른 전자파장해 개선 정도를 설명하기 위한 도면들이다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 양자점표시장치(Quantum Dot Display; QDD), 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display: OLED) 및 플라즈마패널(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시패널, 표시패널을 구동하는 구동 신호를 출력하는 구동부 및 표시패널 또는 구동부에 공급할 전원을 생성하는 전원 공급부 등이 포함된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
위와 같은 표시장치는 표시패널에 형성된 서브 픽셀들에 구동 신호 예컨대, 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀이 빛을 투과시키거나 빛을 직접 발광을 하게 됨으로써 영상을 표시할 수 있게 된다. 이하, 액정표시장치 및 유기전계발광표시장치를 일례로 본 발명과 관련된 설명을 계속한다. 한편, 이하에서 설명되는 본 발명은 유기 발광다이오드가 아닌 무기 발광다이오드 기반의 표시장치에도 적용 가능함은 물론이다.
도 1은 액정표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 회로도이다.
도 1 및 도 2에 도시된 바와 같이 액정표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 액정패널(150), 백라이트 유닛(170) 및 전원 공급부(180) 등이 포함된다.
영상 공급부(110)는 외부로부터 공급된 영상 데이터신호 또는 내부 메모리에 저장된 영상 데이터신호와 더불어 각종 구동신호를 출력한다. 영상 공급부(110)는 데이터신호와 각종 구동신호를 타이밍 제어부(120)에 공급한다.
타이밍 제어부(120)는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC), 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC) 및 각종 동기신호(수직 동기신호인 Vsync, 수평 동기신호인 Hsync) 등을 출력한다. 타이밍 제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 영상처리부(110)로부터 공급된 데이터신호(또는 데이터전압)(DATA)를 데이터 구동부(140)에 공급한다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC) 등에 응답하여 스캔신호(또는 게이트신호)를 출력한다. 스캔 구동부(130)는 게이트라인들(GL1~GLm)을 통해 액정패널(150)에 포함된 서브 픽셀들에 스캔신호를 공급한다. 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성되거나 게이트인패널(Gate In Panel) 방식으로 액정패널(150) 상에 직접 형성된다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC) 등에 응답하여 데이터신호(DATA)를 샘플링 및 래치하고 감마 기준전압에 대응되는 아날로그 신호 형태의 데이터전압으로 변환하여 출력한다. 데이터 구동부(140)는 데이터라인들(DL1~DLn)을 통해 액정패널(150)에 포함된 서브 픽셀들에 데이터전압을 공급한다. 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성되어 표시패널(150) 상에 실장되거나 인쇄회로기판 상에 실장될 수 있으나 이에 한정되지 않는다.
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 공통전압(VCOM)을 생성 및 출력한다. 전원 공급부(180)는 공통전압(VCOM)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.
액정패널(150)은 스캔 구동부(130)로부터 공급된 스캔신호, 데이터 구동부(140)로부터 공급된 데이터전압 및 전원 공급부(180)로부터 공급된 공통전압(VCOM)에 대응하여 영상을 표시한다. 액정패널(150)의 서브 픽셀들은 백라이트 유닛(170)을 통해 제공된 빛을 제어한다.
예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW), 스토리지 커패시터(Cst) 및 액정층(Clc)이 포함된다. 스위칭 트랜지스터(SW)의 게이트전극은 스캔라인(GL1)에 연결되고 소오스전극은 데이터라인(DL1)에 연결된다. 스토리지 커패시터(Cst)는 스위칭 트랜지스터(SW)의 드레인전극에 일단이 연결되고 공통전압라인(Vcom)에 타단이 연결된다. 액정층(Clc)은 스위칭 트랜지스터(SW)의 드레인전극에 연결된 화소전극(1)과 공통전압라인(Vcom)에 연결된 공통전극(2) 사이에 형성된다.
액정패널(150)은 화소전극(1) 및 공통전극(2)의 구조에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드 등으로 구현된다.
백라이트 유닛(170)은 빛을 출사하는 광원 등을 이용하여 액정패널(150)에 빛을 제공한다. 백라이트 유닛(170)은 발광다이오드(이하 LED), LED를 구동하는 LED구동부, LED가 실장된 LED기판, LED로부터 출사된 광을 면광원으로 변환시키는 도광판, 도광판의 하부에서 광을 반사시키는 반사판, 도광판으로부터 출사된 광을 집광 및 확산하는 광학시트류 등을 포함할 수 있으나 이에 한정되지 않는다.
도 3은 유기전계발광표시장치를 개략적으로 나타낸 블록도이고, 도 4는 도 3에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이다.
도 3 및 도 4에 도시된 바와 같이, 유기전계발광표시장치에는 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140), 표시패널(150) 및 전원 공급부(170) 등이 포함된다.
유기전계발광표시장치에서 포함된 영상 공급부(110), 타이밍 제어부(120), 스캔 구동부(130), 데이터 구동부(140) 등은 도 1의 액정표시장치와 기본 구성 및 동작이 유사하므로 상세한 설명은 생략한다. 대신 액정표시장치와 가장 구별되는 전원 공급부(180)와 표시패널(150) 부분을 더 구체적으로 설명한다.
전원 공급부(180)는 외부로부터 공급되는 외부 입력전압을 기반으로 고전위의 제1구동전압(EVDD)과 저전위의 제2구동전압(EVSS)을 생성 및 출력한다. 전원 공급부(180)는 제1구동 및 제2구동전압(EVDD, EVSS)뿐만아니라 스캔 구동부(130)의 구동에 필요한 전압(예: 스캔하이전압, 스캔로우전압)이나 데이터 구동부(140)의 구동에 필요한 전압(드레인전압, 하프드레인전압) 등을 생성 및 출력할 수 있다.
표시패널(150)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 출력된 스캔신호와 데이터전압을 포함하는 구동신호 그리고 전원 공급부(180)로부터 출력된 제1구동 및 제2구동전압(EVDD, EVSS)에 대응하여 영상을 표시한다. 표시패널(150)의 서브 픽셀들은 직접 빛을 발광한다.
예컨대, 하나의 서브 픽셀(SP)에는 스위칭 트랜지스터(SW)와 구동 트랜지스터, 스토리지 커패시터, 유기 발광다이오드 등을 포함하는 픽셀회로(PC)가 포함된다. 유기전계발광표시장치에서 사용되는 서브 픽셀(SP)은 빛을 직접 발광하는바 액정표시장치 대비 회로의 구성이 복잡하다. 또한, 빛을 발광하는 유기 발광다이오드는 물론이고 유기 발광다이오드에 구동전류를 공급하는 구동 트랜지스터 등의 열화를 보상하는 보상회로 등이 복잡하고 다양하다. 따라서, 서브 픽셀(SP)에 포함된 픽셀회로(PC)를 블록형태로 도시하였음을 참조한다.
도 5는 게이트인패널 방식 스캔 구동부의 배치예를 나타낸 도면이고, 도 6은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제1 구성 예시도이고, 도 7은 게이트인패널 방식 스캔 구동부와 관련된 장치의 제2 구성예시도이다.
도 5에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130a, 130b)는 표시패널(150)의 비표시영역(NA)에 배치된다. 스캔 구동부(130a, 130b)는 도 6(a)와 같이 표시패널(150)의 좌우측 비표시영역(NA)에 배치될 수 있다. 또한, 스캔 구동부(130a, 130b)는 도 6(b)와 같이, 표시패널(150)의 상하측 비표시영역(NA)에 배치될 수도 있다.
스캔 구동부(130a, 130b)는 표시영역(AA)의 좌우측 또는 상하측에 위치하는 비표시영역(NA)에 쌍을 이루며 배치된 것을 일례로 도시 및 설명하였으나 좌측, 우측, 상측 또는 하측에 하나만 배치될 수 도 있으며, 이에 한정되지 않는다.
도 6에 도시된 바와 같이, 게이트인패널 방식 스캔 구동부(130)는 시프트 레지스터 회로부(131)(스캔신호 발생부)와 레벨 시프터부(135)(클록신호 및 전압 발생부)를 포함할 수 있다. 레벨 시프터부(135)는 타이밍 제어부(120)로부터 출력된 신호들을 기반으로 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등을 생성 및 출력한다.
다수의 클록신호(Gclk)는 2상, 4상, 8상 등 위상이 다른 K(K는 2 이상 정수)상의 형태로 생성 및 출력될 수 있다. 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등은 레벨 시프터부(135)의 신호패드들을 통해 출력되고 신호패드들에 연결된 신호라인들을 통해 시프트 레지스터 회로부(131) 등에 전달된다.
시프트 레지스터 회로부(131)는 레벨 시프터부(135)로부터 출력된 신호들(Gclk, Gvst) 등을 기반으로 동작하며 표시패널에 형성된 트랜지스터를 턴온 또는 턴오프할 수 있는 스캔신호들(Scan[1] ~ Scan[m])을 출력한다.
시프트 레지스터 회로부(131)는 게이트인패널 방식에 의해 표시패널 상에 박막 형태로 형성된다. 따라서, 스캔 구동부(130)에서 표시패널 상에 형성되는 부분은 시프트 레지스터 회로부(131)(즉, 도 5에서 130a와 130b는 131에 해당함)일 수 있다.
시프트 레지스터 회로부(131)와 달리 레벨 시프터부(135)는 IC 형태로 형성된다. 레벨 시프터부(135)는 도 6과 같이 별도의 IC 형태로 구성될 수 있으며, 도 7과 같이 전원 공급부(180)의 내부나 다른 장치의 내부에 포함될 수도 있다.
이처럼, 시프트 레지스터 회로부(131)는 레벨 시프터부(135)로부터 출력된 다수의 클록신호(Gclk)와 스타트신호(Gvst) 등을 기반으로 스캔신호들(Scan[1] ~ Scan[m])을 출력한다.
그러나 레벨 시프터부(135)로부터 출력되는 다수의 클록신호(Gclk) 등에 전자파장해(electro magnetic interference; EMI)가 발생할 경우 시프트 레지스터 회로부(131)의 원활한 출력 상태(스캔신호의 특성, 레벨, 신뢰성 등)를 보장하기 어렵다. 따라서, 본 발명은 전자파장해로부터 발생할 수 있는 문제를 개선 또는 보완할 수 있는 방안을 다음과 같이 제안한다.
도 8은 본 발명의 제1실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 9는 도 8에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 8에 도시된 바와 같이, 제1실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력하는 반전클록신호라인들을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인(클록신호패드 포함)이 순서대로 인접하여 배치된다. 그리고 제8클록신호(Gclk8)를 출력하는 제8클록신호라인 이후부터 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력하는 제1반전클록신호라인 내지 제8반전클록신호라인(반전클록신호패드 포함)이 순서대로 인접하여 배치된다.
제1클록신호라인 내지 제8클록신호라인은 레벨 시프터부(135)의 제1클록신호패드 내지 제8클록신호패드로부터 인출되고, 제1반전클록신호라인 내지 제8반전클록신호라인은 레벨 시프터부(135)의 제1반전클록신호패드 내지 제8반전클록신호패드로부터 인출된다. 따라서, 이하에서는 설명의 편의를 위해 신호패드와 신호라인을 구분하지 않고 신호라인으로 통합하여 설명하지만, 신호라인에는 신호패드가 포함됨을 참고한다.
도 8 및 도 9에 도시된 바와 같이, 제1실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 한 번의 로직하이를 발생하는 시간이 모두 다르다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 한 번 발생한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 일정 간격을 유지하며 상호 비중첩하도록 순서대로 로직하이를 한 번 발생한다.
또한, 제1실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직로우와 로직하이를 갖는 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력한다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)는 한 번의 로직로우를 발생하는 시간이 모두 다르다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)에서 로직로우는 역순서대로 한 번 발생한다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)는 일정 간격을 유지하며 상호 비중첩하도록 역순서대로 로직로우를 한 번 발생한다.
그 결과, 제1클록신호(Gclk1)는 제8반전클록신호(Rclk8)와 역상 관계를 갖고, 제2클록신호(Gclk2)는 제7반전클록신호(Rclk7)와 역상 관계를 갖고, 제3클록신호(Gclk3)는 제6반전클록신호(Rclk6)와 역상 관계를 갖고, 제4클록신호(Gclk4)는 제5반전클록신호(Rclk5)와 역상 관계(서로 반대의 상을 형성하는 관계)를 갖는다.
도 10은 본 발명의 제2실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 11은 도 10에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 10에 도시된 바와 같이, 제2실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)를 출력하는 반전클록신호라인들을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인이 순서대로 배치되되 한 라인씩 이격한다. 그리고 두 개의 클록신호라인마다 한 개의 반전클록신호라인이 위치하도록 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)를 출력하는 제1반전클록신호라인 내지 제7반전클록신호라인이 순서대로 배치되되 한 라인씩 이격한다. 즉, 제1클록신호라인 내지 제8클록신호라인과 제1반전클록신호라인 내지 제7반전클록신호라인은 한 라인씩 교번 배치된다.
그 결과, 제2실시예에 따른 레벨 시프터부(135)는 제1클록신호라인, 제1반전클록신호라인, 제2클록신호라인, 제2반전클록신호라인, 제3클록신호라인, 제3반전클록신호라인, 제4클록신호라인, 제4반전클록신호라인, 제5클록신호라인, 제5반전클록신호라인, 제6클록신호라인, 제6반전클록신호라인, 제7클록신호라인, 제7반전클록신호라인, 제8클록신호라인의 배치 순서로 이루어진 신호라인들을 갖는다.
도 10 및 도 11에 도시된 바와 같이, 제2실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 한 번의 로직하이를 발생하는 시간이 모두 다르다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 한 번 발생한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 일정 간격을 유지하며 상호 비중첩하도록 순서대로 로직하이를 한 번 발생한다.
또한, 제2실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직로우와 로직하이를 갖는 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)를 출력한다. 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)는 두 번의 로직로우를 발생하되 첫 번째 로직로우를 발생하는 시간이 모두 다르지만 두 번째 로직로우를 발생하는 시간이 그 다음 발생하는 반전클록신호의 첫 번째 로직로우와 동일한 시간에 발생한다. 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)에서 두 번의 로직로우는 순서대로 발생하지만 일정 간격을 두고 발생한다.
그리고 먼저 발생한 반전클록신호의 두 번째 로직로우와 다음 발생한 반전클록신호의 첫 번째 로직로우가 중첩한다. 제1반전클록신호 내지 제7반전클록신호(RclkG1/G2 ~ RclkG7/G8)는 일정 간격을 유지하며 일부가 완전 중첩하도록 순서대로 두 번의 로직하이를 발생하되 전후로 인접하는 두 개의 클록신호라인의 로직하이를 모두 역상하여 하나의 반전클록신호로 구성한다.
그 결과, 제1반전클록신호(RclkG1/G2)는 제1 및 제2클록신호(Gclk1, Gclk2)와 역상 관계를 가지므로 제1 및 제2클록신호(Gclk1, Gclk2)의 로직하이를 역상한 두 개의 로직로우를 갖는다. 그리고 제2반전클록신호(RclkG2/G3)는 제2 및 제3클록신호(Gclk2, Gclk3)와 역상 관계를 가지므로 제2 및 제3클록신호(Gclk2, Gclk3)의 로직하이를 역상한 두 개의 로직로우를 갖는다.
그리고 제3반전클록신호(RclkG3/G4)는 제3 및 제4클록신호(Gclk3, Gclk4)와 역상 관계를 가지므로 제3 및 제4클록신호(Gclk3, Gclk4)의 로직하이를 역상한 두 개의 로직로우를 갖는다. 그리고 제4반전클록신호(RclkG4/G5)는 제4 및 제5클록신호(Gclk4, Gclk5)와 역상 관계를 가지므로 제4 및 제5클록신호(Gclk4, Gclk5)의 로직하이를 역상한 두 개의 로직로우를 갖는다.
그리고 제5반전클록신호(RclkG5/G6)는 제5 및 제6클록신호(Gclk5, Gclk6)와 역상 관계를 가지므로 제5 및 제6클록신호(Gclk5, Gclk6)의 로직하이를 역상한 두 개의 로직로우를 갖는다. 그리고 제6반전클록신호(RclkG6/G7)는 제6 및 제7클록신호(Gclk6, Gclk7)와 역상 관계를 가지므로 제6 및 제7클록신호(Gclk5, Gclk6)의 로직하이를 역상한 두 개의 로직로우를 갖는다. 그리고 제7반전클록신호(RclkG7/G8)는 제7 및 제8클록신호(Gclk7, Gclk8)와 역상 관계를 가지므로 제7 및 제8클록신호(Gclk7, Gclk8)의 로직하이를 역상한 두 개의 로직로우를 갖는다.
도 12는 본 발명의 제3실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 13은 도 12에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 12에 도시된 바와 같이, 제3실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력하는 반전클록신호라인들을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인이 순서대로 배치되되 두 라인씩 그룹을 이루며 인접하여 배치되고 두 라인씩 이격한다. 그리고 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력하는 제1반전클록신호라인 내지 제8반전클록신호라인은 순서대로 배치되되 두 개의 클록신호라인마다 두 개의 반전클록신호라인씩 그룹을 이루며 인접하여 배치된다.
도 12 및 도 13에 도시된 바와 같이, 제3실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 두 번의 로직하이를 발생하는 시간이 모두 다르다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 두 번 발생한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 일정 간격을 유지하며 상호 비중첩하도록 순서대로 로직하이를 두 번 발생한다.
또한, 제3실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직로우와 로직하이를 갖는 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력한다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)는 두 번의 로직로우를 발생하는 시간이 모두 다르다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)에서 로직로우는 순서대로 두 번 발생한다. 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)는 일정 간격을 유지하며 상호 비중첩하도록 순서대로 로직로우를 두 번 발생한다.
그 결과, 제1클록신호(Gclk1)는 제1반전클록신호(Rclk1)와 역상 관계를 갖고, 제2클록신호(Gclk2)는 제2반전클록신호(Rclk2)와 역상 관계를 갖고, 제3클록신호(Gclk3)는 제3반전클록신호(Rclk3)와 역상 관계를 갖고, 제4클록신호(Gclk4)는 제4반전클록신호(Rclk4)와 역상 관계를 갖고, 제5클록신호(Gclk5)는 제5반전클록신호(Rclk5)와 역상 관계를 갖고, 제6클록신호(Gclk6)는 제6반전클록신호(Rclk6)와 역상 관계를 갖고, 제7클록신호(Gclk7)는 제7반전클록신호(Rclk7)와 역상 관계를 갖고, 제8클록신호(Gclk8)는 제8반전클록신호(Rclk8)와 역상 관계를 갖는다.
도 14는 본 발명의 제4실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 15는 도 14에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 14에 도시된 바와 같이, 제4실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 반전클록신호(Rclk)를 출력하는 반전클록신호라인을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인이 순서대로 인접하여 배치된다. 그리고 제8클록신호(Gclk8)를 출력하는 제8클록신호라인 이후에 반전클록신호(Rclk)를 출력하는 반전클록신호라인이 인접하여 배치된다.
도 14 및 도 15에 도시된 바와 같이, 제4실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 두 번의 로직하이를 발생하는 시간이 모두 다르다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 두 번 발생한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 일정 간격을 유지하며 상호 비중첩하도록 순서대로 로직하이를 두 번 발생하지만 마지막 클록신호의 첫 번째 로직하이가 종료된 후 첫 번째 클록신호의 두 번째 로직하이가 발생한다.
또한, 제4실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 다수의 로직로우와 로직하이를 갖는 반전클록신호(Rclk)를 출력한다. 반전클록신호(Rclk)는 다수의 로직로우를 발생하는 시간이 모두 다르다. 반전클록신호(Rclk)에서 로직로우는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이에 대응한다. 반전클록신호(Rclk)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이의 개수에 대응하여 총 16번의 로직로우를 발생한다.
그 결과, 반전클록신호(Rclk)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이와 역상 관계를 갖는 로직로우를 갖는다. 달리 설명하면, 반전클록신호(Rclk)에 포함된 로직로우의 갯수와 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이의 갯수는 같다.
도 16은 본 발명의 제5실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 17은 도 16에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 16에 도시된 바와 같이, 제5실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 및 제2반전클록신호(Rclko ~ Rclke)를 출력하는 반전클록신호라인들을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인이 순서대로 인접하여 배치된다. 그리고 제8클록신호(Gclk8)를 출력하는 제8클록신호라인 이후에 제1반전클록신호 및 제2반전클록신호(Rclko ~ Rclke)를 출력하는 반전클록신호라인들이 순서대로 인접하여 배치된다.
도 16 및 도 17에 도시된 바와 같이, 제5실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 두 번의 로직하이를 발생하되 로직하이를 유지하는 시간이 일부 중첩한다.
제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 두 번 발생하지만 로직하이를 유지하는 시간이 일부 중첩한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 인접하는 두 개의 신호 끼리 상호 중첩하도록 순서대로 로직하이를 두 번 발생하고 마지막 클록신호의 첫 번째 로직하이와 첫 번째 클록신호의 두 번째 로직하이도 상호 중첩하도록 발생한다.
또한, 제5실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 다수의 로직로우와 로직하이를 갖는 제1반전클록신호 및 제2반전클록신호(Rclko ~ Rclke)를 출력한다. 제1반전클록신호(Rclko)는 다수의 로직로우를 발생하는 시간이 홀수 번째 클록신호의 로직하이 발생 시간과 같다. 제1반전클록신호(Rclko)에서 로직로우는 제1클록신호, 제3클록신호, 제5클록신호 및 제7클록신호(Gclk1, Gclk3, Gclk5, Gclk7)에 포함된 로직하이에 대응한다. 제2반전클록신호(Rclke)는 다수의 로직로우를 발생하는 시간이 짝수 번째 클록신호의 로직하이 발생 시간과 같다. 제2반전클록신호(Rclke)에서 로직로우는 제2클록신호, 제4클록신호, 제6클록신호 및 제8클록신호(Gclk2, Gclk4, Gclk6, Gclk8)에 포함된 로직하이에 대응한다.
제1반전클록신호(Rclko)는 제1클록신호, 제3클록신호, 제5클록신호 및 제7클록신호(Gclk1, Gclk3, Gclk5, Gclk7)에 포함된 로직하이의 개수에 대응하여 총 8번의 로직로우를 발생한다. 제2반전클록신호(Rclke)는 제2클록신호, 제4클록신호, 제6클록신호 및 제8클록신호(Gclk2, Gclk4, Gclk6, Gclk8)에 포함된 로직하이의 개수에 대응하여 총 8번의 로직로우를 발생한다.
그 결과, 제1반전클록신호(Rclko)는 제1클록신호, 제3클록신호, 제5클록신호 및 제7클록신호(Gclk1, Gclk3, Gclk5, Gclk7)에 포함된 로직하이와 역상 관계를 갖는 로직로우를 갖는다. 달리 설명하면, 제1반전클록신호(Rclko)에 포함된 로직로우의 갯수는 제1클록신호, 제3클록신호, 제5클록신호 및 제7클록신호(Gclk1, Gclk3, Gclk5, Gclk7)에 포함된 로직하이의 갯수의 1/2과 같다. 제2반전클록신호(Rclke)는 제2클록신호, 제4클록신호, 제6클록신호 및 제8클록신호(Gclk2, Gclk4, Gclk6, Gclk8)에 포함된 로직하이와 역상 관계를 갖는 로직로우를 갖는다. 달리 설명하면, 제2반전클록신호(Rclke)에 포함된 로직로우의 갯수와 제2클록신호, 제4클록신호, 제6클록신호 및 제8클록신호(Gclk2, Gclk4, Gclk6, Gclk8)에 포함된 로직하이의 갯수의 1/2과 같다.
도 18은 본 발명의 제6실시예에 따른 레벨 시프터부를 설명하기 위한 도면이고, 도 19는 도 18에 도시된 레벨 시프터부로부터 출력되는 클록신호들의 파형도이다.
도 18에 도시된 바와 같이, 제6실시예에 따른 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 반전클록신호(Rclk)를 출력하는 반전클록신호라인을 포함한다. 그러나 레벨 시프터부(135)가 위와 같이 8상의 클록신호를 출력하는 것은 하나의 예시일 뿐, 적어도 2상의 클록신호를 출력할 수 있음은 전술된 설명을 통해 알 수 있다.
레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 제1클록신호라인 내지 제8클록신호라인이 순서대로 인접하여 배치된다. 그리고 제8클록신호(Gclk8)를 출력하는 제8클록신호라인 이후에 반전클록신호(Rclk)를 출력하는 반전클록신호라인이 인접하여 배치된다.
도 18 및 도 19에 도시된 바와 같이, 제6실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 로직하이와 로직로우를 갖는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 두 번의 로직하이를 발생하되 로직하이를 유지하는 시간이 일부 중첩한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에서 로직하이는 순서대로 두 번 발생하지만 로직하이를 유지하는 시간이 일부 중첩한다. 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)는 인접하는 두 개의 신호 끼리 상호 중첩하도록 순서대로 로직하이를 두 번 발생하고 마지막 클록신호의 첫 번째 로직하이와 첫 번째 클록신호의 두 번째 로직하이도 상호 중첩하도록 발생한다.
또한, 제6실시예에 따른 레벨 시프터부(135)는 제1기간 동안(제1스캔 시간 동안) 다수의 로직로우와 로직하이를 갖는 반전클록신호(Rclk)를 출력한다. 반전클록신호(Rclk)는 다수의 로직로우를 발생하는 시간이 모두 다르다. 반전클록신호(Rclk)에서 로직로우와 로직하이는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이와 로직로우에 대응하여 토글(toggle)한다. 그리고 반전클록신호(Rclk)는 처음과 마지막에 임의의 상승/하강 시점을 포함한다. 반전클록신호(Rclk)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이의 개수에 대응하여 적어도 16번의 로직로우를 발생하되 ± a(a는 임의 상승/하강 시점의 유무)를 포함한다.
그 결과, 반전클록신호(Rclk)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이 및 로직로우와 역상 관계(완전 대칭하지 않고 비대칭하는 역상 관계)를 갖는 로직로우를 갖는다. 달리 설명하면, 반전클록신호(Rclk)에 포함된 로직로우의 갯수와 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)에 포함된 로직하이의 갯수는 유사하다.
이상 본 발명의 제1실시예 내지 제6실시예를 통해 설명한 바와 같이 레벨 시프터부(135)로부터 클록신호와 반대되는 역상의 반전클록신호를 출력하도록 하면 원신호의 역상 성분을 갖는 반전신호의 성분이 특정 주파수 대역 신호의 상쇄나 보상을 일으켜 전자파장해로 인한 문제를 개선 또는 보완할 수 있다.
한편, 본 발명에서는 제1실시예 내지 제6실시예로 구분하여 설명하였다. 하지만, 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 실시예들 중 적어도 하나를 결합하여 구성할 수 있다.
도 20 내지 도 23은 본 발명의 제7실시예에 따른 레벨 시프터부를 설명하기 위한 도면들이다.
도 20 내지 도 23에 도시된 바와 같이, 제7실시예에 따른 레벨 시프터부(135)는 클록신호라인들과 반전클록신호라인들을 포함한다. 클록신호라인들과 반전클록신호라인들은 전자파장해로 인한 문제를 최소화하기 위해 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 배치할 수 있다.
도 20과 같이, 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 내지 제8반전클록신호(Rclk1 ~ Rclk8)를 출력하는 반전클록신호라인들을 포함할 수 있다. 도 20은 레벨 시프터부(135)의 클록신호라인들과 반전클록신호라인들이 8개씩 구성된 경우를 일례로(라인의 개수가 동일한 예)한다. 레벨 시프터부(135)가 도 20과 같이 구성된 경우, 클록신호라인들과 반전클록신호라인들은 두 개의 라인씩 그룹을 이루며 교번 배치될 수 있다.
도 21과 같이, 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 및 제2반전클록신호(Rclk1 ~ Rclk2)를 출력하는 반전클록신호라인들을 포함할 수 있다. 도 21은 레벨 시프터부(135)의 클록신호라인들이 8개이고 반전클록신호라인들이 2개로 구성된 경우를 일례로(라인의 개수가 비동일한 예)한다. 레벨 시프터부(135)가 도 21과 같이 구성된 경우, 두 개의 반전클록신호라인들은 클록신호들의 최외곽부에 배치될 수 있다. 예를 들면, 두 개의 반전클록신호라인들은 첫 번째 클록신호라인과 마지막 클록신호라인에 인접하도록 배치될 수 있다.
도 22와 같이, 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 및 제2반전클록신호(Rclk1 ~ Rclk2)를 출력하는 반전클록신호라인들을 포함할 수 있다. 도 22는 레벨 시프터부(135)의 클록신호라인들이 8개이고 반전클록신호라인들이 2개로 구성된 경우를 일례로(라인의 개수가 비동일한 예)한다. 레벨 시프터부(135)가 도 22와 같이 구성된 경우, 두 개의 반전클록신호라인들은 클록신호들의 중앙부에 배치될 수 있다. 예를 들면, 두 개의 반전클록신호라인들은 네 번째 클록신호라인과 다섯 번째 클록신호라인 사이에 배치될 수 있다.
도 23과 같이, 레벨 시프터부(135)는 제1클록신호 내지 제8클록신호(Gclk1 ~ Gclk8)를 출력하는 클록신호라인들과 제1반전클록신호 및 제2반전클록신호(Rclk1 ~ Rclk2)를 출력하는 반전클록신호패드들(Rclk1 및 2에 대응하여 135 내부의 직사각형 박스는 패드를 의미함)을 포함할 수 있다. 도 23은 레벨 시프터부(135)의 클록신호라인들이 8개이고 반전클록신호패드들이 2개로 구성된 경우를 일례로(라인의 개수가 비동일한 예)한다. 레벨 시프터부(135)가 도 23과 같이 구성된 경우, 두 개의 반전클록신호패드들은 클록신호들의 중앙부에 배치될 수 있다. 예를 들면, 두 개의 반전클록신호패드들은 네 번째 클록신호라인과 다섯 번째 클록신호라인 사이에 배치될 수 있다. 도 23의 예는 레벨 시프터부(135)와 전기적으로 연결되는 반전클록신호라인들을 배선하지 않고 패드만 존재하는 상태로 남겨 놓은 것이다. 즉, 제1 및 제2반전클록신호패드는 라인에 연결되지 않고 전기적으로 플로팅(floating)된 상태로 남는다.
이상, 본 발명에서는 제7실시예는 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 반전클록신호라인들과 반전클록신패드들의 배치 관계를 구분하여 설명하였다. 하지만, 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 제1 내지 제7실시예들 중 적어도 하나를 결합하여 구성할 수 있다.
도 24 내지 도 30은 본 발명의 제8실시예에 따른 클록신호와 반전클록신호의 구성 방법을 설명하기 위한 도면들이다.
도 24 내지 도 30에 도시된 바와 같이, 제8실시예에 따른 레벨 시프터부는 전자파장해로 인한 문제를 최소화하기 위해 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 클록신호와 반전클록신호를 다양한 형태로 구현할 수 있다.
도 24와 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 같도록 펄스 발생시점과 종료시점이 동일한 역상 관계(펄스 발생시점과 종료시점이 모두 동기된 상태)를 가질 수 있다.
도 25와 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 같되, 반전클록신호(Rclk)의 펄스 발생시점과 종료시점이 더 지연(p1과 p2 참고) 됨에 따라 비동일한 역상 관계(펄스 발생시점과 종료시점이 모두 비동기된 상태)를 가질 수 있다.
도 26과 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 같되, 반전클록신호(Rclk)의 펄스 발생시점과 종료시점이 더 앞서게(p1과 p2 참고) 됨에 따라 비동일한 역상 관계(펄스 발생시점과 종료시점이 모두 비동기된 상태)를 가질 수 있다.
도 27과 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 다르도록 반전클록신호(Rclk)의 펄스 발생시점만 더 앞서게(p1 참고) 됨에 따라 비동일한 역상 관계(펄스 종료시점만 동기된 상태)를 가질 수 있다.
도 28과 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 다르도록 반전클록신호(Rclk)의 펄스 종료시점만 더 지연(p2 참고) 됨에 따라 비동일한 역상 관계(펄스 발생시점만 동기된 상태)를 가질 수 있다.
도 29와 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 같도록 펄스 발생시점과 종료시점이 동일한 역상 관계(펄스 발생시점과 종료시점이 모두 동기된 상태)를 가질 수 있다. 그러나 클록신호(Gclk)에 포함된 로직하이의 전압 레벨보다 반전클록신호(Rclk)에 포함된 로직로우의 전압 레벨이 더 높을(클록신호와 반전클록신호 간의 레벨 차등화) 수 있다. (Gclk의 V와 Rclk의 V+a 관계 참고)
도 30과 같이, 클록신호(Gclk)와 반전클록신호(Rclk)의 경우, 로직하이와 로직로우를 구성하는 펄스의 폭이 같도록 펄스 발생시점과 종료시점이 동일한 역상 관계(펄스 발생시점과 종료시점이 모두 동기된 상태)를 가질 수 있다. 그러나 클록신호(Gclk)에 포함된 로직하이의 전압 레벨보다 반전클록신호(Rclk)에 포함된 로직로우의 전압 레벨이 더 낮을(클록신호와 반전클록신호 간의 레벨 차등화) 수 있다. (Gclk의 V와 Rclk의 V-a 관계 참고)
이상, 본 발명에서는 제8실시예는 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 클록신호와 반전클록신호의 구성 방법을 설명하였다. 하지만, 반전클록신호는 도 24 내지 도 30 중 적어도 하나를 결합하여 구성할 수 있다.
도 31 내지 도 35는 본 발명의 제9실시예에 따른 레벨 시프터부에 연결된 신호라인들의 배치 및 배선예를 개략적으로 설명하기 위한 도면들이다.
도 31에 도시된 바와 같이, 표시장치는 표시패널(150), 연성필름들(COFa ~ COFc), 시프트 레지스터 회로부(131), 데이터 구동부들(140a ~ 140c), 외부기판(PCB) 및 레벨 시프터부(135) 등을 포함할 수 있다. 그러나 이는 하나의 예시일 뿐 본 발명은 이에 한정되지 않는다.
표시패널(150)은 영상을 표시하는 표시영역(AA)과 영상을 비표시하는 비표시영역(NA)을 포함할 수 있다. 시프트 레지스터 회로부(131)는 표시패널(150)의 일측 비표시영역(NA) 상에 배치될 수 있다. 데이터 구동부들(140a ~ 140c)은 연성필름들(COFa ~ COFc) 상에 하나씩 실장될 수 있다. 연성필름들(COFa ~ COFc)은 표시패널(150)의 비표시영역(NA)에 일측이 부착되고 외부기판(PCB)에 타측이 부착될 수 있다. 레벨 시프터부(135)는 제1연성필름(COFa)과 인접하는 외부기판(PCB) 상에 배치될 수 있다.
표시장치가 도 31과 같이 구성된 경우, 레벨 시프터부(135)의 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 도 32와 같이, 외부기판(PCB) 상에 배치되도록 배선될 수 있다.
표시장치가 도 31과 같이 구성된 경우, 레벨 시프터부(135)의 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 도 33과 같이, 외부기판(PCB)과 연성필름(COF) 상에 배치되도록 배선될 수 있다. 연성필름(COF)은 제1 내지 제3연성필름들(COFa ~ COFc) 중 선택된 하나 또는 그 이상이다.
표시장치가 도 31과 같이 구성된 경우, 레벨 시프터부(135)의 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 도 34와 같이, 외부기판(PCB), 연성필름(COFa ~ COFc 중 선택된 COF) 및 표시패널의 비표시영역(NA) 상에 배치되도록 배선될 수 있다.
표시장치가 도 31과 같이 구성된 경우, 레벨 시프터부(135)의 클록신호라인들(GCLKs)은 도 35와 같이, 외부기판(PCB), 연성필름(COFa ~ COFc 중 선택된 COF) 및 표시패널의 비표시영역(NA) 상에 배치되도록 배선될 수 있다.
그러나 반전클록신호라인들(RCLKs)은 외부기판(PCB) 상에만 배치되도록 배선될 수 있다. 또한 반전클록신호라인들(RCLKs)이 삭제(생략)되고 반전클록신호패드들(Rclks에 대응하여 135 내부의 직사각형 박스는 패드를 의미함)만 전기적으로 플로팅(floating)된 상태로 존재할 수도 있다.
이상, 본 발명에서는 제9실시예는 클록신호라인과 반전클록신호라인의 배치 및 배선 방법을 설명하였다. 하지만, 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)의 배선 방법은 도 32 내지 도 35 중 적어도 하나를 결합하여 구성할 수 있다.
도 36 내지 도 41은 본 발명의 제10실시예에 따른 표시장치와 레벨 시프터부의 배치 및 배선예를 설명하기 위한 도면들이다.
이하, 도 36 내지 도 41에서는 도 31에 도시 및 설명한 바와 같이 표시패널(150), 연성필름들(COFa ~ COFc), 데이터 구동부들(140a ~ 140c), 외부기판(PCB) 및 레벨 시프터부(135) 등을 포함하는 표시장치를 일례로 레벨 시프터부(135)의 배치 및 배선예를 설명한다. 그러나 이는 하나의 예시일 뿐 본 발명은 이에 한정되지 않는다.
도 36에 도시된 바와 같이, 레벨 시프터부(135)에 연결된 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 각각 M(M은 4 이상 정수)개일 수 있다. 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있다. 클록신호라인들(GCLKs)은 제1데이터 구동부(140a)의 일측(예: 좌측)을 지나도록 배선될 수 있고, 반전클록신호라인들(RCLKs)은 제1데이터 구동부(140a)의 타측(예: 우측)을 지나도록 배선될 수 있다.
도 37에 도시된 바와 같이, 클록신호라인들(GCLKs)은 M개지만 반전클록신호라인(RCLK)은 1개일 수 있다. 클록신호라인들(GCLKs)과 반전클록신호라인(RCLK)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있다. 클록신호라인들(GCLKs)은 제1데이터 구동부(140a)의 일측(예: 좌측)을 지나도록 배선될 수 있고, 반전클록신호라인(RCLK)은 제1데이터 구동부(140a)의 타측(예: 우측)을 지나도록 배선될 수 있다.
도 38에 도시된 바와 같이, 클록신호라인들(GCLKs)은 M개지만 반전클록신호라인(RCLK)은 1개일 수 있다. 클록신호라인들(GCLKs)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있고, 반전클록신호라인(RCLK)은 외부기판(PCB) 및 제1연성필름(COFa) 상에 배선될 수 있다. 클록신호라인들(GCLKs)은 제1데이터 구동부(140a)의 일측(예: 좌측)과 타측(예: 우측)을 균등 또는 비균등 하게 지나도록 배선될 수 있고, 반전클록신호라인(RCLK)은 제1데이터 구동부(140a)의 타측(예: 우측)을 지나도록 배선될 수 있다.
도 39에 도시된 바와 같이, 클록신호라인들(GCLKs)은 M개지만 반전클록신호라인(RCLK)은 1개일 수 있다. 클록신호라인들(GCLKs)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있고, 반전클록신호라인(RCLK)은 외부기판(PCB) 상에만 배선될 수 있다. 클록신호라인들(GCLKs)은 제1데이터 구동부(140a)의 일측(예: 좌측)과 타측(예: 우측)을 균등 또는 비균등 하게 지나도록 배선될 수 있고, 반전클록신호라인(RCLK)은 제1데이터 구동부(140a)의 타측(예: 우측)과 인접하도록 배선될 수 있다.
도 40에 도시된 바와 같이, 레벨 시프터부(135)에 연결된 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 각각 M(M은 4 이상 정수)개일 수 있다. 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있다. 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 적어도 한 라인씩 교번 배치될 수 있고, 제1데이터 구동부(140a)의 일측(예: 좌측)과 타측(예: 우측)을 균등 또는 비균등 하게 지나도록 배선될 수 있다.
도 41에 도시된 바와 같이, 레벨 시프터부(135)에 연결된 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 각각 M(M은 4 이상 정수)개일 수 있다. 클록신호라인들(GCLKs)은 외부기판(PCB), 제1연성필름(COFa) 및 표시패널(150)의 비표시영역(NA) 상에 배선될 수 있고, 반전클록신호라인들(RCLKs)은 외부기판(PCB) 상에만 배선될 수 있다. 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)은 적어도 한 라인씩 교번 배치될 수 있고, 제1데이터 구동부(140a)의 일측(예: 좌측)과 타측(예: 우측)을 균등 또는 비균등 하게 지나도록 배선될 수 있다.
이상 본 발명에서는 제10실시예는 클록신호의 구성이나 형태는 물론이고 표시장치의 구성이나 크기 등을 고려하여 클록신호라인과 반전클록신호라인의 배선 방법을 설명하였다. 하지만, 클록신호라인들(GCLKs)과 반전클록신호라인들(RCLKs)의 배선 방법은 도 36 내지 도 41 중 적어도 하나를 결합하여 구성할 수 있다.
앞서 설명한 실시예들을 통해 알 수 있듯이, 레벨 시프터부(135)는 반전클록신호라인들(RCLKs)이 없는 대신 반전클록신호를 생성할 수 있는 반전클록신호패드만 가질 수 있다. 그리고 반전클록신호라인들(RCLKs)이나 반전클록신호패드는 다른 회로에 연결되지 않고 전기적으로 플로팅된 상태를 유지할 수 있다.
그러므로 도 36 내지 도 41 중 적어도 하나의 예시는 플로팅된 반전클록신호패드를 갖는 것도 포함된다. 덧붙여, 도 36 내지 도 41에 도시된 클록신호라인들(GCLKs)은 시프트 레지스터 회로부(131)에 연결되는 반면 반전클록신호라인들(RCLKs)(반전클록신호패드 포함)은 시프트 레지스터 회로부(131)는 물론이고 어떠한 회로부에도 연결되지 않음을 참고한다. 덧붙여, 반전클록신호, 반전클록신호라인 및 반전클록신호패드는 본 발명의 제1 내지 제10실시예를 모두 참고 및 결합하여 다른 형태로 구성할 수 있다.
도 42 내지 도 45는 신호의 형태에 따른 전자파장해 개선 정도를 설명하기 위한 도면들이다. 도 42 내지 도 45는 시뮬레이션 결과에 기초한다.
도 42와 같이, 전 구간에서 비중첩하는 로직하이를 갖는 제1 내지 제3클록신호(Gclk1 ~ Gclk3)를 발생시키고 이와 함께 로직하이(또는 로직로우)의 제1 내지 제3보상클록신호(Cclk1 ~ Cclk3)를 발생시키도록 레벨 시프터부를 구현하였다. 도 42의 출력 파형을 갖는 레벨 시프터부에 대하여 전자파장해 실험을 한 결과 도 43과 같은 결과가 나왔다.
도 44와 같이, 전 구간에서 비중첩하는 로직하이를 갖는 제1 내지 제3클록신호(Gclk1 ~ Gclk3)를 발생시키고 이와 함께 로직하이와 로직로우가 반복하는 제1 및 제3반전클록신호(Rclk1, Rclk3) 그리고 로직하이(또는 로직로우)의 제2보상클록신호(Cclk2)를 발생시키도록 레벨 시프터부를 구현하였다. 도 44의 출력 파형을 갖는 레벨 시프터부에 대하여 전자파장해 실험을 한 결과 도 45와 같은 결과가 나왔다.
도 43의 "PP1"과 도 45의 "PP1, PP2"를 비교하면 알 수 있듯이, 클록신호에 대해 역상을 갖도록 반전클록신호를 구성할 경우, 전자파장해 발생률을 낮출 수 있다. 그러므로 본 발명은 클록신호의 특정 주파수 대역에서 레벨의 상승 폭을 낮출 수 있는 반전클록신호를 생성 및 기입하여 전자파장해로부터 발생할 수 있는 문제를 개선 또는 보완할 수 있다.
이상 본 발명은 전자파장해로부터 발생할 수 있는 문제를 개선 또는 보완할 수 있는 효과가 있다. 또한, 본 발명은 전자파장해에 강한 레벨 시프터부와 시프트 레지스터 회로부를 포함하는 스캔 구동부를 제공하는 효과가 있다. 또한, 본 발명은 전자파장해가 발생하더라도 원활한 출력 상태(스캔신호의 특성, 레벨, 신뢰성 등)를 보장할 수 있을 만큼 전자파장해에 강한 스캔 구동부를 갖는 표시장치를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
130a, 130b: 스캔 구동부 150: 표시패널
140: 데이터 구동부 131: 시프트 레지스터 회로부
135: 레벨 시프터부 COFa ~ COFc: 연성필름들
PCB: 외부기판 NA: 비표시영역
Gclk1 ~ Gclk8: 제1클록신호 내지 제8클록신호
Rclk1 ~ Rclk8: 제1반전클록신호 내지 제8반전클록신호
GCLKs: 클록신호라인들 RCLKs: 반전클록신호라인들

Claims (12)

  1. 영상을 표시하는 표시패널; 및
    상기 표시패널의 구동에 필요한 클록신호를 생성하는 신호패드와, 상기 클록신호와 역상 관계를 갖는 반전클록신호를 생성하는 반전신호패드를 포함하는 레벨 시프터부를 포함하고,
    상기 반전신호패드는 전기적으로 플로팅된 상태를 갖고,
    상기 반전클록신호와 상기 클록신호의 위상이 동일한 역상 관계를 가질 때,
    상기 반전클록신호의 레벨과 상기 클록신호의 레벨은 다른 표시장치.
  2. 제1항에 있어서,
    상기 클록신호를 기반으로 상기 표시패널에 공급할 스캔신호들을 출력하는 시프트 레지스터 회로부, 상기 신호패드에 연결된 클록신호라인 및 상기 반전신호패드에 연결된 반전클록신호라인을 더 포함하고,
    상기 신호패드는 상기 클록신호라인을 통해 상기 시프트 레지스터 회로부에 연결되고 상기 반전신호패드는 상기 반전클록신호라인에 연결되지만 전기적으로 플로팅된 상태를 유지하는 표시장치.
  3. 제2항에 있어서,
    상기 레벨 시프터부가 위치하는 외부기판과,
    상기 표시패널과 상기 외부기판을 연결하는 연성필름과,
    상기 연성필름 상에 위치하고 상기 표시패널에 데이터신호를 공급하는 데이터 구동부를 더 포함하고,
    상기 반전클록신호라인은 상기 외부기판, 상기 연성필름 및 상기 표시패널 중 적어도 하나에 배선되는 표시장치.
  4. 제2항에 있어서,
    상기 클록신호라인과 상기 반전클록신호라인은 다수로 구비되고,
    상기 다수의 클록신호라인과 상기 다수의 반전클록신호라인의 개수는 같거나 한쪽이 더 적은 개수를 갖는 표시장치.
  5. 제4항에 있어서,
    상기 다수의 클록신호라인과 상기 다수의 반전클록신호라인은
    적어도 한 라인씩 교번하도록 배선된 표시장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 반전클록신호는 상기 클록신호와 대비하여 펄스의 발생시점과 종료시점 중 적어도 하나가 다른 표시장치.
  8. 클록신호를 생성하는 신호패드와,
    상기 클록신호와 역상 관계를 갖는 반전클록신호를 생성하는 반전신호패드를 포함하고,
    상기 반전신호패드는 전기적으로 플로팅된 상태를 갖고,
    상기 반전클록신호와 상기 클록신호의 위상이 동일한 역상 관계를 가질 때,
    상기 반전클록신호의 레벨과 상기 클록신호의 레벨은 다른 레벨 시프터부를 포함하는 전자장치.
  9. 제8항에 있어서,
    상기 신호패드에 연결된 클록신호라인 및 상기 반전신호패드에 연결된 반전클록신호라인을 더 포함하고,
    상기 신호패드는 상기 클록신호라인을 통해 회로부에 연결되고 상기 반전신호패드는 상기 반전클록신호라인에 연결되지만 전기적으로 플로팅된 상태를 유지하는 레벨 시프터부를 포함하는 전자장치.
  10. 제9항에 있어서,
    상기 클록신호라인과 상기 반전클록신호라인은 다수로 구비되고,
    상기 다수의 클록신호라인과 상기 다수의 반전클록신호라인은
    적어도 한 라인씩 교번하도록 배선된 레벨 시프터부를 포함하는 전자장치.
  11. 삭제
  12. 제8항에 있어서,
    상기 반전클록신호는 상기 클록신호와 대비하여 펄스의 발생시점과 종료시점 중 적어도 하나가 다른 레벨 시프터부를 포함하는 전자장치.
KR1020190085975A 2019-07-16 2019-07-16 레벨 시프터부 및 이를 포함하는 표시장치 KR102656688B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190085975A KR102656688B1 (ko) 2019-07-16 2019-07-16 레벨 시프터부 및 이를 포함하는 표시장치
US16/929,810 US11244645B2 (en) 2019-07-16 2020-07-15 Level shifter resistant to electromagnetic interference and display device including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190085975A KR102656688B1 (ko) 2019-07-16 2019-07-16 레벨 시프터부 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
KR20210009215A KR20210009215A (ko) 2021-01-26
KR102656688B1 true KR102656688B1 (ko) 2024-04-11

Family

ID=74310287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190085975A KR102656688B1 (ko) 2019-07-16 2019-07-16 레벨 시프터부 및 이를 포함하는 표시장치

Country Status (2)

Country Link
US (1) US11244645B2 (ko)
KR (1) KR102656688B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303980A (ja) * 2003-03-31 2004-10-28 Casio Comput Co Ltd 電磁シールド装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317828A (ja) 2005-05-16 2006-11-24 Mitsubishi Electric Corp 表示装置およびタイミングコントローラ
JP4999390B2 (ja) 2005-07-29 2012-08-15 株式会社半導体エネルギー研究所 表示装置
JP5079301B2 (ja) 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
WO2013021930A1 (ja) * 2011-08-10 2013-02-14 シャープ株式会社 液晶表示装置およびその駆動方法
JP5968452B2 (ja) * 2012-10-19 2016-08-10 シャープ株式会社 表示装置およびその駆動方法
US9626928B2 (en) * 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
KR102401843B1 (ko) * 2015-08-17 2022-05-26 삼성디스플레이 주식회사 표시 장치
CN108447438B (zh) * 2018-04-10 2020-12-08 京东方科技集团股份有限公司 显示装置、栅极驱动电路、移位寄存器及其控制方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303980A (ja) * 2003-03-31 2004-10-28 Casio Comput Co Ltd 電磁シールド装置

Also Published As

Publication number Publication date
US11244645B2 (en) 2022-02-08
KR20210009215A (ko) 2021-01-26
US20210020134A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
JP5951251B2 (ja) 表示装置
TWI480843B (zh) 立體影像顯示器
CN111048025B (zh) 移位寄存器和使用该移位寄存器的显示装置
US10916189B2 (en) Scan driver and display device using the same
WO2013168603A1 (ja) 走査信号線駆動回路およびそれを備える表示装置
US10621944B2 (en) Gate voltage generation circuit, transistor substrate and display device
KR20120018019A (ko) 액정표시장치 및 그 구동방법
US10417977B2 (en) Scan driving circuit that provides a scan line two sub-scan signals within a scan cycle, array substrate and display panel
KR102684683B1 (ko) 평판 표시 장치
KR20110126883A (ko) 입체 영상 표시 장치
KR100426915B1 (ko) 액정 표시 장치
KR101510905B1 (ko) 액정표시장치
KR102527510B1 (ko) 시프트레지스터 및 이를 이용한 표시장치
US20220020313A1 (en) Driving method of a display panel
KR102576534B1 (ko) 게이트 드라이버, 표시장치 및 표시장치의 구동 방법
KR20090054205A (ko) 액정 표시 장치
KR102656688B1 (ko) 레벨 시프터부 및 이를 포함하는 표시장치
KR102578714B1 (ko) 레벨 쉬프터를 갖는 디스플레이 장치
TW202318168A (zh) 觸摸驅動器電路及驅動方法和觸摸顯示裝置的驅動器設備
KR20110017756A (ko) 액정표시장치
US20210174759A1 (en) Display Device and Driving Method of the Same
KR20220096468A (ko) 게이트 드라이버를 갖는 디스플레이 장치
JP2018017792A (ja) 電気光学装置、電子機器、および電気光学装置の駆動方法
KR20210085504A (ko) 표시장치
KR102687614B1 (ko) 스캔 구동부 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right