KR102647020B1 - Organic Light Emitting Display - Google Patents

Organic Light Emitting Display Download PDF

Info

Publication number
KR102647020B1
KR102647020B1 KR1020160161555A KR20160161555A KR102647020B1 KR 102647020 B1 KR102647020 B1 KR 102647020B1 KR 1020160161555 A KR1020160161555 A KR 1020160161555A KR 20160161555 A KR20160161555 A KR 20160161555A KR 102647020 B1 KR102647020 B1 KR 102647020B1
Authority
KR
South Korea
Prior art keywords
driving voltage
supply line
potential driving
voltage supply
node
Prior art date
Application number
KR1020160161555A
Other languages
Korean (ko)
Other versions
KR20180062523A (en
Inventor
김동우
이원재
장현수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160161555A priority Critical patent/KR102647020B1/en
Publication of KR20180062523A publication Critical patent/KR20180062523A/en
Application granted granted Critical
Publication of KR102647020B1 publication Critical patent/KR102647020B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 유기발광 표시장치는 제1 및 제2 고전위 구동전압 공급라인과 다수의 픽셀들을 포함한다. 제2 고전위 구동전압 공급라인은 제1 고전위 구동전압 공급라인 상의 제1 노드와 제2 노드 사이에서 제1 고전위 구동전압 공급라인과 병렬로 연결된다. 픽셀들은 제1 노드와 제2 노드 사이에서 제1 및 제2 고전위 구동전압 공급라인 중 어느 하나로부터 고전위 구동전압을 공급받는다.
The organic light emitting display device according to the present invention includes first and second high potential driving voltage supply lines and a plurality of pixels. The second high potential driving voltage supply line is connected in parallel with the first high potential driving voltage supply line between the first node and the second node on the first high potential driving voltage supply line. The pixels receive a high potential driving voltage from one of the first and second high potential driving voltage supply lines between the first node and the second node.

Description

유기발광 표시장치{Organic Light Emitting Display}Organic Light Emitting Display

본 발명은 액티브 매트릭스 타입의 유기발광 표시장치에 관한 것이다.The present invention relates to an active matrix type organic light emitting display device.

액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: OLED)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. The active matrix type organic light emitting display device includes an organic light emitting diode (OLED) that emits light on its own, and has the advantages of fast response speed, high luminous efficiency, brightness, and viewing angle.

자발광 소자인 유기발광다이오드는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. Organic light-emitting diodes, which are self-luminous devices, include an anode electrode and a cathode electrode, and an organic compound layer (HIL, HTL, EML, ETL, EIL) formed between them. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer. EIL). When a driving voltage is applied to the anode and cathode electrodes, holes passing through the hole transport layer (HTL) and electrons passing through the electron transport layer (ETL) are moved to the emitting layer (EML) to form excitons, and as a result, the emitting layer (EML) Visible light is generated.

유기발광 표시장치는 유기발광 다이오드에 흐르는 구동전류를 제어하기 위해 구동 트랜지스터(Thin Film Transistor)를 포함한다. 구동 트랜지스터의 드레인전극 또는 소스전극이 고전위 구동전압의 입력단에 연결되고, 드레인전극에서 소스전극(또는 소스전극에서 드레인전극)으로 흐르는 전류를 이용하여 유기발광 다이오드를 제어한다. 그 결과, 유기발광 다이오드가 발광할 때의 휘도는 고전위 구동전압의 크기에 영향을 받는다. 고전위 구동전압은 휘도를 결정하는 인자(factor)이기 때문에, 각 픽셀에 인가되는 고전위 구동전압의 크기는 모두 동일하다. 하지만, 고전위 구동전압을 인가하는 고전위 구동전압 공급라인은 각 위치마다 픽셀들의 저항 성분에 따라 전압이 달라진다. 따라서, 각 픽셀들에 공급되는 고전위 구동전압의 크기가 달라지고, 이로 인해서 동일한 데이터전압이 기입되는 픽셀들 간에도 휘도가 차이나는 문제점이 발생한다. The organic light emitting display device includes a driving transistor (Thin Film Transistor) to control the driving current flowing through the organic light emitting diode. The drain electrode or source electrode of the driving transistor is connected to the input terminal of the high-potential driving voltage, and the organic light-emitting diode is controlled using the current flowing from the drain electrode to the source electrode (or from the source electrode to the drain electrode). As a result, the luminance when the organic light emitting diode emits light is affected by the magnitude of the high potential driving voltage. Since the high-potential driving voltage is a factor that determines luminance, the size of the high-potential driving voltage applied to each pixel is all the same. However, the voltage of the high-potential driving voltage supply line that applies the high-potential driving voltage varies depending on the resistance component of the pixels at each location. Accordingly, the size of the high-potential driving voltage supplied to each pixel varies, resulting in a problem in which luminance differs even between pixels to which the same data voltage is written.

따라서, 본 발명의 목적은 각 픽셀들에 공급되는 고전위 구동전압의 편차를 개선하기 위한 유기발광 표시장치를 제공하는 데 있다.Accordingly, the purpose of the present invention is to provide an organic light emitting display device to improve the deviation of the high potential driving voltage supplied to each pixel.

상기 목적을 달성하기 위하여, 본 발명에 의한 유기발광 표시장치는 제1 및 제2 고전위 구동전압 공급라인과 다수의 픽셀들을 포함한다. 제2 고전위 구동전압 공급라인은 제1 고전위 구동전압 공급라인 상의 제1 노드와 제2 노드 사이에서 제1 고전위 구동전압 공급라인과 병렬로 연결된다. 픽셀들은 제1 노드와 제2 노드 사이에서 제1 및 제2 고전위 구동전압 공급라인 중 어느 하나로부터 고전위 구동전압을 공급받는다.In order to achieve the above object, the organic light emitting display device according to the present invention includes first and second high potential driving voltage supply lines and a plurality of pixels. The second high potential driving voltage supply line is connected in parallel with the first high potential driving voltage supply line between the first node and the second node on the first high potential driving voltage supply line. The pixels receive a high potential driving voltage from one of the first and second high potential driving voltage supply lines between the first node and the second node.

본 발명은 제1 고전위 구동전압 공급라인과 병렬로 연결되는 제2 고전위 구동전압 공급라인을 이용하여 제1 고전위 구동전압 공급라인의 양 단에서 동시에 고전위 구동전압을 인가하는 효과를 가져올 수 있다. 그 결과, 제1 고전위 구동전압 공급라인 상의 각 노드에서의 전압 편차를 개선할 수 있다. The present invention has the effect of simultaneously applying a high-potential driving voltage to both ends of the first high-potential driving voltage supply line by using a second high-potential driving voltage supply line connected in parallel with the first high-potential driving voltage supply line. You can. As a result, the voltage deviation at each node on the first high-potential driving voltage supply line can be improved.

도 1은 본 발명의 실시 예에 따른 유기발광 표시장치를 나타내는 도면.
도 2는 제1 및 제2 픽셀의 세부 구성을 나타내는 도면.
도 3은 화상 표시 구간 및 비표시 구간들을 나타내는 도면.
도 4는 디스플레이 기간 내에서 제어신호들의 타이밍을 나타내는 도면.
도 5는 보상기간 내에서 제어신호들의 타이밍을 나타내는 도면.
도 6은 비교 예에 의한 고전위 구동전압 공급라인을 나타내는 도면.
도 7은 도 6의 등가 회로도.
도 8은 본 발명에 의한 고전위 구동전압 공급라인을 나타내는 도면.
도 9는 도 8의 I-I'를 따른 절단면을 나타내는 도면. 1 is a diagram showing an organic light emitting display device according to an embodiment of the present invention.
2 is a diagram showing the detailed configuration of first and second pixels.
3 is a diagram showing image display sections and non-display sections.
Figure 4 is a diagram showing the timing of control signals within a display period.
Figure 5 is a diagram showing the timing of control signals within a compensation period.
Figure 6 is a diagram showing a high-potential driving voltage supply line according to a comparative example.
Figure 7 is an equivalent circuit diagram of Figure 6.
Figure 8 is a diagram showing a high-potential driving voltage supply line according to the present invention.
FIG. 9 is a view showing a cross section taken along line II' of FIG. 8.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings. Like reference numerals refer to substantially the same elements throughout the specification. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

이하, 도 1 내지도 9를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention will be described with reference to FIGS. 1 to 9.

도 1은 본 발명의 실시 예에 의한 유기발광 표시장치를 나타내는 도면이고, 도 2는 픽셀의 세부 구성을 나타내는 도면이다. FIG. 1 is a diagram showing an organic light emitting display device according to an embodiment of the present invention, and FIG. 2 is a diagram showing the detailed configuration of a pixel.

도 1 및 도 2를 참조하면, 본 발명의 실시 예에 의한 유기발광 표시장치는 표시패널(10), 데이터 구동부(12), 게이트 구동부(13), 및 타이밍 콘트롤러(11)를 구비한다. Referring to FIGS. 1 and 2 , an organic light emitting display device according to an embodiment of the present invention includes a display panel 10, a data driver 12, a gate driver 13, and a timing controller 11.

표시패널(10)에는 다수의 데이터라인부(14)와, 다수의 게이트라인들(16)이 교차되고, 이 교차영역마다 픽셀(P)들이 매트릭스 형태로 배치된다. 픽셀(P) 각각은 도시하지 않은 전원발생부로부터 고전위 구동전압(EVDD)과 저전위 구동전압(EVSS)을 공급받는다. 본 발명의 픽셀(P)은 유기발광 다이오드(OLED), 구동 트랜지스터, 제1 및 제2 트랜지스터(ST1,ST2), 및 스토리지 커패시터를 포함할 수 있다. 픽셀(P)을 구성하는 트랜지스터들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀(P)을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. In the display panel 10, a plurality of data line portions 14 and a plurality of gate lines 16 intersect, and pixels P are arranged in a matrix form in each intersection area. Each pixel P receives a high-potential driving voltage (EVDD) and a low-potential driving voltage (EVSS) from a power generator (not shown). The pixel P of the present invention may include an organic light emitting diode (OLED), a driving transistor, first and second transistors ST1 and ST2, and a storage capacitor. The transistors constituting the pixel P may be implemented as a p type or as an n type. Additionally, the semiconductor layer of the TFTs constituting the pixel P may include amorphous silicon, polysilicon, or oxide.

각 픽셀(P)은 데이터라인들(14A_1 내지 14A_m) 중 어느 하나에, 기준전압라인들(14B_1 내지 14B_m) 중 어느 하나에, 제1 게이트라인들(15A_1 내지 15A_n) 중 어느 하나에, 그리고 제2 게이트라인들(15B_1 내지 15B_n) 중 어느 하나에 접속된다. 구동 트랜지스터의 문턱전압 변화량을 알아내기 위한 센싱 구동시, 픽셀(P)들은 제1 게이트라인들(15A_1 내지 15A_n)로부터 라인 순차 방식으로 공급되는 센싱용 제1 스캔신호, 및 제2 게이트라인들(15B_1 내지 15B_n)로부터 라인 순차 방식으로 공급되는 센싱용 제2 스캔신호에 응답하여, 1 수평 공급라인분씩 순차 동작하여 기준전압라인들(14B_1 내지 14B_m)을 통해 센싱전압을 출력한다. 화상 표시를 위한 화상 표시 구동시, 픽셀들(P)은 제1 게이트라인들(15A_1 내지 15A_n)로부터 라인 순차 방식으로 공급되는 화상 표시용 제1 스캔신호, 및 제2 게이트라인들(15B_1 내지 15B_n)로부터 라인 순차 방식으로 공급되는 화상 표시용 제2 스캔신호에 응답하여, 1 수평 공급라인분씩 순차 동작하여 데이터라인들(14A_1 내지 14A_m)을 통해 화상 표시용 데이터전압을 입력받는다.Each pixel (P) is connected to one of the data lines (14A_1 to 14A_m), to one of the reference voltage lines (14B_1 to 14B_m), to one of the first gate lines (15A_1 to 15A_n), and to the first gate line (15A_1 to 15A_n). It is connected to any one of the two gate lines (15B_1 to 15B_n). During sensing operation to determine the amount of change in the threshold voltage of the driving transistor, the pixels (P) receive a first scan signal for sensing supplied in a line sequential manner from the first gate lines (15A_1 to 15A_n), and the second gate lines ( In response to the second scan signal for sensing supplied in a line sequential manner from 15B_1 to 15B_n), one horizontal supply line is sequentially operated to output a sensing voltage through the reference voltage lines 14B_1 to 14B_m. When driving an image display for image display, the pixels P receive a first scan signal for image display supplied in a line sequential manner from the first gate lines 15A_1 to 15A_n, and the second gate lines 15B_1 to 15B_n. In response to the second scan signal for image display supplied in a line sequential manner from ), one horizontal supply line is sequentially operated to receive a data voltage for image display through the data lines 14A_1 to 14A_m.

데이터 구동부(12)는 센싱 구동시, 타이밍 콘트롤러(11)로부터의 데이터 제어신호(DDC)를 기반으로, 센싱용 제1 스캔신호에 동기되는 센싱용 데이터전압을 픽셀들(P)에 공급함과 아울러, 기준전압라인들(14B_1 내지 14B_m)을 통해 표시패널(10)로부터 입력되는 센싱전압들을 디지털 값으로 변환하여 타이밍 콘트롤러(11)에 공급한다. 데이터 구동부(12)는 화상 표시 구동시, 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 보상 데이터(MDATA)를 화상 표시용 데이터전압으로 변환한 후, 그 화상 표시용 데이터전압을 화상 표시용 제1 스캔신호에 동기시켜 데이터라인들(14A_1 내지 14A_m)에 공급한다. During sensing operation, the data driver 12 supplies a sensing data voltage synchronized to the first scanning signal for sensing to the pixels P based on the data control signal (DDC) from the timing controller 11. , Sensing voltages input from the display panel 10 through the reference voltage lines 14B_1 to 14B_m are converted into digital values and supplied to the timing controller 11. When driving an image display, the data driver 12 converts the digital compensation data (MDATA) input from the timing controller 11 based on the data control signal (DDC) into an image display data voltage, and then converts the image display data The voltage is synchronized with the first scan signal for image display and supplied to the data lines (14A_1 to 14A_m).

게이트 구동부(13)는 타이밍 콘트롤러(11)로부터의 게이트 제어신호(GDC)를 기반으로 게이트펄스를 발생한다. 게이트펄스는 센싱용 제1 스캔신호, 센싱용 제2 스캔신호, 및 화상 표시용 제1 스캔신호, 화상 표시용 제2 스캔신호를 포함할 수 있다. 게이트 구동부(13)는 센싱 구동시 센싱용 제1 스캔신호를 라인 순차 방식으로 제1 게이트라인들(15A_1 내지 15A_n)에 공급함과 아울러, 센싱용 제2 스캔신호를 라인 순차 방식으로 제2 게이트라인들(15B_1 내지 15B_n)에 공급할 수 있다. 게이트 구동부(13)는 화상 표시 구동시 화상 표시용 제1 스캔신호를 라인 순차 방식으로 제1 게이트라인들(15A_1 내지 15A_n)에 공급함과 아울러, 화상 표시용 제2 스캔신호를 라인 순차 방식으로 제2 게이트라인들(15B_1 내지 15B_n)에 공급할 수 있다. 게이트 구동부(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10) 상에 직접 형성될 수 있다.The gate driver 13 generates a gate pulse based on the gate control signal (GDC) from the timing controller 11. The gate pulse may include a first scan signal for sensing, a second scan signal for sensing, a first scan signal for image display, and a second scan signal for image display. When driving the sensing unit, the gate driver 13 supplies the first scan signal for sensing to the first gate lines 15A_1 to 15A_n in a line sequential manner, and supplies the second scan signal for sensing to the second gate lines in a line sequential manner. It can be supplied to fields 15B_1 to 15B_n. When driving an image display, the gate driver 13 supplies a first scan signal for image display to the first gate lines 15A_1 to 15A_n in a line sequential manner, and also supplies a second scan signal for image display in a line sequential manner. It can be supplied to 2 gate lines (15B_1 to 15B_n). The gate driver 13 may be formed directly on the display panel 10 according to the Gate-Driver In Panel (GIP) method.

타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동부(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동부(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 또한, 타이밍 콘트롤러(11)는 데이터 구동부(12)로부터 공급되는 디지털 센싱전압값을 참조하여 입력 디지털 비디오 데이터(DATA)를 변조함으로써, 구동 트랜지스터의 문턱전압 변화와 이동도 변화를 보상하기 위한 디지털 보상 데이터(MDATA)를 발생한 후, 이 디지털 보상 데이터(MDATA)를 데이터 구동부(12)에 공급한다. The timing controller 11 controls the operation timing of the data driver 12 based on timing signals such as the vertical synchronization signal (Vsync), the horizontal synchronization signal (Hsync), the dot clock signal (DCLK), and the data enable signal (DE). A data control signal (DDC) for controlling and a gate control signal (GDC) for controlling the operation timing of the gate driver 13 are generated. In addition, the timing controller 11 modulates the input digital video data (DATA) with reference to the digital sensing voltage value supplied from the data driver 12, thereby providing digital compensation to compensate for changes in the threshold voltage and mobility of the driving transistor. After generating data (MDATA), this digital compensation data (MDATA) is supplied to the data driver 12.

타이밍 콘트롤러(11)는 센싱 구동시, 데이터 구동부(12)로부터 입력되는 디지털 센싱 전압(Vsen)을 기반으로 구동 트랜지스터의 문턱전압 변화량을 추출한다. 타이밍 콘트롤러(11)는 구동 트랜지스터의 문턱전압 변화를 보상하기 위한 옵셋값을 결정한 후, 옵셋값을 입력 디지털 비디오 데이터(DATA)에 적용하여 픽셀에 인가될 디지털 보상 데이터(MDATA)를 생성한다.During sensing driving, the timing controller 11 extracts the amount of change in the threshold voltage of the driving transistor based on the digital sensing voltage (Vsen) input from the data driver 12. The timing controller 11 determines an offset value to compensate for a change in the threshold voltage of the driving transistor and then applies the offset value to the input digital video data (DATA) to generate digital compensation data (MDATA) to be applied to the pixel.

메모리(20)는 이동도 변화량 도출에 기준이 되는 기준전압, 옵셋값 결정에 기준이 되는 기준 보상값들을 저장할 수 있다. The memory 20 may store a reference voltage that serves as a standard for deriving the change in mobility and reference compensation values that serve as a standard for determining an offset value.

도 2를 참조하여, 픽셀들의 세부 구성을 살펴보면 다음과 같다.With reference to FIG. 2, the detailed configuration of pixels is as follows.

픽셀(P)은 유기발광다이오드(OLED), 구동 트랜지스터(DT), 스토리지 커패시터(Cst), 제1 트랜지스터(ST1) 및 제2 트랜지스터(ST2)를 구비할 수 있다.The pixel P may include an organic light emitting diode (OLED), a driving transistor (DT), a storage capacitor (Cst), a first transistor (ST1), and a second transistor (ST2).

유기발광다이오드(OLED)는 제2 노드(N2)에 접속된 애노드전극과, 저전위 구동전압(EVSS)의 입력단에 접속된 캐소드전극과, 애노드전극과 캐소드전극 사이에 위치하는 유기화합물층을 포함한다.The organic light emitting diode (OLED) includes an anode electrode connected to the second node (N2), a cathode electrode connected to the input terminal of the low potential driving voltage (EVSS), and an organic compound layer located between the anode electrode and the cathode electrode. .

구동 트랜지스터(DT)는 게이트-소스 간 전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 구동전류(Ioled)를 제어한다. 구동 트랜지스터(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 구동전압(EVDD)의 입력단에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 포함한다.The driving transistor (DT) controls the driving current (Ioled) flowing through the organic light-emitting diode (OLED) according to the gate-source voltage (Vgs). The driving transistor DT includes a gate electrode connected to the first node N1, a drain electrode connected to the input terminal of the high potential driving voltage EVDD, and a source electrode connected to the second node N2.

스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.The storage capacitor Cst is connected between the first node N1 and the second node N2.

제1 트랜지스터(ST1)는 제1 스캔신호(SCAN) 입력단에 연결되는 게이트전극, 제1 데이터라인(14A-1)에 연결되는 드레인전극, 및 제1 노드(N1)에 연결되는 소스전극을 포함한다.The first transistor ST1 includes a gate electrode connected to the first scan signal (SCAN) input terminal, a drain electrode connected to the first data line 14A-1, and a source electrode connected to the first node N1. do.

제2 트랜지스터(ST2)는 제2 스캔신호(SEN) 입력단에 연결되는 게이트전극, 제2 노드(N2)에 연결되는 드레인전극, 및 기준전압라인(14B)에 연결되는 소스전극을 포함한다. The second transistor ST2 includes a gate electrode connected to the input terminal of the second scan signal SEN, a drain electrode connected to the second node N2, and a source electrode connected to the reference voltage line 14B.

데이터 구동부(12)는 데이터라인(14A) 및 기준전압라인(14B)을 통해 픽셀(P)에 연결되어 있다. 기준전압라인(14B)에는 제2 노드(N2)의 소스전압을 센싱 전압(Vsen)으로 저장하기 위한 센싱 커패시터(Cx)가 형성될 수 있다. 데이터 구동부(12)는 디지털-아날로그 컨버터(DAC), 아날로그-디지털 컨버터(ADC), 초기화 스위치(SW1) 및 샘플링 스위치(SW2)를 포함한다.The data driver 12 is connected to the pixel P through the data line 14A and the reference voltage line 14B. A sensing capacitor Cx may be formed in the reference voltage line 14B to store the source voltage of the second node N2 as the sensing voltage Vsen. The data driver 12 includes a digital-to-analog converter (DAC), an analog-to-digital converter (ADC), an initialization switch (SW1), and a sampling switch (SW2).

디지털-아날로그 컨버터(DAC)는 센싱 구동시 타이밍 콘트롤러(11)의 제어하에 센싱용 데이터전압(Vdata)을 생성하여 데이터라인(14A)에 출력할 수 있다. DAC는 화상 표시 구동시 타이밍 콘트롤러(11)의 제어하에 디지털 보상 데이터를 화상 표시용 데이터전압(Vdata)으로 변환하여 데이터라인(14A)에 출력할 수 있다. The digital-analog converter (DAC) can generate a data voltage (Vdata) for sensing under the control of the timing controller 11 during sensing operation and output it to the data line 14A. When driving an image display, the DAC can convert digital compensation data into a data voltage (Vdata) for image display under the control of the timing controller 11 and output it to the data line 14A.

초기화 스위치(SW1)는 초기화 제어신호(SPRE)에 응답하여 초기화전압(Vpre) 입력단과 기준전압라인(14B) 사이의 전류 흐름을 스위칭한다. 샘플링 스위치(SW2)는 센싱 구동시 샘플링 제어신호(SSAM)에 응답하여 기준전압라인(14B)과 ADC 사이의 전류 흐름을 스위칭하여, 일정 시간 동안 기준전압라인(14B)의 센싱 커패시터(Cx)에 저장된 구동 트랜지스터(DT)의 소스전압을 센싱전압(Vsen)으로서 ADC에 공급한다. ADC는 센싱 커패시터(Cx)에 저장된 아날로그 센싱전압을 디지털 값(Vsen)으로 변환하여 타이밍 콘트롤러(11)에 공급한다. 샘플링 스위치(SW2)는 화상 표시 구동시 샘플링 제어신호(SSAM)에 응답하여 계속해서 턴 오프 상태를 유지한다. The initialization switch (SW1) switches the current flow between the initialization voltage (Vpre) input terminal and the reference voltage line (14B) in response to the initialization control signal (SPRE). The sampling switch (SW2) switches the current flow between the reference voltage line (14B) and the ADC in response to the sampling control signal (SSAM) during sensing operation, and supplies the current to the sensing capacitor (Cx) of the reference voltage line (14B) for a certain period of time. The stored source voltage of the driving transistor (DT) is supplied to the ADC as a sensing voltage (Vsen). The ADC converts the analog sensing voltage stored in the sensing capacitor (Cx) into a digital value (Vsen) and supplies it to the timing controller (11). The sampling switch SW2 continues to be turned off in response to the sampling control signal SSAM when driving the image display.

도 3은 본 발명에 의한 유기발광 표시장치의 구동기간을 나타내는 도면이다. Figure 3 is a diagram showing the driving period of the organic light emitting display device according to the present invention.

도 3을 참조하면, 본 발명에 의한 유기발광 표시장치의 구동 기간은 제1 및 제2 비표시 구간(X1,X2)과 화상 표시 구간(X0)을 포함한다. Referring to FIG. 3, the driving period of the organic light emitting display device according to the present invention includes first and second non-display sections (X1, X2) and an image display section (X0).

제1 비표시 구간(X1)은 구동전원 인에이블신호(PEN)의 인가시점부터 수십~수백 프레임 경과할 때까지의 구간으로 정의되며, 제2 비표시 구간(X2)은 구동전원 디스에이블신호(PDIS)의 인가시점부터 수십~수백 프레임 경과할 때까지의 구간으로 정의될 수 있다. 화상 표시 구간(X0)은 픽셀(P)들에 데이터전압이 기입되는 디스플레이 기간(DF) 및 영상데이터가 기입되지 않는 수직 블랭크 기간(VB)을 포함한다. The first non-display section ( It can be defined as the section from the time of PDIS (PDIS) application until tens to hundreds of frames have elapsed. The image display period (X0) includes a display period (DF) in which data voltage is written to the pixels (P) and a vertical blank period (VB) in which no image data is written.

도 4는 화상 표시 구간 중에서 디스플레이 기간 동안의 스캔신호 및 스위치 제어신호들의 타이밍을 나타내는 도면이다. Figure 4 is a diagram showing the timing of scan signals and switch control signals during the display period among the image display sections.

도 2 및 도 4를 결부하여 디스플레이 기간(DF) 내에서의 픽셀(P)의 동작을 설명하면 다음과 같다. 디스플레이 기간(DF)에서 각 픽셀(P)들의 동작은 동일하며, 이하 하나의 픽셀(P)을 중심으로 동작을 설명하기로 한다. The operation of the pixel P within the display period DF will be described in conjunction with FIGS. 2 and 4 as follows. The operation of each pixel P in the display period DF is the same, and the operation will be described focusing on one pixel P below.

본 발명의 디스플레이 구동은 ① 기간, ② 기간, ③ 기간으로 나눠 진행된다.The display driving of the present invention is divided into ① period, ② period, and ③ period.

① 기간에서, 초기화 스위치(SW1)와 제2 트랜지스터(ST2)는 온 되어 제2 노드(N2)를 초기화전압(Vpre)으로 리셋시킨다. In period ①, the initialization switch (SW1) and the second transistor (ST2) are turned on to reset the second node (N2) to the initialization voltage (Vpre).

② 기간에서, 제1 트랜지스터(ST1)는 온 되어 보상용 데이터전압(Mdata)을 제1 노드(N1)에 공급한다. 이때, 제2 노드(N2)는 제2 트랜지스터(ST2)를 통해 초기화전압(Vpre)을 유지하고 있다. 따라서, 이 기간에서 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)은 원하는 레벨로 프로그래밍된다.In period ②, the first transistor (ST1) is turned on and supplies the compensation data voltage (Mdata) to the first node (N1). At this time, the second node N2 maintains the initialization voltage Vpre through the second transistor ST2. Accordingly, in this period, the gate-to-source voltage (Vgs) of the driving transistor (DT) is programmed to a desired level.

③ 기간에서, 제1 및 제2 트랜지스터(ST1, ST2)가 오프 되고, 구동 트랜지스터(DT)는 프로그래밍된 레벨로 구동전류(Ioled)를 발생하여 유기발광다이오드(OLED)에 인가한다. 유기발광다이오드(OLED)는 구동전류(Ioled)에 대응되는 밝기로 발광하여 계조를 표시한다.In period ③, the first and second transistors (ST1, ST2) are turned off, and the driving transistor (DT) generates a driving current (Ioled) at a programmed level and applies it to the organic light emitting diode (OLED). Organic light-emitting diodes (OLEDs) display grayscale by emitting light with a brightness corresponding to the driving current (Ioled).

본 발명에 의한 유기발광 표시장치에서 보상기간은 디스플레이 기간(DF) 이외에 위치한다. 보상기간은 제1 및 제2 비표시기간(X1,X2) 또는 수직 블랭크 기간(VB)에 속할 수 있다. 보상기간 동안, 데이터 구동부(12)는 구동트랜지스터(DT)의 문턱전압(Vth)을 추출하고, 이를 바탕으로 문턱전압(Vth)의 변화량을 산출하여 보상 데이터전압을 생성한다. In the organic light emitting display device according to the present invention, the compensation period is located outside the display period (DF). The compensation period may belong to the first and second non-display periods (X1, X2) or the vertical blank period (VB). During the compensation period, the data driver 12 extracts the threshold voltage (Vth) of the driving transistor (DT) and calculates the amount of change in the threshold voltage (Vth) based on this to generate a compensation data voltage.

도 5는 본 발명에 의한 보상 기간을 나타내는 도면이다.Figure 5 is a diagram showing the compensation period according to the present invention.

도 2 및 도 5를 참조하면, 본 발명에 의한 보상 기간은 프로그래밍 기간(Tpg), 센싱 기간(Tsen), 샘플링 기간(Tsam)의 화소 동작을 나타내는 도면이다. Referring to Figures 2 and 5, the compensation period according to the present invention is a diagram showing pixel operations in a programming period (Tpg), a sensing period (Tsen), and a sampling period (Tsam).

프로그래밍 기간(Tpg)에서는 구동 트랜지스터(DT)를 턴 온 시키기 위해 구동 트랜지스터(DT)의 게이트-소스 간 전압을 세팅한다. 이를 위해, 제1 및 제2 스캔신호(SCAN, SEN)와 초기화 제어신호(SPRE)는 게이트 온 레벨로 입력되고, 샘플링 제어신호(SSAM)는 오프 레벨로 입력된다. 이에 따라, 제1 트랜지스터(ST1)는 턴-온 되어 제1 디지털 아날로그 컨버터(DAC1)가 출력하는 센싱용 데이터전압(Vdata)을 제1 노드(N1)에 공급하고, 초기화 스위치(SW1)와 제2 트랜지스터(ST2)는 온 되어 초기화전압(Vpre)을 제2 노드(N2)에 공급한다. 이때, 샘플링 스위치(SW2)는 오프 되어 있다.In the programming period (Tpg), the voltage between the gate and source of the driving transistor (DT) is set to turn on the driving transistor (DT). For this purpose, the first and second scan signals (SCAN, SEN) and the initialization control signal (SPRE) are input at the gate on level, and the sampling control signal (SSAM) is input at the off level. Accordingly, the first transistor (ST1) is turned on and supplies the sensing data voltage (Vdata) output from the first digital-to-analog converter (DAC1) to the first node (N1), and the initialization switch (SW1) and the first 2 The transistor (ST2) is turned on and supplies the initialization voltage (Vpre) to the second node (N2). At this time, the sampling switch (SW2) is turned off.

센싱 기간(Tsen)에서는 구동 트랜지스터(DT)에 흐르는 전류(Ids)에 의해 상승하는 구동 트랜지스터(DT)의 소스전압이 포화(saturation)된 상태의 전압을 제1 센싱전압(Vsen1)으로 검출한다. 센싱 기간(Tsen)에서는 정확한 센싱을 위해 구동 트랜지스터(DT)의 게이트-소스 간 전압이 일정하게 유지되어야 한다. 이를 위해, 센싱용 제1 스캔신호(SCAN)는 게이트 오프 레벨로 입력되고, 센싱용 제2 스캔신호(SEN)는 게이트 온 레벨로 입력되며, 초기화 제어신호(SPRE) 및 샘플링 제어신호(SSAM)도 오프 레벨로 입력된다. 센싱 기간(Tsen)에서 구동 트랜지스터(DT)를 통해 흐르는 전류(Ids)에 의해 제2 노드(N2)의 전압은 증가하며, 제2 노드(N2)의 전압이 증가함에 따라 제1 노드(N1)의 전압도 상승한다. In the sensing period (Tsen), the voltage in a saturated state of the source voltage of the driving transistor (DT), which rises due to the current (Ids) flowing in the driving transistor (DT), is detected as the first sensing voltage (Vsen1). In the sensing period (Tsen), the voltage between the gate and source of the driving transistor (DT) must be kept constant for accurate sensing. For this purpose, the first scan signal for sensing (SCAN) is input at the gate off level, the second scan signal for sensing (SEN) is input at the gate on level, and the initialization control signal (SPRE) and sampling control signal (SSAM) is also input at an off level. In the sensing period (Tsen), the voltage of the second node (N2) increases due to the current (Ids) flowing through the driving transistor (DT), and as the voltage of the second node (N2) increases, the voltage of the first node (N1) increases. The voltage also increases.

샘플링 기간(Tsam)에서는 일정 시간 동안 센싱 커패시터(Cx)에 저장된 구동 트랜지스터(DT)의 소스전압을 제1 센싱전압(Vsen1)으로써 ADC에 공급한다. 이를 위해, 제2 스캔신호(SEN) 및 샘플링 제어신호(SSAM)는 게이트 온 레벨로 입력되며, 초기화 제어신호(SPRE)는 오프 레벨로 입력된다.In the sampling period (Tsam), the source voltage of the driving transistor (DT) stored in the sensing capacitor (Cx) is supplied to the ADC as the first sensing voltage (Vsen1) for a certain period of time. For this purpose, the second scan signal (SEN) and the sampling control signal (SSAM) are input at the gate on level, and the initialization control signal (SPRE) is input at the off level.

살펴본 바와 같이, 각 픽셀(P)들은 센싱을 위한 구동과 디스플레이 구동에서 고전위 구동전압(EVDD)을 이용한다. 특히, 디스플레이 구동에서 고전위 구동전압(EVDD)은 유기발광 다이오드(OLED)의 구동전류의 크기를 결정하는 인자들 중에 하나이기 때문에, 모든 픽셀(P)들에는 동일한 크기의 고전위 구동전압(EVDD)이 인가되어야 한다.As seen, each pixel (P) uses a high potential driving voltage (EVDD) in driving for sensing and display. In particular, in display driving, the high-potential driving voltage (EVDD) is one of the factors that determine the size of the driving current of the organic light-emitting diode (OLED), so all pixels (P) are supplied with the same high-potential driving voltage (EVDD). ) must be approved.

하지만, 고전위 구동전압(EVDD)은 라인의 저항 편차로 인해서 전압 강하 현상이 발생한다. 고전위 구동전압 공급라인의 저항 편차에 의한 전압 강하 현상을 살펴보면 다음과 같다.However, the high potential driving voltage (EVDD) causes a voltage drop due to line resistance variation. Looking at the voltage drop phenomenon due to resistance deviation of the high-potential driving voltage supply line, the phenomenon is as follows.

도 6은 비교 예에 의한 고전위 구동전압 공급라인을 나타내는 모식도이다. Figure 6 is a schematic diagram showing a high-potential driving voltage supply line according to a comparative example.

도 6을 참조하면, 비교 예에 의한 유기발광 표시장치에서, 고전위 구동전압 공급라인(VVL, HVL)은 고전위 구동전압 생성부(EVDD_S)로부터 고전위 구동전압(EVDD)을 공급받는 수직라인(VVL) 및 수직라인(VVL)에서 분기되어 각각의 픽셀(P)들과 연결되는 수평 공급라인(HVL)을 포함한다. Referring to FIG. 6, in the organic light emitting display device according to the comparative example, the high potential driving voltage supply lines (VVL, HVL) are vertical lines that receive the high potential driving voltage (EVDD) from the high potential driving voltage generator (EVDD_S). (VVL) and a horizontal supply line (HVL) branched from the vertical line (VVL) and connected to each pixel (P).

수직라인(VVL)은 고전위 구동전압 생성부(EVDD_S)와 연결되고, 표시패널의 픽셀라인들을 가로질러서 배치된다. 수평 공급라인(HVL)은 픽셀라인들 각각에 위치하는 다수의 노드들에서 분기되어, 픽셀라인에 배치되는 하나 이상의 픽셀(P)들과 연결된다. 픽셀라인은 동일한 게이트라인부(14)에 연결되는 픽셀들을 지칭한다.The vertical line (VVL) is connected to the high potential driving voltage generator (EVDD_S) and is arranged across the pixel lines of the display panel. The horizontal supply line (HVL) branches off from a plurality of nodes located in each of the pixel lines and is connected to one or more pixels (P) located in the pixel lines. Pixel lines refer to pixels connected to the same gate line unit 14.

수직라인(VVL)은 픽셀라인을 가로지르며, 각각의 노드들에는 다수의 픽셀(P)들 저항 성분이 반영된다. A vertical line (VVL) crosses the pixel line, and the resistance components of a number of pixels (P) are reflected in each node.

도 7은 도 6에 도시된 수직라인의 각 노드들의 저항 편차를 나타내는 도면이다. FIG. 7 is a diagram showing the resistance deviation of each node of the vertical line shown in FIG. 6.

도 7에서와 같이, 제1 노드(n1)를 통해서 제n 노드(n(n))로 전류가 흐를 때, 각 노드들(n1~n(n))에 인가되는 고전위 구동전압(EVDD)은 각 노드들의 저항 성분에 의해서 전압 강하가 발생한다. 각 노드들(n1~n(n))의 전압 강하의 정도는 제1 노드(n1)로부터의 거리에 비례한다. 전압 강하에 의해서, 각 픽셀(P)들에 인가되는 고전위 구동전압(EVDD)의 크기는 달라진다. 그 결과 동일한 데이터전압이 기입된다고 할지라도, 다른 픽셀라인에 배치된 픽셀(P)들은 서로 다른 휘도로 발광한다. As shown in FIG. 7, when current flows through the first node (n1) to the n-th node (n(n)), the high potential driving voltage (EVDD) applied to each node (n1 to n(n)) A voltage drop occurs due to the resistance component of each node. The degree of voltage drop of each node (n1 to n(n)) is proportional to the distance from the first node (n1). Depending on the voltage drop, the size of the high potential driving voltage (EVDD) applied to each pixel (P) varies. As a result, even if the same data voltage is written, pixels P arranged in different pixel lines emit light with different luminance.

도 8은 본 발명에 의한 고전위 구동전압 공급라인을 나타내는 도면이다. Figure 8 is a diagram showing a high potential driving voltage supply line according to the present invention.

도 8을 참조하면, 본 발명에 의한 고전위 구동전압 공급라인은 제1 및 제2 고전위 구동전압 공급라인(VVL1,VVL2)을 포함한다. 제1 및 제2 고전위 구동전압 공급라인(VVL1,VVL2)은 표시패널(10)에서 수직 방향, 즉 데이터라인(14A)과 평행하게 배치될 수 있다.Referring to FIG. 8, the high potential driving voltage supply line according to the present invention includes first and second high potential driving voltage supply lines (VVL1 and VVL2). The first and second high potential driving voltage supply lines VVL1 and VVL2 may be arranged in a vertical direction in the display panel 10, that is, parallel to the data line 14A.

제1 고전위 구동전압 공급라인(VVL1)은 고전위 구동전압 생성부(EVDD_S)와 직접 연결된다. 제2 고전위 구동전압 공급라인(VVL2)은 제1 고전위 구동전압 공급라인(VVL1) 상의 인입 노드(Na)와 후단 노드(Nb) 사이에서 병렬로 연결된다. 수평 공급라인(HVL)들은 각각 제1 고전위 구동전압 공급라인(VVL1)의 제1 노드(n1) 내지 제n 노드(n(n))에서 분기되고, 각 수평 공급라인(HVL)은 각 픽셀라인들에 배치되는 하나 이상의 픽셀(P)들과 연결된다. 예컨대, 제1 노드(n1)에서 분기되는 수평 공급라인(HVL)은 제1 픽셀라인에 배치되는 픽셀(P)과 연결된다. 인입 노드(Na) 및 후단 노드(Nb)는 각각 제1 노드 및 제n 노드(n(n))와 동일할 수 있다. 도 8에서는 하나의 수평 공급라인(HVL)에 하나의 픽셀(P)이 연결되는 구조를 도시하고 있지만, 하나의 수평 공급라인(HVL)에는 둘 이상의 픽셀(P)들이 연결될 수 있다. The first high-potential driving voltage supply line (VVL1) is directly connected to the high-potential driving voltage generator (EVDD_S). The second high-potential driving voltage supply line (VVL2) is connected in parallel between the incoming node (Na) and the downstream node (Nb) on the first high-potential driving voltage supply line (VVL1). The horizontal supply lines (HVL) are branched from the first node (n1) to the n-th node (n(n)) of the first high potential driving voltage supply line (VVL1), and each horizontal supply line (HVL) is branched from each pixel. It is connected to one or more pixels (P) arranged in lines. For example, the horizontal supply line (HVL) branching from the first node (n1) is connected to the pixel (P) disposed on the first pixel line. The incoming node (Na) and the downstream node (Nb) may be the same as the first node and the n-th node (n(n)), respectively. Although FIG. 8 shows a structure in which one pixel (P) is connected to one horizontal supply line (HVL), two or more pixels (P) may be connected to one horizontal supply line (HVL).

고전위 구동전압 생성부(EVDD_S)로부터 공급되는 고전위 구동전압(EVDD)은 인입 노드(Na)를 통해서 제1 고전위 구동전압 공급라인(VVL1) 및 제2 고전위 구동전압 공급라인(VVL2)으로 공급된다.The high potential driving voltage (EVDD) supplied from the high potential driving voltage generator (EVDD_S) is connected to the first high potential driving voltage supply line (VVL1) and the second high potential driving voltage supply line (VVL2) through the incoming node (Na). is supplied by

제1 고전위 구동전압 공급라인(VVL1)은 픽셀(P)들이 연결되지 않기 때문에, 인입 노드(Na)에서 제1 고전위 구동전압 공급라인(VVL1)을 경유하여 후단 노드(Nb)로 공급되는 고전위 구동전압(EVDD)은 전압 강하가 거의 일어나지 않는다. 그 결과, 제1 고전위 구동전압 공급라인(VVL1)은 인입 노드(Na)와 후단 노드(Nb)를 통해서 고전위 구동전압(EVDD)이 공급되는 것과 같은 효과가 발생한다. 따라서, 제1 노드(n1) 내지 제n 노드(n(n))에 공급되는 고전위 구동전압(EVDD)의 편차가 개선된다. Since the first high potential driving voltage supply line (VVL1) is not connected to the pixels (P), it is supplied from the incoming node (Na) to the downstream node (Nb) via the first high potential driving voltage supply line (VVL1). High potential driving voltage (EVDD) causes almost no voltage drop. As a result, the first high-potential driving voltage supply line (VVL1) has the same effect as the high-potential driving voltage (EVDD) being supplied through the incoming node (Na) and the downstream node (Nb). Accordingly, the deviation of the high potential driving voltage EVDD supplied to the first node (n1) to the n-th node (n(n)) is improved.

본 발명에 의한 제1 및 제2 고전위 구동전압 공급라인들(VVL1,VVL2)은 동일한 금속층에 나란히 배치될 수 있다. The first and second high potential driving voltage supply lines (VVL1, VVL2) according to the present invention may be arranged side by side on the same metal layer.

또는 제1 및 제2 고전위 구동전압 공급라인들(VVL1,VVL2)은 개구율이 감소되는 것을 방지하기 위해서 다른 금속층에 배치될 수 있다.Alternatively, the first and second high potential driving voltage supply lines VVL1 and VVL2 may be disposed on different metal layers to prevent the aperture ratio from being reduced.

도 9는 다른 금속층에 배치되는 제1 및 제2 고전위 구동전압 공급라인의 실시 예를 나타내는 도면이다. 도 9는 도 8에 도시된 I-I' 영역의 단면을 나타내고 있다.FIG. 9 is a diagram illustrating an example of first and second high potential driving voltage supply lines disposed in different metal layers. FIG. 9 shows a cross section of the region II' shown in FIG. 8.

도 9를 참조하면, 제2 고전위 구동전압 공급라인(VVL2) 상에 버퍼층(Buffer) 및 층간 절연막(ILD)이 위치한다. 제1 고전위 구동전압 공급라인(VVL1)은 층간 절연막(ILD) 상에 위치한다. 제1 고전위 구동전압 공급라인(VVL1)은 박막트랜지스터들의 소스전극 및 드레인전극을 형성하는 금속물질을 이용할 수 있다. 제2 고전위 구동전압 공급라인(VVL2)은 광 차단패턴(Light Shield Patten)을 형성하는 금속물질을 이용할 수 있다. 제1 및 제2 고전위 구동전압 공급라인(VVL1,VVL2)은 인입 노드(Na)와 후단 노드(Nb)에서 컨택홀을 통해서 접속될 수 있다.Referring to FIG. 9, a buffer layer (Buffer) and an interlayer insulating layer (ILD) are located on the second high potential driving voltage supply line (VVL2). The first high potential driving voltage supply line (VVL1) is located on the interlayer insulating layer (ILD). The first high-potential driving voltage supply line VVL1 may use a metal material that forms the source and drain electrodes of thin film transistors. The second high potential driving voltage supply line (VVL2) may use a metal material that forms a light shield pattern. The first and second high potential driving voltage supply lines (VVL1, VVL2) may be connected through contact holes at the incoming node (Na) and the downstream node (Nb).

본 명세서는 각각의 픽셀들이 3개의 트랜지스터와 1개의 커패시터로 이루어지는 구조를 중심으로 설명되었다. 하지만, 본 발명의 기술적 사상은 픽셀 구조에 한정되지 않으며, 고전위 구동전압을 이용하여 유기발광 다이오드의 구동전류를 제어하는 모든 종류의 유기발광 표시장치에 적용될 수 있다.This specification has been described focusing on the structure in which each pixel consists of three transistors and one capacitor. However, the technical idea of the present invention is not limited to the pixel structure, and can be applied to all types of organic light emitting display devices that control the driving current of the organic light emitting diode using a high potential driving voltage.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above-described content, those skilled in the art will be able to see that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to what is described in the detailed description of the specification, but should be defined by the scope of the patent claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동부 13 : 게이트 구동부
14 : 데이터라인들 15 : 게이트라인들
20 : 메모리
VVL1,VVL2 : 제1 및 제2 고전위 구동전압 공급라인10: display panel 11: timing controller
12: data driver 13: gate driver
14: data lines 15: gate lines
20: memory
VVL1, VVL2: 1st and 2nd high potential driving voltage supply lines

Claims (6)

제1 고전위 구동전압 공급라인;
제1 고전위 구동전압 공급라인 상의 제1 노드와 제2 노드 사이에서 상기 제1 고전위 구동전압 공급라인과 병렬로 연결되는 제2 고전위 구동전압 공급라인; 및
상기 제1 노드와 상기 제2 노드 사이에서 상기 제1 및 제2 고전위 구동전압 공급라인 중 어느 하나로부터 고전위 구동전압을 공급받는 픽셀들을 구비하고,
상기 제2 고전위 구동전압 공급라인의 일단은 상기 제1 노드에 연결되고, 상기 제2 고전위 구동전압 공급라인의 타단은 상기 제2 노드에 연결되고,
상기 제1 고전위 구동전압 공급라인 및 상기 제2 고전위 구동전압 공급라인은 절연막을 사이에 두고 서로 다른 금속층에 위치하고,
상기 픽셀들 각각은 유기발광 다이오드 및 상기 유기발광 다이오드를 구동하는 구동 트랜지스터를 포함하고,
상기 제1 고전위 구동전압 공급라인은 상기 구동 트랜지스터의 소스 전극 및 드레인 전극과 동일한 금속물질을 이용하고,
상기 제2 고전위 구동전압 공급라인은 광 차단패턴을 형성하는 금속물질을 이용하고,
상기 구동 트랜지스터의 게이트 전극에는 데이터라인으로부터 인가되는 데이터전압이 기입되고,
상기 제1 및 제2 고전위 구동전압 공급라인은 상기 데이터라인과 평행하게 배치되고,
상기 제1 고전위 구동전압 공급라인과 상기 제2 고전위 구동전압 공급라인은 상기 제1 고전위 구동전압 공급라인의 연장 방향을 따라 중첩하는 유기발광 표시장치.a first high-potential driving voltage supply line;
a second high potential driving voltage supply line connected in parallel with the first high potential driving voltage supply line between a first node and a second node on the first high potential driving voltage supply line; and
pixels that receive a high-potential driving voltage from one of the first and second high-potential driving voltage supply lines are provided between the first node and the second node,
One end of the second high potential driving voltage supply line is connected to the first node, and the other end of the second high potential driving voltage supply line is connected to the second node,
The first high potential driving voltage supply line and the second high potential driving voltage supply line are located in different metal layers with an insulating film interposed therebetween,
Each of the pixels includes an organic light-emitting diode and a driving transistor that drives the organic light-emitting diode,
The first high-potential driving voltage supply line uses the same metal material as the source and drain electrodes of the driving transistor,
The second high potential driving voltage supply line uses a metal material that forms a light blocking pattern,
A data voltage applied from a data line is written to the gate electrode of the driving transistor,
The first and second high potential driving voltage supply lines are arranged parallel to the data line,
The organic light emitting display device wherein the first high potential driving voltage supply line and the second high potential driving voltage supply line overlap along an extension direction of the first high potential driving voltage supply line. 제 1 항에 있어서,
상기 제1 고전위 구동전압 공급라인에서 상기 제1 노드와 상기 제2 노드 사이에 위치한 다수의 노드들로부터 분기되는 수평 공급라인을 더 포함하고,
상기 수평 공급라인은 상기 픽셀들과 연결되는 유기발광 표시장치.According to claim 1,
Further comprising a horizontal supply line branching from a plurality of nodes located between the first node and the second node in the first high potential driving voltage supply line,
The horizontal supply line is connected to the pixels. 삭제delete 삭제delete 제 1항에 있어서,
상기 제1 고전위 구동전압 공급라인은 상기 구동 트랜지스터의 드레인 전극 또는 상기 구동 트랜지스터의 소스전극과 연결되는 유기발광 표시장치.
According to clause 1,
The first high-potential driving voltage supply line is connected to a drain electrode of the driving transistor or a source electrode of the driving transistor.
 삭제delete
KR1020160161555A 2016-11-30 2016-11-30 Organic Light Emitting Display KR102647020B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160161555A KR102647020B1 (en) 2016-11-30 2016-11-30 Organic Light Emitting Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160161555A KR102647020B1 (en) 2016-11-30 2016-11-30 Organic Light Emitting Display

Publications (2)

Publication Number Publication Date
KR20180062523A KR20180062523A (en) 2018-06-11
KR102647020B1 true KR102647020B1 (en) 2024-03-15

Family

ID=62600704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160161555A KR102647020B1 (en) 2016-11-30 2016-11-30 Organic Light Emitting Display

Country Status (1)

Country Link
KR (1) KR102647020B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550292B1 (en) * 2018-12-31 2023-07-04 엘지디스플레이 주식회사 Display Panel and Organic Light Emitting Display having the Same
CN109637426B (en) * 2019-01-31 2022-04-12 武汉天马微电子有限公司 Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078071A (en) 2003-08-28 2005-03-24 Samsung Sdi Co Ltd Flat panel display device with compensated voltage drop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828513B1 (en) * 2002-07-05 2008-05-13 삼성전자주식회사 Organic light emitting panel and organic light emitting device
KR100813840B1 (en) * 2006-08-17 2008-03-17 삼성에스디아이 주식회사 Organic light emitting display apparatus
KR102000643B1 (en) * 2012-12-27 2019-07-16 엘지디스플레이 주식회사 Organic Light Emitting Display
KR102203103B1 (en) * 2014-04-11 2021-01-15 삼성디스플레이 주식회사 Organic Light Emitting Display apparatus, and method for driving the display apparatus Apparatus for manufacturing display apparatus and method of manufacturing display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005078071A (en) 2003-08-28 2005-03-24 Samsung Sdi Co Ltd Flat panel display device with compensated voltage drop

Also Published As

Publication number Publication date
KR20180062523A (en) 2018-06-11

Similar Documents

Publication Publication Date Title
KR102648975B1 (en) Organic Light Emitting Display and Compensation Method of Driving Characteristic thereof
KR102176454B1 (en) AMOLED pixel driving circuit and driving method
EP3113163B1 (en) Device and method for sensing threshold voltage of driving tft included in organic light emitting display
KR102075920B1 (en) Organic Light Emitting Display And Threshold Voltage Compensation Method Thereof
KR102603596B1 (en) Organic Light Emitting Display And Degradation Sensing Method Of The Same
KR102559083B1 (en) Organic Light EmitPing Display
KR102578715B1 (en) Organic light emitting diode display
EP2704131B1 (en) Organic light emitting display and driving method thereof
KR102081132B1 (en) Organic Light Emitting Display
KR102338942B1 (en) Organic Light Emitting Display and Driving Method thereof
KR101450919B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
KR20150076033A (en) Organic Light Emitting Display and Image Quality Compensation Method Of The Same
KR101549252B1 (en) Organic Light Emitting Diode Display
KR102627269B1 (en) Organic Light Emitting Display having a Compensation Circuit for Driving Characteristic
KR20120061522A (en) Driving Method Of Organic Light Emitting Diode Display
KR101520584B1 (en) Organic Light Emitting Diode Display
KR102405106B1 (en) OLED driving current compensation circuit and Organic Light Emitting Display device comprising the same
KR102031683B1 (en) Organic Light Emitting Display
KR20180128122A (en) Organic Light Emitting Display
KR102328983B1 (en) Organic Light Emitting Display
KR102647020B1 (en) Organic Light Emitting Display
KR102498497B1 (en) Organic Light Emitting Display
KR102326284B1 (en) Organic Light Emitting Display
KR102369366B1 (en) Organic Light Emitting Display And Driving Method Thereof
KR20220089336A (en) Organic Light Emitting Display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)