KR102636309B1 - defect inspection device - Google Patents

defect inspection device Download PDF

Info

Publication number
KR102636309B1
KR102636309B1 KR1020187028451A KR20187028451A KR102636309B1 KR 102636309 B1 KR102636309 B1 KR 102636309B1 KR 1020187028451 A KR1020187028451 A KR 1020187028451A KR 20187028451 A KR20187028451 A KR 20187028451A KR 102636309 B1 KR102636309 B1 KR 102636309B1
Authority
KR
South Korea
Prior art keywords
defect
device chip
area
image
chip
Prior art date
Application number
KR1020187028451A
Other languages
Korean (ko)
Other versions
KR20180118754A (en
Inventor
히사시 야마모토
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20180118754A publication Critical patent/KR20180118754A/en
Application granted granted Critical
Publication of KR102636309B1 publication Critical patent/KR102636309B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 결함의 간과, 또는 결함의 오검출을 억제하는 것이 가능한 결함 검사 장치를 제공한다. 구체적으로는, 이 결함 검사 장치(100)는, 촬상부(40)에 의해 촬상된 소자 칩(70)의 화상에 기초하여 소자 칩(70)의 주연 영역(72)의 외측의 에지(74) 및 유효 영역(71)을 검출하고, 검출된 주연 영역(72)의 외측의 에지(74)와 유효 영역(71)에 기초하여, 소자 칩(70)의 결함을 검사하기 위한 검사 영역(75)을 결정하고, 소자 칩(70)의 검사 영역(75)에 대응하는 화상과, 미리 기억되어 있는 양품의 소자 칩(70)의 화상을 비교함으로써, 소자 칩(70)의 결함을 검출하는 제어부(50)를 구비한다.The present invention provides a defect inspection device capable of preventing defects from being overlooked or defects being incorrectly detected. Specifically, this defect inspection device 100 detects the edge 74 outside the peripheral area 72 of the device chip 70 based on the image of the device chip 70 captured by the imaging unit 40. and an inspection area 75 for detecting the effective area 71 and inspecting the device chip 70 for defects based on the effective area 71 and the edge 74 outside the detected peripheral area 72. A control unit ( 50) is provided.

Description

결함 검사 장치 defect inspection device

본 발명은 결함 검사 장치에 관한 것이며, 특히 양품의 소자 칩의 화상과 비교함으로써 소자 칩의 결함을 검출하는 결함 검출부를 구비하는 결함 검사 장치에 관한 것이다.The present invention relates to a defect inspection device, and particularly to a defect inspection device including a defect detection unit that detects defects in an element chip by comparing it with an image of a non-defective element chip.

종래, 양품의 소자 칩의 화상과 비교함으로써 소자 칩의 결함을 검출하는 결함 검출부를 구비하는 결함 검사 장치가 알려져 있다(예를 들어, 특허문헌 1 참조).Conventionally, a defect inspection device including a defect detection unit that detects defects in an element chip by comparing it with an image of a good element chip is known (for example, see Patent Document 1).

상기 특허문헌 1에는, 표준 화상과 검사 화상의 차를 구하고, 표준 화상과 검사 화상의 차에 기초하여 워크의 결함을 검사하는 결함 검사 방법이 개시되어 있다. 이 검사 방법에서는, 교시 과정에 있어서 다수의 양품의 워크 촬상을 행하여, 화상의 화소마다의 농담값의 평균값(표준 화상)이 구해진다. 또한, 검사 과정에 있어서, 검사 대상의 워크의 촬상이 행해진다. 또한, 검사 대상의 워크 촬상에서는, 촬상된 양품의 워크와 동일한 부분이 촬상되어 검사 화상이 된다. 그리고, 양품 워크의 표준 화상과, 검사 대상 워크의 검사 화상의 비교에 기초하여 결함의 유무가 판정된다.Patent Document 1 above discloses a defect inspection method that obtains the difference between a standard image and an inspection image and inspects a workpiece for defects based on the difference between the standard image and the inspection image. In this inspection method, a large number of good workpieces are imaged during the teaching process, and the average value (standard image) of the density value for each pixel of the image is obtained. Additionally, in the inspection process, the workpiece to be inspected is captured. In addition, when imaging a workpiece subject to inspection, a part identical to the imaged workpiece of a good product is imaged and becomes an inspection image. Then, the presence or absence of a defect is determined based on comparison between the standard image of the non-defective work and the inspection image of the work to be inspected.

일본 특허 공개 평10-123064호 공보Japanese Patent Publication No. 10-123064

그러나, 상기 특허문헌 1에 기재된 결함 검사 방법에서는, 검사 대상의 워크의 촬상에서는, 촬상된 양품의 워크와 동일한 부분(이하, 유효 영역이라 함)이 촬상되어 검사 화상이 되어 있다. 즉, 촬상되는 검사 대상의 워크의 부분(유효 영역)은, 표준 화상에 맞춰서 고정되어 있다. 이 때문에, 워크의 유효 영역 외에 발생하고 있는 결함이 검출되지 않는다는 문제가 있다. 또한, 워크의 유효 영역 외에 발생하고 있는 결함은, 결함이 진행되어(커져), 장래적으로 워크의 기능에 악영향을 미치는 경우가 있다. 또한, 결함은 포함되지 않는 한편, 검사 대상의 워크의 단부가 절단되어 있는 경우, 유효 영역 내에 위치하는 절단된 단부의 화상과 표준 화상의 차이에 기초하여 검사 대상의 워크에 결함이 발생하고 있다고 오인식된다는 문제가 있다. 즉, 상기 특허문헌 1에 기재된 결함 검사 방법에서는, 결함의 간과, 또는 결함의 오검출이 발생한다는 문제점이 있다.However, in the defect inspection method described in Patent Document 1, when a workpiece to be inspected is imaged, a portion (hereinafter referred to as an effective area) identical to the imaged workpiece of a good product is imaged and becomes an inspection image. In other words, the portion of the workpiece to be inspected that is imaged (effective area) is fixed in accordance with the standard image. For this reason, there is a problem that defects occurring outside the effective area of the work cannot be detected. Additionally, defects occurring outside the effective area of the work may progress (grow) and have a negative impact on the function of the work in the future. Additionally, if a defect is not included and the end of the workpiece to be inspected is cut, it is mistakenly recognized that a defect has occurred in the workpiece to be inspected based on the difference between the image of the cut end located within the effective area and the standard image. There is a problem. That is, the defect inspection method described in Patent Document 1 has a problem in that defects are overlooked or defects are incorrectly detected.

본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것이며, 본 발명의 하나의 목적은, 결함의 간과, 또는 결함의 오검출을 억제하는 것이 가능한 결함 검사 장치를 제공하는 것이다.The present invention was made to solve the problems described above, and one object of the present invention is to provide a defect inspection device that can prevent defects from being overlooked or defects being incorrectly detected.

상기 목적을 달성하기 위해 본 발명의 하나의 국면에 의한 결함 검사 장치는, 소자가 형성된 유효 영역과 유효 영역의 주연에 마련되는 주연 영역을 포함하는 소자 칩을 촬상하는 촬상부와, 촬상부에 의해 촬상된 소자 칩의 화상에 기초하여 소자 칩의 주연 영역의 외측의 에지를 검출하는 에지 검출부와, 촬상부에 의해 촬상된 소자 칩의 화상에 기초하여 소자 칩의 유효 영역을 검출하는 유효 영역 검출부와, 검출된 주연 영역의 외측의 에지와 유효 영역에 기초하여 소자 칩의 결함을 검사하기 위한 검사 영역을 결정하는 검사 영역 결정부와, 소자 칩의 검사 영역에 대응하는 화상과, 미리 기억되어 있는 양품의 소자 칩의 화상을 비교함으로써, 소자 칩의 결함을 검출하는 결함 검출부를 구비한다.In order to achieve the above object, a defect inspection device according to one aspect of the present invention includes an imaging unit for imaging a device chip including an effective area in which a device is formed and a peripheral area provided at the periphery of the effective area, and an imaging unit. an edge detection unit that detects an edge outside the peripheral area of the element chip based on the captured image of the element chip, and an effective area detection unit that detects an effective area of the element chip based on the image of the element chip captured by the imaging unit; , an inspection area determination unit that determines an inspection area for inspecting defects in the element chip based on the edge outside the detected peripheral area and the effective area, an image corresponding to the inspection area of the element chip, and a non-defective product stored in advance. and a defect detection unit that detects defects in the device chip by comparing images of the device chip.

본 발명의 하나의 국면에 의한 결함 검사 장치에서는, 상기한 바와 같이 검출된 주연 영역의 외측의 에지와 유효 영역에 기초하여, 소자 칩의 결함을 검사하기 위한 검사 영역을 결정하는 검사 영역 결정부를 구비한다. 이에 의해, 소자 칩의 주연 영역의 외측의 에지(소자 칩의 크기)에 맞춰서 검사 영역을 변화시킬 수 있기 때문에, 검사 영역이 고정되어 있는 경우와 달리, 결함의 간과를 억제할 수 있다. 또한, 검사 영역을 소자 칩의 크기에 맞춰서 변화시킴으로써, 소자 칩의 단부가 절단되어 있는 경우에도 절단된 부분은 검사 영역 외가 된다. 이에 의해, 단부가 절단된 소자 칩의 화상과, 미리 기억되어 있는 양품의 소자 칩의 화상이 상이한 것에 기인하는 결함의 오검출을 억제할 수 있다. 이와 같이, 결함의 간과, 또는 결함의 오검출을 억제할 수 있다.The defect inspection device according to one aspect of the present invention includes an inspection area determination unit that determines an inspection area for inspecting defects in the device chip based on the effective area and the edge outside the peripheral area detected as described above. do. As a result, the inspection area can be changed according to the outer edge of the peripheral area of the device chip (the size of the device chip), and thus, unlike the case where the inspection area is fixed, overlooking defects can be suppressed. Additionally, by changing the inspection area to match the size of the device chip, even if the end of the device chip is cut, the cut portion is outside the inspection area. As a result, it is possible to suppress erroneous detection of defects due to differences between the image of the element chip with the end cut off and the image of the previously stored good element chip. In this way, overlooking defects or misdetecting defects can be suppressed.

상기 하나의 국면에 의한 결함 검사 장치에 있어서, 바람직하게는 양품의 소자 칩의 화상은, 복수의 유효 영역과, 복수의 유효 영역 사이에 마련되며 주연 영역을 포함하는 절단 영역을 갖는 절단 전의 절단 전 소자 칩에 있어서의, 유효 영역과 주연 영역 중 적어도 주연 영역을 포함하는 하나의 소자 칩에 대응하는 부분의 화상이다. 여기서, 소자 칩의 주연 영역의 외측의 에지(소자 칩의 크기)에 맞춰서 검사 영역을 변화시킨 경우에 있어서, 양품의 소자 칩의 화상으로서 절단 후의 소자 칩의 화상을 사용한 경우에는, 검사 영역의 크기(검사 대상이 되는 소자 칩의 크기)와, 절단 후의 소자 칩의 크기가 상이한 경우가 있다. 이 경우, 검사 대상이 되는 소자 칩의 검사 영역에 대응하는 화상과, 절단 후의 양품의 소자 칩의 화상을 비교해도 결함의 유무를 정확하게 판단하는 것이 곤란해진다. 그래서, 상기한 바와 같이 양품의 소자 칩의 화상으로서 절단 전의 절단 전 소자 칩에 있어서의, 유효 영역과 주연 영역 중 적어도 주연 영역을 포함하는 하나의 소자 칩에 대응하는 부분의 화상을 사용함으로써, 검사 대상이 되는 소자 칩의 검사 영역의 크기에 맞춘 절단 전 소자 칩의 화상을 양품의 소자 칩의 화상으로서 사용할 수 있다. 그 결과, 결함의 유무를 정확하게 판단할 수 있다.In the defect inspection device according to the above aspect, preferably, the image of the non-defective device chip before cutting has a plurality of effective areas and a cutting area provided between the plurality of effective areas and including a peripheral area. This is an image of a portion corresponding to one device chip including at least the peripheral area among the effective area and the peripheral area in the device chip. Here, in the case where the inspection area is changed according to the outer edge of the peripheral area of the device chip (the size of the device chip) and the image of the device chip after cutting is used as the image of the device chip of a good product, the size of the inspection area (The size of the device chip to be inspected) and the size of the device chip after cutting may be different. In this case, it becomes difficult to accurately determine the presence or absence of a defect even if the image corresponding to the inspection area of the element chip to be inspected is compared with the image of the good element chip after cutting. Therefore, as described above, inspection is performed by using, as an image of a non-defective device chip, an image of a portion corresponding to one device chip including at least the peripheral area among the effective area and the peripheral area in the device chip before cutting. An image of the device chip before cutting that matches the size of the inspection area of the target device chip can be used as an image of a good device chip. As a result, the presence or absence of a defect can be accurately determined.

또한, 양품의 소자 칩의 화상으로서 절단 후의 소자 칩의 화상을 사용한 경우에는, 절단 후의 소자 칩에 결함이 포함되는 경우가 있다. 또한, 절단 전 소자 칩을 절단하는 경우, 절단 장치(다이싱 장치 등)의 정밀도에 기인하여 소자 칩을 절단하는 위치가 변동되는 경우가 있다. 즉, 양품의 소자 칩의 화상으로서 절단 후의 소자 칩의 화상을 사용한 경우에는, 검사 대상이 되는 소자 칩과 비교하는 양품의 화상으로서 부적절한 경우가 있다. 그래서, 절단 전 소자 칩의 화상을 양품의 소자 칩의 화상으로서 사용함으로써, 용이하게 적절한 양품의 화상을 얻을 수 있다.Additionally, when an image of a cut device chip is used as an image of a good device chip, the cut device chip may contain defects. Additionally, when cutting an element chip before cutting, the position at which the element chip is cut may change due to the precision of the cutting device (dicing device, etc.). That is, when an image of a device chip after cutting is used as an image of a device chip of a good product, it may be inappropriate as an image of the device chip to be compared with the device chip to be inspected. Therefore, by using the image of the device chip before cutting as the image of the device chip of good quality, an appropriate image of good product can be easily obtained.

상기 하나의 국면에 의한 결함 검사 장치에 있어서, 바람직하게는 검출된 결함의 형상에 기초하여 결함의 종류를 판별하는 결함 종류 판별부와, 결함 종류 판별부에 의해 판별된 결함의 종류와, 유효 영역에 대한 결함의 위치에 기초하여, 소자 칩이 양품인지 불량품인지를 판정하는 양품 판정부를 더 구비한다. 여기서, 결함이 있는 경우에도, 소자 칩으로서 양품인 경우가 있다. 그래서, 결함의 종류와, 유효 영역에 대한 결함의 위치에 기초하여 소자 칩이 양품인지 불량품인지를 판정 함으로써, 결함이 있는 것만에 기인하여 양품의 소자 칩이 불량품이라 판정되는 것을 억제할 수 있다.In the defect inspection device according to the above-mentioned one aspect, preferably, a defect type determination unit that determines the type of the defect based on the shape of the detected defect, the defect type determined by the defect type determination unit, and an effective area Based on the location of the defect, it is further provided with a quality determination unit that determines whether the device chip is a good product or a defective product. Here, even when there is a defect, there are cases where the element chip is a good product. Therefore, by determining whether a device chip is a good product or a defective product based on the type of defect and the position of the defect with respect to the effective area, it is possible to prevent a good device chip from being judged as a defective product simply due to the presence of a defect.

이 경우, 바람직하게는 결함 종류 판별부가, 결함의 형상에 기초하여 결함이 소자 칩의 흠이라 판별한 경우에 있어서, 양품 판정부는 흠이 유효 영역에 달하고 있는 경우, 소자 칩을 불량품이라 판정하고, 흠이 유효 영역에 달하지 않은 경우, 소자 칩을 양품이라 판정하도록 구성되어 있다. 여기서, 흠은, 장래적으로 커질(흠이 주연 영역으로부터 유효 영역으로 점점 진행될) 가능성은 비교적 작다. 그래서, 흠이 유효 영역에 달하지 않은 경우, 소자 칩을 양품이라 판정함으로써, 흠이 있는 것에 기인하여 양품의 소자 칩이 불량품이라 판정되는 것을 억제할 수 있다.In this case, preferably, when the defect type determination unit determines that the defect is a flaw in the device chip based on the shape of the defect, the non-defective product determination unit determines that the device chip is a defective product when the flaw reaches the effective area, If the flaw does not reach the effective area, it is configured to determine that the device chip is a good product. Here, the possibility that the flaw will grow in the future (the flaw will gradually progress from the peripheral area to the effective area) is relatively small. Therefore, by determining that the device chip is a good product when the flaw does not reach the effective area, it is possible to prevent a good device chip from being judged as a defective product due to the presence of a flaw.

상기 결함 종류 판별부를 구비하는 결함 검사 장치에 있어서, 바람직하게는 결함 종류 판별부가, 결함의 형상에 기초하여 결함이 소자 칩의 균열이라 판별한 경우, 양품 판정부는 균열이 유효 영역에 달하고 있는지 여부에 관계 없이, 소자 칩을 불량품이라 판정하도록 구성되어 있다. 여기서, 균열은 장래적으로 커질(균열이 주연 영역으로부터 유효 영역으로 점점 진행될) 가능성이 비교적 크다. 그래서, 균열이 유효 영역에 달하고 있는지 여부에 관계 없이, 소자 칩을 불량품이라 판정함으로써, 현재 양품이어도 장래적으로 불량품이 될 소자 칩을 미리 배제할 수 있다.In the defect inspection device including the defect type determination unit, preferably, when the defect type determination unit determines that the defect is a crack in the device chip based on the shape of the defect, the non-defective product determination unit determines whether the crack has reached the effective area. Regardless, it is configured to determine that the device chip is a defective product. Here, the possibility that the crack will grow in the future (the crack will gradually progress from the peripheral area to the effective area) is relatively high. Therefore, by determining the element chip as a defective product regardless of whether the crack reaches the effective area, it is possible to exclude in advance an element chip that will become a defective product in the future even if it is currently a good product.

본 발명에 따르면, 상기한 바와 같이 결함의 간과, 또는 결함의 오검출을 억제할 수 있다.According to the present invention, overlooking defects or misdetecting defects can be suppressed as described above.

도 1은 본 발명의 일 실시 형태에 의한 결함 검사 장치의 전체도이다.
도 2는 본 발명의 일 실시 형태에 의한 결함 검사 장치의 촬상부의 동작을 설명하기 위한 도면이다.
도 3은 절단 전 소자 칩을 도시하는 도면이다.
도 4는 도 3의 부분 확대도(양품의 소자 칩을 도시하는 도면)이다.
도 5는 절단 후의 소자 칩을 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태에 의한 결함 검사 장치의 검사 전의 동작을 설명하기 위한 흐름도이다.
도 7은 양품의 소자 칩의 화상의 제작의 준비를 설명하기 위한 흐름도이다.
도 8은 양품의 소자 칩의 화상의 제작을 설명하기 위한 흐름도이다.
도 9는 본 발명의 일 실시 형태에 의한 결함 검사 장치의 검사시의 동작을 설명하기 위한 흐름도이다.
도 10은 검사 대상이 되는 소자 칩의 검사를 설명하기 위한 흐름도이다.
도 11은 주연 영역의 검사를 설명하기 위한 흐름도이다.
도 12는 본 실시 형태의 변형예에 의한 검사 영역을 도시하는 도면이다.1 is an overall view of a defect inspection device according to an embodiment of the present invention.
Figure 2 is a diagram for explaining the operation of the imaging unit of the defect inspection device according to one embodiment of the present invention.
Figure 3 is a diagram showing the device chip before cutting.
FIG. 4 is a partially enlarged view of FIG. 3 (a view showing a good device chip).
Fig. 5 is a diagram showing the device chip after cutting.
Figure 6 is a flowchart for explaining the operation before inspection of the defect inspection device according to one embodiment of the present invention.
Fig. 7 is a flowchart for explaining preparation for producing an image of a non-defective device chip.
Fig. 8 is a flowchart for explaining the production of an image of a good device chip.
9 is a flowchart for explaining the operation during inspection of the defect inspection device according to one embodiment of the present invention.
Figure 10 is a flowchart for explaining the inspection of a device chip that is an inspection target.
Figure 11 is a flowchart for explaining the inspection of the peripheral area.
Fig. 12 is a diagram showing an inspection area according to a modification of the present embodiment.

이하, 본 발명을 구체화한 실시 형태를 도면에 기초하여 설명한다.Hereinafter, embodiments embodying the present invention will be described based on the drawings.

[본 실시 형태] [This embodiment]

(결함 검사 장치의 구조) (Structure of defect inspection device)

도 1 및 도 2를 참조하여, 본 실시 형태에 의한 결함 검사 장치(100)의 구조에 대하여 설명한다.With reference to FIGS. 1 and 2 , the structure of the defect inspection device 100 according to this embodiment will be described.

도 1에 도시한 바와 같이, 결함 검사 장치(100)는 이동 스테이지(10)를 구비하고 있다. 이동 스테이지(10)는, X축 슬라이더(11)와 Y축 슬라이더(12)를 포함한다. X축 슬라이더(11)는, 다이부(20) 상에 배치되어 있다. 또한, Y축 슬라이더(12)는, X축 슬라이더(11) 상에 배치되어 있다.As shown in FIG. 1 , the defect inspection device 100 is provided with a moving stage 10 . The moving stage 10 includes an X-axis slider 11 and a Y-axis slider 12. The X-axis slider 11 is arranged on the die portion 20. Additionally, the Y-axis slider 12 is arranged on the X-axis slider 11.

또한, 결함 검사 장치(100)는 적재 테이블(30)을 구비하고 있다. 적재 테이블(30)은, Y축 슬라이더(12) 상에 배치되어 있다. 그리고, 적재 테이블(30)은, 이동 스테이지(10)에 의해 X 방향 및 Y 방향으로 이동되도록 구성되어 있다. 또한, 적재 테이블(30)은, 절단 전 소자 칩(83)(도 4 참조) 또는 절단 후의 소자 칩(70)(도 5 참조)을 적재하도록 구성되어 있다.Additionally, the defect inspection device 100 is provided with a loading table 30. The loading table 30 is arranged on the Y-axis slider 12. And the loading table 30 is configured to be moved in the X and Y directions by the moving stage 10. Additionally, the loading table 30 is configured to load the device chips 83 before cutting (see FIG. 4) or the device chips 70 after cutting (see FIG. 5).

또한, 결함 검사 장치(100)는 촬상부(40)를 구비하고 있다. 촬상부(40)는, 소자가 형성된 유효 영역(71)과 유효 영역(71)의 주연에 마련되는 주연 영역(72)을 포함하는 소자 칩(70)(도 4 및 도 5 참조)을 촬상하도록 구성되어 있다. 촬상부(40)는, 경통(41)과, 하프 미러(42)와, 대물 렌즈(43)와, 촬상 카메라(44)를 포함한다. 촬상 카메라(44)는, 수광 소자(44a)를 포함하고 있다. 그리고, 촬상 카메라(44)는, 촬상한 소자 칩(70)의 화상을 후술하는 제어부(50)에 출력하도록 구성되어 있다.Additionally, the defect inspection device 100 is provided with an imaging unit 40. The imaging unit 40 captures an image of the device chip 70 (see FIGS. 4 and 5) including an effective area 71 where the device is formed and a peripheral area 72 provided on the periphery of the effective area 71. Consists of. The imaging unit 40 includes a lens barrel 41, a half mirror 42, an objective lens 43, and an imaging camera 44. The imaging camera 44 includes a light receiving element 44a. And the imaging camera 44 is configured to output the captured image of the element chip 70 to the control unit 50, which will be described later.

또한, 도 2에 도시한 바와 같이, 촬상부(40)는, 촬상부(40)에 대하여 상대적으로 이동하는 복수의 소자 칩(70)을 순차 촬상하도록 구성되어 있다. 구체적으로는, 소자 칩(70)이 이동 스테이지(10)에 의해 촬상부(40)에 대하여 상대적으로 이동된다.Additionally, as shown in FIG. 2 , the imaging unit 40 is configured to sequentially image a plurality of element chips 70 that move relative to the imaging unit 40 . Specifically, the device chip 70 is moved relative to the imaging unit 40 by the moving stage 10 .

또한, 도 1에 도시한 바와 같이, 결함 검사 장치(100)는 제어부(50)를 구비하고 있다. 여기서, 본 실시 형태에서는, 제어부(50)는 소자 칩(70)의 검사 영역(75)에 대응하는 화상(도 5 참조)과, 미리 기억되어 있는 양품의 소자 칩(70)의 화상(도 4 참조)을 비교함으로써, 소자 칩(70)의 결함(90)을 검출함과 함께, 소자 칩(70)이 양품인지 불량품인지를 판정하도록 구성되어 있다. 또한, 제어부(50)의 상세한 동작은 후술한다.Additionally, as shown in FIG. 1, the defect inspection device 100 is provided with a control unit 50. Here, in this embodiment, the control unit 50 displays an image corresponding to the inspection area 75 of the device chip 70 (see FIG. 5) and an image of a previously stored good device chip 70 (FIG. 4). It is configured to detect defects 90 in the device chip 70 and determine whether the device chip 70 is a good product or a defective product by comparing the values (see ). Additionally, detailed operations of the control unit 50 will be described later.

또한, 결함 검사 장치(100)는 기억부(60)를 구비하고 있다. 기억부(60)에는, 양품의 소자 칩(70)의 화상이 기억되어 있다.Additionally, the defect inspection device 100 is provided with a storage unit 60. In the storage unit 60, an image of a good element chip 70 is stored.

(소자 칩의 제조 방법) (Method of manufacturing device chips)

도 3 및 도 4를 참조하여, 소자 칩(70)의 제조 방법에 대하여 설명한다.With reference to FIGS. 3 and 4 , the manufacturing method of the device chip 70 will be described.

우선, 도 3에 도시한 바와 같이, SUS 등으로 이루어지는 다이부(80)의 표면 상에 유연성을 갖는 필름 형상의 시트 부재(81)가 배치된다. 그리고, 시트 부재(81)의 표면 상에 기판(웨이퍼)(82)이 배치된다. 또한, 기판(웨이퍼)(82)의 표면 상에 반도체 등으로 이루어지는 소자가 형성됨으로써, 절단 전 소자 칩(83)이 구성된다.First, as shown in FIG. 3, a flexible film-shaped sheet member 81 is disposed on the surface of the die portion 80 made of SUS or the like. Then, a substrate (wafer) 82 is placed on the surface of the sheet member 81. Additionally, a device made of a semiconductor or the like is formed on the surface of the substrate (wafer) 82, thereby forming the device chip 83 before cutting.

또한, 도 4에 도시한 바와 같이, 소자는 기판(81)의 표면 상의 소정의 영역(유효 영역(71))에 형성되어 있다. 유효 영역(71)은 복수 마련되어 있으며, 매트릭스 형상으로 배치되어 있다. 또한, 복수의 유효 영역(71)의 사이는, 소자가 형성되지 않는 영역(주연 영역(72), 절단 영역(73))이다. 또한, 유효 영역(71)은 대략 직사각형 형상을 갖는다.Additionally, as shown in FIG. 4, the element is formed in a predetermined area (effective area 71) on the surface of the substrate 81. A plurality of effective areas 71 are provided and arranged in a matrix shape. Additionally, between the plurality of effective areas 71 are areas in which no element is formed (peripheral area 72, cut area 73). Additionally, the effective area 71 has an approximately rectangular shape.

그리고, 인접하는 유효 영역(71)의 대략 중앙(절단 영역(73)의 대략 중앙)을 통하는 절단선(스크라이브선)(C)을 따라 기판(81)이 절단(다이싱 공정)된다. 이에 의해, 도 5에 도시한 바와 같이 소자 칩(70)(70a 내지(70d))이 형성된다.Then, the substrate 81 is cut (dicing process) along a cutting line (scribe line) C passing through approximately the center of the adjacent effective area 71 (approximately the center of the cutting area 73). As a result, element chips 70 (70a to 70d) are formed as shown in FIG. 5.

소자 칩(70a)(도 5의 좌측 상단 참조)에서는, 중앙부에 소자가 형성된 유효 영역(71)이 배치되어 있다. 또한, 유효 영역(71)의 주연(외주)에는, 주연 영역(72)이 배치되어 있다. 주연 영역(72)은, 소자 칩(70) 중 유효 영역(71) 이외의 부분이다. 또한, 주연 영역(72)은, 다이싱 공정에 의해 절단된(절결된) 절단 영역(73) 중, 절단되지 않고 남은 부분이다. 또한, 소자 칩(70)(주연 영역(72)의 외형)은 대략 직사각형 형상을 갖는다.In the element chip 70a (see upper left of Fig. 5), an effective area 71 in which elements are formed is disposed in the center. Additionally, a peripheral area 72 is disposed on the periphery (outer periphery) of the effective area 71. The peripheral area 72 is a portion of the device chip 70 other than the effective area 71. Additionally, the peripheral area 72 is a portion remaining without being cut out of the cut area 73 cut (cut out) by the dicing process. Additionally, the device chip 70 (outer shape of the peripheral region 72) has a substantially rectangular shape.

또한, 다이싱 공정에 있어서 기판(81)이 블레이드 등으로 절단됨으로써, 소자 칩(70b)(도 5의 좌측 하단 참조)과 같이 주연 영역(72)에 결함(90)이 발생하는 경우가 있다. 예를 들어, 흠(90a)(칩핑)이나 균열(90b)(크랙)이 발생한다. 또한, 소자 칩(70b)에서는, 실선으로 표시된 흠(90a)이나 균열(90b)은, 유효 영역(71)에 달하지 않은 예를 나타내고 있다. 또한, 점선으로 표시된 흠(90a)은, 유효 영역(71)에 달하고 있는 예를 나타내고 있다.Additionally, in the dicing process, when the substrate 81 is cut with a blade or the like, a defect 90 may occur in the peripheral area 72 as in the device chip 70b (see lower left of FIG. 5). For example, flaws 90a (chipping) or cracks 90b (cracks) occur. In addition, in the device chip 70b, the flaws 90a and cracks 90b indicated by solid lines represent an example in which they do not reach the effective area 71. Additionally, the flaw 90a indicated by a dotted line represents an example that reaches the effective area 71.

또한, 기판(81)은 절단선(C)을 따라 절단되는 한편, 다이싱 장치의 정밀도에 기인하여 소자 칩(70)을 절단하는 위치가 변동되는 경우가 있다. 이 때문에, 대략 직사각형 형상의 유효 영역(71)의 각 변을 따라 마련되는 주연 영역(72)의 폭이 서로 상이한 경우가 있다. 예를 들어, 소자 칩(70c)(도 5의 우측 상단 참조)에서는, 주연 영역(72) 중, 유효 영역(71)의 Y2 방향측에 배치되는 부분(72b)의 Y 방향을 따른 폭(W2)이, 유효 영역(71)의 Y1 방향측에 배치되는 부분(72a)의 Y 방향을 따른 폭(W1)보다도 커진다. 즉, 정확하게 절단된 주연 영역(72)의 폭(W3)(소자 칩(70a), 도 5의 좌측 상단 참조)보다도 폭(W2)이 커진다. 또한, 소자 칩(70c)에서는, 주연 영역(72)에 흠(90a)과 균열(90b)이 발생하고 있는 예를 나타내고 있다. 또한, 소자 칩(70c)의 흠(90a)과 균열(90b)은, 유효 영역(71)에는 달하고 있지 않다.Additionally, while the substrate 81 is cut along the cutting line C, the position at which the device chip 70 is cut may vary due to the precision of the dicing device. For this reason, the widths of the peripheral areas 72 provided along each side of the substantially rectangular effective area 71 may be different from each other. For example, in the device chip 70c (see upper right of FIG. 5), the width (W2) along the Y direction of the portion 72b disposed on the Y2 direction side of the effective area 71 among the peripheral areas 72 ) is larger than the width W1 along the Y direction of the portion 72a disposed on the Y1 direction side of the effective area 71. That is, the width W2 becomes larger than the width W3 of the accurately cut peripheral area 72 (device chip 70a, see upper left of FIG. 5). In addition, the device chip 70c shows an example in which flaws 90a and cracks 90b are generated in the peripheral region 72. Additionally, the flaws 90a and cracks 90b of the device chip 70c do not reach the effective area 71.

또한, 소자 칩(70d)(도 5의 우측 하단 참조)에서는, 주연 영역(72) 중, 유효 영역(71)의 Y1 방향측에 배치되는 부분(72c)의 Y 방향을 따른 폭(W4)이, 유효 영역(71)의 Y2 방향측에 배치되는 부분(72d)의 Y 방향을 따른 폭(W5)보다도 작아진다. 즉, 정확하게 절단된 주연 영역(72)의 폭(W3)(소자 칩(70a), 도 5의 좌측 상단 참조)보다도 폭(W4)이 작아진다.Additionally, in the device chip 70d (see lower right of FIG. 5), the width W4 along the Y direction of the portion 72c disposed on the Y1 direction side of the effective area 71 among the peripheral areas 72 is , it becomes smaller than the width W5 along the Y direction of the portion 72d disposed on the Y2 direction side of the effective area 71. That is, the width W4 becomes smaller than the width W3 of the accurately cut peripheral area 72 (device chip 70a, see upper left of FIG. 5).

이어서, 다이싱 공정 후 시트 부재(81)가 확장됨으로써, 각 소자 칩(70)간의 간격을 확장할 수 있다(확장 공정).Subsequently, the sheet member 81 is expanded after the dicing process, thereby expanding the gap between each device chip 70 (expansion process).

(양품의 소자 칩의 화상) (Image of a good device chip)

이어서, 도 4를 참조하여, 검사 대상이 되는 소자 칩(70)과 비교되는 양품의 소자 칩(70)의 화상에 대하여 설명한다.Next, with reference to FIG. 4 , an image of a non-defective device chip 70 compared with the device chip 70 to be inspected will be described.

여기서, 본 실시 형태에서는, 양품의 소자 칩(70)의 화상은 복수의 유효 영역(71)과, 복수의 유효 영역(71) 사이에 마련되며 주연 영역(72)을 포함하는 절단 영역(73)을 갖는 절단 전의 절단 전 소자 칩(83)에 있어서의, 유효 영역(71)과 주연 영역(72) 중 적어도 주연 영역(72)(본 실시 형태에서는 유효 영역(71)과 주연 영역(72)의 양쪽)을 포함하는 하나의 소자 칩(70)에 대응하는 부분의 화상(도 4의 굵은 점선으로 둘러싸인 소자 칩(70)의 화상)이다. 즉, 양품의 소자 칩(70)의 화상은, 다이싱 공정 전의 절단 전 소자 칩(83)의 화상이다. 구체적으로는, 절단 전 소자 칩(83)은 복수의 유효 영역(71)과, 유효 영역(71) 사이의 절단 영역(73)(주연 영역(72))을 포함한다. 그리고, 양품의 소자 칩(70)의 화상으로서 하나의 유효 영역(71)과, 이 유효 영역(71)의 외주를 둘러싸는 절단 영역(73)(폭(W5)을 갖는 절단 영역(73))을 포함하는 하나의 소자 칩(70)에 대응하는 부분의 화상이다. 즉, 양품의 소자 칩(70)의 화상의 주연 영역(72)은, 양품의 소자 칩(70)의 화상에 포함되는 유효 영역(71)으로부터 인접하는 유효 영역(71)까지의 영역이다. 즉, 양품의 소자 칩(70)의 화상의 주연 영역(72)은, 주연 영역(72)이 취할 수 있는 폭 중 최대의 폭이다.Here, in this embodiment, the image of the non-defective device chip 70 shows a plurality of effective areas 71 and a cut area 73 provided between the plurality of effective areas 71 and including a peripheral area 72. At least the peripheral area 72 among the effective area 71 and the peripheral area 72 in the device chip 83 before cutting (in this embodiment, the effective area 71 and the peripheral area 72) This is an image of a portion corresponding to one device chip 70 including both sides (an image of the device chip 70 surrounded by a thick dotted line in FIG. 4). That is, the image of the non-defective device chip 70 is an image of the device chip 83 before cutting before the dicing process. Specifically, the device chip 83 before cutting includes a plurality of effective areas 71 and a cut area 73 (peripheral area 72) between the effective areas 71. And, as an image of a non-defective device chip 70, there is one effective area 71 and a cut area 73 surrounding the outer periphery of this effective area 71 (cut area 73 having a width W5). This is an image of a portion corresponding to one element chip 70 including . That is, the peripheral area 72 of the image of the non-defective device chip 70 is the area from the effective area 71 included in the image of the non-defective device chip 70 to the adjacent effective area 71. In other words, the peripheral area 72 of the image of the non-defective device chip 70 is the maximum width that the peripheral area 72 can take.

(결함 검사 장치의 검사 전의 동작) (Operation before inspection of defect inspection device)

이어서, 도 6 내지 도 8을 참조하여 결함 검사 장치(100)(제어부(50))의 검사 전의 동작에 대하여 설명한다.Next, the operation of the defect inspection device 100 (control unit 50) before inspection will be described with reference to FIGS. 6 to 8.

<절단 전 소자 칩의 반송> <Transfer of device chips before cutting>

우선, 도 6에 도시한 바와 같이, 스텝 S1에 있어서 절단 전 소자 칩(83)이 소정의 위치로부터 결함 검사 장치(100)의 적재 테이블(30) 상(도 1 참조)으로 반송된다.First, as shown in FIG. 6, in step S1, the element chip 83 before cutting is transported from a predetermined position onto the loading table 30 of the defect inspection device 100 (see FIG. 1).

<글로벌 얼라인먼트> <Global Alignment>

이어서, 스텝 S2에 있어서, 절단 전 소자 칩(83)의 글로벌 얼라인먼트가 행해진다. 즉, 절단 전 소자 칩(83)의 각도와 중심 위치가 정해진다.Next, in step S2, global alignment of the element chip 83 before cutting is performed. That is, the angle and center position of the device chip 83 before cutting are determined.

<양품의 소자 칩의 화상의 제작 준비> <Preparation for producing images of good quality device chips>

이어서, 스텝 S3에 있어서, 양품의 소자 칩(70)의 화상의 제작이 행해진다. 구체적으로는 도 7에 도시한 바와 같이, 스텝 S31에 있어서 촬상부(40)에 의해 절단 전 소자 칩(83)의 전체가 촬상된다. 이어서, 스텝 S32에 있어서, 절단 전 소자 칩(83)의 전체의 화상에 있어서의 유효 영역(71)이 설정된다.Next, in step S3, an image of a good device chip 70 is produced. Specifically, as shown in FIG. 7, in step S31, the entire element chip 83 before cutting is captured by the imaging unit 40. Next, in step S32, the effective area 71 in the entire image of the element chip 83 before cutting is set.

이어서, 스텝 S33에 있어서 진입 금지 영역이 설정된다. 또한, 진입 금지 영역이란, 유효 영역(71)과 대략 동일한 영역이며, 결함(90)이 진입하면 안되는 영역이다. 즉, 진입 금지 영역에 결함(90)이 침입되어 있는 소자 칩(70)은 불량품이다.Next, in step S33, a no-entry area is set. Additionally, the no-entry area is an area that is approximately the same as the effective area 71 and is an area into which the defect 90 must not enter. In other words, the device chip 70 with defects 90 entering the no-entry area is a defective product.

이어서, 스텝 S34에 있어서 주연 영역(72)(절단 영역(73))이 설정된다.Next, in step S34, the peripheral area 72 (cutting area 73) is set.

이어서, 스텝 S35에 있어서, 유효 영역(71)(진입 금지 영역)의 검출을 위한 유효 영역(71)에 있어서의 소자 등의 얼라인먼트 마크가 설정된다. 이어서, 스텝 S36에 있어서, 주연 영역(72)의 외측의 에지(74)를 검출하는 파라미터, 및 기타 파라미터가 설정됨과 함께, 보존된다.Next, in step S35, alignment marks such as elements in the effective area 71 for detection of the effective area 71 (no-entry area) are set. Next, in step S36, parameters for detecting the edge 74 outside the peripheral area 72 and other parameters are set and saved.

<양품의 소자 칩의 화상의 제작> <Production of images of good quality device chips>

이어서, 도 6에 도시한 바와 같이, 스텝 S4에 있어서 양품의 소자 칩(70)의 화상의 제작이 행해진다. 구체적으로는 도 8에 도시한 바와 같이, 스텝 S41에 있어서 각종 파라미터가 불러내어진다.Next, as shown in FIG. 6, in step S4, an image of a good device chip 70 is produced. Specifically, as shown in FIG. 8, various parameters are retrieved in step S41.

이어서, 스텝 S42에 있어서, 절단 전 소자 칩(83)에 있어서의 목표로 하는 소자 칩(70)(유효 영역(71), 주연 영역(72))의 상방으로 촬상부(40)가 이동된다. 이어서, 스텝 S43에 있어서 목표로 하는 소자 칩(70)(유효 영역(71), 주연 영역(72))이 촬상된다.Next, in step S42, the imaging unit 40 is moved above the target element chip 70 (effective area 71, peripheral area 72) in the element chip 83 before cutting. Next, in step S43, the target device chip 70 (effective area 71 and peripheral area 72) is imaged.

이어서, 스텝 S44에 있어서, 등록된 유효 영역(71)에 있어서의 소자 등의 얼라인먼트 마크에 기초하여, 유효 영역(71) 및 주연 영역(72)이 얼라인먼트된다. 구체적으로는, 얼라인먼트 마크에 기초하여 유효 영역(71)이 검출된 후, 검출된 유효 영역(71)의 좌표에 기초하여 주연 영역(72)(폭(W5)을 갖는 주연 영역, 도 4 참조)이 검출된다. 그리고, 스텝 S45에 있어서, 유효 영역(71)의 화상이 기억부(60)에 기억된다. 또한, 스텝 S46에 있어서, 주연 영역(72)의 화상이 기억부(60)에 기억된다. 또한, 스텝 S42 내지 S46은, 목표로 하는 소자 칩(70)(유효 영역(71), 주연 영역(72))의 개수분 반복하여 행해진다.Next, in step S44, the effective area 71 and the peripheral area 72 are aligned based on the alignment marks of the elements, etc. in the registered effective area 71. Specifically, after the effective area 71 is detected based on the alignment mark, the peripheral area 72 is created based on the coordinates of the detected effective area 71 (peripheral area with a width W5, see FIG. 4). This is detected. Then, in step S45, the image of the effective area 71 is stored in the storage unit 60. Additionally, in step S46, the image of the peripheral area 72 is stored in the storage unit 60. Additionally, steps S42 to S46 are repeatedly performed for the number of target element chips 70 (effective area 71 and peripheral area 72).

이어서, 스텝 S47에 있어서, 양품의 유효 영역(71)의 화상이 제작된다. 구체적으로는, 스텝 S42 내지 S46에 있어서 복수개 기억된 유효 영역(71)의 화상 각각의 화소마다의 휘도가 평균된다. 그리고, 평균 휘도로 이루어지는 화소에 의해 양품의 유효 영역(71)의 화상이 제작된다.Next, in step S47, an image of the effective area 71 of a good product is created. Specifically, in steps S42 to S46, the luminance for each pixel of the image in the plurality of stored effective areas 71 is averaged. Then, an image of the effective area 71 of good quality is produced by pixels with average luminance.

이어서, 스텝 S48에 있어서 양품의 주연 영역(72)의 화상이 제작된다. 구체적으로는, 스텝 S42 내지 S46에 있어서 복수개 기억된 주연 영역(72)의 화상 각각의 화소마다의 휘도가 평균된다. 그리고, 평균 휘도로 이루어지는 화소에 의해 양품의 주연 영역(72)의 화상이 제작된다.Next, in step S48, an image of the peripheral area 72 of a good product is created. Specifically, in steps S42 to S46, the luminance for each pixel of a plurality of images in the peripheral area 72 stored is averaged. Then, an image of the peripheral area 72 of good quality is produced by pixels with average luminance.

이어서, 스텝 S49에 있어서, 양품의 유효 영역(71)의 화상 및 양품의 주연 영역(72)의 화상이 양품의 소자 칩(70)의 화상으로서 기억부(60)에 보존된다.Next, in step S49, the image of the effective area 71 of the non-defective product and the image of the peripheral area 72 of the non-defective product are stored in the storage unit 60 as an image of the device chip 70 of the non-defective product.

이어서, 도 6에 도시한 바와 같이, 스텝 S5에 있어서 절단 전 소자 칩(83)이 소정의 위치에 수납된다.Next, as shown in FIG. 6, in step S5, the element chip 83 before cutting is stored in a predetermined position.

(결함 검사 장치의 검사시의 동작) (Operation during inspection of defect inspection device)

이어서, 도 9 내지 도 11을 참조하여, 결함 검사 장치(100)(제어부(50))의 검사시의 동작에 대하여 설명한다. 또한, 제어부(50)는, 특허 청구 범위의 「에지 검출부」, 「유효 영역 검출부」, 「검사 영역 결정부」, 「결함 검출부」, 「결함 종류 판별부」 및 「양품 판정부」의 일례이다.Next, with reference to FIGS. 9 to 11 , the operation of the defect inspection device 100 (control unit 50) during inspection will be described. Additionally, the control unit 50 is an example of the “edge detection unit,” “effective area detection unit,” “inspection area determination unit,” “defect detection unit,” “defect type determination unit,” and “defective product determination unit” in the scope of the patent claims. .

<소자 칩의 반송> <Transportation of device chips>

우선, 도 9에 도시한 바와 같이, 스텝 S11에 있어서 검사 대상이 되는 소자 칩(70)(다이싱 공정 후, 또는 확장 공정 후의 소자 칩(70))이 소정의 위치로부터 결함 검사 장치(100)의 적재 테이블(30) 상(도 1 참조)으로 반송된다.First, as shown in FIG. 9, in step S11, the element chip 70 to be inspected (the element chip 70 after the dicing process or the expansion process) is inspected from a predetermined position by the defect inspection device 100. is conveyed onto the loading table 30 (see FIG. 1).

<글로벌 얼라인먼트> <Global Alignment>

이어서, 스텝 S12에 있어서 소자 칩(70)의 글로벌 얼라인먼트가 행해진다. 즉, 소자 칩(70)의 각도와 중심 위치가 정해진다.Next, in step S12, global alignment of the element chip 70 is performed. That is, the angle and center position of the device chip 70 are determined.

<소자 칩의 검사> <Inspection of device chips>

이어서, 스텝 S13에 있어서 소자 칩(70)의 검사가 행해진다. 구체적으로는, 도 10에 도시한 바와 같이 스텝 S131에 있어서 각종 파라미터가 불러내어진다.Next, in step S13, the device chip 70 is inspected. Specifically, as shown in FIG. 10, various parameters are recalled in step S131.

이어서, 스텝 S132에 있어서 양품의 유효 영역(71)의 화상이 판독된다. 또한, 스텝 S133에 있어서 양품의 주연 영역(72)의 화상이 판독된다.Next, in step S132, the image of the effective area 71 of the non-defective product is read. Additionally, in step S133, the image of the peripheral area 72 of the non-defective product is read.

이어서, 스텝 S134에 있어서, 촬상부(40)가 검사 대상이 되는 소자 칩(70)의 상방으로 이동된다. 이어서, 스텝 S135에 있어서, 촬상부(40)에 의해 검사 대상이 되는 소자 칩(70)이 촬상된다.Next, in step S134, the imaging unit 40 is moved above the element chip 70 to be inspected. Next, in step S135, the device chip 70 to be inspected is imaged by the imaging unit 40.

이어서, 스텝 S136에 있어서, 등록된 유효 영역(71)에 있어서의 소자 등의 얼라인먼트 마크에 기초하여, 검사 대상이 되는 소자 칩(70)에 있어서의 유효 영역(71)이 얼라인먼트된다. 즉, 본 실시 형태에서는, 주연 영역(72)과 유효 영역(71)이 소자 칩(70)의 결함을 검사하기 위한 검사 영역(75)으로 되어 있다.Next, in step S136, the effective area 71 in the element chip 70 to be inspected is aligned based on the alignment marks of the elements, etc. in the registered effective area 71. That is, in this embodiment, the peripheral area 72 and the effective area 71 serve as an inspection area 75 for inspecting defects in the device chip 70.

이어서, 스텝 S137에 있어서 유효 영역(71)의 검사가 행해진다. 구체적으로는, 양품의 유효 영역(71)의 화상의 화소마다의 휘도와, 검사 대상이 되는 소자 칩(70)의 유효 영역(71)의 화상의 화소마다의 휘도가 비교된다.Next, in step S137, the effective area 71 is inspected. Specifically, the luminance for each pixel of the image in the effective area 71 of the non-defective product is compared with the luminance for each pixel of the image in the effective area 71 of the element chip 70 to be inspected.

이어서, 스텝 S138에 있어서 주연 영역(72)의 검사가 행해진다. 구체적으로는 도 11에 도시한 바와 같이, 본 실시 형태에서는 스텝 S141에 있어서, 촬상부(40)에 의해 촬상된 소자 칩(70)의 화상에 기초하여 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)(도 5 참조)가 검출된다. 구체적으로는, 화상에 있어서의 화소마다의 휘도를 구한다. 그리고, 화소에 있어서, X 방향(및 Y 방향)을 따라 휘도를 주사하여, 휘도가 급격하게 변화된 화소 근방을 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)로서 검출한다.Next, in step S138, the peripheral area 72 is inspected. Specifically, as shown in FIG. 11, in the present embodiment, in step S141, the peripheral area 72 of the device chip 70 is determined based on the image of the device chip 70 captured by the imaging unit 40. The outer edge 74 (see FIG. 5) is detected. Specifically, the luminance of each pixel in the image is obtained. Then, in the pixel, the luminance is scanned along the

이어서, 스텝 S142에 있어서, 스텝 S141에 있어서 검출된 에지(74)의 노이즈가 제거된다. 구체적으로는, 다이싱 공정 후의 소자 칩(70)에서는 에지(74) 근방에 흠(90a)이나 균열(90b)이 발생하는 경우가 있다. 이 경우, 검출된 에지(74)는 흠(90a)이나 균열(90b)의 부분에 있어서 직선 형상이 되지 않는다. 그래서, 흠(90a)이나 균열(90b)의 부분이 에지(74)의 데이터로부터 제거된다. 그리고, 스텝 S143에 있어서, 노이즈 제거 후의 에지(74)의 데이터로부터, 에지(74)가 대략 직선 형상이 되도록 에지(74)가 재검출된다.Next, in step S142, the noise of the edge 74 detected in step S141 is removed. Specifically, in the device chip 70 after the dicing process, flaws 90a or cracks 90b may occur near the edge 74. In this case, the detected edge 74 does not have a straight shape in the portion of the flaw 90a or the crack 90b. Therefore, the portion of flaw 90a or crack 90b is removed from the data of edge 74. Then, in step S143, the edge 74 is re-detected from the data of the edge 74 after noise removal so that the edge 74 has a substantially straight shape.

그리고, 본 실시 형태에서는, 검출된 주연 영역(72)의 외측의 에지(74)와 유효 영역(71)에 기초하여, 소자 칩(70)의 결함을 검사하기 위한 검사 영역(75)을 결정한다. 예를 들어, 화소에 있어서 검출된 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)의 화소보다도 2 또는 3 화소 내측의 화소를 검사 영역(75)(도 5 참조)으로서 결정한다.In this embodiment, the inspection area 75 for inspecting the device chip 70 for defects is determined based on the detected edge 74 outside the peripheral area 72 and the effective area 71. . For example, in a pixel, a pixel 2 or 3 pixels inside the pixel of the edge 74 outside the peripheral area 72 of the detected element chip 70 is determined as the inspection area 75 (see FIG. 5). do.

이와 같이, 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)에 기초하여 검사 영역(75)이 결정됨으로써, 도 5(우측 상단 참조)에 도시한 소자 칩(70c)과 같이, 주연 영역(72)의 부분(72b)의 폭(W2)이 큰 경우에도 소자 칩(70c)의 대략 전역이 검사 영역(75)이 된다. 즉, 검사 영역(75a)이 고정되어 있는 경우(도 5의 점선 참조)와 같이, 주연 영역(72)의 부분(72b)의 Y2 방향측의 단부가 검사 영역(75)의 외가 되는 것이 억제된다. 즉, 흠(90a) 및 균열(90b)의 부분도 검사 영역(75) 내가 된다.In this way, the inspection area 75 is determined based on the outer edge 74 of the peripheral area 72 of the device chip 70, such as the device chip 70c shown in FIG. 5 (see upper right). , even when the width W2 of the portion 72b of the peripheral area 72 is large, approximately the entire area of the device chip 70c becomes the inspection area 75. In other words, as in the case where the inspection area 75a is fixed (see the dotted line in FIG. 5), the end of the portion 72b of the peripheral area 72 in the Y2 direction is prevented from being outside the inspection area 75. . That is, the portions of the flaws 90a and cracks 90b are also within the inspection area 75.

또한, 도 5(우측 하단 참조)에 도시한 소자 칩(70d)과 같이, 주연 영역(72)의 부분(72c)의 폭(W4)이 작은 경우에도 소자 칩(70d)의 대략 전역이 검사 영역(75)이 된다. 즉, 검사 영역(75a)이 고정되어 있는 경우(도 5의 점선 참조)와 같이, 주연 영역(72)의 부분(72c)의 Y1 방향측의 단부(에지(74))를 초과한 부분이 검사 영역(75)에 포함되는 것이 억제된다.In addition, even when the width W4 of the portion 72c of the peripheral area 72 is small, as in the device chip 70d shown in FIG. 5 (see lower right), approximately the entire device chip 70d is an inspection area. It becomes (75). That is, as in the case where the inspection area 75a is fixed (see the dotted line in FIG. 5), the portion exceeding the end (edge 74) on the Y1 direction side of the portion 72c of the peripheral area 72 is inspected. Inclusion in area 75 is suppressed.

이어서, 스텝 S144에 있어서 결함(90)의 검출이 행해진다. 구체적으로는, 양품의 주연 영역(72)의 화상의 화소마다의 휘도와, 검사 대상이 되는 소자 칩(70)의 주연 영역(72)의 화상의 화소마다의 휘도가 비교된다. 그리고, 소자 칩(70)의 결함(90)이 검출된다. 예를 들어, 양품의 주연 영역(72)의 화상의 화소마다의 휘도와, 검사 대상이 되는 소자 칩(70)의 화상의 화소마다의 휘도를 차를 산출하고,이 차(절댓값)가 소정의 역치보다도 크면 결함(90)이라 판정한다. 또한, 결함(90)의 위치(좌표)도 검출된다.Next, the defect 90 is detected in step S144. Specifically, the luminance of each pixel of the image in the peripheral area 72 of a non-defective product is compared with the luminance of each pixel of the image of the peripheral area 72 of the element chip 70 to be inspected. Then, the defect 90 of the device chip 70 is detected. For example, the difference between the luminance for each pixel of the image of the peripheral area 72 of a non-defective product and the luminance for each pixel of the image of the device chip 70 to be inspected are calculated, and this difference (absolute value) is determined by a predetermined value. If it is greater than the threshold, it is judged as a defect (90). Additionally, the location (coordinates) of the defect 90 is also detected.

여기서, 양품의 소자 칩(70)의 화상과, 검사 대상이 되는 소자 칩(70)의 화상은 서로 크기가 상이한 경우가 있다. 한편, 양품의 소자 칩(70)의 화상과, 검사 대상이 되는 소자 칩(70)의 화상에 있어서 서로의 유효 영역(71)의 크기는 대략 동일하다. 즉, 주연 영역(72)이 서로 상이하다. 그래서, 검사 대상이 되는 소자 칩(70)의 화상에 있어서, 유효 영역(71)을 기준으로 하여 주연 영역(72)의 크기(범위)를 검출하고, 이 크기(범위)에 대응하도록 양품의 소자 칩(70)의 화상에 있어서의 주연 영역(72)의 크기(범위)가 결정된다. 이에 의해, 양품의 소자 칩(70)의 화상의 크기가, 검사 대상이 되는 소자 칩(70)의 화상의 크기에 맞추는 것이 가능해진다.Here, the image of the non-defective device chip 70 and the image of the device chip 70 to be inspected may have different sizes. On the other hand, the size of the effective area 71 in the image of the non-defective device chip 70 and the image of the device chip 70 to be inspected is approximately the same. That is, the peripheral areas 72 are different from each other. Therefore, in the image of the device chip 70 to be inspected, the size (range) of the peripheral area 72 is detected based on the effective area 71, and a good device is selected to correspond to this size (range). The size (range) of the peripheral area 72 in the image of the chip 70 is determined. As a result, it becomes possible to match the size of the image of the non-defective device chip 70 to the size of the image of the device chip 70 to be inspected.

이어서, 스텝 S145에 있어서, 검출된 결함(90)이 진입 금지 영역(유효 영역(71))에 진입하고 있는지 여부가 판단된다. 또한, 검출된 결함(90)이, 에지(74)에 걸려 있는지 여부(에지(74)로부터 연장되어 있는지 여부)가 판단된다.Next, in step S145, it is determined whether the detected defect 90 is entering the no-entry area (effective area 71). Additionally, it is determined whether the detected defect 90 is caught on the edge 74 (whether it extends from the edge 74).

이어서, 스텝 S146에 있어서, 검출된 결함(90)의 형상(길이, 종횡비, 면적, 휘도 등)에 기초하여 결함(90)의 종류가 판별된다. 예를 들어, 검출된 결함(90)의 형상에 기초하여 흠(90a)인지 여부, 또는 균열(90b)인지 여부가 판별된다.Next, in step S146, the type of the defect 90 is determined based on the shape (length, aspect ratio, area, luminance, etc.) of the detected defect 90. For example, based on the shape of the detected defect 90, it is determined whether it is a flaw 90a or a crack 90b.

여기서, 본 실시 형태에서는, 결함(90)이 소자 칩(70)의 흠(90a)이라 판별한 경우에 있어서, 흠(90a)(에지(74)로부터 연장되는 흠(90a))이 유효 영역(71)에 달하고 있는 경우(도 5 좌측 하단의 소자 칩(70b)의 점선으로 표시된 흠(90a)), 소자 칩(70)은 불량품이라 판정된다. 한편, 흠(90a)이 유효 영역(71)에 달하지 않은 경우(도 5 좌측 하단의 소자 칩(70b)의 실선으로 표시된 흠(90a), 도 5 우측 상단의 소자 칩(70c)의 흠(90a)), 소자 칩(70)은 양품이라 판정된다. 유효 영역(71)에 달하지 않은 흠(90a)은, 장래적으로 유효 영역(71)으로 진행될 가능성이 작기 때문이다.Here, in this embodiment, when it is determined that the defect 90 is a flaw 90a of the device chip 70, the flaw 90a (the flaw 90a extending from the edge 74) is in the effective area ( 71) (flaw 90a indicated by a dotted line in the device chip 70b at the bottom left of FIG. 5), the device chip 70 is determined to be defective. On the other hand, when the flaw 90a does not reach the effective area 71 (flaw 90a indicated by a solid line of the device chip 70b in the lower left corner of FIG. 5, the flaw 90a of the device chip 70c in the upper right corner of FIG. 5 )), the device chip 70 is determined to be a good product. This is because the flaw 90a that does not reach the effective area 71 is unlikely to progress to the effective area 71 in the future.

또한, 본 실시 형태에서는, 결함(90)이 소자 칩(70)의 균열(90b)이라 판별한 경우, 균열(90b)(에지(74)로부터 연장되는 균열(90b))이 유효 영역(71)에 달하고 있는지 여부에 관계 없이 소자 칩(70)은 불량품이라 판정된다. 즉, 도 5 좌측 하단의 소자 칩(70b) 및 도 5 우측 상단의 소자 칩(70c)은, 균열(90b)이 발생하고 있음으로써 불량품이라 판정된다. 균열(90b)이 유효 영역(71)에 달하지 않아도, 장래적으로 균열(90b)이 유효 영역(71)으로 진행될 가능성이 높기 때문이다.Additionally, in this embodiment, when it is determined that the defect 90 is a crack 90b of the device chip 70, the crack 90b (crack 90b extending from the edge 74) is in the effective area 71. Regardless of whether the device chip 70 is determined to be defective. That is, the device chip 70b at the bottom left of FIG. 5 and the device chip 70c at the top right of FIG. 5 are determined to be defective products because cracks 90b have occurred. Even if the crack 90b does not reach the effective area 71, there is a high possibility that the crack 90b will progress to the effective area 71 in the future.

또한, 도 5 우측 하단의 소자 칩(70d)은, 주연 영역(72)의 Y1 방향측의 부분(72c)이 폭(W4)이 작아지도록 절단되어 있는 한편, 결함(90)이 발생하고 있지 않기 때문에 양품이라 판정된다.In addition, in the device chip 70d at the lower right of FIG. 5, the portion 72c on the Y1 direction side of the peripheral region 72 is cut so that the width W4 is small, and the defect 90 does not occur. Therefore, it is judged to be a good product.

또한, 결함(90)이 에지(74)로부터 연장되지 않은 경우, 소자 칩(70)은 양품이라 판정된다. 즉, 결함(90)이 소자 칩(70) 상의 이물이라 판별된다.Additionally, when the defect 90 does not extend from the edge 74, the device chip 70 is determined to be a good product. That is, the defect 90 is determined to be a foreign matter on the device chip 70.

또한, 스텝 S134 내지 스텝 S138은, 검사 대상이 되는 소자 칩(70)의 개수분 반복된다. 이어서, 스텝 S139에 있어서 검사 결과가 기억부(60)에 보존된다.Additionally, steps S134 to S138 are repeated for the number of device chips 70 to be inspected. Next, in step S139, the inspection result is stored in the storage unit 60.

마지막으로, 도 9에 도시한 바와 같이 스텝 S15에 있어서 소자 칩(70)이 소정의 위치에 수납된다.Finally, as shown in FIG. 9, in step S15, the device chip 70 is stored in a predetermined position.

(본 실시 형태의 효과) (Effect of this embodiment)

이어서, 본 실시 형태의 효과에 대하여 설명한다.Next, the effects of this embodiment will be described.

본 실시 형태에서는, 상기한 바와 같이 검출된 주연 영역(72)의 외측의 에지(74)와 유효 영역(71)에 기초하여, 소자 칩(70)의 결함(90)을 검사하기 위한 검사 영역(75)을 결정하는 제어부(50)를 구비한다. 이에 의해, 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)(소자 칩(70)의 크기)에 맞춰서 검사 영역(75)을 변화시킬 수 있기 때문에, 검사 영역(75)이 고정되어 있는 경우와 달리, 결함(90)의 간과를 억제할 수 있다. 또한, 검사 영역(75)을 소자 칩(70)의 크기에 맞춰서 변화시킴으로써, 소자 칩(70)의 단부가 절단되어 있는 경우에도, 절단된 부분은 검사 영역(75) 외가 된다. 이에 의해, 단부가 절단된 소자 칩(70)의 화상과, 미리 기억되어 있는 양품의 소자 칩(70)의 화상이 상이한 것에 기인하는 결함(90)의 오검출을 억제할 수 있다. 이와 같이, 결함(90)의 간과, 또는 결함(90)의 오검출을 억제할 수 있다.In this embodiment, an inspection area ( It is provided with a control unit 50 that determines 75). As a result, the inspection area 75 can be changed according to the outer edge 74 of the peripheral area 72 of the device chip 70 (size of the device chip 70), so the inspection area 75 can be Unlike the case where it is fixed, overlooking the defect 90 can be suppressed. Additionally, by changing the inspection area 75 to match the size of the device chip 70, even if the end of the device chip 70 is cut, the cut portion is outside the inspection area 75. As a result, it is possible to suppress erroneous detection of the defect 90 due to differences between the image of the device chip 70 with the end cut off and the image of the device chip 70 of a good product stored in advance. In this way, overlooking the defect 90 or misdetecting the defect 90 can be suppressed.

또한, 본 실시 형태에서는, 상기한 바와 같이 양품의 소자 칩(70)의 화상은, 복수의 유효 영역(71)과, 복수의 유효 영역(71) 사이에 마련되며 주연 영역(72)을 포함하는 절단 영역(73)을 갖는 절단 전의 절단 전 소자 칩(83)에 있어서의, 유효 영역(71)과 주연 영역(72) 중 적어도 주연 영역(72)(본 실시 형태에서는 유효 영역(71)과 주연 영역(72)의 양쪽)을 포함하는 하나의 소자 칩(70)에 대응하는 부분의 화상이다. 여기서, 소자 칩(70)의 주연 영역(72)의 외측의 에지(74)(소자 칩(70)의 크기)에 맞춰서 검사 영역(75)을 변화시킨 경우에 있어서, 양품의 소자 칩(70)의 화상으로서, 절단 후의 소자 칩(70)의 화상을 사용한 경우에는, 검사 영역(75)의 크기(검사 대상이 되는 소자 칩(70)의 크기)와, 절단 후의 소자 칩(70)의 크기가 상이한 경우가 있다. 이 경우, 검사 대상이 되는 소자 칩(70)의 검사 영역(75)에 대응하는 화상과, 절단 후의 양품의 소자 칩(70)의 화상을 비교하여도, 결함(90)의 유무를 정확하게 판단하는 것이 곤란해진다. 그래서, 상기한 바와 같이 양품의 소자 칩(70)의 화상으로서 절단 전의 절단 전 소자 칩(83)에 있어서의, 유효 영역(71)과 주연 영역(72)을 포함하는 하나의 소자 칩(70)에 대응하는 부분의 화상을 사용함으로써, 검사 대상이 되는 소자 칩(70)의 검사 영역(75)의 크기에 맞춘 절단 전 소자 칩(83)의 화상(유효 영역(71)과 주연 영역(72)을 포함하는 하나의 소자 칩(70)에 대응하는 부분의 화상)을 양품의 소자 칩(70)의 화상으로서 사용할 수 있다. 그 결과, 결함(90)의 유무를 정확하게 판단할 수 있다.In addition, in this embodiment, as described above, the image of the non-defective device chip 70 includes a plurality of effective areas 71 and a peripheral area 72 provided between the plurality of effective areas 71. At least the peripheral area 72 among the effective area 71 and the peripheral area 72 in the pre-cut element chip 83 having the cut area 73 (in this embodiment, the effective area 71 and the peripheral area This is an image of a portion corresponding to one element chip 70 including both sides of the region 72. Here, in the case where the inspection area 75 is changed to match the outer edge 74 of the peripheral area 72 of the device chip 70 (size of the device chip 70), a good device chip 70 When an image of the device chip 70 after cutting is used as the image, the size of the inspection area 75 (the size of the device chip 70 to be inspected) and the size of the device chip 70 after cutting are There are different cases. In this case, even if the image corresponding to the inspection area 75 of the element chip 70 to be inspected is compared with the image of the good element chip 70 after cutting, the presence or absence of the defect 90 can be accurately determined. Things get difficult. So, as described above, as an image of the non-defective device chip 70, one device chip 70 including the effective area 71 and the peripheral area 72 in the device chip 83 before cutting. By using the image of the portion corresponding to (an image of a portion corresponding to one device chip 70 including ) can be used as an image of a good device chip 70. As a result, the presence or absence of the defect 90 can be accurately determined.

또한, 양품의 소자 칩(70)의 화상으로서 절단 후의 소자 칩(70)의 화상을 사용한 경우에는, 절단 후의 소자 칩(70)에 결함(90)이 포함되는 경우가 있다. 또한, 절단 전 소자 칩(83)을 절단하는 경우, 절단 장치(다이싱 장치 등)의 정밀도에 기인하여 소자 칩(70)을 절단하는 위치가 변동되는 경우가 있다. 즉, 양품의 소자 칩(70)의 화상으로서 절단 후의 소자 칩(70)의 화상을 사용한 경우에는, 검사 대상이 되는 소자 칩(70)과 비교하는 양품의 화상으로서 부적절한 경우가 있다. 그래서, 절단 전 소자 칩(83)의 화상을 양품의 소자 칩(70)의 화상으로서 사용함으로써, 용이하게 적절한 양품의 화상을 얻을 수 있다.Additionally, when an image of a cut device chip 70 is used as an image of a good device chip 70, the cut device chip 70 may contain defects 90. Additionally, when cutting the device chip 83 before cutting, the position at which the device chip 70 is cut may vary due to the precision of the cutting device (dicing device, etc.). That is, when the image of the device chip 70 after cutting is used as the image of the device chip 70 of a good product, there are cases where it is inappropriate as an image of the device chip 70 to be compared with the device chip 70 to be inspected. Therefore, by using the image of the device chip 83 before cutting as an image of the device chip 70 of a good product, an appropriate image of a good product can be easily obtained.

또한, 본 실시 형태에서는, 상기한 바와 같이 제어부(50)는 검출된 결함(90)의 형상에 기초하여 결함(90)의 종류를 판별함과 함께, 판별된 결함(90)의 종류와, 유효 영역(71)에 대한 결함(90)의 위치에 기초하여 소자 칩(70)이 양품인지 불량품인지를 판정한다. 여기서, 결함(90)이 있는 경우에도, 소자 칩(70)으로서 양품인 경우가 있다. 그래서, 결함(90)의 종류와, 유효 영역(71)에 대한 결함(90)의 위치에 기초하여 소자 칩(70)이 양품인지 불량품인지를 판정함으로써, 결함(90)이 있는 것에만 기인하여 양품의 소자 칩(70)이 불량품이라 판정되는 것을 억제할 수 있다.In addition, in this embodiment, as described above, the control unit 50 determines the type of the defect 90 based on the shape of the detected defect 90, and determines the type of the determined defect 90 and the effective Based on the location of the defect 90 in the area 71, it is determined whether the device chip 70 is a good product or a defective product. Here, even when there is a defect 90, the element chip 70 may be a good product. Therefore, by determining whether the device chip 70 is a good product or a defective product based on the type of the defect 90 and the position of the defect 90 with respect to the effective area 71, only the presence of the defect 90 is determined. It is possible to prevent the good device chip 70 from being judged as a defective product.

또한, 본 실시 형태에서는, 상기한 바와 같이 제어부(50)가 결함(90)의 형상에 기초하여 결함(90)이 소자 칩(70)의 흠(90a)이라 판별한 경우에 있어서, 흠(90a)이 유효 영역(71)에 달하고 있는 경우, 소자 칩(70)을 불량품이라 판정하고, 흠(90a)이 유효 영역(71)에 달하지 않은 경우, 소자 칩(70)을 양품이라 판정한다. 여기서, 흠(90a)은, 장래적으로 커질(흠(90a)이 주연 영역(72)으로부터 유효 영역(71)으로 점점 진행될) 가능성은 비교적 작다. 그래서, 흠(90a)이 유효 영역(71)에 달하지 않은 경우, 소자 칩(70)을 양품이라 판정함으로써, 흠(90a)이 있는 것에만 기인하여 양품의 소자 칩(70)이 불량품이라 판정되는 것을 억제할 수 있다.Additionally, in this embodiment, as described above, when the control unit 50 determines that the defect 90 is a flaw 90a of the device chip 70 based on the shape of the defect 90, the flaw 90a ) reaches the effective area 71, the device chip 70 is determined to be a defective product, and if the flaw 90a does not reach the effective area 71, the device chip 70 is determined to be a good product. Here, the possibility that the flaw 90a will grow in the future (the flaw 90a will gradually advance from the peripheral area 72 to the effective area 71) is relatively small. Therefore, when the flaw 90a does not reach the effective area 71, the device chip 70 is determined to be a non-defective product, thereby preventing the non-defective device chip 70 from being determined to be a defective product solely due to the presence of the flaw 90a. can be suppressed.

또한, 본 실시 형태에서는, 상기한 바와 같이 제어부(50)가 결함(90)의 형상에 기초하여 결함(90)이 소자 칩(70)의 균열(90b)이라 판별한 경우, 균열(90b)이 유효 영역(71)에 달하고 있는지 여부에 관계 없이, 소자 칩(70)을 불량품이라 판정한다. 여기서, 균열(90b)은, 장래적으로 커질(균열(90b)이 주연 영역(72)으로부터 유효 영역(71)으로 점점 진행될) 가능성은 비교적 크다. 그래서, 균열(90b)이 유효 영역(71)에 달하고 있는지 여부에 관계 없이, 소자 칩(70)을 불량품이라 판정 함으로써, 현재 양품이어도 장래적으로 불량품이 될 소자 칩(70)을 미리 배제할 수 있다.Additionally, in this embodiment, as described above, when the control unit 50 determines that the defect 90 is a crack 90b of the device chip 70 based on the shape of the defect 90, the crack 90b Regardless of whether the effective area 71 is reached or not, the element chip 70 is determined to be defective. Here, the possibility that the crack 90b will grow in the future (the crack 90b will gradually progress from the peripheral area 72 to the effective area 71) is relatively high. Therefore, by determining the device chip 70 as a defective product regardless of whether the crack 90b reaches the effective area 71, it is possible to exclude in advance the device chip 70 that will become a defective product in the future even if it is currently a good product. there is.

[변형예] [Variation example]

또한, 금회 개시된 실시 형태 및 실시예는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태 및 실시예의 설명이 아니라 특허 청구 범위에 의해 나타나며, 또한 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경(변형예)이 포함된다.In addition, the embodiments and examples disclosed this time should be considered illustrative in all respects and not restrictive. The scope of the present invention is indicated by the claims rather than the description of the above-mentioned embodiments and examples, and includes all changes (modifications) within the meaning and scope equivalent to the claims.

예를 들어, 상기 실시 형태에서는, 제어부가 에지의 검출, 유효 영역의 검출, 검사 영역의 결정, 결함의 검출, 결함 종류의 판별 및 양품의 판정을 행하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 에지의 검출, 유효 영역의 검출, 검사 영역의 결정, 결함의 검출, 결함 종류의 판별 및 양품의 판정을, 각각 제어부 이외의 부분에서 행해도 된다.For example, in the above embodiment, an example has been shown in which the control unit performs edge detection, effective area detection, inspection area determination, defect detection, defect type determination, and non-defective product determination, but the present invention is limited to this. It doesn't work. For example, edge detection, effective area detection, inspection area determination, defect detection, defect type determination, and non-defective product determination may be performed in parts other than the control unit.

또한, 상기 실시 형태에서는, 소자 칩의 검사 영역에 대응하는 화상(휘도)과, 양품의 소자 칩의 화상(휘도)의 차가 소정의 역치보다도 큰지 여부를 비교함으로써 소자 칩의 결함을 검출하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 휘도의 차가 소정의 역치보다도 큰지 여부를 비교하는 것 이외의 방법에 의해, 소자 칩의 결함을 검출해도 된다.Additionally, in the above embodiment, an example of detecting a defect in an element chip is provided by comparing whether the difference between the image (brightness) corresponding to the inspection area of the element chip and the image (brightness) of the non-defective element chip is greater than a predetermined threshold. Although shown, the present invention is not limited to this. For example, a defect in an element chip may be detected by a method other than comparing whether the difference in luminance is greater than a predetermined threshold.

또한, 상기 실시 형태에서는, 결함으로서 흠 및 균열을 검출하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 흠 및 균열 이외의 결함(막 박리 등)을 검출하도록 해도 된다.In addition, in the above embodiment, an example of detecting flaws and cracks as defects is shown, but the present invention is not limited to this. For example, defects other than flaws and cracks (film peeling, etc.) may be detected.

또한, 상기 실시 형태에서는, 균열이 유효 영역에 달하고 있는지 여부에 관계 없이, 소자 칩을 불량품이라 판정하는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 균열의 연장선이 유효 영역에 걸리지 않으면, 소자 칩을 양품이라 판정하도록 해도 된다.In addition, in the above embodiment, an example is shown in which the device chip is determined to be defective regardless of whether the crack reaches the effective area, but the present invention is not limited to this. For example, if the extension line of the crack does not fall within the effective area, the device chip may be determined to be a good product.

또한, 상기 실시 형태에서는, 진입 금지 영역과 유효 영역이 대략 동일한 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 진입 금지 영역과 유효 영역을 상이하게 해도 된다.Additionally, in the above embodiment, an example is shown where the no-entry area and the effective area are substantially the same, but the present invention is not limited to this. For example, the no-entry area and the effective area may be different.

또한, 상기 실시 형태에서는, 유효 영역과 주연 영역의 양쪽이 검사 영역이 되는 예를 나타냈지만, 본 발명은 이것으로 한정되지 않는다. 예를 들어, 도 12에 도시한 바와 같이, 유효 영역(171)을 검사 영역으로 하지 않고, 주연 영역(172)만을 검사 영역(175)(도 12의 사선으로 도시하는 부분)으로 해도 된다. 이 경우, 양품의 소자 칩의 화상은, 주연 영역만을 포함하는 절단 전의 절단 전 소자 칩의 화상이 된다.Additionally, in the above embodiment, an example has been shown in which both the effective area and the peripheral area become inspection areas, but the present invention is not limited to this. For example, as shown in FIG. 12, the effective area 171 may not be used as an inspection area, and only the peripheral area 172 may be used as an inspection area 175 (a portion indicated by a hatched line in FIG. 12). In this case, the image of the non-defective device chip is an image of the device chip before cutting, including only the peripheral area.

40: 촬상부
50: 제어부(에지 검출부, 유효 영역 검출부, 검사 영역 결정부, 결함 검출부, 결함 종류 판별부, 양품 판정부)
70, 70a 내지 70d: 소자 칩
71, 171: 유효 영역
72, 172: 주연 영역
73: 절단 영역
74: 에지
75, 175: 검사 영역
83: 절단 전 소자 칩
90: 결함
90a: 흠
90b: 균열
100: 결함 검사 장치 40: imaging unit
50: Control unit (edge detection unit, effective area detection unit, inspection area determination unit, defect detection unit, defect type determination unit, good product determination unit)
70, 70a to 70d: device chip
71, 171: Effective area
72, 172: starring area
73: Cutting area
74: Edge
75, 175: Inspection area
83: Element chip before cutting
90: defect
90a: hmm
90b: crack
100: Defect inspection device

Claims (5)

소자가 형성된 유효 영역과 상기 유효 영역의 주연에 마련되는 주연 영역을 포함하는 소자 칩을 촬상하는 촬상부와,
상기 촬상부에 의해 촬상된 상기 소자 칩의 화상에 기초하여, 상기 소자 칩의 상기 주연 영역의 외측의 에지를 검출하는 에지 검출부와,
상기 촬상부에 의해 촬상된 상기 소자 칩의 화상에 기초하여, 상기 소자 칩의 상기 유효 영역을 검출하는 유효 영역 검출부와,
검출된 상기 주연 영역의 외측의 에지와 상기 유효 영역에 기초하여, 상기 소자 칩의 결함을 검사하기 위한 검사 영역을 결정하는 검사 영역 결정부와,
상기 소자 칩의 상기 검사 영역에 대응하는 화상과, 미리 기억되어 있는 양품의 상기 소자 칩의 화상을 비교함으로써, 상기 소자 칩의 결함을 검출하는 결함 검출부를 구비하고,
양품의 상기 소자 칩의 화상은, 복수의 상기 유효 영역과, 복수의 상기 유효 영역 사이에 마련되며 상기 주연 영역을 포함하는 절단 영역을 갖는 절단 전의 절단 전 소자 칩에 있어서의, 상기 유효 영역과 상기 주연 영역 중 적어도 상기 주연 영역을 포함하는 하나의 상기 소자 칩에 대응하는 부분의 화상이고, 검사 대상이 되는 상기 소자 칩의 상기 주연 영역의 크기에 대응하도록 양품의 상기 소자 칩의 화상에 있어서의 상기 주연 영역의 크기가 결정되는, 결함 검사 장치.an imaging unit that captures an image of an element chip including an effective area in which elements are formed and a peripheral area provided on the periphery of the effective area;
an edge detection unit that detects an edge outside the peripheral area of the element chip based on the image of the element chip captured by the imaging unit;
an effective area detection unit that detects the effective area of the element chip based on the image of the element chip captured by the imaging unit;
an inspection area determination unit that determines an inspection area for inspecting defects in the element chip based on the detected edge outside the peripheral area and the effective area;
a defect detection unit that detects a defect in the device chip by comparing an image corresponding to the inspection area of the device chip with a pre-stored image of the device chip of a good product,
The image of the device chip of a good product is shown in the device chip before cutting, which has a plurality of effective regions and a cut region provided between the plurality of effective regions and including the peripheral region. It is an image of a portion corresponding to one of the peripheral areas of the device chip including at least the peripheral region, and is an image of the device chip of a good product so as to correspond to the size of the peripheral region of the device chip to be inspected. A defect inspection device in which the size of the peripheral area is determined. 삭제delete 제1항에 있어서, 검출된 상기 결함의 형상에 기초하여 상기 결함의 종류를 판별하는 결함 종류 판별부와,
상기 결함 종류 판별부에 의해 판별된 상기 결함의 종류와, 상기 유효 영역에 대한 상기 결함의 위치에 기초하여, 상기 소자 칩이 양품인지 불량품인지를 판정하는 양품 판정부를 더 구비하는, 결함 검사 장치.The method of claim 1, comprising: a defect type determination unit that determines the type of the defect based on the detected shape of the defect;
The defect inspection device further includes a non-defective product determination unit that determines whether the device chip is a good product or a defective product based on the type of the defect determined by the defect type determination unit and the position of the defect with respect to the effective area. 제3항에 있어서, 상기 결함 종류 판별부가, 상기 결함의 형상에 기초하여 상기 결함이 상기 소자 칩의 흠이라 판별한 경우에 있어서, 상기 양품 판정부는 상기 흠이 상기 유효 영역에 달하고 있는 경우, 상기 소자 칩을 불량품이라 판정하고, 상기 흠이 상기 유효 영역에 달하지 않은 경우, 상기 소자 칩을 양품이라 판정하도록 구성되어 있는, 결함 검사 장치.The method of claim 3, wherein when the defect type determination unit determines that the defect is a defect of the device chip based on the shape of the defect, the non-defective product determination unit determines that the defect is within the effective area, A defect inspection device configured to determine that an element chip is a defective product and, when the defect does not reach the effective area, determine that the element chip is a good product. 제3항 또는 제4항에 있어서, 상기 결함 종류 판별부가, 상기 결함의 형상에 기초하여 상기 결함이 상기 소자 칩의 균열이라 판별한 경우, 상기 양품 판정부는 상기 균열이 상기 유효 영역에 달하고 있는지 여부에 관계 없이, 상기 소자 칩을 불량품이라 판정하도록 구성되어 있는, 결함 검사 장치.The method of claim 3 or 4, wherein when the defect type determination unit determines that the defect is a crack of the device chip based on the shape of the defect, the non-defective product determination unit determines whether the crack reaches the effective area. Regardless, a defect inspection device configured to determine that the device chip is a defective product.
KR1020187028451A 2016-03-07 2017-01-04 defect inspection device KR102636309B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016043273A JP6752593B2 (en) 2016-03-07 2016-03-07 Defect inspection equipment
JPJP-P-2016-043273 2016-03-07
PCT/JP2017/000016 WO2017154319A1 (en) 2016-03-07 2017-01-04 Defect inspection device

Publications (2)

Publication Number Publication Date
KR20180118754A KR20180118754A (en) 2018-10-31
KR102636309B1 true KR102636309B1 (en) 2024-02-15

Family

ID=59789179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028451A KR102636309B1 (en) 2016-03-07 2017-01-04 defect inspection device

Country Status (5)

Country Link
JP (1) JP6752593B2 (en)
KR (1) KR102636309B1 (en)
CN (1) CN108700531B (en)
TW (1) TWI726977B (en)
WO (1) WO2017154319A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007993B2 (en) * 2018-07-06 2022-01-25 東レエンジニアリング株式会社 Dicing tip inspection device
CN109596639A (en) * 2018-11-30 2019-04-09 德淮半导体有限公司 Defect detecting system and defect inspection method
EP3971948A4 (en) * 2019-05-31 2022-06-08 Huawei Technologies Co., Ltd. Chip crack detection apparatus
JP7324116B2 (en) * 2019-10-15 2023-08-09 キヤノン株式会社 Foreign matter inspection device and foreign matter inspection method
JP2022061127A (en) * 2020-10-06 2022-04-18 東レエンジニアリング株式会社 Exterior appearance inspection device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024565A (en) * 2004-08-02 2005-01-27 Lintec Corp Apparatus and method for visual inspection of wafer
JP2007324241A (en) * 2006-05-30 2007-12-13 Toshiba Corp Appearance inspection method for semiconductor device
JP2009506339A (en) 2005-08-30 2009-02-12 カムテック エルティーディー． Inspection system and method for inspecting defects based on a reference frame
CN102053093A (en) * 2010-11-08 2011-05-11 北京大学深圳研究生院 Method for detecting surface defects of chip cut from wafer surface
CN202676612U (en) 2012-07-19 2013-01-16 华南师范大学 Device used for testing LED circuit chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090776B2 (en) * 1992-04-30 2000-09-25 株式会社東芝 Light-emitting diode appearance inspection method
JP3625236B2 (en) * 1996-01-29 2005-03-02 株式会社ルネサステクノロジ Defect inspection method for inspection pattern and semiconductor manufacturing process evaluation method
JPH09293761A (en) * 1996-04-24 1997-11-11 Rohm Co Ltd Method of manufacturing semiconductor chip
JPH10123064A (en) 1996-10-24 1998-05-15 Hitachi Metals Ltd Visual inspection
JP3481605B2 (en) * 2001-04-26 2003-12-22 アジアエレクトロニクス株式会社 Direction determination device
JP2004212221A (en) * 2002-12-27 2004-07-29 Toshiba Corp Pattern inspection method and pattern inspection apparatus
US20060280358A1 (en) * 2003-06-30 2006-12-14 Akio Ishikawa Pattern comparison inspection method and pattern comparison inspection device
KR100567625B1 (en) * 2004-10-19 2006-04-04 삼성전자주식회사 Method for inspecting a defect and apparatus for performing the same
CN100499057C (en) * 2006-06-12 2009-06-10 中芯国际集成电路制造(上海)有限公司 Chip detection method
JP5349742B2 (en) * 2006-07-07 2013-11-20 株式会社日立ハイテクノロジーズ Surface inspection method and surface inspection apparatus
US7616804B2 (en) * 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
JP2008091476A (en) * 2006-09-29 2008-04-17 Olympus Corp Device for inspecting appearance
JP2010008149A (en) * 2008-06-25 2010-01-14 Panasonic Corp Inspection region setting method
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
JP2014035326A (en) * 2012-08-10 2014-02-24 Toshiba Corp Defect inspection device
CN103674965B (en) * 2013-12-06 2017-06-06 大族激光科技产业集团股份有限公司 A kind of classification of wafer open defect and detection method
TWI524079B (en) * 2014-10-15 2016-03-01 旺宏電子股份有限公司 Inspection method for contact by die to database

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005024565A (en) * 2004-08-02 2005-01-27 Lintec Corp Apparatus and method for visual inspection of wafer
JP2009506339A (en) 2005-08-30 2009-02-12 カムテック エルティーディー． Inspection system and method for inspecting defects based on a reference frame
JP2007324241A (en) * 2006-05-30 2007-12-13 Toshiba Corp Appearance inspection method for semiconductor device
CN102053093A (en) * 2010-11-08 2011-05-11 北京大学深圳研究生院 Method for detecting surface defects of chip cut from wafer surface
CN202676612U (en) 2012-07-19 2013-01-16 华南师范大学 Device used for testing LED circuit chip

Also Published As

Publication number Publication date
JP6752593B2 (en) 2020-09-09
KR20180118754A (en) 2018-10-31
TWI726977B (en) 2021-05-11
TW201805620A (en) 2018-02-16
CN108700531A (en) 2018-10-23
JP2017161236A (en) 2017-09-14
WO2017154319A1 (en) 2017-09-14
CN108700531B (en) 2021-03-16

Similar Documents

Publication Publication Date Title
KR102636309B1 (en) defect inspection device
US10417757B2 (en) Image inspection apparatus and image inspection method
JP4946668B2 (en) Substrate position detection device and substrate position detection method
JP2006252563A (en) Method of detecting defect in image
CN115428125A (en) Inspection device and inspection method
JP5460023B2 (en) Wafer pattern inspection method and apparatus
US20090080762A1 (en) Appearance for inspection method
JP2007093330A (en) Defect extraction device and defect extraction method
JPH10288585A (en) Method and device for analyzing cut part
WO2020105368A1 (en) Method for manufacturing glass plate and apparatus for manufacturing glass plate
JP2002243655A (en) Method and equipment for visual inspection of electronic component
JP2006234554A (en) Method and device for inspecting pattern
JP2561193B2 (en) Print pattern inspection device
JP5559508B2 (en) Appearance inspection system and appearance inspection method
CN114509446A (en) Automatic detection method and system for chip corner defect
JP4613090B2 (en) Inspection device
JP6595800B2 (en) Defect inspection apparatus and defect inspection method
JP7435147B2 (en) Glass work inspection method and glass work inspection device
JP2014038425A (en) Inspection method of printed matter
JP5044953B2 (en) Inspection apparatus and inspection method for semiconductor device
JP2009145161A (en) Method and apparatus for detecting defect
CN113466235A (en) Visual inspection module, defect inspection workstation and defect inspection method
KR102583036B1 (en) Method of inspecting a substrate
JP2007278975A (en) Method and apparatus for visual inspection
CN117529653A (en) Method for determining chipping

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right