KR102635770B1

KR102635770B1 - Low power cmos image sensor with multiple column parallel readout structure

Info

Publication number: KR102635770B1
Application number: KR1020210138136A
Authority: KR
Inventors: 김현준
Original assignee: 강원대학교산학협력단
Priority date: 2021-10-18
Filing date: 2021-10-18
Publication date: 2024-02-08
Also published as: KR20230054981A

Abstract

본 발명은 MCP 판독 구조 기반의 저전력 CMOS 이미지 센서에 관한 것으로, 입사광에 대응하는 픽셀 신호를 출력하는 픽셀 어레이, 상기 픽셀 어레이에 포함된 복수 개의 로우 픽셀을 순차적으로 활성화시키는 수직 스캐너, 상기 로우 픽셀 내 컬럼 픽셀을 순차적으로 추출하는 멀티플렉서, 상기 컬럼 픽셀 각각에 대응하는 내부 회로를 포함하여, 상기 컬럼 픽셀 각각에 대응하는 상기 전압 신호를 추출하는 MCP ADC, 및 상기 전압 신호를 순차적으로 추출하는 수평 스캐너를 포함하는 것을 특징으로 한다.The present invention relates to a low-power CMOS image sensor based on an MCP readout structure, including a pixel array that outputs a pixel signal corresponding to incident light, a vertical scanner that sequentially activates a plurality of row pixels included in the pixel array, and A multiplexer for sequentially extracting column pixels, an MCP ADC including an internal circuit corresponding to each of the column pixels to extract the voltage signal corresponding to each of the column pixels, and a horizontal scanner for sequentially extracting the voltage signal. It is characterized by including.

Description

MCP 판독 구조 기반의 저전력 CMOS 이미지 센서{LOW POWER CMOS IMAGE SENSOR WITH MULTIPLE COLUMN PARALLEL READOUT STRUCTURE}Low-power CMOS image sensor based on MCP readout structure {LOW POWER CMOS IMAGE SENSOR WITH MULTIPLE COLUMN PARALLEL READOUT STRUCTURE}

본 발명은 MCP 판독 구조 기반의 저전력 CMOS 이미지 센서에 관한 것으로, 보다 자세하게는 CMOS 이미지 센서 내 MCP ADC의 구성을 달리하여 MCP ADC에서 사용되는 전력을 감소시킬 수 있는 구조를 갖는 CMOS 이미지 센서에 관한 것이다.The present invention relates to a low-power CMOS image sensor based on an MCP readout structure, and more specifically, to a CMOS image sensor with a structure that can reduce the power used in the MCP ADC by varying the configuration of the MCP ADC within the CMOS image sensor. .

최근 CMOS 이미지 센서(CIS)는 다양한 애플리케이션 요구 사항에 맞게 맞춤화할 수 있어 전자 산업에서 널리 활용되고 있다. 나아가 CIS가 사용되는 다양한 분야는 더 높은 픽셀 해상도와 더 빠른 프레임 속도를 기반으로 하는 고품질 이미징에 대한 수요가 증가하고 있는 실정이다.Recently, CMOS image sensors (CIS) have been widely used in the electronics industry because they can be customized to suit various application requirements. Furthermore, the various fields where CIS is used are experiencing increasing demand for high-quality imaging based on higher pixel resolution and faster frame rates.

특히 CIS는 스마트 단말과 같은 다양한 휴대형 전자 기기와 헬스케어 분야에서 활용되고 있는데, 휴대형 전자 기기 등의 이동성은 배터리의 수명에 의해 제한되기 때문에 전력 소비를 최소화하는 것이 최근 이슈가 되고 있다.In particular, CIS is used in various portable electronic devices such as smart terminals and in the healthcare field. Since the mobility of portable electronic devices is limited by the life of the battery, minimizing power consumption has recently become an issue.

본 발명은 전술한 문제점을 해결하기 위한 것으로서, 기존 MCP ADC 구조에서 불필요하게 소모되는 전력을 감소시키는 것을 일 목적으로 한다.The present invention is intended to solve the above-mentioned problems, and its purpose is to reduce power consumed unnecessarily in the existing MCP ADC structure.

이러한 목적을 달성하기 위한 본 발명은 입사광에 대응하는 픽셀 신호를 출력하는 픽셀 어레이, 상기 픽셀 어레이에 포함된 복수 개의 로우 픽셀을 순차적으로 활성화시키는 수직 스캐너, 상기 로우 픽셀 내 컬럼 픽셀을 순차적으로 추출하는 멀티플렉서, 상기 컬럼 픽셀 각각에 대응하는 내부 회로를 포함하여, 상기 컬럼 픽셀 각각에 대응하는 상기 전압 신호를 추출하는 MCP ADC 및 상기 전압 신호를 순차적으로 추출하는 수평 스캐너를 포함하는 것을 일 특징으로 한다.To achieve this purpose, the present invention includes a pixel array that outputs a pixel signal corresponding to incident light, a vertical scanner that sequentially activates a plurality of row pixels included in the pixel array, and sequentially extracts column pixels within the row pixels. One feature includes a multiplexer, an internal circuit corresponding to each of the column pixels, an MCP ADC for extracting the voltage signal corresponding to each of the column pixels, and a horizontal scanner for sequentially extracting the voltage signal.

전술한 바와 같은 본 발명에 의하면, 기존 MCP ADC 구조에 트랜지스터 회로를 추가하여 바이오스 회로로부터 MCP ADC에 인가되는 전류를 제어하여 기존 구조를 유지하면서 소모 전력을 감소시킬 수 있다.According to the present invention as described above, a transistor circuit is added to the existing MCP ADC structure to control the current applied to the MCP ADC from the BIOS circuit, thereby reducing power consumption while maintaining the existing structure.

도 1은 종래의 CMOS 이미지 센서(CIS)의 단순화된 블록도를 나타낸 도면,
도 2는 종래의 CMOS 이미지 센서에서 픽셀 어레이와 수직 스캐너를 포함하는 컬럼 드라이버의 단순화된 개략도를 나타낸 도면,
도 3은 종래의 CMOS 이미지 센서에서 사용되는 MCP 판독 구조를 단순화한 블록 다이어그램을 나타낸 도면,
도 4의 종래의 CMOS 이미지 센서의 MCP ADC의 구조를 도시한 도면,
도 5는 본 발명의 일 실시 예에 의한 MCP ADC의 구조를 도시한 도면,
도 6은 본 발명의 일 실시 예에 의한 MCP-ADC의 절전 효과를 도시한 도면이다.1 is a simplified block diagram of a conventional CMOS image sensor (CIS);
2 is a simplified schematic diagram of a column driver including a pixel array and a vertical scanner in a conventional CMOS image sensor;
Figure 3 is a block diagram illustrating a simplified MCP readout structure used in a conventional CMOS image sensor;
A diagram showing the structure of the MCP ADC of a conventional CMOS image sensor in FIG. 4,
Figure 5 is a diagram showing the structure of an MCP ADC according to an embodiment of the present invention;
Figure 6 is a diagram showing the power saving effect of the MCP-ADC according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다.The above-described objects, features, and advantages will be described in detail later with reference to the attached drawings, so that those skilled in the art will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of known technologies related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용되며, 명세서 및 특허청구의 범위에 기재된 모든 조합은 임의의 방식으로 조합될 수 있다. 그리고 다른 식으로 규정하지 않는 한, 단수에 대한 언급은 하나 이상을 포함할 수 있고, 단수 표현에 대한 언급은 또한 복수 표현을 포함할 수 있음이 이해되어야 한다.In the drawings, the same reference numerals are used to indicate the same or similar components, and all combinations described in the specification and claims may be combined in any way. And, unless otherwise specified, it is to be understood that references to the singular may include more than one thing, and references to the singular may also include plural references.

본 명세서에서 사용되는 용어는 단지 특정 예시적 실시 예들을 설명할 목적을 가지고 있으며 한정할 의도로 사용되는 것이 아니다. 본 명세서에서 사용된 바와 같은 단수적 표현들은 또한, 해당 문장에서 명확하게 달리 표시하지 않는 한, 복수의 의미를 포함하도록 의도될 수 있다. 용어 "및/또는," "그리고/또는"은 그 관련되어 나컬럼되는 항목들의 모든 조합들 및 어느 하나를 포함한다. 용어 "포함한다", "포함하는", "포함하고 있는", "구비하는", "갖는", "가지고 있는" 등은 내포적 의미를 갖는 바, 이에 따라 이러한 용어들은 그 기재된 특징, 정수, 단계, 동작, 요소, 및/또는 컴포넌트를 특정하며, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 컴포넌트, 및/또는 이들의 그룹의 존재 혹은 추가를 배제하지 않는다. 본 명세서에서 설명되는 방법의 단계들, 프로세스들, 동작들은, 구체적으로 그 수행 순서가 확정되는 경우가 아니라면, 이들의 수로우를 논의된 혹은 예시된 그러한 특정 순서로 반드시 해야 하는 것으로 해석돼서는 안 된다. 추가적인 혹은 대안적인 단계들이 사용될 수 있음을 또한 이해해야 한다.The terminology used herein is for the purpose of describing specific example embodiments only and is not intended to be limiting. As used herein, singular expressions may also be intended to include plural meanings, unless the context clearly indicates otherwise. The term “and/or,” “and/or” includes any one and all combinations of the items or columns with which it is associated. The terms "comprise", "including", "comprising", "comprising", "having", "having", etc. have connotative meanings, and accordingly, these terms refer to the described features, integers, Identifies a step, operation, element, and/or component and does not exclude the presence or addition of one or more other features, integers, steps, operations, elements, components, and/or groups thereof. The steps, processes, and operations of the method described herein should not be construed as necessarily requiring their sequence to be performed in the specific order discussed or illustrated unless the order of performance is specifically established. do. It should also be understood that additional or alternative steps may be used.

또한, 각각의 구성요소는 각각 하드웨어 프로세서로 구현될 수 있고, 위 구성요소들이 통합되어 하나의 하드웨어 프로세서로 구현될 수 있으며, 또는 위 구성요소들이 서로 조합되어 복수 개의 하드웨어 프로세서로 구현될 수도 있다.Additionally, each component may be implemented with a hardware processor, the above components may be integrated and implemented as a single hardware processor, or the above components may be combined with each other and implemented as a plurality of hardware processors.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings.

도 1은 종래의 CMOS 이미지 센서(CIS)의 단순화된 블록도를 나타낸 도면이다.1 is a diagram showing a simplified block diagram of a conventional CMOS image sensor (CIS).

도 1을 참조하면, 종래의 CIS는 입사광에 대응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10), 픽셀 어레이(10)에 포함된 로우 픽셀을 순차적으로 활성화시키는 수직 스캐너(V-스캐너, 20), 글로벌 회로(30), A/D의 기준 전압을 생성하는 램프 생성기(40), 픽셀 어레이(10)에서 활성화된 로우 픽셀 내의 컬럼 픽셀에 대응하는 전압을 추출하는 컬럼 드라이버(50) 및 수평 스캐너(H-스캐너, 60)를 포함할 수 있다.Referring to Figure 1, the conventional CIS includes a pixel array 10 for outputting a pixel signal corresponding to incident light, and a vertical scanner (V-scanner, 20) that sequentially activates the row pixels included in the pixel array 10. , a global circuit 30, a ramp generator 40 that generates the reference voltage of the A/D, a column driver 50 that extracts the voltage corresponding to the column pixel in the activated row pixel in the pixel array 10, and a horizontal scanner. (H-scanner, 60).

램프 생성기(40)는 픽셀 신호에 대한 A/D 변환을 수로우하기 위해 글로벌 회로(30)에 A/D 레퍼런스를 전체적으로 제공하며, ADC의 종류에 따라 A/D 레퍼런스는 CP나 MCP 리드아웃 구조의 형태로 제공될 수 있다. 이 후, A/D 변환 결과는 CIS의 수평 스캐너(H-스캐너, 60)를 통해 순차적으로 추출될 것이다.The ramp generator 40 provides an overall A/D reference to the global circuit 30 to perform A/D conversion for the pixel signal, and depending on the type of ADC, the A/D reference has a CP or MCP readout structure. It may be provided in the form of . Afterwards, the A/D conversion results will be sequentially extracted through CIS's horizontal scanner (H-scanner, 60).

도 2는 종래의 CMOS 이미지 센서에서 픽셀 어레이와 수직 스캐너를 포함하는 컬럼 드라이버의 단순화된 개략도를 나타낸 도면이다. 도 2를 참고하면, 픽셀 어레이(10)의 각 로우 픽셀은 수직 스캐너(20)를 통해 선택되고, 선택된 로우 픽셀 내 컬럼 픽셀이 컬럼 드라이버(50)에 포함된 복수 개의 회로 중 하나에 각각 대응되도록 설정될 것이다. FIG. 2 is a simplified schematic diagram of a column driver including a pixel array and a vertical scanner in a conventional CMOS image sensor. Referring to FIG. 2, each row pixel of the pixel array 10 is selected through the vertical scanner 20, and each column pixel within the selected row pixel corresponds to one of a plurality of circuits included in the column driver 50. will be set.

바이오스 회로(70)는 전체 픽셀에 바이오스 전류를 제공하는 것으로, 부하와 무관하게 출력 전류를 일정하게 유지하는 일반적인 전류 미러 회로(Current Mirror Circuits)를 사용한다. 이 때, 각 컬럼 픽셀의 포토다이오드(Photodiode, PD)의 축적된 전자를 전압 신호로 버퍼링하기 때문에 픽셀의 A/D 변환 과정에 있어서 지속적으로 전력을 소모할 것이다.The BIOS circuit 70 provides BIOS current to all pixels and uses general current mirror circuits that keep the output current constant regardless of the load. At this time, since the electrons accumulated in the photodiode (PD) of each column pixel are buffered into a voltage signal, power will be continuously consumed during the A/D conversion process of the pixel.

따라서 저전력 설계를 위해서는 적절한 바이오스 전류()를 설정해야 하는데, 픽셀 크기가 제한되어 있음에 따라 바이오스 전류가 높아질수록 전압이 낮아져 전력 소비를 줄이기 위해 바이오스 전류를 변경하는 경우 심각한 이미지 품질 저하가 발생할 수 있다.Therefore, for low-power design, appropriate BIOS current ( ) must be set, but as the pixel size is limited, the higher the BIOS current, the lower the voltage, so changing the BIOS current to reduce power consumption may result in severe image quality degradation.

이러한 종래 기술의 문제점으로 인해 최근 CMOS 이미지 센서는 바이오스 전류 대신 컬럼 드라이버(50)의 소모 전력을 줄여 CMOS 이미지 센서의 구동에 필요한 전력을 감소시킬 수 있게 하는 MCP 구조 기반의 ADC 회로 구성을 도입하였다.Due to these problems in the prior art, CMOS image sensors have recently introduced an ADC circuit configuration based on an MCP structure that reduces the power consumption of the column driver 50 instead of BIOS current, thereby reducing the power required to drive the CMOS image sensor.

도 3은 종래의 CMOS 이미지 센서에서 사용되는 MCP 판독 구조를 단순화한 블록 다이어그램을 나타낸 도면이다. 도 3을 참조하면 본 발명의 일 실시 예에 의한 CMOS 이미지 센서는 종래 픽셀에 각각 대응하는 복수 개의 회로가 동시에 동작하는 컬럼 드라이버(50) 대신 멀티플렉서(Multiplexer, MUX, 70)를 기반으로 소모 전력을 감소시킬 수 있다.Figure 3 is a block diagram illustrating a simplified MCP readout structure used in a conventional CMOS image sensor. Referring to FIG. 3, the CMOS image sensor according to an embodiment of the present invention reduces power consumption based on a multiplexer (MUX, 70) instead of the column driver 50 in which a plurality of circuits corresponding to each pixel operate simultaneously. can be reduced.

구체적으로 설명하면, 픽셀 어레이(10)에서 수직 스캐너(20)를 통해 선택된 로우 픽셀은 멀티플렉서(70)를 통해 MCP ADC(80)에 순차적으로 입력될 수 있다.Specifically, raw pixels selected from the pixel array 10 through the vertical scanner 20 may be sequentially input to the MCP ADC 80 through the multiplexer 70.

MCP ADC(80)는 선택된 로우 픽셀 중 멀티플렉서(70)를 통해 순차적으로 선택된 컬럼 픽셀을 A/D 변환할 수 있다. MCP ADC(80)는 각 컬럼 픽셀에 대한 A/D 변환이 완료되면 대기 시간동안 어떠한 기능도 수행하지 않기 때문에 대기 시간동안 전류를 차단하여 에너지 소모를 방지하여 성능을 향상시킬 수 있다.The MCP ADC 80 may perform A/D conversion on sequentially selected column pixels among the selected row pixels through the multiplexer 70. Since the MCP ADC (80) does not perform any function during the waiting time once the A/D conversion for each column pixel is completed, it can improve performance by preventing energy consumption by blocking the current during the waiting time.

도 4의 종래의 CMOS 이미지 센서의 MCP ADC의 구조를 도시한 도면으로, 도 4를 통해 구체적으로 설명하면 종래의 MCP ADC는 2개의 트랜지스터(제1 및 제2 트랜지스터, 81, 82)를 포함하여, 각 컬럼 픽셀에 대한 A/D 변환이 완료되면 대기 시간동안 제2 트랜지스터(82)에 연결된 스위치(86)를 off 상태로 전환하여 전류를 차단할 수 있다. 그러나 종래의 MCP ADC는 제2 트랜지스터(82)에 인가되는 전류를 차단하면 다시 전류를 인가하는 데 시간이 소요되는 단점이 있다.FIG. 4 is a diagram showing the structure of the MCP ADC of the conventional CMOS image sensor. When explained in detail with reference to FIG. 4, the conventional MCP ADC includes two transistors (first and second transistors, 81 and 82). , when the A/D conversion for each column pixel is completed, the switch 86 connected to the second transistor 82 can be turned off during the waiting time to block the current. However, the conventional MCP ADC has the disadvantage that when the current applied to the second transistor 82 is blocked, it takes time to reapply the current.

이를 해결하기 위한 본 발명은 MCP ADC(80)에 대기 시간의 활용에 최적화된 회로를 추가하여 성능을 향상시킬 수 있다. 이하에서는 종래의 MCP ADC와 차별화된 본 발명의 일 실시 예에 의한 MCP ADC(80)의 구조에 대하여 구체적으로 설명한다.To solve this problem, the present invention can improve performance by adding a circuit optimized for use of waiting time to the MCP ADC (80). Below, the structure of the MCP ADC 80 according to an embodiment of the present invention, which is different from the conventional MCP ADC, will be described in detail.

도 5는 본 발명의 일 실시 예에 의한 MCP ADC의 구조를 도시한 도면이다. 도 5를 참조하면, 본 발명의 일 실시 예에 의한 MCP ADC(80)는 종래의 MCP ADC에 제3 트랜지스터(83)와 그에 대응하는 스위치(87)를 포함하는 회로를 추가하여 종래 MCP ADC에서 제2 트랜지스터(82)에만 인가되는 전류를 제2 트랜지스터(82)와 제3 트랜지스터(83)로 나누어 인가할 수 있다.Figure 5 is a diagram showing the structure of an MCP ADC according to an embodiment of the present invention. Referring to FIG. 5, the MCP ADC 80 according to an embodiment of the present invention is different from the conventional MCP ADC by adding a circuit including a third transistor 83 and a corresponding switch 87 to the conventional MCP ADC. The current applied only to the second transistor 82 may be divided into the second transistor 82 and the third transistor 83.

구체적으로 본 발명의 일 실시 예에 의한 MCP ADC(80)는 멀티플렉서(70)의 출력 픽셀 신호(일 컬럼 픽셀)에 3개의 트랜지스터(제1 내지 제3 트랜지스터, 81, 82, 83)가 연결되어 있으며, 각 트랜지스터(81, 82, 83)는 바이오스 회로(30)와 연결되어 스위치(85, 86, 87)에 의해 전류를 공급받는 구조를 가질 수 있다.Specifically, the MCP ADC 80 according to an embodiment of the present invention has three transistors (first to third transistors 81, 82, and 83) connected to the output pixel signal (one column pixel) of the multiplexer 70. Each transistor 81, 82, and 83 may be connected to the BIOS circuit 30 and receive current from the switches 85, 86, and 87.

본 발명의 일 실시 예에 의한 MCP ADC(80)는 일 컬럼 픽셀에 대한 A/D 변환이 완료되면 대기 시간동안 제2 트랜지스터(83)에 연결된 스위치(87)를 off 상태로 전환하여 전류를 차단하되, 제3 트랜지스터(83)에 연결된 스위치(87)는 on 상태를 유지할 수 있다. 제2 트랜지스터(82)와 제3 트랜지스터(83)에 전력이 분산되어 있으며 제3 트랜지스터(83)에 인가되는 전류는 계속됨에 따라 이 후 제2 트랜지스터(82)에 연결된 스위치(87)를 on 상태로 전환할 때 전력 소모를 반으로 줄임과 동시에 종래 기술 대비 소요 시간이 감소될 수 있어 더 효율적이다.When the A/D conversion for one column pixel is completed, the MCP ADC 80 according to an embodiment of the present invention switches the switch 87 connected to the second transistor 83 to off during the waiting time to block the current. However, the switch 87 connected to the third transistor 83 may remain in the on state. Power is distributed to the second transistor 82 and the third transistor 83, and as the current applied to the third transistor 83 continues, the switch 87 connected to the second transistor 82 is turned on. When switching to , power consumption can be reduced by half and at the same time, the time required can be reduced compared to the conventional technology, making it more efficient.

한편, MCP ADC(80)의 마지막 컬럼 픽셀에 대응하는 회로는 항상 on 상태로 설정되어 안정화 오류를 최소화할 수 있게 한다.Meanwhile, the circuit corresponding to the last column pixel of the MCP ADC (80) is always set to the on state to minimize stabilization errors.

본 발명의 일 실시 예에 의한 추가 회로는 종래 MCP-ADC에 하나의 트랜지스터와 스위치를 더 추가하여 구성될 수 있으므로 종래의 MCP-ADC에 대해 가역적인 구조적 이점을 가질 수 있다.The additional circuit according to an embodiment of the present invention can be configured by adding one more transistor and switch to the conventional MCP-ADC, so it can have a reversible structural advantage over the conventional MCP-ADC.

도 6은 본 발명의 일 실시 예에 의한 MCP-ADC의 타이밍 다이어그램을 도시한 도면으로, 본 발명의 일 실시 예에 의한 MCP ADC의 절전 효과(PSE)를 바이어스 전류 소모량()을 통해 확인할 수 있다.Figure 6 is a diagram showing a timing diagram of the MCP-ADC according to an embodiment of the present invention, and the power saving effect (PSE) of the MCP ADC according to an embodiment of the present invention is calculated by comparing the bias current consumption ( ) can be confirmed through .

도 6을 참고하면 전체 MCP A/D 변환 시간은 픽셀의 A/D 변환이 수행되는 제1 구간(T_PD)과 A/D 변환이 완료되어 대기 상태인 제2 구간(T_CO)으로 구성되어 전체 MCP A/D 변환 시간 동안의 평균 소모 전력은 수학식 1과 같을 것이다. 수학식 1에서, I_PD와 I_CO는 제1 구간 및 제2 구간 각각에서 픽셀에 인가되는 바이어스 전류를 의미한다.Referring to Figure 6, the entire MCP A/D conversion time consists of a first section (T_PD) in which A/D conversion of the pixel is performed and a second section (T_CO) in which the A/D conversion is completed and is in a standby state, so that the entire MCP A/D conversion time is The average power consumption during the A/D conversion time will be as shown in Equation 1. In Equation 1, I_PD and I_CO mean bias currents applied to the pixel in each of the first and second sections.

MCP ADC는 MCP 단위의 모든 컬럼이 순차적으로 선택됨에 따라 T_PD는 T_AD-T_CO의 값을 가질 수 있으며, 수학식 1은 수학식 2와 같이 변환될 수 있다. 수학식 2에서 j와 n은 각각 MCP 단위의 총 컬럼 수와 해당 컬럼 번호를 의미하며 수학식 2는 대기 구간에서의 절전이 I_PD와 I_CO의 차이() 및 각 컬럼의 T_CO 지속 시간과 관련이 있음을 의미한다.In the MCP ADC, as all columns of the MCP unit are sequentially selected, T_PD can have the value of T_AD-T_CO, and Equation 1 can be converted as Equation 2. In Equation 2, j and n mean the total number of columns in the MCP unit and the corresponding column number, respectively, and Equation 2 is the difference between power saving I_PD and I_CO in the standby section ( ) and is related to the T_CO duration of each column.

또한 대기 구간에서의 절전은 전체 로우 판독 값의 A/D 변환 시간(T_AD)에만 적용됨에 따라 전체 전력 소모량에서 PSE(%)를 수학식 3과 같이 정의할 수 있다.In addition, since power saving in the standby section is applied only to the A/D conversion time (T_AD) of the entire row reading value, PSE (%) in the total power consumption can be defined as Equation 3.

ADC 분해능이 증가함에 따라 T_AD의 비율이 증가한다는 점을 고려하면, 본 발명의 일 실시 예에 의한 MCP ADC는 수학식 3과 같이 MCP 판독 구조에서 고해상도 ADC에 보다 효과적으로 사용될 수 있음을 알 수 있다. 또한 픽셀의 소비 전력이 상대적으로 큰 저전력 CMOS 이미지 센서에서 효율이 더 높을 것이다.Considering that the ratio of T_AD increases as the ADC resolution increases, it can be seen that the MCP ADC according to an embodiment of the present invention can be more effectively used as a high-resolution ADC in the MCP readout structure, as shown in Equation 3. Additionally, efficiency will be higher in low-power CMOS image sensors where pixel power consumption is relatively large.

본 명세서와 도면에 개시된 본 발명의 실시 예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.The embodiments of the present invention disclosed in this specification and drawings are only provided as specific examples to easily explain the technical content of the present invention and to facilitate understanding of the present invention, and are not intended to limit the scope of the present invention. It is obvious to those skilled in the art that in addition to the embodiments disclosed herein, other modifications based on the technical idea of the present invention can be implemented.

Claims

입사광에 대응하는 픽셀 신호를 출력하는 픽셀 어레이;
상기 픽셀 어레이에 포함된 복수 개의 로우 픽셀을 순차적으로 활성화시키는 수직 스캐너;
상기 로우 픽셀 내 컬럼 픽셀을 순차적으로 추출하는 멀티플렉서;
상기 컬럼 픽셀 각각에 대응하는 내부 회로를 포함하여, 상기 컬럼 픽셀 각각에 대응하는 전압 신호를 추출하는 MCP ADC;
상기 전압 신호를 순차적으로 추출하는 수평 스캐너를 포함하고,
상기 MCP ADC는,
바이오스 회로로부터 전류를 공급받는 제1 내지 제3 트랜지스터;
제1 내지 제3 트랜지스터 각각에 대응하는 제1 내지 제3 스위치를 포함하고,
멀티플렉서의 출력에 연결되는 제1 트랜지스터;
상기 제1 트랜지스터에 연결되어 제1 트랜지스터의 출력 전압 신호를 나누어 입력받는 제2 및 제3 트랜지스터를 포함하고,
상기 컬럼 픽셀에 대응하는 상기 전압 신호를 추출하면, 다음 로우 픽셀이 활성화되기 전까지 제3 스위치를 off 상태로 전환하여 제3 트랜지스터에 전류를 차단하는 CMOS 이미지 센서.a pixel array that outputs a pixel signal corresponding to incident light;
a vertical scanner that sequentially activates a plurality of row pixels included in the pixel array;
a multiplexer sequentially extracting column pixels within the row pixels;
an MCP ADC including an internal circuit corresponding to each of the column pixels, and extracting a voltage signal corresponding to each of the column pixels;
It includes a horizontal scanner that sequentially extracts the voltage signal,
The MCP ADC is,
First to third transistors that receive current from the BIOS circuit;
It includes first to third switches corresponding to each of the first to third transistors,
A first transistor connected to the output of the multiplexer;
It includes second and third transistors connected to the first transistor and receiving an input by dividing the output voltage signal of the first transistor,
A CMOS image sensor that, upon extracting the voltage signal corresponding to the column pixel, switches the third switch to an off state to block current to the third transistor until the next row pixel is activated.

삭제delete