KR102632560B1 - 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 - Google Patents
경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 Download PDFInfo
- Publication number
- KR102632560B1 KR102632560B1 KR1020180125404A KR20180125404A KR102632560B1 KR 102632560 B1 KR102632560 B1 KR 102632560B1 KR 1020180125404 A KR1020180125404 A KR 1020180125404A KR 20180125404 A KR20180125404 A KR 20180125404A KR 102632560 B1 KR102632560 B1 KR 102632560B1
- Authority
- KR
- South Korea
- Prior art keywords
- path metric
- path
- child
- parent
- metrics
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 20
- 238000004891 communication Methods 0.000 description 19
- 238000013507 mapping Methods 0.000 description 5
- 241000169170 Boreogadus saida Species 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 230000023402 cell communication Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/45—Soft decoding, i.e. using symbol reliability information
- H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
- H03M13/453—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding
- H03M13/455—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD] wherein the candidate code words are obtained by an algebraic decoder, e.g. Chase decoding using a set of erasure patterns or successive erasure decoding, e.g. generalized minimum distance [GMD] decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3059—Digital compression and data reduction techniques where the original information is represented by a subset or similar information, e.g. lossy compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/60—General implementation details not specific to a particular type of compression
- H03M7/6005—Decoder aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/04—Protocols for data compression, e.g. ROHC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Error Detection And Correction (AREA)
Abstract
경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법이 개시된다. 본 개시에 따른 폴라 코드(Polar Code)를 이용하여 제1 후보 데이터 및 제2 후보 데이터를 포함하는 입력 데이터를 디코딩하는 장치는 제1 부모 경로 메트릭(Path Metric)을 수신하고, 상기 제1 후보 데이터를 디코딩함으로써 상기 제1 부모 경로 메트릭으로부터 복수의 제1 후보 경로 메트릭들을 생성하고, 상기 복수의 제1 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제1 후보 경로 메트릭들 중 적어도 하나의 제1 후보 경로 메트릭을 적어도 하나의 제1 자녀 경로 메트릭으로서 출력하는 제1 경로 메트릭 프로세서 및 제2 부모 경로 메트릭을 수신하고, 상기 제2 후보 데이터를 디코딩함으로써 상기 제2 부모 경로 메트릭으로부터 복수의 제2 후보 경로 메트릭들을 생성하고, 상기 복수의 제2 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제2 후보 경로 메트릭들 중 적어도 하나의 제2 후보 경로 메트릭을 적어도 하나의 제2 자녀 경로 메트릭으로서 출력하는 제2 경로 메트릭 프로세서를 포함하고, 상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수와 상이한 것을 특징으로 할 수 있다.
Description
본 개시의 기술적 사상은 데이터 디코딩에 관한 것으로서, 더욱 상세하게는 서로 다른 개수의 자녀 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법에 관한 것이다.
무선 통신 시스템에서, 채널 인코딩 및 디코딩은 데이터 송신의 신뢰도를 향상시키기 위해서 수행될 수 있다. 채널 인코딩/디코딩 방식 중 하나로서 폴라 코드(Polar code)는 낮은 인코딩/디코딩 복잡도로서 섀넌 용량(Shannon capacity)을 달성할 수 있다. 폴라 코드는, 입력에서 관측되는 비트 채널(또는 서브채널)들이 양호(good) 비트 채널 및 불량(bad) 비트 채널로서 극성화되는 채널 극성화(polarization)를 이용하여, 양호 비트 채널을 통해서 정보 비트를 전송하는 한편, 불량 비트 채널을 통해서 인코더 및 디코더 양측에 알려진 값(예컨대, 영(zero))을 가지는 동결(frozen) 비트를 전송할 수 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는 부모 자녀 경로 메트릭의신뢰도에 기초하여 서로 다른 개수의 자녀 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 기술적 사상의 일측면에 따른 폴라 코드(Polar Code)를 이용하여 제1 후보 데이터 및 제2 후보 데이터를 포함하는 입력 데이터를 디코딩하는 장치는 제1 부모 경로 메트릭(Path Metric)을 수신하고, 상기 제1 후보 데이터를 디코딩함으로써 상기 제1 부모 경로 메트릭으로부터 복수의 제1 후보 경로 메트릭들을 생성하고, 상기 복수의 제1 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제1 후보 경로 메트릭들 중 적어도 하나의 제1 후보 경로 메트릭을 적어도 하나의 제1 자녀 경로 메트릭으로서 출력하는 제1 경로 메트릭 프로세서 및 제2 부모 경로 메트릭을 수신하고, 상기 제2 후보 데이터를 디코딩함으로써 상기 제2 부모 경로 메트릭으로부터 복수의 제2 후보 경로 메트릭들을 생성하고, 상기 복수의 제2 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제2 후보 경로 메트릭들 중 적어도 하나의 제2 후보 경로 메트릭을 적어도 하나의 제2 자녀 경로 메트릭으로서 출력하는 제2 경로 메트릭 프로세서를 포함하고, 상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수와 상이한 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 폴라 코드(Polar Code)를 이용하여 복수의 후보 데이터들을 포함하는 입력 데이터를 디코딩하는 장치는 부모 경로 메트릭(Path Metric)을 각각 수신하고, 상기 복수의 후보 데이터들중 적어도 하나를 디코딩함으로써 상기 부모 경로 메트릭으로부터 생성한 복수의 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 후보 경로 메트릭들 중 적어도 하나의 자녀 경로 메트릭들을 각각 출력하는 복수의 경로 메트릭 프로세서들 및 상기 복수의 경로 메트릭 프로세서들로부터 수신한 복수의 자녀 경로 메트릭들 중에서 선택된 복수의 경로 메트릭들을 출력하는 경로 메트릭 소터를 포함하고, 상기 복수의 경로 메트릭 프로세서들 중 제1 경로 메트릭 프로세서가 출력하는 적어도 하나의 제1 자녀 경로 메트릭의 개수는 나머지 복수의 경로 메트릭 프로세서들 각각이 출력하는 자녀 경로 메트릭들의 개수보다 많거나 같고, 상기 경로 메트릭 소터가 수신하는 상기 복수의 자녀 경로 메트릭들을 개수는 상기 제1 자녀 경로 메트릭들의 개수와 상기 복수의 경로 메트릭 프로세서들의 개수의 곱보다 작은 것을 특징으로 할 수 있다.
본 개시의 기술적 사상의 일측면에 따른 폴라 코드(Polar Code)를 이용하여 입력 데이터를 디코딩하는 방법은 제1 부모 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미하는 제1 신뢰도 값을 갖는 상기 제1 부모 경로 메트릭을 수신하는 단계, 상기 제1 부모 경로 메트릭으로부터 생성한 복수의 제1 후보 경로 메트릭 중 적어도 하나의 제1 자녀 경로 메트릭을 출력하는 단계, 제2 부모 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미하는 제2 신뢰도 값을 갖는 상기 제2 부모 경로 메트릭을 수신하는 단계 및 상기 제2 부모 경로 메트릭을 디코딩함으로써 생성한 복수의 제2 후보 경로 메트릭 중 적어도 하나의 제2 자녀 경로 메트릭을 출력하는 단계를 포함하고, 상기 제1 신뢰도 값은 상기 제2 신뢰도 값보다 크고, 상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수보다 많은 것을 특징으로 할 수 있다.
본 개시의 기술적 사상에 따른 장치는 부모 경로 메트릭의 신뢰도에 기초하여 서로 다른 개수의 자녀 경로 메트릭을 생성함에 따라서, 디코딩의 신뢰도를 향상시키고, 장치를 구성하기 위해 필요한 면적을 감소시킬 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 무선 통신 시스템을 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 디코더의 동작 방법을 나타내는 순서도이다.
도 4는 본 개시의 예시적 실시예에 따른 디코더의 동작을 나타내는 도면이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 디코더의 동작을 나타내는 도면이다.
도 6은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작 방법을 나타내는 순서도이다.
도 8은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작을 나타내는 순서도이다.
도 9는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 10은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 11은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 12는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 13은 본 개시의 예시적 실시예에 따른 무선 통신 장치의 블록도를 나타낸다.
도 2는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 디코더의 동작 방법을 나타내는 순서도이다.
도 4는 본 개시의 예시적 실시예에 따른 디코더의 동작을 나타내는 도면이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 디코더의 동작을 나타내는 도면이다.
도 6은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서를 나타내는 블록도이다.
도 7은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작 방법을 나타내는 순서도이다.
도 8은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작을 나타내는 순서도이다.
도 9는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 10은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 11은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 12는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다.
도 13은 본 개시의 예시적 실시예에 따른 무선 통신 장치의 블록도를 나타낸다.
도 1은 본 개시의 예시적 실시예에 따른 무선 통신 시스템을 나타내는 블록도이다. 무선 통신 시스템(1000)은, 비제한적인 예시로서 5G(5th generation wireless) 시스템, LTE(Long Term Evolution) 시스템, CDMA(Code Division Multiple Access) 시스템, GSM(Global System for Mobile Communications) 시스템, WLAN(Wireless Local Area Network) 시스템 또는 다른 임의의 무선 통신 시스템일 수 있다.
기지국(Base Station; BS)(100)은 일반적으로 사용자 기기 및/또는 다른 기지국과 통신하는 고정된 지점(fixed station)을 지칭할 수 있고, 사용자 기기 및/또는 타 기지국과 통신함으로써 데이터 및 제어정보를 교환할 수 있다. 예를 들면, 기지국(100)은 Node B, eNB(evolved-Node B), 섹터(Sector), 싸이트(Site), BTS(Base Transceiver System), AP(Access Pint), 릴레이 노드(Relay Node), RRH(Remote Radio Head), RU(Radio Unit), 스몰 셀(small cell) 등으로 지칭될 수도 있다. 본 명세서에서, 기지국(100) 또는 셀은 CDMA에서의 BSC(Base Station Controller), WCDMA의 Node-B, LTE에서의 eNB 또는 섹터(싸이트) 등이 커버하는 일부 영역 또는 기능을 나타내는 포괄적인 의미로 해석될 수 있고, 메가셀, 매크로셀, 마이크로셀, 피코셀, 펨토셀 및 릴레이 노드, RRH, RU, 스몰 셀 통신범위 등 다양한 커버리지 영역을 모두 포괄할 수 있다.
사용자 기기(User Equipment; UE)(200)는 무선 통신 기기로서, 고정되거나 이동성을 가질 수 있고, 기지국(100)과 통신하여 데이터 및/또는 제어정보를 송수신할 수 있는 다양한 기기들을 지칭할 수 있다. 예를 들면, 사용자 기기(20)는 단말 기기(terminal equipment), MS(Mobile Station), MT(Mobile Terminal), UT(User Terminal), SS(Subscribe Station), 무선 장치(wireless device), 휴대 장치(handheld device) 등으로 지칭될 수 있다.
기지국(100) 및 사용자 기기(200) 사이 무선 통신 네트워크는 가용 네트워크 자원들을 공유함으로써 다수의 사용자들이 통신하는 것을 지원할 수 있다. 예를 들면, 무선 통신 네트워크에서 CDMA(Code Division Multiple Access), FDMA(Frequency Division Multiple Access), TDMA(Time Division Multiple Access), OFDMA(Orthogonal Frequency Division Multiple Access), SC-FDMA(Single Carrier Frequency Division Multiple Access), OFDM-FDMA, OFDM-TDMA, OFDM-CDMA 등과 같은 다양한 다중 접속 방식으로 정보가 전달할 수 있다.
기지국(100) 및 사용자 기기(200)는 하향링크(downlink; DL)(30) 및 상향링크(uplink; UL)(40)를 통해서 상호 통신할 수 있다. 예를 들면, 5G NR(New Radio) 시스템, LTE 시스템, LTE-Advanced 시스템과 같은 무선 시스템에서, 하향링크(30) 및 상향링크(40)는, PDCCH(Physical Downlink Control Channel), PCFICH(Physical Control Format Indicator Channel), PHICH(Physical Hybrid ARQ Indicator Channel), PUCCH(Physical Uplink Control Channel), EPDCCH(Enhanced Physical Downlink Control Channel) 등과 같은 제어 채널을 통해서 제어정보를 전송할 수 있고, PDSCH(Physical Downlink Shared Channel), PUSCH(Physical Uplink Shared Channel) 등과 같은 데이터 채널을 통해서 데이터를 전송할 수 있다.
본 명세서에서, PUCCH, PUSCH, PDCCH, EPDCCH 및 PDSCH 등과 같은 물리 제어 채널을 통해 신호가 송수신되는 것은, "PUCCH, PUSCH, PDCCH, EPDCCH 및 PDSCH를 전송, 수신한다"는 형태로 표현될 수 있다. 또한, PDCCH를 전송 또는 수신하거나 PDCCH를 통해서 신호를 전송 또는 수신하는 것은, EPDCCH를 전송 또는 수신하거나 EPDCCH를 통해서 신호를 전송 또는 수신하는 것을 포함할 수 있다. 즉, 물리 하향링크 제어채널은 PDCCH 또는 EPDCCH일 수 있고, PDCCH 및 EPDCCH 모두를 포함할 수도 있다.
무선 통신 시스템(1000)에서 하향링크(30) 및 상향링크(40)를 통한 데이터 송신의 신뢰도를 향상시키기 위하여 채널 인코딩이 사용될 수 있다. 예를 들면, 무선 통신 시스템(1000)에서, 폴라 코드(Polar code)(또는 극 부호)가 채널 인코딩에 사용될 수 있고, 기지국(100) 및 사용자 기기(200)는 폴라 코드를 위한 인코더 및 디코더를 각각 포함할 수 있다. 폴라 코드는, 입력에서 관측되는 비트 채널(또는 서브채널)들이 양호(good) 비트 채널 및 불량(bad) 비트 채널로서 극성화되는 현상을 의미하는 채널 극성화(polarization)에 기초할 수 있다. 이에 따라, 폴라 코드에서, 입력 데이터(DIN)에 기초한 정보 비트들은 양호 비트 채널에 배정될 수 있는 한편, 인코더 및 디코더 양측에 알려진 값을 가지는 동결 비트들은 불량 비트 채널에 배정될 수 있다.
도 1을 참조하면, 기지국(100)은 CRC 처리기(120), 서브채널 맵핑부(140), 인코더(160) 및 레이트 매칭부(180)를 포함할 수 있고, 사용자 기기(200)는 버퍼(220), 디코더(240) 및 CRC 체크 모듈(260)을 포함할 수 있다. 이하에서, 기지국(100)이 하향링크(30)를 통해서 사용자 기기(200)에 신호를 전송하는 과정에서 데이터를 인코딩하고, 사용자 기기(200)가 하향링크(30)를 통해서 기지국(100)으로부터 신호를 수신하는 과정에서 데이터를 디코딩하는 예시들이 주로 설명되나, 본 개시의 예시적 실시예들은 사용자 기기(200)가 상향링크(40)를 통해서 기지국(100)에 신호를 전송하고, 기지국(100)이 상향링크(40)를 통해서 사용자 기기(200)로부터 신호를 수신하는 예시들에도 적용될 수 있는 점은 이해될 것이다. 예를 들면, 도 1에 도시되지 아니하였으나, 기지국(100)은 디코더를 포함할 수 있고, 사용자 기기(200)는 인코더를 포함할 수 있다. 기지국(100) 및 사용자 기기(200)의 구성요소들은, 일부 실시예들에서 논리 합성 등을 통해서 구현되는 하드웨어 블록으로 구현될 수 있고, 일부 실시예들에서 프로세서와 프로세서에 의해서 수행되는 소프트웨어 블록으로 구현될 수도 있으며, 일부 실시예들에서 하드웨어 블록, 프로세서 및 소프트웨어 블록의 조합으로 구현될 수 있다.
CRC 처리기(120)는 입력 데이터(DIN)의 순환 중복 검사(Cyclic Redundancy Check; CRC) 비트들을 생성할 수 있고, 입력 데이터(DIN) 및 CRC 비트들을 포함하는 CRC 데이터(DCRC)를 생성할 수 있다. 예를 들면, CRC 처리기(120)는, K 비트수(bits)의 입력 데이터(DIN)에 J 비트수의 CRC 비트들을 부가함으로써, (K+J) 비트수의 CRC 데이터(DCRC)를 생성할 수 있다(K 및 J는 자연수). 본 명세서에서, CRC 데이터(DCRC)는 입력 데이터(DIN)의 입력 비트들 및 CRC 비트들을 포함하는 정보 비트들로서 지칭될 수 있다. CRC 비트들은 사용자 기기(200)에서 수신된 데이터에 오류가 있는지를 확인하는데 사용될 수 있고, CRC 처리기(120)는 무선 통신 시스템(1000)에 의해서 요구된 임의의 방식으로 CRC 비트들을 생성할 수 있다.
서브채널 맵핑부(140)는 CRC 데이터(DCRC)로부터 인코더(160)의 입력인 비트 시퀀스(SEQ)를 생성할 수 있다. 일 실시예에서, 서브채널 맵핑부(140)는 CRC 데이터(DCRC)로부터 비동결(unfrozen) 비트들을 생성할 수 있고, 비동결 비트들 및 동결(frozen) 비트들을 재배열함으로써 비트 시퀀스(SEQ)를 생성할 수 있다.
비트 시퀀스(SEQ)는 폴라 인코딩된 코드워드(PCW)를 생성하는 인코더(160)의 입력으로서, 비트 시퀀스(SEQ)의 인덱스들은 폴라 코드의 극성화된(polarized) 서브채널들에 대응할 수 있다. 이에 따라, 서브채널 맵핑부(140)는 인덱스에 기초하여 양호 서브채널(또는 양호 비트 채널) 및 불량 서브채널(또는 불량 비트 채널)을 인식할 수 있고, 정보 비트들을 포함하는 비동결 비트들을, 동결 비트들보다 높은 신뢰도를 가지는 극성화된 서브채널들에 배정함으로써 비트 시퀀스(SEQ)를 생성할 수 있다. 이에 따라, 비동결 비트들에 포함된 정보 비트들은 상대적으로 높은 신뢰도를 가지는 극성화된 서브채널에 배정될 수 있다.
인코더(160)는 비트 시퀀스(SEQ)를 처리함으로써 폴라 인코딩된 코드워드(PCW)를 생성할 수 있다. CRC 데이터(DCRC)로부터 폴라 인코딩된 코드워드(PCW)를 생성하는, 서브채널 맵핑부(140) 및 인코더(160)는 총괄적으로 인코더로서 지칭될 수 있다.
레이트 매칭부(18)는 폴라 인코딩된 코드워드(PCW)를 레이트 매칭(rate matching)함으로써 출력 데이터(DOUT)를 생성할 수 있다. 레이트 매칭부(180)는 폴라 인코딩된 코드워드(PCW)를 무선 통신 시스템(1000)에 의해서 요구된 방식, 예컨대 반복(repetition), 펑쳐링(puncturing) 및 쇼트닝(shortening) 중 적어도 하나를 수행함으로써 레이트 매칭을 수행할 수 있다. 레이트 매칭부(180)에 의해서 레이트 매칭된 출력 데이터(DOUT)는 변조기(modulator), 믹서(mixer), 전력 증폭기(power amplifier), 안테나 등을 순차적으로 통과함으로써 변환될 수 있고, 하향링크(30)를 통해서 사용자 기기(200)에 전달될 수 있다.
사용자 기기(200)는 하향링크(30)를 통해서 기지국(100)이 보낸 신호를 수신할 수 있다. 예를 들면, 사용자 기기(200)는 안테나, 필터, 저잡음 증폭기(low noise amplifier), 아날로그-디지털 컨버터(analog-to-digital convert) 등을 통과함으로써 변환될 수 있고, 변환된 데이터는 폴라 인코딩된 코드워드(PCW')로서 버퍼(220)에 저장되고, 버퍼(220)에 저장된 폴라 인코딩된 코드워드(PCW')는 디코더(240)에 전달될 수 있다. 디코더(240)는 폴라 인코딩된 코드워드(PCW')를 디코딩함으로써 디코딩된 데이터(DEC)를 생성할 수 있다.
일 실시예에서, 디코더(240)는 연속 제거(successive cancellation; SC) 디코딩에 기초하여 폴라 인코딩된 코드워드(PCW')를 비트 단위로 순차적으로 디코딩할 수 있다. 일 실시예에서, 디코더(240)는 리스트 디코딩에 기초하여 복수의 경로 메트릭들을 유지하고, 최대 우도(Maximum likelihood)에 따라 경로 메트릭들을 폐기하면서 폴라 인코딩된 코드워드(PCW')를 디코딩할 수 있다. 본 명세서에서 경로 메트릭(Path Metric)은 리스트 디코딩에서 비트 시퀀스의 후보가 될 수 있는 리스트를 의미할 수 있고, 연속 제거 리스트(successive cancellation list; SCL) 디코딩은 연속 제거 디코딩 및 리스트 디코딩을 조합한 것을 지칭할 수 있다.
디코딩 트리에서 노드들을 미리 정해준 군(group)들로 분류함으로써 계산 복잡도를 감소시키는 방식(예컨대, 단순 연속 제거(simplified successive cancellation; SSC) 디코딩)이 사용될 수도 있고, 일 실시예에서 연속 제거 리스트 디코딩의 성능을 향상시키기 위하여 CRC 코드와 폴라 코드를 캐스케이드하는 방식이 사용될 수도 있다. 이상의 디코딩 방식들은 예시에 불과하며, 본 개시의 예시적 실시예들이 전술된 디코딩 방식들에 제한되지 아니하는 점이 유의된다.
연속 제거 리스트 디코딩에 따르면, 디코더(240)는 경로에 따라서 후보 데이터를 디코딩함으로써 디코딩된 데이터(DEC)를 생성할 수 있다. 일 예시에서, 디코더(240)는 후보 데이터를 디코딩함으로써 부모 경로 메트릭으로부터 후보 경로 메트릭을 생성할 수 있고, 생성한 후보 경로 메트릭 중 미리 결정된 개수의 자녀 경로 메트릭을 선택하는 프로세스를 반복할 수 있다. 본 명세서에서, 부모 경로 메트릭은 후보 데이터를 디코딩하기 전 경로 메트릭을 의미하고, 자녀 경로 메트릭은 후보 데이터에 대한 디코딩 결과 부모 경로 메트릭으로부터 생성된 경로 메트릭을 의미할 수 있다.
본 개시의 일 실시예에 따르면, 디코더(240)는 부모 경로 메트릭의 신뢰도에 근거하여 후보 데이터에 대한 디코딩 결과 생성되는 자녀 경로 메트릭의 개수를 서로 다르게 결정할 수 있다. 일 실시예에서, 디코더(240)는 신뢰도가 높은 부모 경로 메트릭으로부터 더 많은 자녀 경로 메트릭을 생성할 수 있고, 이에 따라서, 디코딩 결과 생성되는 디코딩된 데이터(DEC)의 신뢰성이 높아질 수 있다. 또한, 일 실시예에서, 디코더(240)는 신뢰도가 낮은 부모 경로 메트릭으로부터 생성되는 자녀 경로 메트릭의 개수를 감소시킬 수 있고, 디코딩에 필요한 물리적 리소스가 감소함에 따라서 디코더(240)에 필요한 칩 내 면적이 감소할 수 있다.
디코더(240)에 의해 디코딩된 데이터(DEC)는 CRC 체크 모듈(260)에 의해 처리될 수 있다. CRC 체크 모듈(260)은 CRC 비트들을 이용하여 디코딩된 데이터(DEC)에 오류가 있는지 확인할 수 있다. CRC 체크 모듈(260)은 디코딩된 데이터(DEC)에 대한 CRC 체크를 통해 오류가 없는 경우, 오류가 없는 비트 시퀀스(SEQ')를 출력할 수 있다.
도 2는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다. 도 1과 중복되는 내용은 생략한다.
도 2를 참조하면, 디코더(240)는 제1 경로 메트릭 프로세서(311), 제2 경로 메트릭 프로세서(312), 메모리(320) 및 경로 메트릭 소터(330)를 포함할 수 있다.
제1 경로 메트릭 프로세서(311)는 제1 부모 경로 메트릭(pPM1)을 수신할 수 있다. 일 실시예에서, 제1 경로 메트릭 프로세서(311)는 버퍼(도 1, 220)로부터 제1 부모 경로 메트릭(pPM1)을 수신하거나, 경로 메트릭 소터(330)로부터 이전 디코딩 동작을 통해 생성된 경로 메트릭을 제1 부모 경로 메트릭(pPM1)으로서 수신할 수 있다. 제1 경로 메트릭 프로세서(311)는 후보 데이터를 디코딩함으로써 제1 부모 경로 메트릭(pPM1)으로부터 l(l은 자연수)개의 제1 자녀 경로 메트릭(cPM1_1~cPM1_l)을 생성할 수 있다. 제1 경로 메트릭 프로세서(311)는 생성한 l개의 제1 자녀 경로 메트릭(cPM1_1~cPM1_l)을 메모리(320)에 저장할 수 있다.
제2 경로 메트릭 프로세서(312)는 제2 부모 경로 메트릭(pPM2)을 수신할 수 있다. 제2 경로 메트릭 프로세서(312)는 후보 데이터를 제2 부모 경로 메트릭(pPM2)으로부터 n(n은 자연수)개의 제2 자녀 경로 메트릭(cPM2_1~cPM2_n)을 생성할 수 있다. 제2 경로 메트릭 프로세서(312)는 생성한 n개의 제2 자녀 경로 메트릭(cPM2_1~cPM2_n)을 메모리(320)에 저장할 수 있다.
본 개시의 일 실시예에 따르면, 제1 부모 경로 메트릭(pPM1) 및 제2 부모 경로 메트릭(pPM2)은 서로 다른 신뢰도 값을 가질 수 있고, 제1 경로 메트릭 프로세서(311) 및 제2 경로 메트릭 프로세서(312)는 신뢰도 값에 기초하여 서로 다른 개수의 자녀 경로 메트릭을 생성할 수 있다. 일 실시예에서, 제1 부모 경로 메트릭(pPM1)은 제2 부모 경로 메트릭(pPM2)보다 더 높은 신뢰도 값을 가질 수 있고, 제1 자녀 경로 메트릭(cPM1_1~cPM1_l)의 개수(l)는 제2 자녀 경로 메트릭(cPM2_1~cPM2_n)의 개수(n)보다 많을 수 있다.
본 명세서에서 경로 메트릭의 신뢰도는 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미할 수 있고, 신뢰도가 높은 경로 메트릭으로부터 송신단에서 출력한 비트 시퀀스와 동일한 데이터가 복구될 확률이 높을 수 있다. 일 실시예에서, 경로 메트릭의 신뢰도 값은 경로 메트릭에 포함되는 비트들의 로그-우도비(Log Likelihood Ratio;LLR)에 기초하여 생성될 수 있다. 일 실시예에서, 경로 메트릭의 신뢰도 값은 LLR의 합의 형태로 계산될 수 있다.
메모리(320)는 복수의 자녀 경로 메트릭들(cPMs)을 저장할 수 있다. 일 실시예에서, 복수의 자녀 경로 메트릭들(cPMs)은 l개의 제1 자녀 경로 메트릭(cPM1_1~cPM1_l) 및 n개의 제2 자녀 경로 메트릭(cPM2_1~cPM2_n)을 포함하므로, 총 l+n 개로 구성될 수 있다.
메모리(320)는 정적 랜덤 억세스 메모리(Static Random Access Memory; SRAM), 동적 랜덤 억세스 메모리(Dynamic Random Access Memory;DRAM), 래치(Latch), 플립플롭(Flip-Flop), 레지스터(Register)와 같은 휘발성 메모리 장치로 구성되거나, 낸드 플래시 메모리(NAND Flash Memory;NAND), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory), 상변화 메모리(Phase-Change Memory), 자기저항 메모리(Magnetoresistive Random Access Memory) 등과 같은 비휘발성 메모리 장치로 구성될 수 있다. 본 명세서에서 메모리(320)는 복수의 자녀 경로 메트릭(cPMs)을 저장하는 레지스터로 설명되나 본 개시의 기술적 사상은 이에 제한되지 않는다.
경로 메트릭 소터(330)는 l+n개로 구성되는 복수의 자녀 경로 메트릭들(cPMs)으로부터 복수의 경로 메트릭들(PMs)을 선택할 수 있다. 일 실시예에서, 경로 메트릭 소터(330)는 복수의 자녀 경로 메트릭들(cPMs)에 대한 신뢰도 값을 계산할 수 있고, 복수의 자녀 경로 메트릭들(PMs) 중 신뢰도 값이 높은 m(m은 자연수)개의 경로 메트릭들(PMs)을 출력할 수 있다. 일 실시예에서, 복수의 경로 메트릭들(PMs)의 개수는 경로 메트릭 프로세서들(311, 312)의 개수와 대응될 수 있다.
경로 메트릭 소터(330)는 복수의 경로 메트릭들(PMs)에 대응하는 후보 데이터들의 디코딩 결과를 CRC 체크 모듈(도 1, 260)에 출력함으로써 CRC 체킹을 수행하거나, 경로 메트릭 프로세서들(311, 312)에 출력함으로써 다시 디코딩할 수 있다. 일 실시예에서, 경로 메트릭 소터(330)는 복수의 경로 메트릭들(PMs)을 경로 메트릭 프로세서들(311, 312)에 출력할 때, 신뢰도 값을 기준으로 배열한 뒤 대응되는 경로 메트릭 프로세서(311, 312)에 출력할 수 있다.
본 개시의 기술적 사상에 따르면, 경로 메트릭 프로세서(311, 312)가 부모 경로 메트릭(pPM1, pPM2)의 신뢰도 값에 따라서 서로 다른 개수의 자녀 경로 메트릭(cPM1_1~cPM1_l, cPM2_1, cPM1_n)을 생성할 수 있다. 일 실시예에서, 경로 메트릭 프로세서(311, 312)는 신뢰도가 높은 부모 경로 메트릭으로부터 더 많은 자녀 경로 메트릭을 생성할 수 있고, 디코딩 결과 생성되는 복수의 경로 메트릭들(PMs)의 신뢰도가 증가할 수 있다.
도 2에서는 하나의 제1 경로 메트릭 프로세서(311) 및 하나의 제2 경로 메트릭 프로세서(312)가 도시되어 있으나 이는 설명의 편의를 위해 단순화 시킨 하나의 예시에 불과하고, 디코더(240)는 복수의 제1 경로 메트릭 프로세서(311) 및 복수의 제2 경로 메트릭 프로세서(312)를 포함할 수 있고, 이에 관해서는 도 11에서 설명한다.
도 3은 본 개시의 예시적 실시예에 따른 디코더의 동작 방법을 나타내는 순서도이다.
도 2 및 도 3을 참조하면, 디코더(240)는 후보 데이터를 디코딩함으로써 제1 부모 경로 메트릭(pPM1)으로부터 복수의 제1 후보 경로 메트릭들을 생성할 수 있다(S110). 디코더(240)는 복수의 제1 후보 경로 메트릭들 중 신뢰도 값에 기초하여 l개의 제1 자녀 경로 메트릭(cPM1_1~cPM1~l)을 선택할 수 있다(S120). 디코더(240)는 후보 데이터를 디코딩함으로써 제2 부모 경로 메트릭(pPM2)으로부터 복수의 제2 후보 경로 메트릭들을 생성할 수 있다(S130). 디코더(240)는 복수의 제2 후보 경로 메트릭들 중 신뢰도 값에 기초하여 n개의 제2 자녀 경로 메트릭(cPM2_1~cPM2~n)을 선택할 수 있다(S140). 디코더(240)는 복수의 자녀 경로 메트릭(cPM1_1~cPM1~l, cPM2_1~cPM2~n) 중 신뢰도 값에 기초하여 선택된 복수의 경로 메트릭들(PMs)을 출력할 수 있다(S150).
도 4는 본 개시의 예시적 실시예에 따른 디코더의 동작을 나타내는 도면이다. 구체적으로, 도 4는 N = 8인 폴라 코드의 격자 구조(trellis)를 나타낸다.
도 4를 참조하면, 가변(variable) 노드들에 대응하는 추정 비트들은 로 표현되고, 이때 i 및 j()는 격자 구조의 레벨 및 스테이지를 각각 나타낼 수 있다. 의 LLR(Log Likelihood Ratio)인 은 아래 [수학식 1]와 같이 계산될 수 있다.
[수학식 1]에 기초하여, 연속 제거 디코딩에서 추정된 비트 시퀀스 는 아래 [수학식 2]와 같이 나타낼 수 있다.
또한, [수학식 2]에서 는 아래 [수학식 3]과 같이 나타낼 수 있다.
상술한 비트 시퀀스 및 LLR 에 대해서, 경로 메트릭 은 아래 [수학식 4]와 같이 나타낼 수 있다.
도 5a를 참조하면, 연속 제거 디코딩은, 2n = N일 때 깊이 n을 가지는 바이너리 트리로 나타낼 수 있다. 예를 들면, 도 5a에 도시된 바와 같이, 격자 구조는 깊이 3 및 23 = 8개의 말단(leaf) 노드들을 가지는 바이너리 트리로 표현될 수 있다. 바이너리 트리에서 각각의 노드들은 특징에 따라 분류될 수 있다. 예를 들면, 도 5a에 도시된 바와 같이, 바이너리 트리에서 노드들은, 동결 비트들만을 자식 노드들로서 가지는 Rate-0 노드들, 정보 비트들만을 자식 노드들로서 가지는 Rate-1 노드들, 및 가장 후단(맨 마지막 비트)에 위치하는 하나의 정보 비트와 동결 비트들을 자식 노드들로서 가지는 Rate-R 노드들로 분류될 수 있다. 일 예시에서, 첫 번째 말단 노드만 동결 비트이고, 나머지 말단 노드들이 모두 정보 비트인 Rate-SPC node등 특정 형태로 묶이는 모든 노드들이 고려될 수 있다. 도 5a의 실시예에 있어서, 제1 말단 노드() 내지 제5 말단 노드()에 포함되는 비트는 동결 비트일 수 있고, 제6 말단 노드() 내지 제8 말단 노드()에 포함되는 비트는 정보 비트일 수 있다. 제1 노드(n1)의 경우, 자식 노드들()이 모두 동결 비트들이므로, 제1 노드(n1)는 Rate-0 노드일 수 있다. 제2 노드(n2)의 경우, 가장 후단의 자식 노드()가 정보 비트이고, 나머지 자식 노드()가 동결 비트이므로, 제2 노드(n2)는 Rate-R 노드일 수 있다. 제3 노드(n3)의 경우, 자식 노드들()이 모두 정보 비트들이므로, 제3 노드(n3)는 Rate-1 노드일 수 있다.
도 5b를 참조하면, 동일하게 분류된 노드들을 포함하는 서브트리는, 동일한 분류의 하나의 노드로 대체될 수 있고, 이에 따라 바이너리 트리는 도 5b와 같이 단순화될 수 있다. 예를 들면, 단순화된 바이너리 트리에 기인하여 연속 제거 디코딩은 단순화될 수 있다. 일 예시에서, Rate-0 노드에 대한 디코딩을 수행하는 경우 디코더는 동결 비트를 모두 '0'으로 처리하는 하나의 경로 메트릭을 생성할 수 있고, Rate-R 노드에 대한 디코딩을 수행하는 경우 디코더는 정보 비트에 따른 두 의 경로 메트릭을 생성할 수 있다. 디코더는 Rate-1 노드에 대한 디코딩을 수행하는 경우 정보 비트에 대한 처리에 따라서 복수의 경로 메트릭들을 생성할 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서를 나타내는 블록도이다.
도 6을 참조하면, 경로 메트릭 프로세서(310)는 경로 메트릭 계산부(351), LLR 계산부(352) 및 경로 메트릭 선택부(353)를 포함할 수 있다. 경로 메트릭 프로세서(310)는 도 2에서 상술한 제1 경로 메트릭 프로세서(311) 및 제2 경로 메트릭 프로세서(312) 중 어느 하나일 수 있다.
LLR 계산부(352)는 해당 레벨 또는 노드의 LLR 값을 계산하고 디코딩함으로써 계산한 LLR 값(v_LLR)을 경로 메트릭 계산부(351)에 출력할 수 있다. 일 실시예에서, LLR 계산부(352)는 도 4에서 상술한 방법으로 LLR을 계산할 수 있다. 일 예시에서, LLR 계산부(352)는 해당 레벨의 LLR 값을 계산하고 디코딩함으로써 복수의 후보 경로 들을 생성하고, 그에 해당하는 후보 경로 경로 메트릭들(Cd_1~Cd_k)을 생성할 수 있다. 경로 메트릭 선택기(353)는 신뢰도 값을 기준으로 k개의 경로 후보들 중에서 복수의 자녀 경로 메트릭을 선택 할 수 있다.
경로 메트릭 계산부(351)는 부모 경로 메트릭(pPM) 및 LLR 값(v_LLR)을 수신하고, LLR 값(v_LLR)에 기초하여 k(k는 2보다 큰 자연수)개의 후보 경로 메트릭들(Cd_1~Cd_k)을 생성할 수 있다. 일 예시에서, 부모 경로 메트릭(pPM)은 도 5b에서 상술한 Rate-1 노드에 대한 경로 메트릭일 수 있다. 경로 메트릭 계산부(351)는 생성한 k개의 후보들에 대한 후보 경로 메트릭들(Cd_1~Cd_k)을 경로 메트릭 선택부(353)에 출력할 수 있다.
경로 메트릭 선택부(353)는 k개의 후보 경로 메트릭들(Cd_1~Cd_k)에 대한 신뢰도 값에 기초하여 k개의 후보 경로 메트릭들(Cd_1~Cd_k) 중 l(l은 k보다 작거나 같은 자연수) 개의 자녀 경로 메트릭(cPM_1~cPM_l)을 선택할 수 있다. 본 개시의 예시적 실시예에 따르면, 부모 경로 메트릭(pPM)의 신뢰도 값에 따라서 경로 메트릭 계산부(351)가 생성하는 후보군의 개수(k)와 경로 메트릭 선택부(353)가 선택하는 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)가 경로 메트릭 프로세서(310)마다 서로 다를 수 있다. 후보군의 개수(k) 및 자녀 경로 메트릭의 개수(l)이 서로 같은 실시예에서, 경로 메트릭 선택부(353)는 경로 메트릭 프로세서(310)에 포함되지 않을 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작 방법을 나타내는 순서도이다.
도 6 및 도 7을 참조하면, 경로 메트릭 프로세서(310)는 부모 경로 메트릭(pPM)에 대한 LLR 값(v_LLR)을 계산할 수 있다(S210). 경로 메트릭 프로세서(310)는 LLR 값(v_LLR)을 기초로 후보 데이터를 디코딩함으로써 부모 경로 메트릭(pPM)으로부터 복수의 후보 경로 메트릭들(Cd_1~Cd_k)을 생성할 수 있다(S220). 경로 메트릭 프로세서(310)는 복수의 후보 경로 메트릭들(Cd_1~Cd_k)의 신뢰도 값을 기준으로 복수의 후보 경로 메트릭들(Cd_1~Cd_k) 중에서 l개의 자녀 경로 메트릭(cPM_1~cPM_l)을 선택할 수 있다(S230).
일 실시예에서, 경로 메트릭 프로세서(310)가 출력하는 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 경로 메트릭 프로세서(310)에 따라서 미리 결정될 수 있다. 경로 메트릭 프로세서(310)가 수신하는 부모 경로 메트릭(pPM)이 신뢰도가 높은 그룹에 속하는 경우, 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 상대적으로 많게 결정될 수 있고, 경로 메트릭 프로세서(310)가 수신하는 부모 경로 메트릭(pPM)이 신뢰도가 낮은 그룹에 속하는 경우, 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 상대적으로 적게 결정될 수 있다.
일 예시에서, 경로 메트릭 프로세서(310)가 수신하는 부모 경로 메트릭(pPM)이 신뢰도가 높은 그룹에 속하는 경우, 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 '2'보다 많을 수 있고, 경로 메트릭 프로세서(310)가 수신하는 부모 경로 메트릭(pPM)이 신뢰도가 중간인 그룹에 속하는 경우, 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 '2'일 수 있고, 경로 메트릭 프로세서(310)가 수신하는 부모 경로 메트릭(pPM)이 신뢰도가 낮은 그룹에 속하는 경우, 자녀 경로 메트릭(cPM_1~cPM_l)의 개수(l)는 '1'일 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 경로 메트릭 프로세서의 동작을 나타내는 순서도이다. 자세하게는, 도 8은 경로 메트릭 프로세서가 적응적으로 자녀 경로 메트릭의 개수를 결정하는 실시예를 나타내는 도면이다.
도 6 및 도 8을 참조하면, 경로 메트릭 프로세서(310)는 부모 경로 메트릭(pPM)을 수신할 수 있다(S310). 경로 메트릭 프로세서(310)는 부모 경로 메트릭(pPM)의 제1 신뢰도 값을 계산할 수 있다(S320). 경로 메트릭 프로세서(310)는 계산한 제1 신뢰도 값과 미리 결정된 기준 신뢰도 값을 비교하고(S330), 비교 결과에 기초하여 자녀 경로 메트릭의 개수를 결정할 수 있다(S340).
일 예시에서, 경로 메트릭 프로세서(310)는 제1 신뢰도 값이 기준 신뢰도 이상이면 제1 값으로 자녀 경로 메트릭의 개수를 결정하고, 제1 신뢰도 값이 기준 신뢰도보다 작은 경우 제1 값보다 적은 제2 값으로 자녀 경로 메트릭의 개수를 결정할 수 있다.
일 예시에서, 경로 메트릭 프로세서(310)는 제1 신뢰도 값이 제1 기준 신뢰도 이상이면 제1 값으로 자녀 경로 메트릭의 개수를 결정하고, 제1 신뢰도 값이 제1 기준 신뢰도보다 작고, 제2 기준 신뢰도 이상인 경우 제1 값보다 적은 제2 값으로 자녀 경로 메트릭의 개수를 결정하고, 제1 신뢰도 값이 제2 기준 신뢰도보다 작은 경우 제2 값보다 적은 제3 값으로 자녀 경로 메트릭의 개수를 결정할 수 있다.
경로 메트릭 프로세서(310)는 결정된 자녀 경로 메트릭의 개수에 기초하여 부모 경로 메트릭(pPM)으로부터 생성된 복수의 후보 경로 메트릭들(Cd_1~Cd_k) 중 일부를 자녀 경로 메트릭(cPM_1~cPM_l)으로서 출력할 수 있다(S340).
도 9는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.
도 9를 참조하면, 디코더(240a)는 제1 경로 메트릭 프로세서(311), 제2 경로 메트릭 프로세서(312), 메모리(320), 경로 메트릭 소터(330) 및 신뢰도 계산기(340)를 포함할 수 있다. 제1 경로 메트릭 프로세서(311), 제2 경로 메트릭 프로세서(312), 메모리(320), 경로 메트릭 소터(330)는 도 2에서 상술한 바 그 설명은 생략한다.
신뢰도 계산기(340)는 복수의 경로 메트릭들(pPMs)을 수신하고, 복수의 경로 메트릭들(pPMs) 각각에 대한 신뢰도 값을 계산할 수 있다. 일 실시예에서, 복수의 경로 메트릭들(pPMs)의 신뢰도 값은 경로 메트릭에 포함되는 비트들의 LLR 값에 기초하여 계산될 수 있다. 신뢰도 계산기(340)는 신뢰도 값을 기초로 복수의 경로 메트릭들(pPMs)을 제1 경로 메트릭 프로세서(311) 및 제2 경로 메트릭 프로세서(312)에 출력할 수 있다.
일 예시에서, 제1 경로 메트릭 프로세서(311)가 출력하는 제1 자녀 경로 메트릭(cPM1_1~cPM1_l)의 개수는 제2 경로 메트릭 프로세서(312)가 출력하는 제2 자녀 경로 메트릭(cPM2_1~cPM2_n)의 개수보다 많을 수 있고, 신뢰도 계산기(340)는 신뢰도 값이 상대적으로 높은 제1 부모 경로 메트릭(pPM1)을 제1 경로 메트릭 프로세서(311)에 출력하고, 신뢰도 값이 상대적으로 낮은 제2 부모 경로 메트릭(pPM2)을 제2 경로 메트릭 프로세서(312)에 출력할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.
도 10을 참조하면, 디코더(240b)는 제1 경로 메트릭 프로세서(311), 제2 경로 메트릭 프로세서(312), 제3 경로 메트릭 프로세서(313), 메모리(320), 경로 메트릭 소터(330) 및 신뢰도 계산기(340)를 포함할 수 있다.
제1 경로 메트릭 프로세서(311)는 제1 부모 경로 메트릭(pPM1)을 수신하고, 4개의 제1 자녀 경로 메트릭들(cPM1_1~cPM1_4)을 메모리(320)에 출력할 수 있다. 제2 경로 메트릭 프로세서(312)는 제2 부모 경로 메트릭(pPM2)을 수신하고, 2개의 제2 자녀 경로 메트릭들(cPM2_1~cPM2_2)을 메모리(320)에 출력할 수 있다. 제3 경로 메트릭 프로세서(313)는 제3 부모 경로 메트릭(pPM3)을 수신하고, 1개의 제3 자녀 경로 메트릭(cPM3)을 메모리(320)에 출력할 수 있다. 일 실시예에서, 제1 부모 경로 메트릭(pPM1)은 제2 부모 경로 메트릭(pPM2)보다 더 큰 신뢰도 값을 갖고, 제2 부모 경로 메트릭(pPM2)은 제3 부모 경로 메트릭(pPM3)보다 더 큰 신뢰도 값을 가질 수 있다.
경로 메트릭 소터(330)는 제1 자녀 경로 메트릭들(cPM1_1~cPM1_4), 제2 자녀 경로 메트릭들(cPM2_1~cPM2_2) 및 제3 자녀 경로 메트릭(cPM3)을 포함하는 7개의 자녀 경로 메트릭들(cPMs) 중에서 3개의 경로 메트릭들(PM1~PM3)을 신뢰도 값을 기초로 선택할 수 있다.
본 개시의 기술적 사상에 따르면, 부모 경로 메트릭(pPM1, pPM2, pPM3)의 신뢰도 값에 따라서 서로 다른 자녀 경로 메트릭의 개수를 결정함에 따라서, 신뢰도가 높은 부모 경로 메트릭에 대한 자녀 메트릭의 비율을 더 높게 설정할 수 있고, 이에 따라서 디코딩 결과 생성되는 경로 메트릭들(PM1~PM3)의 신뢰도가 증가할 수 있다.
또한, 본 개시의 일 실시예에 따라서 신뢰도가 낮은 부모 경로 메트릭에 대응하는 자녀 경로 메트릭의 개수를 줄임으로써 자녀 경로 메트릭들을 저장하는 메모리(320)의 사용공간이 줄어들 수 있고, 경로 메트릭 프로세서(310) 및 경로 메트릭 소터(330)에 필요한 리소스도 감소할 수 있다.
도 10에서는 제1 경로 메트릭 프로세서(311)가 4개의 제1 자녀 경로 메트릭들(cPM1_1~cPM1_4)을 출력하고, 제2 경로 메트릭 프로세서(312)가 2개의 제2 자녀 경로 메트릭들(cPM2_1~cPM2_1)을 출력하고, 제3 경로 메트릭 프로세서(313)가 1개의 제3 자녀 경로 메트릭(cPM3)을 출력하는 실시예가 도시되어 있으나, 이는 일 예시일 뿐이고, 경로 메트릭 프로세서(311, 312, 313) 각각이 출력하는 자녀 경로 메트릭들의 개수는 도 10과 상이할 수 있음은 당연하다.
도 11은 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다. 도 10과 중복되는 내용은 생략한다.
도 11을 참조하면, 디코더(240c)는 2개의 제1 경로 메트릭 프로세서(311_1, 311_2), 2개의 제2 경로 메트릭 프로세서(312_1, 312_2), 4개의 제3 경로 메트릭 프로세서(313_1, 313_2, 313_3, 313_4), 메모리(320) 및 경로 메트릭 소터(330)를 포함할 수 있다.
2개의 제1 경로 메트릭 프로세서들(311_1, 311_2) 부모 경로 메트릭(pPM1, pPM2)으로부터 4개의 자녀 경로 메트릭들(cPM1_1~4, cPM2_1~4)을 생성할 수 있다. 제1 경로 메트릭 프로세서(311_1, 311_2)는 생성한 4개의 자녀 경로 메트릭들(cPM1_1~4, cPM2_1~4)을 메모리(320)의 제1 영역(A1)과 제2 영역(A2)에 각각 저장할 수 있다.
2개의 제2 경로 메트릭 프로세서들(312_1, 312_2) 각각은 부모 경로 메트릭(pPM3, pPM4)으로부터 2개의 자녀 경로 메트릭들(cPM3_1~2, cPM4_1~2)을 생성할 수 있다. 제2 경로 메트릭 프로세서(312_1, 312_2)는 생성한 2개의 자녀 경로 메트릭들(cPM3_1~2, cPM4_1~2)을 메모리(320)의 제3 영역(A3)과 제4 영역(A4)에 각각 저장할 수 있다.
4개의 제3 경로 메트릭 프로세서들(313_1~313_4) 각각은 부모 경로 메트릭(pPM5~pPM8)으로부터 1개의 자녀 경로 메트릭(cPM5~cPM8)을 생성할 수 있다. 제3 경로 메트릭 프로세서(313_1~313_4)는 생성한 1개의 자녀 경로 메트릭(cPM5~cPM8)을 메모리(320)의 제5 영역(A5) 내지 제8 영역(A8)에 각각 저장할 수 있다.
본 개시의 일 실시예에 따르면, 경로 메트릭 프로세서들 별로 할당된 메모리(320) 영역의 저장 공간이 상이할 수 있다. 일 예시에서, 4개의 자녀 경로 메트릭들(cPM1_1~4, cPM2_1~4)을 생성하는 제1 경로 메트릭 프로세서(311_1, 311_2) 각각은 4개의 자녀 경로 메트릭을 저장할 수 있는 저장 공간을 갖는 제1 영역(A1) 및 제2 영역(A2)을 할당 받고, 2개의 자녀 경로 메트릭들(cPM3_1~2, cPM4_1~2)을 생성하는 제2 경로 메트릭 프로세서(312_1, 312_2) 각각은 2개의 자녀 경로 메트릭을 저장할 수 있는 저장 공간을 갖는 제3 영역(A3) 및 제4 영역(A4)을 할당 받고, 1개의 자녀 경로 메트릭(cPM5~cPM8)을 생성하는 제3 경로 메트릭 프로세서(313_1~313_4) 각각은 1개의 자녀 경로 메트릭을 저장할 수 있는 저장 공간을 갖는 제5 영역 내지 제8 영역(A5~A8)을 할당 받을 수 있다.
본 개시의 기술적 사상에 따르면, 부모 경로 메트릭(pPM1~pPM8)의 신뢰도에 따라서 서로 다른 메모리 영역(A1~A8)을 할당받음으로써 디코딩에 필요한 메모리(320)의 저장 공간을 줄일 수 있다.
또한, 경로 메트릭 소터(330)는 16개의 자녀 경로 메트릭들(cPMs)을 수신하고, 8개의 경로 메트릭들(PM1~PM8)을 출력하는 16-8 소터(16 to 8 sorter)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 가장 많은 자녀 경로 메트릭을 출력하는 제1 경로 메트릭 프로세서(311_1, 311_2)는 4개의 자녀 경로 메트릭들(cPM1_1~4, cPM2_1~4)을 생성할 수 있고, 경로 메트릭 소터(330)가 수신하는 복수의 자녀 경로 메트릭들(cPMs)의 수(16개)는 경로 메트릭 프로세서의 수(8개)와 제1 경로 메트릭 프로세서가 출력하는 자녀 경로 메트릭들(cPM1_1~4, cPM2_1~4)의 수(4개)의 곱(32)보다 적을 수 있다.
이에 따라서, 경로 메트릭 소터(330)는 모든 경로 메트릭 프로세서가 4개의 자녀 경로 메트릭들을 출력하는 경우 필요한 소터(32-8 소터)보다 상대적으로 적은 리소스를 필요로 하는 16-8 소터가 요구될 수 있다. 즉, 부모 경로 메트릭(pPM1~pPM8)의 신뢰도가 작은 경우 상대적으로 적은 수의 자녀 경로 메트릭을 생성함에 따라서 경로 메트릭 소터(330)의 리소스가 줄어들 수 있고, 디코더(240c)의 크기도 감소할 수 있다.
도 11에서는 2개의 제1 경로 메트릭 프로세서(311_1, 311_2), 2개의 제2 경로 메트릭 프로세서(312_1, 312_2), 4개의 제3 경로 메트릭 프로세서(313_1, 313_2, 313_3)가 도시되어 있으나, 이는 일 예시일 뿐이고, 경로 메트릭 프로세서의 개수는 도 11과 다르게 구성될 수 있음은 당연하다.
도 12는 본 개시의 예시적 실시예에 따른 디코더를 나타내는 블록도이다. 도 2와 중복되는 내용은 생략한다.
도 12를 참조하면, 디코더(240d)는 제1 경로 메트릭 프로세서(311), 제2 경로 메트릭 프로세서(312), 메모리(320) 및 경로 메트릭 소터(330)를 포함할 수 있다. 제1 경로 메트릭 프로세서(311)는 제1 부모 경로 메트릭(pPM1)을 수신하고, 제1 부모 경로 메트릭(pPM1)으로부터 생성한 4개의 제1 자녀 경로 메트릭(cPM1_1~cPM1_4)을 메모리(320)에 저장할 수 있고, 제2 경로 메트릭 프로세서(312)는 제2 부모 경로 메트릭(pPM2)을 수신하고, 제2 부모 경로 메트릭(pPM2)으로부터 생성한 4개의 제2 자녀 경로 메트릭(cPM2_1c~PM2_4)를 메모리(320)에 저장할 수 있다. 반면 제3 부모 경로 메트릭(pPM3)으로부터의 자녀 경로 메트릭은 생성되지 않고 제3 부모 경로 메트릭(pPM3)이 바로 메모리(320)에 저장할 수 있다. 일 실시예에서, 제3 부모 경로 메트릭(pPM3)은 제1 부모 경로 메트릭(pPM1) 및 제2 부모 경로 메트릭(pPM2)보다 신뢰도가 낮을 수 있다.
경로 메트릭 소터(330)는 메모리(320)로부터 수신한 복수의 자녀 경로 메트릭들(cPM1_1~cPM1_4, cPM2_1~cPM2_4) 및 제3 부모 경로 메트릭(pPM3)으로부터 복수의 경로 메트릭(PMs)을 선택할 수 있다. 도시되지 않았지만 일 실시예에서 도 6에서 상술한 바와 같이, LLR 계산부(예를 들면, 도 6, 352)는 제3 부모 경로 메트릭(pPM3)에 대응하는 LLR 값을 계산할 수 있고, 이에 기초하여 복수의 경로 메트릭(PMs)이 선택될 수 있다.
본 개시의 일 실시예에 따른 디코더(240d)는 신뢰도가 낮은 부모 경로 메트릭(pPM3)에 대해서 자녀 경로 메트릭을 생성하는 과정을 수행하지 않을 수 있고, 이에 따라서 디코딩의 효율이 증가할 수 있다.
도 13은 본 개시의 예시적 실시예에 따른 무선 통신 장치의 블록도를 나타낸다. 도 13에 도시된 바와 같이, 무선 통신 장치(50)는 ASIC(Application Specific Integrated Circuit)(51), ASIP(Application Specific Instruction set Processor)(53), 메모리(55), 메인 프로세서(57) 및 메인 메모리(59)를 포함할 수 있다. ASIC(51), ASIP(53) 및 메인 프로세서(57) 중 2개 이상은 상호 통신할 수 있다. 또한, ASIC(51), ASIP(53), 메모리(55), 메인 프로세서(57) 및 메인 메모리(59) 중 적어도 2개 이상은 하나의 칩에 내장될 수 있다.
ASIP(53)은 특정한 용도를 위하여 커스텀화된 집적 회로로서, 특정 어플리케이션을 위한 전용의 명령어 세트(instruction set)를 지원할 수 있고, 명령어 세트에 포함된 명령어를 실행할 수 있다. 메모리(55)는 ASIP(53)와 통신할 수 있고, 비일시적인 저장장치로서 ASIP(53)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메모리(55)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, ASIP(53)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.
메인 프로세서(57)는 복수의 명령어들을 실행함으로써 무선 통신 장치(50)를 제어할 수 있다. 예를 들면, 메인 프로세서(57)는 ASIC(51) 및 ASIP(53)를 제어할 수도 있고, 무선 통신 네트워크를 통해서 수신된 데이터를 처리하거나 무선 통신 장치(50)에 대한 사용자의 입력을 처리할 수도 있다. 메인 메모리(59)는 메인 프로세서(57)와 통신할 수 있고, 비일시적인 저장장치로서 메인 프로세서(57)에 의해서 실행되는 복수의 명령어들을 저장할 수도 있다. 예를 들면, 메인 메모리(59)는, 비제한적인 예시로서 RAM(Random Access Memory), ROM(Read Only Memory), 테이프, 자기디스크, 광학디스크, 휘발성 메모리, 비휘발성 메모리 및 이들의 조합과 같이, 메인 프로세서(57)에 의해서 접근가능한 임의의 유형의 메모리를 포함할 수 있다.
전술된 본 개시의 예시적 실시예에 따른 인코딩 및/또는 디코딩 방법은, 도 13의 무선 통신 장치에 포함된 구성요소들 중 적어도 하나에 의해서 수행될 수 있다. 일 실시예에서, 전술된 인코딩 및/또는 디코딩 방법의 단계들 중 적어도 하나의 단계는 메모리(55)에 저장된 복수의 명령어들로서 구현될 수 있다. 일 실시예에서, ASIP(53)가 메모리(55)에 저장된 복수의 명령어들을 실행함으로써 인코딩 및/또는 디코딩 방법의 단계들 중 적어도 하나의 단계를 수행할 수 있다. 일 실시예에서, 인코딩 및/또는 디코딩 방법의 단계들 중 적어도 하나의 단계는, 논리 합성 등을 통해서 설계된 하드웨어 블록으로 구현되어 ASIC(51)에 포함될 수도 있다. 일 실시예에서, 인코딩 및/또는 디코딩 방법의 단계들 중 적어도 하나의 단계는, 메인 메모리(59)에 저장된 복수의 명령어들로서 구현될 수 있고, 메인 프로세서(57)가 메인 메모리(59)에 저장된 복수의 명령어들을 실행함으로써 인코딩 및/또는 디코딩 방법의 단계들 중 적어도 하나의 단계를 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (10)
- 폴라 코드(Polar Code)를 이용하여 제1 후보 데이터 및 제2 후보 데이터를 포함하는 입력 데이터를 디코딩하는 장치로서,
제1 부모 경로 메트릭(Path Metric)을 수신하고, 상기 제1 후보 데이터를 디코딩함으로써 상기 제1 부모 경로 메트릭으로부터 복수의 제1 후보 경로 메트릭들을 생성하고, 상기 복수의 제1 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제1 후보 경로 메트릭들 중 적어도 하나의 제1 후보 경로 메트릭을 적어도 하나의 제1 자녀 경로 메트릭으로서 출력하는 제1 경로 메트릭 프로세서; 및
제2 부모 경로 메트릭을 수신하고, 상기 제2 후보 데이터를 디코딩함으로써 상기 제2 부모 경로 메트릭으로부터 복수의 제2 후보 경로 메트릭들을 생성하고, 상기 복수의 제2 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수의 제2 후보 경로 메트릭들 중 적어도 하나의 제2 후보 경로 메트릭을 적어도 하나의 제2 자녀 경로 메트릭으로서 출력하는 제2 경로 메트릭 프로세서;를 포함하고,
상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수와 상이한 것을 특징으로 하는 장치. - 제1항에 있어서,
상기 제1 경로 메트릭 프로세서는,
상기 제1 부모 경로 메트릭으로부터 상기 복수의 제1 후보 경로 메트릭을 생성하는 경로 메트릭 계산부;
상기 복수의 제1 후보 경로 메트릭의 LLR(Log Likelihood Ratio) 값들을 계산하는 LLR 계산부;및
상기 LLR 값들에 기초하여 상기 복수의 제1 후보 경로 메트릭 중 상기 적어도 하나의 제1 자녀 경로 메트릭을 선택하는 경로 메트릭 선택부;를 포함하는 것을 특징으로 하는 장치. - 제1항에 있어서,
신뢰도 값은 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미하고,
상기 제1 부모 경로 메트릭의 신뢰도 값은 상기 제2 부모 경로 메트릭의 신뢰도 값보다 크고,
상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수보다 많은 것을 특징으로 하는 장치. - 제3항에 있어서,
상기 제1 부모 경로 메트릭 및 상기 제2 부모 경로 메트릭을 포함하는 복수의 부모 경로 메트릭들을 수신하고, 상기 복수의 부모 경로 메트릭들을 신뢰도 값을 기준으로 배열하고, 상기 신뢰도 값에 기초하여 상기 제1 경로 메트릭 프로세서 및 상기 제2 경로 메트릭 프로세서에 출력하는 신뢰도 계산부;를 더 포함하는 장치. - 제3항에 있어서,
제3 부모 경로 메트릭을 수신하고, 상기 제3 부모 경로 메트릭으로부터 복수 개의 제3 후보 경로 메트릭들을 생성하고, 상기 복수 개의 제3 후보 경로 메트릭들의 신뢰도 값에 기초하여 상기 복수 개의 제3 후보 경로 메트릭들 중 적어도 하나의 제3 후보 경로 메트릭을 적어도 하나의 제3 자녀 경로 메트릭으로서 출력하는 제3 경로 메트릭 프로세서;를 더 포함하고,
상기 제2 부모 경로 메트릭의 신뢰도 값은 상기 제3 부모 경로 메트릭의 신뢰도 값보다 높고,
상기 적어도 하나의 제2 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제3 자녀 경로 메트릭의 개수보다 많은 것을 특징으로 하는 장치. - 제3항에 있어서,
상기 적어도 하나의 제1 자녀 경로 메트릭을 저장하는 제1 영역 및 상기 적어도 하나의 제2 자녀 경로 메트릭을 저장하는 제2 영역을 포함하는 메모리;를 더 포함하고,
상기 제1 영역의 저장 공간은 상기 제2 영역의 저장 공간보다 큰 것을 특징으로 하는 장치. - 제3항에 있어서,
상기 적어도 하나의 제1 자녀 경로 메트릭 및 상기 적어도 하나의 제2 자녀 경로 메트릭을 수신하고, 상기 적어도 하나의 제1 자녀 경로 메트릭 및 상기 적어도 하나의 제2 자녀 경로 메트릭 중에서 복수의 경로 메트릭들을 선택하고, 상기 복수의 경로 메트릭들을 출력하는 경로 메트릭 소터;를 더 포함하는 것을 특징으로 하는 장치. - 제7항에 있어서,
상기 경로 메트릭 소터는 제3 부모 경로 메트릭을 더 수신하고, 상기 적어도 하나의 제1 자녀 경로 메트릭, 상기 적어도 하나의 제2 자녀 경로 메트릭 및 상기 제3 부모 경로 메트릭 중에서 복수의 경로 메트릭들을 선택하고,
상기 제3 부모 경로 메트릭의 신뢰도 값은 상기 제1 부모 경로 메트릭 및 상기 제2 부모 경로 메트릭의 신뢰도 값보다 낮은 것을 특징으로 하는 장치. - 제1항에 있어서,
상기 제1 경로 메트릭 프로세서 및 상기 제2 경로 메트릭 프로세서를 포함하는 복수의 경로 메트릭 프로세서들;및
상기 복수의 경로 메트릭 프로세서들로부터 수신한 복수의 자녀 경로 메트릭들 중에서 선택된 복수의 경로 메트릭들을 출력하는 경로 메트릭 소터;을 더 포함하고,
상기 제1 경로 메트릭 프로세서가 출력하는 상기 제1 자녀 경로 메트릭의 개수는 상기 제1 경로 메트릭 프로세서를 제외한 나머지 복수의 경로 메트릭 프로세서들 각각이 출력하는 자녀 경로 메트릭들의 개수보다 많거나 같고,
상기 경로 메트릭 소터가 수신하는 상기 복수의 자녀 경로 메트릭들의 개수는 상기 제1 자녀 경로 메트릭의 개수와 상기 복수의 경로 메트릭 프로세서들의 개수의 곱보다 작은 것을 특징으로 하는 장치. - 폴라 코드(Polar Code)를 이용하여 입력 데이터를 디코딩하는 방법에 있어서,
제1 부모 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미하는 제1 신뢰도 값을 갖는 상기 제1 부모 경로 메트릭을 수신하는 단계;
상기 제1 부모 경로 메트릭으로부터 생성한 복수의 제1 후보 경로 메트릭 중 적어도 하나의 제1 후보 경로 메트릭을 적어도 하나의 제1 자녀 경로 메트릭으로서 출력하는 단계;
제2 부모 경로 메트릭이 송신단에서 출력한 비트 시퀀스에 대응되는 정도를 의미하는 제2 신뢰도 값을 갖는 상기 제2 부모 경로 메트릭을 수신하는 단계;및
상기 제2 부모 경로 메트릭으로부터 생성한 복수의 제2 후보 경로 메트릭 중 적어도 하나의 제2 후보 경로 메트릭을 적어도 하나의 제2 자녀 경로 메트릭으로서 출력하는 단계;를 포함하고,
상기 제1 신뢰도 값은 상기 제2 신뢰도 값보다 크고,
상기 적어도 하나의 제1 자녀 경로 메트릭의 개수는 상기 적어도 하나의 제2 자녀 경로 메트릭의 개수보다 많은 것을 특징으로 하는 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180125404A KR102632560B1 (ko) | 2018-10-19 | 2018-10-19 | 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 |
| US16/504,733 US10666290B2 (en) | 2018-10-19 | 2019-07-08 | Devices for decoding input data by using path metric and decoding methods using the same |
| CN201910812694.1A CN111082812B (zh) | 2018-10-19 | 2019-08-30 | 使用路径度量解码输入数据的设备及使用其的解码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180125404A KR102632560B1 (ko) | 2018-10-19 | 2018-10-19 | 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200044523A KR20200044523A (ko) | 2020-04-29 |
| KR102632560B1 true KR102632560B1 (ko) | 2024-02-02 |
Family
ID=70279022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180125404A KR102632560B1 (ko) | 2018-10-19 | 2018-10-19 | 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10666290B2 (ko) |
| KR (1) | KR102632560B1 (ko) |
| CN (1) | CN111082812B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020106230A1 (en) * | 2018-11-23 | 2020-05-28 | Aselsan Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇ | Hardware complexity reduction technique for successive cancellation list decoders |
| WO2022057599A1 (zh) * | 2020-09-17 | 2022-03-24 | 华为技术有限公司 | 极化码的编码方法和译码方法、及编码装置和译码装置 |
| TWI759072B (zh) * | 2021-01-14 | 2022-03-21 | 國立清華大學 | 極化碼解碼裝置及其操作方法 |
| US11784751B1 (en) * | 2022-05-16 | 2023-10-10 | Qualcomm Incorporated | List size reduction for polar decoding |
| WO2023223402A1 (ja) * | 2022-05-17 | 2023-11-23 | 日本電信電話株式会社 | 復号回路、復号方法及びコンピュータプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101874537B1 (ko) | 2017-07-06 | 2018-07-04 | 연세대학교 산학협력단 | 극 부호의 병렬 복호화 방법 및 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8630379B1 (en) | 2010-06-23 | 2014-01-14 | Marvell International Ltd. | Methods and apparatus for multiple input multiple output (MIMO) successive interference cancellation (SIC) |
| CN103368583B (zh) | 2012-04-11 | 2016-08-17 | 华为技术有限公司 | 极性码的译码方法和译码装置 |
| US9503126B2 (en) | 2012-07-11 | 2016-11-22 | The Regents Of The University Of California | ECC polar coding and list decoding methods and codecs |
| KR102128471B1 (ko) | 2014-03-11 | 2020-06-30 | 삼성전자주식회사 | 폴라 부호의 리스트 복호 방법 및 이를 적용한 메모리 시스템 |
| JP6481913B2 (ja) * | 2015-01-26 | 2019-03-13 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | Ｐｏｌａｒ符号生成方法および装置 |
| EP3171559B1 (en) * | 2015-11-20 | 2020-05-06 | Institut Mines-Telecom | Parameterized sequential decoding |
| US9941906B2 (en) | 2016-02-18 | 2018-04-10 | Samsung Electronics Co., Ltd. | Sliced polar codes |
| US10361728B2 (en) | 2016-06-17 | 2019-07-23 | Huawei Technologies Co., Ltd. | Multiple-symbol combination based decoding for general polar codes |
| US10644829B2 (en) * | 2016-09-15 | 2020-05-05 | Huawei Technologies Co., Ltd. | Method and apparatus for encoding data using a polar code |
| EP3926835A3 (en) * | 2017-01-10 | 2022-03-30 | Telefonaktiebolaget LM Ericsson (publ) | Coding and decoding of a polar code concatenated with interleaving with an outer systematic code |
| KR101856416B1 (ko) | 2017-02-28 | 2018-05-09 | 성균관대학교산학협력단 | 극 부호를 위한 저 복잡도 scl 복호 방법 및 장치 |
| US10505566B2 (en) * | 2017-06-15 | 2019-12-10 | Huawei Technologies Co., Ltd. | Methods and apparatus for encoding and decoding based on layered polar code |
-
2018
- 2018-10-19 KR KR1020180125404A patent/KR102632560B1/ko active IP Right Grant
-
2019
- 2019-07-08 US US16/504,733 patent/US10666290B2/en active Active
- 2019-08-30 CN CN201910812694.1A patent/CN111082812B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101874537B1 (ko) | 2017-07-06 | 2018-07-04 | 연세대학교 산학협력단 | 극 부호의 병렬 복호화 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111082812B (zh) | 2024-04-05 |
| KR20200044523A (ko) | 2020-04-29 |
| CN111082812A (zh) | 2020-04-28 |
| US10666290B2 (en) | 2020-05-26 |
| US20200127680A1 (en) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102632560B1 (ko) | 경로 메트릭을 이용하여 입력 데이터를 디코딩하는 장치 및 이를 이용하는 디코딩 방법 | |
| US10833706B2 (en) | Polar encoding and decoding using predefined information | |
| EP3584974B1 (en) | Method and device for rate matching and rate de-matching | |
| RU2691885C2 (ru) | Способ согласования скорости полярного кода и устройство согласования скорости полярного кода | |
| US10361718B2 (en) | Apparatus and method for encoding with cyclic redundancy check and polar code | |
| CN106416083B (zh) | 一种打孔的极化码的构造方法和装置 | |
| KR102378324B1 (ko) | 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치 | |
| US10630422B2 (en) | Method and apparatus for channel encoding an channel decoding in a wireless communication system | |
| KR102541319B1 (ko) | 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법 | |
| US20160211867A1 (en) | System and Method for a Message Passing Algorithm | |
| CN107342845B (zh) | 一种速率匹配的方法和装置 | |
| CN108282259B (zh) | 一种编码方法及装置 | |
| US10887050B2 (en) | Downlink signal reception method and user equipment, and downlink signal transmission method and base station | |
| US11139836B2 (en) | Information transmission method and transmission device, and information reception method and reception device | |
| WO2019210193A1 (en) | Mapping a physical downlink control channel (pdcch) across multiple transmission configuration indication (tci) states | |
| US20230336274A1 (en) | Codeword bit interleaving scheme for multilayer transmissions in wireless communication system | |
| KR102452618B1 (ko) | 미리 정의된 정보를 사용하는 폴라 인코딩 및 디코딩 | |
| US20200036474A1 (en) | Resource mapping method and apparatus thereof | |
| CN111490798B (zh) | 译码的方法和译码装置 | |
| US11509334B2 (en) | Decoding apparatus and decoding method for decoding operation in channel coding | |
| US11223448B2 (en) | Method and apparatus for decoding using soft decision | |
| KR102570190B1 (ko) | 무선 통신 시스템에서 폴라 코드에 기반한 정보 전송 방법 및 이를 위한 장치 | |
| CN111525980B (zh) | 译码方法及装置 | |
| EP4075672A1 (en) | Device and method for decoding polar code in communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |