KR102631848B1 - Optoelectronic device - Google Patents
Optoelectronic device Download PDFInfo
- Publication number
- KR102631848B1 KR102631848B1 KR1020220051911A KR20220051911A KR102631848B1 KR 102631848 B1 KR102631848 B1 KR 102631848B1 KR 1020220051911 A KR1020220051911 A KR 1020220051911A KR 20220051911 A KR20220051911 A KR 20220051911A KR 102631848 B1 KR102631848 B1 KR 102631848B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor layer
- conductive
- layer
- boundary
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 127
- 239000010410 layer Substances 0.000 description 185
- 239000000463 material Substances 0.000 description 35
- 239000000758 substrate Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- YQNQTEBHHUSESQ-UHFFFAOYSA-N lithium aluminate Chemical compound [Li+].[O-][Al]=O YQNQTEBHHUSESQ-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Abstract
본 발명의 광전소자는 적어도 4개의 경계, 제1 표면, 제1 표면과 대응되는 제2 표면을 구비하고, 임의의 두 개의 서로 인접한 경계는 코너를 구성할 수 있는 제1 반도체층; 제1 반도체층의 제1 표면 상에 형성되는 제2 반도체층; 제2 반도체층 상에 형성되는 제2 도전형 전극; 및 제1 반도체층의 제1 표면 상에 형성되는 적어도 두 개의 제1 도전형 전극을 포함하고, 제1 도전형 전극들은 서로 분리되어 설계 형태를 형성한다.The photovoltaic device of the present invention includes: a first semiconductor layer having at least four boundaries, a first surface, a second surface corresponding to the first surface, and any two adjacent boundaries may constitute a corner; a second semiconductor layer formed on the first surface of the first semiconductor layer; a second conductive electrode formed on the second semiconductor layer; and at least two first conductive type electrodes formed on the first surface of the first semiconductor layer, wherein the first conductive type electrodes are separated from each other to form a design shape.
Description
본 발명은 광전소자에 관한 것으로, 특히 광전소자의 전극 설계에 관한 것이다. The present invention relates to photovoltaic devices, and in particular to electrode design of photoelectric devices.
발광다이오드(light-emitting diode, LED)의 발광 원리는 전자가 n형 반도체와 p형 반도체 사이에 이동하는 에너지 차이를 이용하여 빛의 형태로 에너지를 방출하는 것이다. 이런 발광 원리는 발열에 의한 백열등의 원리와 다르므로, 발광 다이오드는 냉광원이라 불린다. 그 밖에, 발광다이오드는 내구성이 높고, 수명이 길며, 가볍고, 전기 소모량이 낮은 장점을 가지므로, 오늘날 조명 시장은 발광다이오드는 큰 기대를 모으고 있으며, 차세대의 조명수단으로서 종래의 광원을 점차적으로 대체하여 교통신호, 백라이트 모듈, 가로등 조명, 의료 설비 등 각종 분야에서 응용되고 있다. The light-emitting principle of a light-emitting diode (LED) is to emit energy in the form of light by using the energy difference between electrons moving between an n-type semiconductor and a p-type semiconductor. Since this light-emitting principle is different from the principle of incandescent lamps based on heat generation, light-emitting diodes are called cold light sources. In addition, light-emitting diodes have the advantages of high durability, long lifespan, light weight, and low electricity consumption, so light-emitting diodes are attracting great expectations in today's lighting market, and are gradually replacing conventional light sources as a next-generation lighting means. It is used in various fields such as traffic signals, backlight modules, street lighting, and medical equipment.
도 1은 종래의 발광소자 구조 개략도이다. 도 1에서 도시한 바와 같이, 종래 발광소자(100)는 투명기판(10), 투명기판(10) 상에 위치하는 반도체 적층(12) 및 상기 반도체적층(12) 상에 위치하는 적어도 하나의 전극(14)을 포함하며, 상기 반도체 적층(12)은 위에서부터 아래로 제1 도전형 반도체층(120), 활성층(122) 및 제2 도전형 반도체층(124)을 포함한다. 1 is a schematic diagram of a conventional light emitting device structure. As shown in FIG. 1, a conventional light emitting device 100 includes a transparent substrate 10, a semiconductor stack 12 located on the transparent substrate 10, and at least one electrode located on the semiconductor stack 12. (14), and the semiconductor stack 12 includes, from top to bottom, a first conductivity type semiconductor layer 120, an active layer 122, and a second conductivity type semiconductor layer 124.
또한, 상기 발광소자(100)는 추가적으로 기타 소자와 결합하여 발광장치(light-emitting apparatus)를 형성할 수도 있다. 도 2는 종래의 발광장치 구조 개략도이다. 도 2에 도시한 바와 같이, 발광장치(200)는 하나 이상의 회로(202)의 서브마운트(20); 상기 서브마운트(20) 상에 위치하고, 상기 발광소자(100)를 서브마운트(20) 상에 본딩 고정하며, 발광소자(100)의 기판(10)으로 하여금 서브 마운트(20) 상의 회로(202)와 전기적으로 연결하도록 하는 하나 이상의 솔더(solder, 22); 및 발광소자(100)의 전극(14)과 서브마운트(20) 상의 회로(202)를 전기적으로 연결하는 전기 연결구조(24)를 구비하고, 상기 서브마운트(20)는 발광장치(200)의 회로 배치를 간편하게 하고, 방열 효과를 향상시키는 리드 프레임(lead frame) 또는 큰 사이즈 마운팅 기판(mounting substrate)일 수 있다. Additionally, the light-emitting device 100 may be additionally combined with other devices to form a light-emitting apparatus. Figure 2 is a schematic diagram of the structure of a conventional light emitting device. As shown in Figure 2, the light emitting device 200 includes a submount 20 of one or more circuits 202; It is located on the submount 20, fixes the light emitting device 100 on the submount 20 by bonding, and allows the substrate 10 of the light emitting device 100 to be connected to the circuit 202 on the submount 20. At least one solder (22) to electrically connect with; and an electrical connection structure 24 that electrically connects the electrode 14 of the light emitting device 100 to the circuit 202 on the submount 20, wherein the submount 20 is a part of the light emitting device 200. It may be a lead frame or a large-sized mounting substrate that simplifies circuit placement and improves heat dissipation effect.
본 발명은 광전소자의 전극 설계 형태를 제공하는 것을 목적으로 한다.The purpose of the present invention is to provide an electrode design form for a photoelectric device.
본 발명의 광전소자는, 적어도 4개의 경계(境界), 제1 표면, 상기 제1 표면과 대응되는 제2 표면을 구비하고, 임의의 두 개의 서로 인접한 상기 경계는 코너를 구성할 수 있는 제1 반도체층; 제1 반도체층의 제1 표면 상에 형성된 제2 반도체층; 제2 반도체층 상에 형성된 제2 도전형 전극; 및 제1 반도층의 제1 표면 상에 형성된 적어도 2개의 제1 도전형 전극을 포함하고, 상기 제1 도전형 전극들은 서로 분리되어 설계 형태를 형성한다.The photovoltaic device of the present invention has at least four boundaries, a first surface, and a second surface corresponding to the first surface, and any two adjacent boundaries have a first surface that can constitute a corner. semiconductor layer; a second semiconductor layer formed on the first surface of the first semiconductor layer; a second conductive electrode formed on the second semiconductor layer; and at least two first conductive electrodes formed on the first surface of the first semiconducting layer, wherein the first conductive electrodes are separated from each other to form a design shape.
도 1은 종래의 어레이 광전소자의 측면 구조도이다.
도 2는 종래의 발광장치 구조 개략도이다.
도 3a는 본 발명의 일 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 3b는 본 발명의 일 실시예에 따른 광전소자 유닛의 측면 구조도이다.
도 3c는 본 발명의 다른 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 4a~도 4d는 본 발명의 다른 실시예에 따른 광전소자 유닛의 평면 구조도이다.
도 5a~도 5c는 발광모듈의 개략도이다.
도 6a~도 6b는 광원 발생 장치를 나타낸 개략도이다.
도 7은 전구를 나타낸 개략도이다. 1 is a side structural diagram of a conventional array photoelectric device.
Figure 2 is a schematic diagram of the structure of a conventional light emitting device.
Figure 3a is a plan view of the structure of an optoelectronic device unit according to an embodiment of the present invention.
Figure 3b is a side structural diagram of an optoelectronic device unit according to an embodiment of the present invention.
Figure 3c is a plan view of the structure of an optoelectronic device unit according to another embodiment of the present invention.
Figures 4a to 4d are planar structural diagrams of a photoelectric device unit according to another embodiment of the present invention.
Figures 5a to 5c are schematic diagrams of the light emitting module.
6A to 6B are schematic diagrams showing a light source generating device.
Figure 7 is a schematic diagram showing a light bulb.
본 발명은 발광소자 및 그 제조방법을 개시하였으며, 본 발명을 더욱 자세하고 완전하게 이해하기 위해서는, 도 3a 내지 도 7을 결합하여 다음의 설명을 참고하기 바란다. The present invention discloses a light emitting device and a method for manufacturing the same. In order to understand the present invention in more detail and completely, please refer to the following description in conjunction with FIGS. 3A to 7.
도 3a와 도 3b는 본 발명의 제1 실시예에 따른 광전소자(300)의 평면도와 측면도이다. 도 3b는 도 3a의 A-B-C 방향의 측면 구조도이다. 광전소자(300)는 기판(30)을 구비한다. 기판(30)은 단일 재료에 한정되지 않으며, 복수의 서로 다른 재료로 구성된 복합식 기판일 수도 있다. 예를 들면, 기판(30)은 2개의 서로 접합된 제1 기판(미도시)과 제2 기판(미도시)을 포함할 수 있다. 3A and 3B are a top view and a side view of the photoelectric device 300 according to the first embodiment of the present invention. FIG. 3B is a side structural diagram in the A-B-C direction of FIG. 3A. The photoelectric device 300 includes a substrate 30. The substrate 30 is not limited to a single material, and may be a composite substrate made of a plurality of different materials. For example, the substrate 30 may include a first substrate (not shown) and a second substrate (not shown) bonded to each other.
종래의 에피택시 성장 공정을 통해, 기판(30) 상에 제1 표면(3111) 및 제1 표면과 대응되는 제2 표면(3112)을 구비하는 제1 반도체층(311), 제1 반도체층(311)의 제1 표면(3111) 상에 형성되는 활성층(312), 및 활성층(312) 상에 형성되는 제2 반도체층(313)을 포함하는 에피택셜적층을 형성한다. 이어, 포토리소그래피 기술을 이용하여 일부 에피택셜층을 선택적으로 제거하여 광전소자(300)의 경계에 일부 제1 반도체층(311)을 노출시키고, 광전소자(300) 내에 트렌치(S)를 형성한다. 일 실시예에서 이 트렌치(S)는 일부 제1 반도체층(311)을 노출시키고 제2 반도체층(313)에 의해 둘러싸인다. 일 실시예에서, 트렌치(S)는 평면도에서 가늘고 긴 형상이다. Through a conventional epitaxial growth process, a first semiconductor layer 311 having a first surface 3111 and a second surface 3112 corresponding to the first surface is formed on the substrate 30, a first semiconductor layer ( An epitaxial layer is formed including an active layer 312 formed on the first surface 3111 of 311 and a second semiconductor layer 313 formed on the active layer 312. Next, a portion of the epitaxial layer is selectively removed using photolithography technology to expose a portion of the first semiconductor layer 311 at the boundary of the optoelectronic device 300, and a trench S is formed within the optoelectronic device 300. . In one embodiment, this trench S exposes a portion of the first semiconductor layer 311 and is surrounded by the second semiconductor layer 313. In one embodiment, the trench S has an elongated shape in plan view.
그리고, 광전소자(300)의 에피택셜적층(31)의 표면 및 상기 트렌치(S)의 측벽 상에 화학기상증착(CVD) 또는 물리기상증착(PVD) 등의 기술로 제1 절연층(341)을 증착 형성한다. In addition, a first insulating layer 341 is formed on the surface of the epitaxial layer 31 of the photoelectric device 300 and the sidewalls of the trench S using a technology such as chemical vapor deposition (CVD) or physical vapor deposition (PVD). is deposited to form.
그리고 상기 광전소자(300)의 경계 옆에 노출된 제1 반도체층(311) 상에 적어도 하나의 제1의 제1 도전형 전극(321)을 형성한다. 일 실시예에서 제1의 제1 도전형 전극(321)은 제2 반도체층(313)에 의해 둘러싸이지 않고, 제2의 제1 도전형 전극(322)이 상기 트렌치(S) 내에 형성된다. 이 실시예에서 분리되어 있는 제1의 제1 도전형 전극(321) 및 제2의 제1 도전형 전극(322)은 제1 도전형 전극의 전극 설계 형태를 형성한다. And at least one first first conductive electrode 321 is formed on the first semiconductor layer 311 exposed next to the boundary of the photoelectric device 300. In one embodiment, the first first conductive electrode 321 is not surrounded by the second semiconductor layer 313, and a second first conductive electrode 322 is formed in the trench S. In this embodiment, the first first conductive type electrode 321 and the second first conductive type electrode 322, which are separated, form the electrode design form of the first conductive type electrode.
본 발명의 실시예에서 광전소자의 경계에 가까운 영역의 전류 확산을 향상시키도록 전극 설계 형태는 전극 수량, 전극 형상 및 전극 위치의 선택을 포함할 수 있다. 예를 들면 제1 도전형 전극의 전극 설계 형태는 하나 또는 복수의 제1 도전형 전극(321) 및 하나 또는 복수의 제2의 제1 도전형 전극(322)을 포함할 수 있고, 제2의 제1 도전형 전극(322)은 위에서 보면 제2 반도체층(313)에 의해 둘러싸이고, 연장된 형상이다. In embodiments of the present invention, electrode design configuration may include selection of electrode quantity, electrode shape, and electrode location to enhance current spread in areas close to the boundaries of the photovoltaic device. For example, the electrode design form of the first conductive electrode may include one or a plurality of first conductive electrodes 321 and one or a plurality of second first conductive electrodes 322, and a second conductive electrode. The first conductive electrode 322 is surrounded by the second semiconductor layer 313 and has an extended shape when viewed from above.
일 실시예에서 광전소자(300)의 제1 반도체층(311)은 적어도 4개의 경계를 가지고, 서로 인접한 두 경계는 코너를 구성할 수 있고, 경계를 넘는 도전구조가 없다. 본 실시예에서 제1의 제1 도전형 전극(321)은 광전소자(300)의 동일한 경계 상의 두 코너에 형성되고, 서로 분리되어 있으며 광전소자(300)의 경계를 넘지 않는다. In one embodiment, the first semiconductor layer 311 of the photoelectric device 300 has at least four boundaries, two adjacent boundaries may form a corner, and there is no conductive structure crossing the boundaries. In this embodiment, the first first conductive electrodes 321 are formed at two corners on the same boundary of the photoelectric device 300, are separated from each other, and do not exceed the boundary of the photoelectric device 300.
일 실시예에서 제1의 제1 도전형 전극(321)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면(圓弧面)을 가진다. 제2의 제1 도전형 전극(322)은 선형, 호형, 선형과 호형의 혼합형이거나 적어도 하나의 분기부를 가질 수 있다. 일 실시예에서 제2의 제1 도전형 전극(322)은 헤드부와 테일부를 가질 수 있고, 상기 헤드부의 폭은 테일부의 폭보다 크다. In one embodiment, the projection of the first first conductive electrode 321 on the first semiconductor layer 311 may form a shape, and the shape may be a polygon, a circle, an oval, a semicircle, or an arcuate shape. It has a face. The second first conductive electrode 322 may be linear, arc-shaped, a mixture of linear and arc-shaped, or may have at least one branch. In one embodiment, the second first conductive electrode 322 may have a head portion and a tail portion, and the width of the head portion is larger than the width of the tail portion.
이어서, 제2 반도체층(313) 상에 제2 도전형 전극(33)을 형성한다. 일 실시예에서 제2 도전형 전극(33)의 제1 반도체층(311)에서의 투영 면적과 제2 반도체층(313)의 상표면적의 비는 90~100%이다. Next, a second conductive electrode 33 is formed on the second semiconductor layer 313. In one embodiment, the ratio of the projected area of the second conductive electrode 33 on the first semiconductor layer 311 and the projected area of the second semiconductor layer 313 is 90 to 100%.
**
*그 다음, 상기 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322), 제2 도전형 전극(33) 및 일부 제2 절연층(341) 상에 제2 절연층(342)을 형성할 수 있다. 제2 절연층(342)은 제2 도전형 전극(33)과 후에 형성되는 제4 전극(36)을 전기적 연결하기 위한 제1 개구(3421)를 구비할 수 있고, 제2 절연층(342)은 제1의 제1 도전형 전극(321)과 후에 형성되는 제3 전극(35)을 전기적 연결하기 위한 제2 개구(3422)를 구비할 수도 있다. 일 실시예에서 제1 절연층(341) 또는 제2 절연층(342)은 상기 노출된 제1 반도체층(311)을 완전히 커버할 수 있다. *Then, a second electrode is formed on the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, and a portion of the second insulating layer 341. An insulating layer 342 may be formed. The second insulating layer 342 may have a first opening 3421 for electrically connecting the second conductive electrode 33 and the fourth electrode 36 to be formed later, and the second insulating layer 342 may be provided with a second opening 3422 for electrically connecting the first conductive electrode 321 and the third electrode 35 to be formed later. In one embodiment, the first insulating layer 341 or the second insulating layer 342 may completely cover the exposed first semiconductor layer 311.
일 실시예에서 상기 제1 절연층(341) 또는 제2 절연층(342)은 투명 절연층일 수 있다. 상기 제1 절연층(341) 또는 제2 절연층(342)의 재료는 산화물, 질화물, 또는 폴리머(polymer)일 수 있고, 산화물은 산화알루미늄(Al2O3), 산화규소(SiO2), 이산화티타늄(TiO2), 탄탈륨 펜트옥사이드(Tantalum Pentoxide, Ta2O5), 또는 산화알루미늄(AlOx)을 포함할 수 있고, 질화물은 질화알루미늄(AlN), 질화규소(SiNX)를 포함할 수 있고; 폴리머는 폴리이미드(polyimide) 또는 벤조시클로부탄(benzocyclobutane, BCB) 등 재료 또는 이들의 복합 조합을 포함할 수 있다. 일 실시예에서 제1 절연층(341) 또는 제2 절연층(342)은 분산 브래그 반사경(Distributed Bragg Reflector) 구조일 수 있다. In one embodiment, the first insulating layer 341 or the second insulating layer 342 may be a transparent insulating layer. The material of the first insulating layer 341 or the second insulating layer 342 may be oxide, nitride, or polymer, and the oxide may be aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), It may include titanium dioxide (TiO 2 ), tantalum pentoxide (Ta 2 O 5 ), or aluminum oxide (AlO x ), and the nitride may include aluminum nitride (AlN) or silicon nitride ( SiN There is; The polymer may include materials such as polyimide or benzocyclobutane (BCB), or complex combinations thereof. In one embodiment, the first insulating layer 341 or the second insulating layer 342 may have a distributed Bragg reflector structure.
마지막으로, 상기 제2 절연층(342), 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322) 상에 제3 전극(35)을 형성하여 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322)과 전기적으로 연결시키고, 상기 제2 절연층(342), 제2 도전형 전극(33) 상에 제4 전극을 형성하여 제2 도전형 전극(33)과 전기적으로 연결시킨다. 일 실시예에서 위에서 보면, 제3 전극(35)과 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적의 비가 80~100%이다. Finally, a third electrode 35 is formed on the second insulating layer 342, the first first conductive electrode 321, and the second first conductive electrode 322 to form the first conductive electrode 321. 1 A conductive electrode 321 is electrically connected to the second first conductive electrode 322, and a fourth electrode is formed on the second insulating layer 342 and the second conductive electrode 33. It is electrically connected to the second conductive electrode 33. In one embodiment, when viewed from above, the ratio of the projected areas of the third electrode 35 and the fourth electrode 36 on the first semiconductor layer 311 is 80 to 100%.
일 실시예에서 제3 전극(35)은 제1의 제1 도전형 전극(321)의 일부만 커버할 수 있고, 다른 한 실시예에서 제3 전극(35)은 제1의 제1 도전형 전극(321)을 완전히 커버할 수 있다. In one embodiment, the third electrode 35 may cover only a portion of the first first conductive electrode 321, and in another embodiment, the third electrode 35 may cover the first first conductive electrode 321. 321) can be completely covered.
일 실시예에서, 제3 전극(35)의 상부 가장자리에서 기판(30)의 상부 가장자리까지의 높이는 H1이고, 제4 전극(36)의 상부 가장자리에서 기판(30)의 상부 가장자리까지의 높이는 H2이고, H1은 실질적으로 H2와 동일하다. 일 실시예에서, H1과 H2의 차이는 5~10%보다 작다. H1과 H2의 차이를 조절하는 것을 통해, 광전소자(300)가 후에 탑재판 또는 회로소자와 플립 칩 구조를 형성할 때의 단선(斷線) 확률을 줄일 수 있어, 제품 수율을 증가시킨다. 일 실시예에서, 제3 전극(35)의 경계와 제4 전극(36)의 경계는 최소거리 D1을 가지고, D1은 50㎛ 보다 크고, 일 실시예에서 D1은50~200㎛, 100~200㎛일 수 있다. In one embodiment, the height from the top edge of the third electrode 35 to the top edge of the substrate 30 is H1, and the height from the top edge of the fourth electrode 36 to the top edge of the substrate 30 is H2. , H1 is practically identical to H2. In one embodiment, the difference between H1 and H2 is less than 5-10%. By adjusting the difference between H1 and H2, the probability of disconnection when the photoelectric element 300 later forms a flip chip structure with a mounting plate or circuit element can be reduced, thereby increasing product yield. In one embodiment, the boundary of the third electrode 35 and the boundary of the fourth electrode 36 have a minimum distance D1, where D1 is greater than 50 μm, and in one embodiment, D1 is 50 to 200 μm, 100 to 200 μm. It may be ㎛.
일 실시예에서, 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322), 제2 도전형 전극(33), 제3 전극(35) 및 제4 전극(36)은 다층 구조일 수 있고, 및/또는 반사층(미도시)을 포함하고, 활성층(312)에서 출사되는 광선에 대해 80% 이상의 반사율을 가질 수 있다. 일 실시예에서, 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322) 및 제3 전극(35)은 동일 공정에서 형성될 수도 있다. 일 실시예에서, 광전소자(300)에서 출사된 광선은 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322), 제2 도전형 전극(33), 제3 전극(35) 또는 제4 전극(36)을 거쳐 반사되어 기판(30) 방향에서 광전소자(300)를 떠날 수 있다. In one embodiment, the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, the third electrode 35, and the fourth electrode 36. ) may have a multilayer structure, and/or include a reflective layer (not shown), and may have a reflectivity of 80% or more for the light emitted from the active layer 312. In one embodiment, the first first conductive electrode 321, the second first conductive electrode 322, and the third electrode 35 may be formed in the same process. In one embodiment, the light emitted from the photoelectric device 300 is transmitted through the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, and the third conductive electrode 322. It may be reflected through the electrode 35 or the fourth electrode 36 and leave the photoelectric device 300 in the direction of the substrate 30.
일정한 도전성을 이루기 위하여, 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322), 제2 도전형 전극(33), 제3 전극(35) 및 제4 전극(36)의 재료는 예를 들면 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 주석(Sn) 등의 금속, 이들의 합금 또는 적층 조합일 수 있다. In order to achieve constant conductivity, a first first conductive electrode 321, a second first conductive electrode 322, a second conductive electrode 33, a third electrode 35, and a fourth electrode ( 36) Materials include, for example, gold (Au), silver (Ag), copper (Cu), chromium (Cr), aluminum (Al), platinum (Pt), nickel (Ni), titanium (Ti), and tin ( It may be a metal such as Sn), an alloy or a laminated combination thereof.
일 실시예에서 탑재판 또는 회로 소자(미도시)를 제공하여, 와이어 본딩 또는 납땜 등 방식으로 탑재판 또는 회로 소자 상에 제1 탑재판 전극(미도시) 및 제2 탑재판 전극(미도시)을 형성할 수 있다. 이 제1 탑재판 전극, 및 제2 탑재판 전극은 광전소자(300)의 제3 전극(35), 제4 전극(36)과 플립 칩 구조를 형성할 수 있다. In one embodiment, a mounting plate or circuit element (not shown) is provided, and a first mounting plate electrode (not shown) and a second mounting plate electrode (not shown) are placed on the mounting plate or circuit element by wire bonding or soldering. can be formed. The first mounting plate electrode and the second mounting plate electrode can form a flip chip structure with the third electrode 35 and the fourth electrode 36 of the photoelectric element 300.
일 실시예에서 제1의 제1 도전형 전극(321), 및/또는 제2의 제1 도전형 전극(322)과 제3 전극(35) 사이에 제1 조절층(미도시)을 형성할 수 있고, 제1 조절층은 제1의 제1 도전형 전극(321) 및/또는 제2 도전형 전극(322)과 제3 전극(35)에 전기적으로 연결된다. 일 실시예에서 제2 도전형 전극(33)과 제4 전극(36) 사이에 제2 조절층(미도시)을 형성할 수 있고, 제2 조절층은 제2 도전형 전극(33)과 제4 전극(36)에 전기적으로 연결된다. 본 실시예에서 제1 조절층 및 제2 조절층은 각각 높이를 가질 수 있고, 제1 조절층 및 제2 조절층의 형성 위치로 인해, 제1 조절층 및 제2 조절층의 높이가 상기 H1과 H2의 높이에 영향을 주게 된다. 따라서 제1 조절층 및/또는 제2 조절층의 형성 높이를 각각 설계하는 것을 통해 상기 H1과 H2의 높이 차이를 줄일 수 있어, 광전소자(300)가 후에 탑재판 또는 회로소자와 플립 칩 구조를 형성할 때의 단선 확률을 줄일 수 있고, 나아가 제품 수율을 증가시킨다. 일 실시예에서 제1 조절층의 제1 반도체층(3111) 상에서의 투영 면적은 제3 전극(35)의 제1 반도체층(311) 상에서의 투영 면적보다 크거나, 또는 제2 조절층의 제1 반도체층(311) 상에서의 투영 면적은 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적보다 크다. 일 실시예에서, 제1 조절층 또는 제2 조절층의 바람직한 재료는 예를 들면 금(Au), 은(Ag), 동(Cu), 크롬(Cr), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 주석(Sn) 등의 금속, 이들의 합금 또는 적층 조합일 수 있다. 일 실시예에서 제1 조절층 또는 제2 조절층은 다층 구조일 수 있고, 및/또는 반사층(미도시)을 포함하고, 또한 활성층(312)에서 출사된 광선에 대해 80% 이상의 반사율을 가질 수 있다. In one embodiment, a first adjustment layer (not shown) may be formed between the first first conductive electrode 321 and/or the second first conductive electrode 322 and the third electrode 35. The first adjustment layer is electrically connected to the first first conductive electrode 321 and/or the second conductive electrode 322 and the third electrode 35. In one embodiment, a second control layer (not shown) may be formed between the second conductive electrode 33 and the fourth electrode 36, and the second control layer is formed between the second conductive electrode 33 and the fourth electrode 36. 4 is electrically connected to the electrode 36. In this embodiment, the first control layer and the second control layer may each have a height, and due to the formation positions of the first control layer and the second control layer, the height of the first control layer and the second control layer is H1. It affects the height of H2. Therefore, the height difference between H1 and H2 can be reduced by designing the formation height of the first control layer and/or the second control layer, so that the photoelectric device 300 is later formed with a mounting plate or circuit element and a flip chip structure. It can reduce the probability of disconnection during formation and further increase product yield. In one embodiment, the projected area of the first control layer on the first semiconductor layer 3111 is larger than the projected area of the third electrode 35 on the first semiconductor layer 311, or the projected area of the second control layer on the first semiconductor layer 3111 1 The projected area on the semiconductor layer 311 is larger than the projected area on the first semiconductor layer 311 of the fourth electrode 36. In one embodiment, preferred materials for the first or second control layer include, for example, gold (Au), silver (Ag), copper (Cu), chromium (Cr), aluminum (Al), platinum (Pt), etc. , metals such as nickel (Ni), titanium (Ti), and tin (Sn), or alloys or laminated combinations thereof. In one embodiment, the first control layer or the second control layer may have a multilayer structure, and/or include a reflective layer (not shown), and may have a reflectivity of 80% or more for the light emitted from the active layer 312. there is.
도 3c는 본 발명의 제2 실시예에 따른 광전소자(400)의 평면도이다. 본 실시예에서 광전소자의 제조방법, 사용 재료 및 도면 부호 등은 상기 제1 실시예와 동일하므로 더 이상 설명하지 않는다. 본 발명의 실시예에서 광전소자(400)의 경계에 가까운 영역의 전류 확산을 향상시키도록 전극 설계 형태는 전극 수량, 전극 형상 및 전극 위치의 선택을 포함할 수 있다. Figure 3c is a plan view of the photoelectric device 400 according to the second embodiment of the present invention. In this embodiment, the manufacturing method, materials used, and reference numerals of the photoelectric device are the same as those in the first embodiment, and will not be described further. In embodiments of the present invention, the electrode design form may include selection of electrode quantity, electrode shape, and electrode location to improve current diffusion in areas close to the boundary of the photovoltaic device 400.
일 실시예에서 광전소자(400)의 제1 반도체층(311)은 적어도 4개의 경계를 가지고, 서로 인접한 두 경계는 코너를 구성할 수 있고, 경계를 넘는 도전 구조가 없다. 본 실시예에서 제1의 제1 도전형 전극(321)은 제1 반도체층(311)의 임의의 코너에 형성되고, 제2 절연층(342)은 제1의 제1 도전형 전극(321)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제2 개구(3422)를 구비할 수 있다. 제2의 제1 도전형 전극(322)은 제1 반도체층(311) 상에 형성되고, 제2 반도체층(313)에 의해 둘러싸이고, 제2 절연층(342)은 제2의 제1 도전형 전극(322)과 후속 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제3 개구(3423)를 구비할 수도 있다. In one embodiment, the first semiconductor layer 311 of the photoelectric device 400 has at least four boundaries, two adjacent boundaries may form a corner, and there is no conductive structure crossing the boundaries. In this embodiment, the first first conductive electrode 321 is formed at an arbitrary corner of the first semiconductor layer 311, and the second insulating layer 342 is formed at the first first conductive electrode 321. It may be provided with a second opening 3422 for electrically connecting the third electrode 35 formed later. The second first conductive electrode 322 is formed on the first semiconductor layer 311 and is surrounded by the second semiconductor layer 313, and the second insulating layer 342 is formed on the first semiconductor layer 311. A third opening 3423 may be provided to electrically connect the mold electrode 322 and the subsequently formed third electrode 35.
본 실시예에서 제1의 제1 도전형 전극(321)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제2의 제1 도전형 전극(322)은 연장된 형상이며, 그 형상은 선형, 호형, 선형과 호형의 혼합형이거나, 또는 적어도 하나의 분기부를 가질 수 있다. 일 실시예에서 제2의 제1 도전형 전극(322)은 헤드부 및 테일부를 가질 수 있고, 상기 헤드부의 폭은 테일부의 폭보다 크다.In this embodiment, the projection of the first first conductive electrode 321 on the first semiconductor layer 311 may form a shape, and this shape may be polygonal, circular, elliptical, semicircular, or have an arcuate surface. The second first conductive electrode 322 has an extended shape, and its shape may be linear, arc-shaped, a combination of linear and arc-shaped, or may have at least one branch. In one embodiment, the second first conductive electrode 322 may have a head portion and a tail portion, and the width of the head portion is larger than the width of the tail portion.
본 실시예에서 제3의 제1 도전형 전극(323)이 광전소자(400)의 경계 옆에 노출된 제1 반도체층(311) 상에 형성된다. 일 실시예에서 제3의 제1 도전형 전극(323)은 제2 반도체층(313)에 의해 둘러싸이지 않고, 제2 절연층(342)은 제3의 제1 도전형 전극(323)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제4 개구(3424)를 구비한다. 제4의 제1 도전형 전극(324)이 광전소자(400)의 경계 옆 노출된 제1 반도체층(311) 상에 형성된다. 일 실시예에서 제4의 제1 도전형 전극(324)은 제2 반도체층(313)에 의해 둘러싸이지 않고, 제2 절연층(342)은 제4의 제1 도전형 전극(324)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제5 개구(3425)를 구비한다. In this embodiment, the third first conductive electrode 323 is formed on the first semiconductor layer 311 exposed next to the border of the photoelectric device 400. In one embodiment, the third first conductive electrode 323 is not surrounded by the second semiconductor layer 313, and the second insulating layer 342 is connected to the third first conductive electrode 323 and later. It is provided with a fourth opening 3424 for electrically connecting the formed third electrode 35. A fourth first conductive electrode 324 is formed on the exposed first semiconductor layer 311 next to the border of the photoelectric device 400. In one embodiment, the fourth first conductive electrode 324 is not surrounded by the second semiconductor layer 313, and the second insulating layer 342 is connected to the fourth first conductive electrode 324 and later. It is provided with a fifth opening 3425 for electrically connecting the formed third electrode 35.
본 실시예에서 제3의 제1 도전형 전극(323)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제4의 제1 도전형 전극(324)은 선형, 호형, 선형과 호형의 혼합형이거나 또는 적어도 하나의 분기부를 가질 수 있다. 일 실시예에서 제4의 제1 도전형 전극(324)은 헤드부 및 테일부를 가질 수 있으며, 상기 헤드부의 폭은 테일부의 폭보다 클 수 있다. 일 실시예에서 제3의 제1 도전형 전극(323)과 제4의 제1 도전형 전극(324)의 형상은 다르다. In this embodiment, the projection of the third first conductive electrode 323 on the first semiconductor layer 311 may form a shape, and this shape may be polygonal, circular, elliptical, semicircular, or have an arcuate surface. The fourth first conductive electrode 324 may be linear, arc-shaped, a mixture of linear and arc-shaped, or may have at least one branch. In one embodiment, the fourth first conductive electrode 324 may have a head portion and a tail portion, and the width of the head portion may be larger than the width of the tail portion. In one embodiment, the third first conductive electrode 323 and the fourth first conductive electrode 324 have different shapes.
일 실시예에서 제품 설계의 요구에 따라, 제1의 제1 도전형 전극(321)과 제3의 제1 도전형 전극(323)은 광전소자(400)의 동일 경계 옆에 형성될 수 있고, 서로 분리되어 있다. 일 실시예에서 제1의 제1 도전형 전극(321) 및 제4의 제1 도전형 전극(324), 또는 제3의 제1 도전형 전극(323) 및 제4 도전형 전극(324)은 광전소자(400)의 동일한 경계 옆에 형성되지 않는다.In one embodiment, according to the requirements of product design, the first first conductive electrode 321 and the third first conductive electrode 323 may be formed next to the same boundary of the photoelectric element 400, They are separated from each other. In one embodiment, the first first conductive type electrode 321 and the fourth first conductive type electrode 324, or the third first conductive type electrode 323 and the fourth conductive type electrode 324 are It is not formed next to the same boundary of the photoelectric element 400.
일 실시예에서 제4의 제1 도전형 전극(324)의 헤드부는 제3 전극(35)에 의해 커버될 수 있고, 제4의 제1 도전형 전극(324)의 테일부는 제4 전극(36)에 의해 커버되지 않는다. 본 실시예에서 제3 전극(35)의 제1 반도체층(311) 상에서의 투영 면적은 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적보다 크고, 제3 전극(35) 및 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적의 비는 110~120% 사이에 있다. 일 실시예에서 상기 제2의 제1 도전형 전극(322) 및 제4의 제1 도전형 전극(324)의 테일부 연장 방향은 실질적으로 서로 평행된다. In one embodiment, the head portion of the fourth first conductive electrode 324 may be covered by the third electrode 35, and the tail portion of the fourth first conductive electrode 324 may be covered by the fourth electrode 36. ) is not covered by . In this embodiment, the projected area of the third electrode 35 on the first semiconductor layer 311 is larger than the projected area of the fourth electrode 36 on the first semiconductor layer 311, and the third electrode 35 and the ratio of the projected area of the fourth electrode 36 on the first semiconductor layer 311 is between 110 and 120%. In one embodiment, extension directions of tail portions of the second first conductive electrode 322 and the fourth first conductive electrode 324 are substantially parallel to each other.
도 4a는 본 발명의 제3 실시예에 따른 광전소자(500)의 평면도이다. 본 실시예에서 광전소자의 제조방법, 사용 재료 및 도면 부호 등은 상기 제1 실시예와 동일하므로 더 이상 설명하지 않는다. 본 발명의 실시예에서, 광전소자(500)의 경계에 가까운 영역의 전류 확산을 향상시키도록 전극 설계 형태는 전극 수량, 전극 형상 및 전극 위치의 선택을 포함할 수 있다. Figure 4a is a plan view of the photoelectric device 500 according to the third embodiment of the present invention. In this embodiment, the manufacturing method, materials used, and reference numerals of the photoelectric device are the same as those in the first embodiment, and will not be described further. In embodiments of the present invention, electrode design configuration may include selection of electrode quantity, electrode shape, and electrode location to improve current spread in areas close to the boundary of the photovoltaic device 500.
본 실시예에서 광전소자(500)의 4개 경계는 직사각형을 형성하고, 서로 인접한 두 경계는 코너를 형성할 수 있고, 경계를 넘는 도전 구조가 없다. 상기 경계는 제1 긴 변(B1), 제2 긴 변(B3), 제1 짧은 변(B2) 및 제2 짧은 변(B4)을 가진다. 일 실시예에서 상기 제1 긴 변(B1) 또는 제2 긴 변(B3)의 길이는 제1 짧은 변(B2) 또는 제2 짧은 변(B4)보다 크다. 본 실시예에서 제3 전극(35) 및 제4 전극(36)의 제1 반도체층(311) 상에서의 투영은 제1 긴 변(B1) 또는 제2 긴 변(B3)을 따라 배열된다. In this embodiment, the four boundaries of the photoelectric device 500 form a rectangle, two adjacent boundaries may form a corner, and there is no conductive structure crossing the boundaries. The boundary has a first long side (B1), a second long side (B3), a first short side (B2) and a second short side (B4). In one embodiment, the length of the first long side (B1) or the second long side (B3) is longer than the first short side (B2) or the second short side (B4). In this embodiment, the projections of the third electrode 35 and the fourth electrode 36 on the first semiconductor layer 311 are arranged along the first long side B1 or the second long side B3.
본 실시예에서 두 개의 서로 분리되어 있는 제1의 제1 도전형 전극(321)은 제1 짧은 변(B2)의 두 코너에 형성되고, 제2 절연층(342)은 제1의 제1 도전형 전극(321)과 후속 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제2 개구(3422)를 구비할 수도 있다. 두 개의 제4의 제1 도전형 전극(324)은 각각 제1 긴 변(B1) 및 제2 긴 변(B3)의 경계 옆에 노출된 제1 반도체층(311) 상에 위치한다. 본 실시예에서 제3의 제1 도전형 전극(323)은 제1 짧은 변(B2) 상에 형성되고, 제2 절연층(342)은 제3의 제1 도전형 전극(323)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제4 개구(3424)를 구비할 수도 있다. 제4의 제1 도전형 전극(324)은 제2 반도체층(313)에 의해 둘러싸이지 않고, 제2 절연층(342)은 제4의 제1 도전형 전극(324)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제3 개구(3423)를 구비할 수도 있다. In this embodiment, two first conductive electrodes 321 that are separated from each other are formed at the two corners of the first short side B2, and the second insulating layer 342 is formed on the first first conductive electrode 321. A second opening 3422 may be provided to electrically connect the mold electrode 321 and the subsequently formed third electrode 35. The two fourth first conductive electrodes 324 are located on the first semiconductor layer 311 exposed next to the boundary of the first long side B1 and the second long side B3, respectively. In this embodiment, the third first conductive electrode 323 is formed on the first short side B2, and the second insulating layer 342 is formed after the third first conductive electrode 323. A fourth opening 3424 for electrically connecting the third electrode 35 may be provided. The fourth first conductive electrode 324 is not surrounded by the second semiconductor layer 313, and the second insulating layer 342 is formed between the fourth first conductive electrode 324 and the third electrode formed later. A third opening 3423 may be provided to electrically connect the electrode 35.
일 실시예에서 제3의 제1 도전형 전극(323)과 상기 두 개의 제1의 제1 도전형 전극(321)의 거리는 실질적으로 같다. 그 밖에, 제1의 제1 도전형 전극(321), 제4의 제1 도전형 전극(324) 및 제3 전극(35)은 동일 공정에서 형성될 수 있다.In one embodiment, the distance between the third first conductive electrode 323 and the two first first conductive electrodes 321 is substantially the same. In addition, the first first conductive electrode 321, the fourth first conductive electrode 324, and the third electrode 35 may be formed in the same process.
본 실시예에서 제1의 제1 도전형 전극(321)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제3의 제1 도전형 전극(323)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제4의 제1 도전형 전극(324)은 연장된 형상이며, 선형, 호형, 선형과 호형 혼합형이거나 또는 적어도 하나의 분기부를 가질 수 있다. 일 실시예에서 제4의 제1 도전형 전극(324)은 헤드부 및 테일부를 구비하고, 상기 헤드부의 폭은 테일부의 폭보다 클 수 있다. 일 실시예에서 제3의 제1 도전형 전극(323)과 제4의 제1 도전형 전극(324)의 형상은 다르다. In this embodiment, the projection of the first first conductive electrode 321 on the first semiconductor layer 311 may form a shape, and this shape may be polygonal, circular, elliptical, semicircular, or have an arcuate surface. The projection of the third first conductive electrode 323 on the first semiconductor layer 311 may form a shape, which may be polygonal, circular, oval, semicircular, or have an arcuate surface. The fourth first conductive electrode 324 has an extended shape and may be linear, arcuate, mixed linear and arcuate, or have at least one branch. In one embodiment, the fourth first conductive electrode 324 has a head portion and a tail portion, and the width of the head portion may be larger than the width of the tail portion. In one embodiment, the third first conductive electrode 323 and the fourth first conductive electrode 324 have different shapes.
일 실시예에서, 상기 제4의 제1 도전형 전극(324)의 헤드부는 제1 짧은 변(B2)을 향하고, 테일부는 제2 짧은 변(B4)을 향한다. 일 실시예에서, 제4의 제1 도전형 전극(324)의 헤드부는 제3 전극(35)에 의해 커버될 수 있고, 제4의 제1 도전형 전극(324)의 테일부는 제4 전극(36)에 의해 커버되지 않는다. 일 실시예에서, 상기 두 제4의 제1 도전형 전극(324)의 테일부 연장 방향은 실질적으로 서로 평행된다. 본 실시예에서 제3 전극(35)의 제1 반도체층(311) 상에서의 투영 면적은 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적보다 크고, 제3 전극(35) 및 제4 전극(36)의 제1 반도체층(311) 상에서의 투영 면적의 비는 110~120%이다. In one embodiment, the head portion of the fourth first conductive electrode 324 faces the first short side B2, and the tail portion faces the second short side B4. In one embodiment, the head portion of the fourth first conductive electrode 324 may be covered by the third electrode 35, and the tail portion of the fourth first conductive electrode 324 may be covered by the fourth electrode ( 36) is not covered by. In one embodiment, extension directions of the tail portions of the two fourth first conductive electrodes 324 are substantially parallel to each other. In this embodiment, the projected area of the third electrode 35 on the first semiconductor layer 311 is larger than the projected area of the fourth electrode 36 on the first semiconductor layer 311, and the third electrode 35 and the ratio of the projected area of the fourth electrode 36 on the first semiconductor layer 311 is 110 to 120%.
도 4b는 본 발명의 제4 실시예에 따른 광전소자(600)의 평면도이다. 본 실시예에서 광전소자의 제조방법, 사용 재료 및 도면 부호 등은 상기 제1 실시예와 동일하므로 더 이상 설명하지 않는다. 본 발명의 실시예에서 광전소자(600)의 경계에 가까운 영역의 전류 확산을 향상시키도록 전극 설계 형태는 전극 수량, 전극 형상 및 전극 위치의 선택을 포함할 수 있다. Figure 4b is a plan view of the photoelectric device 600 according to the fourth embodiment of the present invention. In this embodiment, the manufacturing method, materials used, and reference numerals of the photoelectric device are the same as those in the first embodiment, and will not be described further. In embodiments of the present invention, the electrode design form may include selection of electrode quantity, electrode shape, and electrode location to improve current diffusion in areas close to the boundary of the photovoltaic device 600.
본 실시예에서, 광전소자(600)의 4개 경계는 직사각형을 형성하고, 서로 인접한 두 경계는 코너를 구성할 수 있고, 경계를 넘는 도전 구조가 없다. 광전소자(600)는 제1 긴 변(B1), 제2 긴 변(B3), 제1 짧은 변(B2) 및 제2 짧은 변(B4)을 가진다. 일 실시예에서 상기 제1 긴 변(B1) 또는 제2 긴 변(B3)의 길이는 제1 짧은 변(B2) 또는 제2 짧은 변(B4)보다 크다. 본 실시예에서 제3 전극(35) 및 제4 전극(36)의 제1 반도체층(311) 상에서의 투영은 제1 긴 변(B1) 또는 제2 긴 변(B3)을 따라 배열된다. In this embodiment, the four boundaries of the photoelectric element 600 form a rectangle, two adjacent boundaries may form a corner, and there is no conductive structure crossing the boundaries. The photoelectric element 600 has a first long side (B1), a second long side (B3), a first short side (B2), and a second short side (B4). In one embodiment, the length of the first long side (B1) or the second long side (B3) is longer than the first short side (B2) or the second short side (B4). In this embodiment, the projections of the third electrode 35 and the fourth electrode 36 on the first semiconductor layer 311 are arranged along the first long side B1 or the second long side B3.
본 실시예에서는 적어도 하나의 제1의 제1 도전형 전극(321)을 포함한다. 일 실시예에서 제1 반도체층(311)의 4개 코너에 4개의 제1의 제1 도전형 전극(321)을 형성할 수 있고, 제2 절연층(342)은 제1의 제1 도전형 전극(321)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제2 개구(3422)를 구비할 수도 있다. 두 개의 제2의 제1 도전형 전극(322)은 제1 반도체층(311) 상에 형성되고, 제2 반도체층(313)에 의해 둘러싸이고, 제2 절연층(342)은 제2의 제1 도전형 전극(322)과 후속 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제3 개구(3423)를 구비할 수도 있다. In this embodiment, it includes at least one first first conductive type electrode 321. In one embodiment, four first first conductive type electrodes 321 may be formed at the four corners of the first semiconductor layer 311, and the second insulating layer 342 may be formed at the four corners of the first semiconductor layer 311. A second opening 3422 may be provided to electrically connect the electrode 321 and the third electrode 35 to be formed later. Two second first conductive electrodes 322 are formed on the first semiconductor layer 311 and are surrounded by the second semiconductor layer 313, and the second insulating layer 342 is formed on the first semiconductor layer 311. A third opening 3423 may be provided to electrically connect the first conductive electrode 322 and the third electrode 35 formed subsequently.
본 실시예에서 제1의 제1 도전형 전극(321)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제2의 제1 도전형 전극(322)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 일 실시예에서, 상기 두 제2의 제1 도전형 전극(322)의 제1 반도체층(311) 상에서의 투영 형상은 같거나 다를 수 있다. In this embodiment, the projection of the first first conductive electrode 321 on the first semiconductor layer 311 may form a shape, and this shape may be polygonal, circular, elliptical, semicircular, or have an arcuate surface. The projection of the second first conductive electrode 322 on the first semiconductor layer 311 may form a shape, which may be polygonal, circular, oval, semicircular, or have an arcuate surface. In one embodiment, the projection shapes of the two second first conductive electrodes 322 on the first semiconductor layer 311 may be the same or different.
본 실시예에서 제3 전극(35)은 두 개의 연장부(351)를 포함하고, 상기 두 연장부(351)는 실질적으로 노치(R)를 형성할 수 있고, 제4 전극(36)은 노치(R) 내에 위치한다. 그 밖에, 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322) 및 제3 전극(35)은 동일 공정에서 형성될 수 있다. In this embodiment, the third electrode 35 includes two extension portions 351, the two extension portions 351 may substantially form a notch (R), and the fourth electrode 36 is a notch. It is located within (R). In addition, the first first conductive electrode 321, the second first conductive electrode 322, and the third electrode 35 may be formed in the same process.
도 4c는 본 발명의 제5 실시예에 따른 광전소자(700)의 평면도이다. 본 실시예에서 광전소자의 제조방법, 사용 재료 및 도면 부호 등은 상기 제1 실시예와 동일하므로 더 이상 설명하지 않는다. 본 발명의 실시예에서, 광전 소자(700)의 경계에 가까운 영역의 전류 확산을 향상시키도록, 전극 설계의 형태는 전극 수량, 전극 형상 및 전극 위치의 선택을 포함할 수 있다.Figure 4c is a plan view of the photoelectric device 700 according to the fifth embodiment of the present invention. In this embodiment, the manufacturing method, materials used, and reference numerals of the photoelectric device are the same as those in the first embodiment, and will not be described further. In embodiments of the invention, the type of electrode design may include selection of electrode quantity, electrode shape, and electrode location to enhance current spread in areas close to the border of the photovoltaic device 700.
일 실시예에서, 광전소자(700)의 제1 반도체층(311)은 적어도 4개의 경계를 가지고, 서로 인접한 두 경계는 코너를 구성할 수 있고, 경계를 넘는 도전 구조가 없다. 본 실시예에서는 각각 제1 반도체층(311)의 4개 코너에 형성되는 4개의 제1의 제1 도전형 전극(321)을 포함하고, 제2 절연층(342)은 제1의 제1 도전형 전극(321)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제2 개구(3422)를 구비할 수도 있다. 복수의 제2의 제1 도전형 전극(322)은 제1 반도체층(311) 상에 형성되고, 제2 반도체층(313)에 의해 둘러싸이고, 제2 절연층(342)은 제2의 제1 도전형 전극(322)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제4 개구(3424)를 구비할 수도 있다. 복수의 제3의 제1 도전형 전극(323)은 광전소자(700)의 경계 옆에 노출된 제1 반도체층(311) 상에 형성된다. 다시 말하면, 제3의 제1 도전형 전극(323)은 제2 반도체층(323)에 의해 둘러싸이지 않고, 제1 반도체층(311)의 임의의 한 경계 옆에 하나 또는 복수의 제3의 제1 도전형 전극(323)을 포함할 수 있다. 제2 절연층(342)은 제2의 제1 도전형 전극(322)과 후에 형성되는 제3 전극(35)을 전기적으로 연결하기 위한 제3 개구(3423)를 구비할 수 있다. In one embodiment, the first semiconductor layer 311 of the photoelectric device 700 has at least four boundaries, two adjacent boundaries may form a corner, and there is no conductive structure crossing the boundaries. In this embodiment, it includes four first first conductive electrodes 321 formed at each of the four corners of the first semiconductor layer 311, and the second insulating layer 342 has the first first conductive electrode 321. A second opening 3422 may be provided to electrically connect the type electrode 321 and the third electrode 35 to be formed later. A plurality of second first conductive electrodes 322 are formed on the first semiconductor layer 311 and surrounded by the second semiconductor layer 313, and the second insulating layer 342 is formed on the first semiconductor layer 311. A fourth opening 3424 may be provided to electrically connect the first conductive electrode 322 and the third electrode 35 to be formed later. A plurality of third first conductive electrodes 323 are formed on the first semiconductor layer 311 exposed next to the boundary of the photoelectric device 700. In other words, the third first conductive electrode 323 is not surrounded by the second semiconductor layer 323, and one or a plurality of third conductive electrodes are formed next to any boundary of the first semiconductor layer 311. 1 may include a conductive electrode 323. The second insulating layer 342 may have a third opening 3423 for electrically connecting the second first conductive electrode 322 and the third electrode 35 to be formed later.
본 실시예에서, 제1의 제1 도전형 전극(321)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 제2의 제1 도전형 전극(322)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. 일 실시예에서 제2의 제1 도전형 전극(322)은 연장된 형상일 수 있고, 연장 방향은 연장부(351)의 연장 방향에 평행될 수 있다. 제2의 제1 도전형 전극(322)은 선형, 호형, 선형과 호형의 혼합형이거나 또는 적어도 하나의 분기부를 가질 수 있다. 일 실시예에서 상기 복수의 제2의 제1 도전형 전극(322)의 제1 반도체층(311) 상에서의 투영 면적은 같거나 다를 수 있다. 제3의 제1 도전형 전극(323)의 제1 반도체층(311) 상에서의 투영은 도형을 이룰 수 있고, 이 도형은 다각형, 원형, 타원형, 반원형이거나 또는 원호면을 가진다. In this embodiment, the projection of the first first conductive electrode 321 on the first semiconductor layer 311 may form a shape, and this shape may be polygonal, circular, oval, semicircular, or have an arcuate surface. . The projection of the second first conductive electrode 322 on the first semiconductor layer 311 may form a shape, which may be polygonal, circular, oval, semicircular, or have an arcuate surface. In one embodiment, the second first conductive electrode 322 may have an extended shape, and the extension direction may be parallel to the extension direction of the extension portion 351. The second first conductive electrode 322 may be linear, arc-shaped, a mixture of linear and arc-shaped, or may have at least one branch. In one embodiment, the projection areas of the plurality of second first conductive electrodes 322 on the first semiconductor layer 311 may be the same or different. The projection of the third first conductive electrode 323 on the first semiconductor layer 311 may form a shape, which may be polygonal, circular, oval, semicircular, or have an arcuate surface.
본 실시예에서 제3 전극(35)은 3개의 연장부(351)를 포함하고, 상기 3개의 연장부(351)는 실질적으로 두 개의 노치(R)를 형성할 수 있고, 또한 두 개의 제4 전극(36)이 상기 두 개의 노치(R) 내에 형성될 수 있다. 본 실시예에서 적어도 하나의 제2의 제1 도전형 전극(322)이 상기 연장부(351)에 형성될 수 있다.In this embodiment, the third electrode 35 includes three extension parts 351, and the three extension parts 351 may substantially form two notches (R), and also two fourth extension parts 351. Electrodes 36 may be formed within the two notches R. In this embodiment, at least one second first conductive electrode 322 may be formed on the extension portion 351.
일 실시예에서 상기 제1의 제1 도전형 전극(321), 제2의 제1 도전형 전극(322), 제3의 제1 도전형 전극(323)의 제1 반도체층(311) 상에서의 투영 형상은 같거나 다를 수 있다. 그 밖에, 제1의 제1 도전형 전극(311), 제2의 제1 도전형 전극(322), 제3의 제1 도전형 전극(323) 및 제3 전극(35)은 동일 공정에서 형성될 수도 있다. In one embodiment, on the first semiconductor layer 311 of the first first conductive electrode 321, the second first conductive electrode 322, and the third first conductive electrode 323. The projection shape may be the same or different. In addition, the first first conductive electrode 311, the second first conductive electrode 322, the third first conductive electrode 323, and the third electrode 35 are formed in the same process. It could be.
도 4d는 본 발명의 제6 실시예에 따른 광전소자(700')의 평면도이다. 본 실시예는 제5 실시예의 가능한 변화예로, 광전소자의 제조방법, 사용 재료, 전극설계 및 도면 부호 등은 상기 제5 실시예와 동일하므로 더 이상 설명하지 않는다. Figure 4d is a plan view of the photoelectric device 700' according to the sixth embodiment of the present invention. This embodiment is a possible variation of the fifth embodiment, and the photoelectric device manufacturing method, materials used, electrode design, and reference numerals are the same as the fifth embodiment, and will not be described further.
본 실시예에서 광전소자(700')의 제2 절연층(3421')은 제2 도전형 전극(33)과 후속 형성된 제4 전극(36)을 전기적으로 연결하기 위한 복수의 제1 개구(3421')를 구비한다. 본 실시예에서 제2 절연층(342)은 복수의 제1 개구(3421)를 구비하여 제3 전극(35) 및 제4 전극(36) 높이의 차이를 줄일 수 있고, 후에 탑재판 또는 회로 소자와 플립 칩 타입 구조를 형성할 때의 단선 확률을 줄여 제품 수율을 증가시킨다. In this embodiment, the second insulating layer 3421' of the photoelectric element 700' has a plurality of first openings 3421 for electrically connecting the second conductive electrode 33 and the subsequently formed fourth electrode 36. ') is provided. In this embodiment, the second insulating layer 342 has a plurality of first openings 3421 to reduce the difference in height between the third electrode 35 and the fourth electrode 36, and is later used as a mounting plate or circuit element. It increases product yield by reducing the probability of disconnection when forming a flip chip type structure.
도 5a 내지 도 5c는 발광모듈을 나타낸 개략도이고, 도 5a는 발광모듈의 외부를 나타낸 투시도이고, 발광모듈(800)은 마운트(502), 광전소자(미도시), 복수의 렌즈(504, 506, 508 및 510) 및 두 개의 전원 공급 단말(512 및 514)을 포함할 수 있다. 이 발광모듈(800)은 후술하는 발광 유닛(540)에 연결될 수 있다. FIGS. 5A to 5C are schematic diagrams showing the light emitting module, and FIG. 5A is a perspective view showing the exterior of the light emitting module. The light emitting module 800 includes a mount 502, a photoelectric element (not shown), and a plurality of lenses 504 and 506. , 508 and 510) and two power supply terminals 512 and 514. This light-emitting module 800 can be connected to a light-emitting unit 540, which will be described later.
도 5b-5c는 발광모듈(800)을 나타낸 단면도이고, 그 중 도 5c는 도 5b의 E 영역 확대도이다. 마운트(502)는 상부 마운트(503) 및 하부 마운트(501)를 포함할 수 있고, 하부 마운트(501)의 표면은 상부 마운트(503)와 접촉할 수 있다. 렌즈(504) 및 렌즈(508)는 상부 마운트(503) 상에 형성된다. 상부 마운트(503)는 적어도 하나의 관통홀(515)을 형성할 수 있고, 본 발명 실시예에 따라 형성된 광전 소자(300) 또는 기타 실시예의 광전소자(미도시)는 상기 관통홀(515)에 형성되어 하부 마운트(501)와 접촉할 수 있고, 또한 고무 재료(521)에 의해 감싸진다. 고무 재료(521) 상에 렌즈(508)가 있고, 고무 재료(521)의 재료는 실리콘 수지, 에폭시 수지 또는 기타 재료일 수 있다. 일 실시예에서 관통홀(515)의 두 측벽 상에 반사층을 형성하여 발광 효율을 증가시킬 수 있다. 하부 마운트(501)의 하부 표면에 금속층(517)을 형성하여 방열 효율을 향상시킬 수 있다. Figures 5b-5c are cross-sectional views showing the light emitting module 800, of which Figure 5c is an enlarged view of area E of Figure 5b. Mount 502 may include an upper mount 503 and a lower mount 501, and a surface of lower mount 501 may contact upper mount 503. Lens 504 and lens 508 are formed on top mount 503. The upper mount 503 may form at least one through hole 515, and the photoelectric device 300 formed according to an embodiment of the present invention or a photoelectric device (not shown) of another embodiment is in the through hole 515. It is formed so that it can contact the lower mount 501 and is also wrapped by the rubber material 521 . There is a lens 508 on the rubber material 521, and the material of the rubber material 521 may be silicone resin, epoxy resin, or other materials. In one embodiment, luminous efficiency can be increased by forming a reflective layer on the two side walls of the through hole 515. Heat dissipation efficiency can be improved by forming a metal layer 517 on the lower surface of the lower mount 501.
도 6a~도 6b는 광원 발생 장치를 나타낸 개략도(900)이고, 광원 발생 장치(900)는 발광 모듈(800), 발광 유닛(540), 발광 모듈(800)에 전류를 공급하는 전기 공급 시스템(미도시) 및 전기 공급 시스템을 제어하는 제어소자(미도시)를 포함할 수 있다. 광원 발생 장치(900)는 가로등, 차등 또는 실내 조명 광원과 같은 조명 장치일 수 있고, 교통 신호 또는 평면 디스플레이 백라이트 모듈의 백라이트 광원일 수도 있다. 6A to 6B are schematic diagrams 900 showing a light source generator, and the light source generator 900 includes a light emitting module 800, a light emitting unit 540, and an electric supply system that supplies current to the light emitting module 800 ( (not shown) and a control element (not shown) that controls the electric supply system. The light source generating device 900 may be a lighting device such as a street light, a differential light, or an indoor lighting light source, and may also be a backlight light source of a traffic signal or a flat display backlight module.
도 7은 전구를 나타낸 개략도이다. 전구(1000)는 하우징(921), 렌즈(922), 조명 모듈(924), 지지 프레임(925), 라디에이터(926), 연결부(927) 및 전기 접속부(928)를 포함한다. 조명 모듈(924)은 마운트(923)를 포함하고, 마운트(923) 상에 적어도 하나의 상기 실시예의 광전 소자(300) 또는 기타 실시예의 광전 소자(미도시)를 포함한다. Figure 7 is a schematic diagram showing a light bulb. The light bulb 1000 includes a housing 921, a lens 922, a lighting module 924, a support frame 925, a radiator 926, a connection part 927, and an electrical connection part 928. Illumination module 924 includes a mount 923 and includes at least one photoelectric device 300 of the above embodiment or a photoelectric device (not shown) of another embodiment on the mount 923.
구체적으로 말하자면, 기판(30)은 성장 및/또는 탑재 기초이다. 후보 재료로는 도전 기판 또는 비도전 기판, 투광 기판 또는 비투광 기판을 포함할 수 있다. 도전 기판 재료는 게르마늄(Ge), 비화갈륨(GaAs), 인화인듐(InP), 탄화규소(SiC), 규소(Si), 산화리튬알루미늄(LiAlO2), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN) 금속일 수 있다. 투광 기판 재료는 사파이어(Sapphire), 산화리튬알루미늄(LiAlO2), 산화아연(ZnO), 질화갈륨(GaN), 유리, 다이아몬드, CVD 다이아몬드, 다이아몬드상 카본(Diamond-Like Carbon; DLC), 첨정석(spinel, MgAl2O4), 산화알루미늄(Al2O3), 산화규소(SiOX) 및 산화리튬갈륨(LiGaO2)일 수 있다. Specifically, substrate 30 is a growth and/or mounting base. Candidate materials may include conductive or non-conductive substrates, transmissive or non-transmissive substrates. Conductive substrate materials include germanium (Ge), gallium arsenide (GaAs), indium phosphide (InP), silicon carbide (SiC), silicon (Si), lithium aluminum oxide (LiAlO 2 ), zinc oxide (ZnO), and gallium nitride (GaN). ), may be aluminum nitride (AlN) metal. Light transmitting substrate materials include sapphire, lithium aluminum oxide (LiAlO 2 ), zinc oxide (ZnO), gallium nitride (GaN), glass, diamond, CVD diamond, diamond-like carbon (DLC), and spinel. (spinel, MgAl 2 O 4 ), aluminum oxide (Al 2 O 3 ) , silicon oxide ( SiO
에피택셜적층(31)은 제1 반도체층(311), 활성층(312), 및 제2 반도체층(313)을 포함한다. 제1 반도체층(311) 및 제2 반도체층(313)은 예를 들면 클래딩층(cladding layer) 또는 구속층(confinement layer)이고, 단일 또는 다층 구조일 수 있다. 상기 제1 반도체층(311)과 제2 반도체층(313)은 전기적 특성, 극성 또는 도펀트가 서로 다르고, 그 전기적 특성은 p형, n형 및 i형 중 적어도 임의의 2개의 조합에서 선택될 수 있고, 각각 전자, 정공을 제공하여, 전자, 정공으로 하여금 활성층(312)에서 결합하여 발광하게 한다. 제1 반도체층(311), 활성층(312) 및 제2 반도체층(313)의 재료는 Ⅲ-Ⅴ족 반도체 재료를 포함할 수 있으며, 예를 들면AlxInyGa(1-x-y)N 또는 AlxInyGa(1-x-y)P이고, 여기서 0≤x, y≤1；(x+y)≤1이다. 활성층(312)의 재료에 따라, 에피택셜적층은 파장이 610nm 내지 650nm 사이에 있는 적색광, 파장이 530nm 내지 570nm 사이에 있는 녹색광, 파장이 450nm 내지 490nm 사이에 있는 청색광 또는 파장이 400nm보다 작은 자외선을 방출한다. The epitaxial layer 31 includes a first semiconductor layer 311, an active layer 312, and a second semiconductor layer 313. The first semiconductor layer 311 and the second semiconductor layer 313 are, for example, a cladding layer or a confinement layer, and may have a single or multi-layer structure. The first semiconductor layer 311 and the second semiconductor layer 313 have different electrical properties, polarity, or dopant, and the electrical properties may be selected from a combination of at least two of p-type, n-type, and i-type. and provide electrons and holes, respectively, so that the electrons and holes combine in the active layer 312 to emit light. The materials of the first semiconductor layer 311, the active layer 312, and the second semiconductor layer 313 may include group III-V semiconductor materials, for example, Al x In y Ga (1-xy) N or Al x In y Ga (1-xy) P, where 0≤x, y≤1；(x+y)≤1. Depending on the material of the active layer 312, the epitaxial layer emits red light with a wavelength between 610 nm and 650 nm, green light with a wavelength between 530 nm and 570 nm, blue light with a wavelength between 450 nm and 490 nm, or ultraviolet light with a wavelength less than 400 nm. emits
본 발명의 다른 한 실시예에서, 광전소자(300, 400, 500, 600, 700, 700')는 에피택셜 소자 또는 발광 다이오드일 수 있고, 그 발광 주파수 스펙트럼은 에피택셜적층의 단일 또는 복수 층의 물리 또는 화학 요소를 변화시켜 조절할 수 있다. 이 단일 또는 복수 층의 에피택셜적층 재료는 알루미늄(Al), 갈륨(Ga), 인듐(In), 인(P), 질소(N), 아연(Zn) 및 산소(O)로 이루어진 군에서 선택될 수 있다. 활성층(312)의 구조는 예를 들면 싱글 헤테로 구조(single heterostructure; SH), 더블사이드 헤테로 구조(double-side double heterostructure; DDH) 또는 다중 양자 우물(multi-quantum well; MQW) 구조이다. 또한, 활성층(312)의 양자 우물의 로그를 조절하면 발광 파장을 변화시킬 수 있다. In another embodiment of the present invention, the photoelectric devices (300, 400, 500, 600, 700, 700') may be epitaxial devices or light-emitting diodes, and the emission frequency spectrum of the single or multiple layers of the epitaxial stack may be It can be controlled by changing physical or chemical factors. This single or multi-layer epitaxial layered material is selected from the group consisting of aluminum (Al), gallium (Ga), indium (In), phosphorus (P), nitrogen (N), zinc (Zn), and oxygen (O). It can be. The structure of the active layer 312 is, for example, a single heterostructure (SH), double-side double heterostructure (DDH), or multi-quantum well (MQW) structure. Additionally, the emission wavelength can be changed by adjusting the logarithm of the quantum well of the active layer 312.
본 발명의 일 실시예에서, 제1 반도체층(311)과 기판(20) 사이에 버퍼층(buffer layer, 미도시)을 선택적으로 더 포함할 수 있다. 이 버퍼층은 두 가지 재료 시스템의 사이에 개재되어, 기판(30)의 재료 시스템을 제1 반도체층(311)으로 "전이"시키는 재료 시스템이다. 발광 다이오드의 구조에 있어서, 버퍼층은 두 재료 사이의 격자 부정합을 감소시키는 재료층이다. 다른 한편으로 버퍼층은 두 가지 재료 또는 두 개로 분리된 구조를 결합시키기 위한 단일 또는 다중 구조로서 버퍼층의 재료는 유기 재료, 무기 재료, 금속 및 반도체 등에서 선택될 수 있으며, 그 구조는 반사층, 열전도층, 도전층, 저항 접촉(ohmic contact)층, 변형 저항층, 응력 완화(stress release)층, 응력 조절(stress adjustment)층, 접합(bonding)층, 파장 변환층, 및 기계 고정 구조 등에서 선택될 수 있다. 일 실시예에서, 이 버퍼층의 재료는 질화알루미늄 또는 질화갈륨에서 선택될 수 있고, 버퍼층은 스퍼터링 또는 원자층 증착(Atomic Layer Deposition, ALD)의 방식으로 형성될 수 있다. In one embodiment of the present invention, a buffer layer (not shown) may optionally be further included between the first semiconductor layer 311 and the substrate 20. This buffer layer is a material system that is interposed between the two material systems and “transfers” the material system of the substrate 30 to the first semiconductor layer 311. In the structure of a light emitting diode, a buffer layer is a material layer that reduces lattice mismatch between two materials. On the other hand, the buffer layer is a single or multiple structure for combining two materials or two separate structures. The material of the buffer layer can be selected from organic materials, inorganic materials, metals, and semiconductors, and its structure includes a reflective layer, a heat-conducting layer, It may be selected from a conductive layer, an ohmic contact layer, a strain resistance layer, a stress release layer, a stress adjustment layer, a bonding layer, a wavelength conversion layer, and a mechanical fixation structure. . In one embodiment, the material of this buffer layer may be selected from aluminum nitride or gallium nitride, and the buffer layer may be formed by sputtering or atomic layer deposition (ALD).
제2 반도체층(313)과 제2 도전형 전극(33) 사이에 접촉층(미도시)을 선택적으로 더 형성할 수 있다. 구체적으로 말하자면, 접촉층은 광학층, 전기층, 또는 이들의 조합일 수 있다. 여기서 "변화"는 전자파 방사선 또는 광선의 적어도 어느 하나의 광학적 특성을 변화시키는 것을 말하며, 상기 특성은 주파수, 파장, 강도, 플럭스량, 효율, 색온, 연색 지수(rendering index), 라이트 필드(light field) 및 가시각도(angle of view)를 포함하나 이에 한정되지 않는다. 전기층은 접촉층의 임의의 대향측 사이의 전압, 저항, 전류, 전기용량 중 적어도 하나의 수치, 밀도, 분포에 변화가 발생하거나 변화가 발생할 추세를 갖게 할 수 있다. 접촉층의 구성 재료는 산화물, 도전 산화물, 투명 산화물, 50% 또는 그 이상의 투과율을 갖는 산화물, 금속, 상대적으로 투광하는 금속, 50% 또는 그 이상의 투과율을 갖는 금속, 유기질, 무기질, 형광체, 인광체, 세라믹스, 반도체, 도핑 반도체, 및 무도핑 반도체 중 적어도 하나를 포함한다. 일부 응용에서, 접촉층의 재료는 산화인듐주석, 산화카드뮴주석, 산화안티몬주석, 산화인듐아연, 산화아연알루미늄 및 산화아연주석 중 적어도 하나이다. 상대적으로 투광하는 금속일 경우, 그 두께는 대략 0.005㎛~0.6㎛이다. A contact layer (not shown) may be optionally further formed between the second semiconductor layer 313 and the second conductive electrode 33. Specifically, the contact layer may be an optical layer, an electrical layer, or a combination thereof. Here, “change” refers to changing at least one optical characteristic of electromagnetic radiation or light, which characteristics include frequency, wavelength, intensity, flux amount, efficiency, color temperature, rendering index, and light field. ) and angle of view, but are not limited thereto. The electric layer may cause a change or have a tendency to change in the value, density, or distribution of at least one of voltage, resistance, current, and capacitance between any opposing sides of the contact layer. The constituent materials of the contact layer include oxides, conductive oxides, transparent oxides, oxides with a transmittance of 50% or more, metals, relatively transparent metals, metals with a transmittance of 50% or more, organic materials, inorganic materials, phosphors, phosphors, It includes at least one of ceramics, semiconductors, doped semiconductors, and undoped semiconductors. In some applications, the material of the contact layer is at least one of indium tin oxide, cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc aluminum oxide, and zinc tin oxide. In the case of a relatively light-transmitting metal, its thickness is approximately 0.005㎛ to 0.6㎛.
이상의 각 도면 및 설명은 단지 특정 실시예에만 대응되나, 각 실시예에서 설명하였거나 또는 개시된 소자, 실시방식, 설계원칙 및 기술 원리는 서로 명백하게 충돌, 모순되거나, 또는 공동으로 실시하기 어려운 것을 제외하고, 필요에 따라 임의로 참고, 교체, 조합, 조절 또는 병합할 수 있다. 본 발명은 위에서 설명한 바와 같으나, 본 발명의 범위, 실시 순서 또는 사용한 재료와 제조 공정 및 방법은 이에 한정되지 않는다. 본 발명에 대한 각종 수식 또는 변경은 모두 본 발명의 정신과 범위를 벗어나지 않는다.Each of the drawings and descriptions above only corresponds to specific embodiments, except that the elements, implementation methods, design principles, and technical principles described or disclosed in each embodiment clearly conflict with, contradict, or are difficult to implement jointly. You can refer to, replace, combine, adjust or merge at your discretion as needed. The present invention is as described above, but the scope of the present invention, the order of implementation, or the materials used, manufacturing process and method are not limited thereto. Various modifications or changes to the present invention do not depart from the spirit and scope of the present invention.
100, 200, 300, 400, 500, 600, 700, 700' : 광전소자
10: 투명기판
12: 반도체적층
14, E1,E2: 전극
30: 기판
U: 광전소자 유닛
31: 에피택셜적층
311: 제1 반도체층
312: 활성층
313: 제2 반도체층
S: 트렌치
341: 제1 절연층
342: 제2 절연층
3421: 제1 개구
3422: 제2 개구
3423: 제3 개구
3424: 제4 개구
3425: 제5 개구
321: 제1의 제1 도전형 전극
322: 제2의 제1 도전형 전극
323: 제3의 제1 도전형 전극
324: 제4의 제1 도전형 전극
33: 제2 도전형 전극
35: 제3 전극
B1: 제1 긴 변
B3: 제2 긴 변
B4: 제1 짧은 변
351: 긴 형상의 연장부
R: 노치
36: 제4 전극
800: 발광모듈
501: 하부 마운트
502: 마운트
503: 상부 마운트
504, 506, 508, 510: 렌즈
512, 514: 전원 공급 단말
515: 관통홀
519: 반사층
521: 고무 재료
540: 하우징
900: 광원발생장치
1000: 전구
721: 하우징
722: 렌즈
724: 조명모듈
725: 지지 프레임
726: 라디에이터
727: 연결부
728: 전기 접속부
ABC: 방향
D1: 거리
H1, H2: 높이100, 200, 300, 400, 500, 600, 700, 700': Photoelectric element
10: Transparent substrate
12: Semiconductor stacking
14, E1, E2: electrodes
30: substrate
U: Photoelectric device unit
31: Epitaxial lamination
311: first semiconductor layer
312: active layer
313: second semiconductor layer
S: Trench
341: first insulating layer
342: second insulating layer
3421: first opening
3422: second opening
3423: Third opening
3424: Fourth opening
3425: Fifth opening
321: first first conductive electrode
322: second first conductive electrode
323: Third first conductive electrode
324: Fourth first conductive electrode
33: second conductive electrode
35: third electrode
B1: first long side
B3: 2nd long side
B4: 1st short side
351: long-shaped extension
R: Notch
36: fourth electrode
800: Light emitting module
501: Lower mount
502: Mount
503: Top mount
504, 506, 508, 510: Lens
512, 514: power supply terminal
515: Through hole
519: reflective layer
521: Rubber material
540: housing
900: Light source generator
1000: light bulb
721: housing
722: Lens
724: Lighting module
725: support frame
726: Radiator
727: Connection
728: Electrical connection
ABC: direction
D1: Distance
H1, H2: Height
Claims (10)
에피택셜적층, 경계, 제2 도전형 전극, 제1 도전형 전극, 및 제3 전극을 포함하고,
상기 에피택셜적층은 제1 반도체층, 상기 제1 반도체층 상에 형성된 활성층, 및 상기 활성층 상에 형성된 제2 반도체층을 포함하고, 상기 제1 반도체층은 제1 부분 및 제2 부분을 포함하고, 상기 활성층은 상기 제2 부분 상에 형성되지 않고, 상기 제1 반도체층의 상기 제2 부분을 노출하고,
상기 경계는 상기 제1 반도체층의 제2 부분을 포함하고, 상기 경계는 2개의 긴 변과 2개의 짧은 변을 포함하고, 임의의 하나의 긴 변과 짧은 변은 코너를 이루고,
상기 제2 도전형 전극은 상기 제2 반도체층 상에 형성되고,
상기 제1 도전형 전극은 단지 상기 경계의 상기 제1 반도체층의 상기 제2 부분 상에만 형성되고, 상기 제2 반도체층에 의해 둘러싸이지 않고, 상기 제1 도전형 전극은 상기 코너 상에 형성되고,
상기 제3 전극은 상기 제1 도전형 전극에 의해 제1 반도체층을 전기적으로 연결하고,
상기 2개의 긴 변 중의 하나에 근접하는 다른 한 제1 도전형 전극을 더 포함하고,
상기 다른 한 제1 도전형 전극은 헤드부와 테일부를 포함하고, 상기 헤드부의 폭은 상기 테일부의 폭보다 크고, 상기 제1 도전형 전극과 상기 다른 한 제1 도전형 전극은 서로 분리되고 서로 접촉되지 않는,
광전소자.In photoelectric devices,
It includes an epitaxial layer, a boundary, a second conductive electrode, a first conductive electrode, and a third electrode,
The epitaxial layer includes a first semiconductor layer, an active layer formed on the first semiconductor layer, and a second semiconductor layer formed on the active layer, and the first semiconductor layer includes a first part and a second part. , the active layer is not formed on the second portion, but exposes the second portion of the first semiconductor layer,
the boundary includes a second portion of the first semiconductor layer, the boundary includes two long sides and two short sides, any one long side and one short side forming a corner,
The second conductive electrode is formed on the second semiconductor layer,
the first conductive electrode is formed only on the second portion of the first semiconductor layer at the boundary, and is not surrounded by the second semiconductor layer, and the first conductive electrode is formed on the corner, ,
The third electrode electrically connects the first semiconductor layer to the first conductive electrode,
Further comprising another first conductive type electrode adjacent to one of the two long sides,
The other first conductive electrode includes a head portion and a tail portion, the width of the head portion is larger than the width of the tail portion, and the first conductive electrode and the other first conductive type electrode are separated from each other and contact each other. It doesn't work,
Photoelectric device.
에피택셜적층, 경계, 복수의 제1 도전형 접촉점 및 제3 전극을 포함하고,
상기 에피택셜적층은 제1 반도체층, 상기 제1 반도체층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2 반도체층을 포함하고, 상기 제1 반도체층은 제1 부분, 제2 부분 및 제3 부분을 포함하고, 상기 활성층은 상기 제2 부분 및 상기 제3 부분 상에 형성되지 않고, 상기 제1 반도체층의 상기 제2 부분 및 상기 제3 부분을 노출하고,
상기 경계는 상기 제1 반도체층의 제2 부분을 포함하고,
복수의 제1 도전형 접촉점은, 상기 경계 내에 위치하는 상기 제1 반도체층의 제3 부분 상에 형성되고 상기 제2 반도체층에 의해 둘러싸인 제1 부분의 복수의 제1 도전형 접촉점 및 상기 경계의 상기 제1 반도체층의 상기 제2 부분 상에 형성되고 상기 제2 반도체층에 의해 둘러싸인 제2 부분의 복수의 제1 도전형 접촉점을 포함하고, 상기 제1 부분의 복수의 제1 도전형 접촉점 중의 하나와 상기 제2 부분의 복수의 제1 도전형 접촉점 중의 하나 사이의 제1 거리는 상기 제1 부분의 복수의 제1 도전형 접촉점 중의 다른 하나와 상기 제2 부분의 복수의 제1 도전형 접촉점 중의 상기 하나 사이의 제2 거리보다 크고,
상기 제3 전극은 상기 복수의 제1 도전형 접촉점에 의해 상기 제1 반도체층을 전기적으로 연결하는,
광전소자. In photoelectric devices,
comprising an epitaxial layer, a boundary, a plurality of first conductivity type contact points, and a third electrode,
The epitaxial layer includes a first semiconductor layer, an active layer formed on the first semiconductor layer, and a second semiconductor layer formed on the active layer, and the first semiconductor layer includes a first part, a second part, and a third part. wherein the active layer is not formed on the second part and the third part, but exposes the second part and the third part of the first semiconductor layer,
the boundary comprises a second portion of the first semiconductor layer,
A plurality of first conductive type contact points are formed on a third portion of the first semiconductor layer located within the boundary and a plurality of first conductive type contact points of the first portion surrounded by the second semiconductor layer and the boundary a plurality of first conductive type contact points of the second portion formed on the second portion of the first semiconductor layer and surrounded by the second semiconductor layer, wherein one of the plurality of first conductive type contact points of the first portion is The first distance between one of the plurality of first conductive type contact points of the second portion is the distance between the other one of the plurality of first conductive type contact points of the first portion and one of the plurality of first conductive type contact points of the second portion. greater than the second distance between said one,
The third electrode electrically connects the first semiconductor layer through the plurality of first conductive contact points,
Photoelectric device.
상기 제2 반도체층을 전기적으로 연결하는 제4 전극을 더 포함하는, 광전소자. According to claim 1 or 2,
An optoelectronic device further comprising a fourth electrode electrically connecting the second semiconductor layer.
상기 제2 반도체층 및 상기 제4 전극 사이에 위치하는 접촉층을 더 포함하고, 상기 접촉층은 산화물, 도전 산화물 또는 투명 산화물을 포함하는, 광전소자. According to paragraph 3,
An optoelectronic device further comprising a contact layer positioned between the second semiconductor layer and the fourth electrode, wherein the contact layer includes an oxide, a conductive oxide, or a transparent oxide.
제1 개구와 제2 개구를 포함하는 절연층을 더 포함하고,
상기 제1 개구는 상기 제4 전극과 상기 제2 반도체층을 전기적으로 연결하고, 상기 제2 개구는 상기 제3 전극과 상기 제1 반도체층을 전기적으로 연결하고, 그중 상기 절연층은 DBR(Distributed Bragg Reflector) 구조를 포함하는, 광전소자. According to paragraph 3,
Further comprising an insulating layer including a first opening and a second opening,
The first opening electrically connects the fourth electrode and the second semiconductor layer, and the second opening electrically connects the third electrode and the first semiconductor layer, wherein the insulating layer is DBR (Distributed A photoelectric device containing a Bragg Reflector structure.
위에서 보면, 상기 제4 전극의 위에서 본 면적은 상기 제3 전극의 위에서 본 면적보다 작은, 광전소자.According to paragraph 3,
When viewed from above, an area of the fourth electrode viewed from above is smaller than an area of the third electrode viewed from above.
상기 제3 전극의 한 경계와 상기 제4 전극의 한 경계 사이의 최소거리는 50μm보다 큰, 광전소자.According to paragraph 3,
A photovoltaic device, wherein the minimum distance between one boundary of the third electrode and one boundary of the fourth electrode is greater than 50 μm.
상기 제1 도전형 전극의 상기 제1 반도체층 상의 투영에 도형이 있고, 상기 도형은 다변형, 원형, 타원형 또는 반원형을 포함하는, 광전소자. According to paragraph 1,
A photovoltaic device, wherein the projection of the first conductive type electrode on the first semiconductor layer has a shape, the shape comprising a polygon, a circle, an oval or a semicircle.
상기 제2 반도체층을 전기적으로 연결하는 제4 전극을 더 포함하고,
상기 다른 한 제1 도전형 전극의 상기 헤드부는 상기 제3 전극에 의해 피복되고, 상기 테일부는 상기 제3 전극 및 상기 제4 전극에 의해 피복되지 않는, 광전소자. According to paragraph 1,
Further comprising a fourth electrode electrically connecting the second semiconductor layer,
An optoelectronic device, wherein the head portion of the other first conductive electrode is covered by the third electrode, and the tail portion is not covered by the third electrode and the fourth electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220051911A KR102631848B1 (en) | 2020-08-14 | 2022-04-27 | Optoelectronic device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200102560A KR102331621B1 (en) | 2019-12-20 | 2020-08-14 | Optoelectronic device |
| KR1020210105963A KR102394347B1 (en) | 2020-08-14 | 2021-08-11 | Optoelectronic device |
| KR1020220051911A KR102631848B1 (en) | 2020-08-14 | 2022-04-27 | Optoelectronic device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210105963A Division KR102394347B1 (en) | 2020-08-14 | 2021-08-11 | Optoelectronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220056845A KR20220056845A (en) | 2022-05-06 |
| KR102631848B1 true KR102631848B1 (en) | 2024-01-30 |
Family
ID=72235818
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210105963A KR102394347B1 (en) | 2020-08-14 | 2021-08-11 | Optoelectronic device |
| KR1020220051911A KR102631848B1 (en) | 2020-08-14 | 2022-04-27 | Optoelectronic device |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210105963A KR102394347B1 (en) | 2020-08-14 | 2021-08-11 | Optoelectronic device |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102394347B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814464B1 (en) * | 2006-11-24 | 2008-03-17 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
| KR101368720B1 (en) * | 2013-01-10 | 2014-03-03 | 주식회사 세미콘라이트 | Semiconductor light emimitting device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101093118B1 (en) * | 2009-08-07 | 2011-12-13 | 서울옵토디바이스주식회사 | A light emitting diode having uniform current density |
-
2021
- 2021-08-11 KR KR1020210105963A patent/KR102394347B1/en active IP Right Grant
-
2022
- 2022-04-27 KR KR1020220051911A patent/KR102631848B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100814464B1 (en) * | 2006-11-24 | 2008-03-17 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
| KR101368720B1 (en) * | 2013-01-10 | 2014-03-03 | 주식회사 세미콘라이트 | Semiconductor light emimitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220056845A (en) | 2022-05-06 |
| KR102394347B1 (en) | 2022-05-03 |
| KR20210102869A (en) | 2021-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905733B2 (en) | Light-emitting device | |
| US20180331154A1 (en) | Optoelectronic device | |
| TWI625868B (en) | Optoelectronic device and method for manufacturing the same | |
| JP6636237B2 (en) | Photoelectric components | |
| CN105280665B (en) | Photoelectric element and manufacturing method thereof | |
| JP6843916B2 (en) | Photoelectric parts | |
| KR102631848B1 (en) | Optoelectronic device | |
| KR102331621B1 (en) | Optoelectronic device | |
| KR102146966B1 (en) | Optoelectronic device | |
| KR102059974B1 (en) | Optoelectronic device | |
| JP7118227B2 (en) | photoelectric components | |
| KR102052040B1 (en) | Optoelectronic device and method for manufacturing the same | |
| KR102198133B1 (en) | Optoelectronic device | |
| JP6942780B2 (en) | Photoelectric parts | |
| KR101974976B1 (en) | Optoelectronic device and method for manufacturing the same | |
| JP7223046B2 (en) | photoelectric components | |
| CN105322066B (en) | Photoelectric element and manufacturing method thereof | |
| TWI758603B (en) | Optoelectronic device and method for manufacturing the same | |
| TWI790911B (en) | Optoelectronic device | |
| TWI662720B (en) | Optoelectronic device and method for manufacturing the same | |
| TWI790912B (en) | Optoelectronic device | |
| TW202327127A (en) | Optoelectronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |