KR102631462B1

KR102631462B1 - 전계발광 표시장치와 그의 전기적 특성 센싱방법

Info

Publication number: KR102631462B1
Application number: KR1020160158661A
Authority: KR
Inventors: 이승주; 김낙윤
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-11-25
Filing date: 2016-11-25
Publication date: 2024-01-31
Also published as: KR20180059651A

Abstract

본 발명의 실시예에 따른 전계발광 표시장치는 1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 분배하는 타이밍 제어부; 상기 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, 상기 N개 계조의 센싱용 데이터전압을 1 프레임 내에서 표시패널에 공급하는 데이터전압 생성부; 및 상기 N개 계조의 센싱용 데이터전압을 기반으로 상기 표시패널의 전기적 특성을 센싱하여 1 프레임 내에서 N개 계조의 디지털 센싱 데이터를 출력하는 센싱부를 구비한다.

Description

전계발광 표시장치와 그의 전기적 특성 센싱방법{Electro Luminance Display Device And Sensing Method For Electrical Characteristic Of The Same}

본 발명은 전계발광 표시장치와 그의 전기적 특성 센싱방법에 관한 것이다.

다양한 평판 표시장치가 개발 및 판매되고 있다. 그 중에서, 전계발광 표시장치는 발광층의 재료에 따라 무기발광 표시장치와 유기발광 표시장치로 대별된다. 특히, 액티브 매트릭스 타입(active matrix type)의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.

자발광 소자인 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection Layer, HIL), 정공수송층(Hole Transport Layer, HTL), 발광층(Emissive Layer, EML), 전자수송층(Electron Transport Layer, ETL) 및 전자주입층(Electron Injection Layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기발광 표시장치는 OLED와 구동 TFT(Thin Film Transistor)를 각각 포함한 화소들을 매트릭스 형태로 배열하고 영상 데이터의 계조에 따라 화소들에서 구현되는 입력 영상의 휘도를 조절한다. 구동 TFT는 자신의 게이트전극과 소스전극 사이에 걸리는 전압에 따라 OLED에 흐르는 구동전류를 제어한다. 구동전류에 따라 OLED의 발광량이 결정되며, OLED의 발광량으로 영상의 휘도가 결정된다.

구동 TFT의 문턱 전압(Vth), 구동 TFT의 전자 이동도(μ), 및 OLED의 문턱 전압 등과 같은 화소의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 화소들에서 동일해야 한다. 하지만, 공정 특성, 시변 특성 등 다양한 원인에 의해 화소들 간에 전기적 특성이 달라질 수 있다. 이러한 전기적 특성 편차는 휘도 편차를 초래하여 원하는 화상을 구현하는 데 제약이 된다.

화소들 간의 휘도 편차를 보상하기 위해, 화소들의 전기적 특성을 센싱하고, 그 센싱 결과를 기초로 입력 영상의 디지털 데이터를 보정하는 외부 보상 기술이 알려져 있다. 휘도 편차가 보상되기 위해서는, 화소에 인가되는 데이터전압이 Δx 만큼 변화될 때 Δy만큼의 전류 변화가 보장되어야 한다. 따라서, 외부 보상 기술은 화소별 Δx를 연산하여 동일한 구동 전류가 OLED에 인가되도록 하여 같은 밝기를 구현하는 것이다. 즉, 외부 보상 기술은 계조 값을 조절하여 각 화소별 밝기가 같아지도록 보상하는 것이다.

외부 보상 기술은 복수회의 센싱을 통해 한 개의 평균 패널 전류(I)-전압(V) 곡선을 얻고, 각 화소의 I-V 곡선이 평균 패널 I-V 곡선에 일치되도록 보상하는 보상 알고리즘을 포함할 수 있다. 평균 패널 I-V 곡선을 얻기 위해서는 N(N은 2 이상의 양의 정수)개의 계조에 대한 디지털 센싱 데이터가 필요하게 된다. 이때, N개 계조의 센싱 데이터는 N 프레임 시간에 해당하는 센싱 시간을 통해 얻어지며, N이 증가할수록 센싱 시간은 증가한다. 따라서, 택 타임(Tact Time) 감소를 위해서는 센싱 시간을 줄일 필요가 있다.

따라서, 본 발명의 목적은 표시패널의 평균 I-V 곡선을 얻는 데 소요되는 센싱 시간을 줄일 수 있도록 한 전계발광 표시장치와 그의 전기적 특성 센싱방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 전계발광 표시장치는 1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 분배하는 타이밍 제어부; 상기 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, 상기 N개 계조의 센싱용 데이터전압을 1 프레임 내에서 표시패널에 공급하는 데이터전압 생성부; 및 상기 N개 계조의 센싱용 데이터전압을 기반으로 상기 표시패널의 전기적 특성을 센싱하여 1 프레임 내에서 N개 계조의 디지털 센싱 데이터를 출력하는 센싱부를 구비한다.

또한, 본 발명의 실시예에 따른 전계발광 표시장치의 전기적 특성 센싱방법은 1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 분배하는 단계; 상기 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, 상기 N개 계조의 센싱용 데이터전압을 1 프레임 내에서 표시패널에 공급하는 단계; 및 상기 N개 계조의 센싱용 데이터전압을 기반으로 상기 표시패널의 전기적 특성을 센싱하여 1 프레임 내에서 N개 계조의 디지털 센싱 데이터를 출력하는 단계를 구비한다.

도 1은 본 발명의 일 실시예에 따른 전계발광 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 외부 보상 회로를 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 외부 보상 방법을 나태는 흐름도이다.
도 4a는 도 3의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다.
도 4b는 도 3의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다.
도 4c는 도 3의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.
도 5 내지 도 7은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.
도 8은 본 발명의 바람직하지 않은 실시예로서 N개 계조의 센싱 데이터를 얻기 위한 일 센싱 방안을 보여주는 도면이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 센싱 방안으로서 1 프레임 내에서 N개 계조의 센싱 데이터를 얻는 센싱 방안을 보여주는 도면이다.
도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 센싱 방안으로서 1 프레임 내에서 N개 계조의 센싱 데이터를 얻는 센싱 방안을 보여주는 도면이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 전계발광 표시장치는 유기발광 물질을 포함한 유기발광 표시장치를 중심으로 설명한다. 하지만, 본 발명의 기술적 사상은 유기발광 표시장치에 국한되지 않고, 무기발광 물질을 포함한 무기발광 표시장치에 적용될 수 있음에 주의하여야 한다.

도 1은 본 발명의 일 실시예에 따른 전계발광 표시장치를 나타내는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 외부 보상 회로를 보여주는 블록도이다. 도 3은 본 발명의 일 실시예에 따른 외부 보상 방법을 나타내는 흐름도이다. 도 4a는 도 3의 외부 보상 방법에서 기준 커브식을 도출하는 것을 나타내는 도면이다. 도 4b는 도 3의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선을 보여주는 도면이다. 그리고, 도 4c는 도 3의 외부 보상 방법에서 표시패널의 평균 I-V 곡선과 보상 대상 화소의 I-V 곡선과 보상 완료된 화소의 I-V 곡선을 보여주는 도면이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전계발광 표시장치는 표시패널(10), 드라이버 IC(D-IC)(20), 보상 IC(30), 호스트 시스템(40), 및 저장 메모리(50)를 포함할 수 있다.

표시패널(10)에는 복수의 화소(PXL), 복수의 신호라인이 구비된다. 신호라인들은 화소(PXL)에 아날로그 데이터전압을 공급하는 복수의 데이터라인, 화소(PXL)에 게이트신호를 공급하는 복수의 게이트라인, 화소(PXL)의 전기적 특성을 센싱하는데 이용되는 복수의 센싱 라인을 포함할 수 있다. 화소(PXL) 구조에 따라 센싱 라인은 생략될 수 있으며, 이 경우 데이터라인을 통해 센싱이 이뤄질 수 있다. 아날로그 데이터전압에는 디스플레이용 데이터전압(Vdata-DIS)와 센싱용 데이터전압(Vdata-SEN)이 포함된다. 화소(PXL)의 전기적 특성은 구동 TFT의 문턱 전압, 구동 TFT의 전자 이동도, 및 OLED의 동작점 전압 등을 포함한다.

표시패널(10)의 화소들(PXL)은 매트릭스 형태로 배치되어 화소 어레이(Pixel array)를 구성한다. 각 화소(PXL)는 데이터라인들 중 어느 하나에, 그리고 게이트라인들 중 적어도 어느 하나에, 그리고 센싱 라인들 중 어느 하나에 연결될 수 있다. 각 화소(PXL)는 전원생성부로부터 고전위 구동전원(VDD)과 저전위 구동전원(VSS)을 공급받도록 구성된다. 이를 위해, 전원생성부는 고전위 화소전원 배선 또는 패드부를 통해서 고전위 구동전원을 화소(PXL)에 공급할 수 있다. 그리고 전원생성부는 저전위 화소전원 배선 또는 패드부를 통해서 저전위 구동전원을 화소(PXL)에 공급할 수 있다.

게이트 구동부(15)는 디스플레이 구동에 필요한 게이트신호와, 센싱 구동에 필요한 게이트 신호를 별도로 생성할 수 있다.

게이트 구동부(15)는 디스플레이 구동시 디스플레이용 게이트신호를 생성하여 게이트라인에 공급할 수 있다. 디스플레이용 게이트신호는 디스플레이용 데이터전압(Vdata-DIS)의 기입 타이밍에 동기되는 신호이다.

게이트 구동부(15)는 센싱 구동시 센싱용 게이트신호를 생성하여 게이트라인에 공급할 수 있다. 센싱용 게이트신호는 센싱용 데이터전압(Vdata-SEN)의 기입 타이밍과 센싱 타이밍에 동기되는 신호이다.

게이트 구동부(15)는 GIP(Gate-driver In Panel) 방식으로 표시 패널(10)의 하부 기판 상에 직접 형성될 수 있다. 게이트 구동부(15)는 표시 패널(10)에서 화소 어레이 바깥의 비 표시영역(즉, 베젤 영역)에 형성되며, 화소 어레이와 동일한 TFT 공정으로 형성될 수 있다.

드라이버 IC(D-IC)(20)는 표시패널(10)의 데이터라인과 센싱라인에 연결된다. 드라이버 IC(D-IC)(20)는 타이밍 제어부(21)와 데이터 구동부(25)를 포함한다.

타이밍 제어부(21)는 호스트 시스템(40)으로부터 입력되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등을 참조로 게이트 구동부(15)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와, 데이터 구동부(25)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 생성할 수 있다.

데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse), 소스 샘플링 클럭(Source Sampling Clock), 및 소스 출력 인에이블신호(Source Output Enable) 등을 포함할 수 있으나 이에 한정되지 않는다. 소스 스타트 펄스는 데이터 구동부(25)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭은 라이징 또는 폴링 에지에 기준하여 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호는 데이터 구동부(25)의 출력 타이밍을 제어한다.

게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock) 등을 포함할 수 있으나, 이에 한정되지 않는다. 게이트 스타트 펄스는 첫 번째 출력을 생성하는 스테이지에 인가되어 그 스테이지의 동작을 활성화한다. 게이트 쉬프트 클럭은 스테이지들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스를 쉬프트시키기 위한 클럭신호이다.

타이밍 제어부(21)는 센싱 구동을 위한 센싱 모드, 및 디스플레이 구동을 위한 디스플레이 모드를 정해진 제어 시퀀스에 따라 제어할 수 있다.

센싱 모드에서는 미리 설정된 계조 데이터를 센싱용 데이터전압으로 변환하여 화소들(PXL)에 인가하고, 화소(PXL)의 전기적 특성을 센싱하여 디지털 센싱 데이터(S-DATA)를 생성한다. 디스플레이 모드에서는 센싱 모드를 통해 획득한 디지털 센싱 데이터(S-DATA)를 기초로 화소들(PXL)에 기입될 입력 영상 데이터를 보정하고, 보정된 영상 데이터를 디스플레이용 데이터전압(Vdata-DIS)으로 변환하여 화소들(PXL)에 인가한다.

타이밍 제어부(21)는 디스플레이 구동을 위한 타이밍 제어신호들과 센싱 구동을 위한 타이밍 제어신호들을 서로 다르게 생성할 수 있다. 단 이에 제한되지 않는다. 타이밍 제어부(21)의 제어에 의해, 센싱 구동은 디스플레이 구동 중의 수직 블랭크 기간에서 수행되거나, 또는 디스플레이 구동이 시작되기 전의 파워 온 시퀀스 기간에서 수행되거나, 또는 디스플레이 구동이 끝난 후의 파워 오프 시퀀스 기간에서 수행될 수 있다. 단 이에 제한되지 않으며 센싱 구동은 디스플레이 구동 중 의 수직 액티브 기간에서 수행되는 것도 가능하다.

수직 블랭크 기간은 입력 영상 데이터가 기입되지 않는 기간으로서, 1 프레임분의 입력 영상 데이터가 기입되는 수직 액티브 구간들 사이마다 배치된다. 파워 온 시퀀스 기간은 구동 전원이 온 된 후부터 입력 영상이 표시될 때까지의 과도 기간을 의미한다. 파워 오프 시퀀스 기간은 입력 영상의 표시가 끝난 후부터 구동 전원이 오프 될 때까지의 과도 기간을 의미한다.

타이밍 제어부(21)는 미리 정해진 센싱 프로세스에 따라 센싱 구동을 위한 제반 동작을 제어할 수 있다. 즉, 센싱 구동은 시스템 전원이 인가되고 있는 도중에 표시장치의 화면만 꺼진 상태, 예컨대, 대기모드, 슬립모드, 저전력모드 등에서 수행될 수도 있다. 단 이에 제한되지 않는다.

데이터 구동부(25)는 센싱부(22)와 데이터전압 생성부(23)를 포함한다.

데이터전압 생성부(23)는 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그 변환기(Digital to Analog converter, 이하 DAC라 함)와 출력 버퍼(미도시)를 구비할 수 있다. DAC는 디스플레이용 데이터전압(Vdata-DIS) 또는 센싱용 데이터전압(Vdata-SEN)을 생성한다. 출력 버퍼는 DAC로부터 입력되는 데이터전압(Vdata-DIS,Vdata-SEN)을 완충하여 출력한다.

데이터전압 생성부(23)는 디스플레이 구동시, DAC를 이용하여 보정 영상 데이터(V-DATA)를 아날로그 감마전압으로 변환하고, 그 변환 결과를 디스플레이용 데이터전압(Vdata-DIS)으로서 데이터라인들에 공급한다. 디스플레이 구동시, 데이터라인들(140)에 공급된 디스플레이용 데이터전압(Vdata-DIS)은 디스플레이용 게이트신호의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가된다. 디스플레이용 데이터전압(Vdata-DIS)에 의해 화소들(PXL)에 마련된 구동 TFT의 게이트-소스 간 전압이 프로그래밍되며, 구동 TFT의 게이트-소스 간 전압에 따라 구동 TFT에 흐르는 구동 전류가 결정된다.

데이터전압 생성부(23)는 센싱 구동시, DAC를 이용하여 미리 설정된 센싱용 데이터전압(Vdata-SEN)을 생성한 후, 데이터라인들에 공급한다. 센싱 구동시, 데이터라인들에 공급된 센싱용 데이터전압(Vdata-SEN)은 센싱용 게이트신호의 턴 온 타이밍에 동기하여 화소들(PXL)에 인가된다. 센싱용 데이터전압(Vdata-SEN)에 의해 화소들(PXL)에 마련된 구동 TFT의 게이트-소스 간 전압이 프로그래밍되며, 구동 TFT의 게이트-소스 간 전압에 따라 구동 TFT에 흐르는 구동 전류가 결정된다.

센싱부(22)는 센싱 구동시, 센싱용 데이터전압(Vdata-SEN)에 따른 화소(PXL)의 전기적 특성을 센싱할 수 있다. 이러한 센싱부(22)는 센싱 유닛과, 아날로그-디지털 변환기(이하, ADC)를 포함할 수 있다.

센싱 유닛은 샘플 앤 홀드부를 포함한 전압 센싱형, 또는 전류 적분기와 샘플 앤 홀드부를 포함한 전류 센싱형으로 구현될 수 있다. 센싱 유닛은 센싱 구동시 구동 TFT에 흐르는 구동 전류를 샘플링하고, 샘플링된 결과를 ADC에 공급한다.

ADC는 센싱 구동시 센싱 유닛으로부터 입력되는 아날로그 샘플링 신호를 디지털 신호로 변환하여 화소(PXL)의 전기적 특성을 나타내는 디지털 센싱 데이터(S-DATA)를 출력한다.

ADC는 플래시 타입의 ADC, 트래킹(tracking) 기법을 이용한 ADC, 연속 근사 레지스터 타입(Successive Approximation Register type)의 ADC 등으로 구현될 수 있다. ADC는 센싱 구동시에 얻어진 디지털 센싱 데이터(S-DATA)를 저장 메모리(50)에 공급한다. 저장 메모리(50)는 디지털 센싱 데이터(S-DATA)를 저장한다. 저장 메모리(50)는 플래시 메모리로 구현될 수 있으나, 이에 한정되지 않는다.

보상 IC(30)는 보상 메모리(32)와 보상부(34)를 포함한다. 보상부(34)는 저장 메모리(50)로부터 읽어들인 디지털 센싱 데이터(S-DATA)를 기반으로 각 화소 별로 오프셋(Offset)과 게인(Gain)을 연산하고, 연산된 오프셋과 게인에 따라 화소들(PXL)에 입력될 디지털 영상 데이터를 변조(또는 보정)하고, 변조된 디지털 영상 데이터(V-DATA)를 드라이버 IC(20)에 공급한다. 이를 위해, 보상부(34)는 파라미터 연산부(31), 및 데이터 보정부(33)를 포함할 수 있다.

파라미터 연산부(31)는 도 3 내지 도 4c와 같이, 복수회의 센싱을 통해 얻어진 N(N은 2 이상의 양의 정수)개 계조의 디지털 센싱 데이터(S-DATA)를 기반으로 패널 전체 화소에 대한 한 개의 평균 패널 전류(I)-전압(V) 곡선을 얻고, 각 화소의 I-V 곡선이 평균 패널 I-V 곡선에 일치되도록 보상하는 보상 알고리즘을 포함할 수 있다.

구체적으로, 파라미터 연산부(31)는 도 3 및 도 4a와 같이 복수 계조(예컨대, A~F 포함 총 7 계조)에 대한 센싱 결과에 공지의 최소자승법[最小自乘法, least square method]을 적용하여 평균 패널 I-V 곡선에 대응되는 하기 수학식 1을 도출한다(S1). 복수 계조(예컨대, A~F 포함 총 7 계조)에 대한 센싱 결과는 타이밍 제어부(21)에서 미리 분배된 복수 계조의 계조 데이터(GDATA)를 기초로 얻어질 수 있다.

수학식 1에서, "a"는 구동 TFT의 전자 이동도이고, "b"는 구동 TFT의 문턱전압이며, "c"는 구동 TFT의 물리적 특성치를 나타낸다. "a"및 "b"는 경시 변화에 따라 달라지는 값인데 반해, "c"는 경시 변화에 무관한 값이다.

파라미터 연산부(31)는 도 3 및 도 4b와 같이 2 포인트에서 측정된 전류값(I1,I2)과 계조값(X,Y 계조)(즉, 데이터전압값(Vdata1,Vdata2))을 기준으로 해당 화소(PXL)의 파라미터값인 a'값, 및 b'값을 계산한다(S2).

파라미터 연산부(31)는 상기 수학식 2에서, 2차 방정식을 이용하여 해당 화소(PXL)의 파라미터값인 a'값, 및 b'값을 산출할 수 있다.

파라미터 연산부(31)는 도 3 및 도 4c와 같이 해당 화소의 I-V 곡선이 평균 패널 I-V 곡선에 일치되도록 하기 위한 오프셋(Offset)과 게인(Gain)을 연산할 수 있다(S3). 보상이 완료된 오프셋(Offset)과 게인(Gain)은 하기 수학식 3과 같다. 수학식 3에서, "Vcomp"는 디지털 레벨의 보상 전압을 지시한다.

보상 메모리(32)는 파라미터 연산부(31)에서 산출한 각 화소(PXL)의 오프셋(Offset)과 게인(Gain)을 저장한다. 보상 메모리(32)는 RAM(Random Access Memory), 예컨대 DDR SDRAM(Double Date Rate Synchronous Dynamic RAM)일 수 있으나, 이에 한정되지 않는다.

데이터 보정부(33)는 보상 메모리(32)로부터 읽어들인 오프셋(Offset)과 게인(Gain)을 기초로 해당 화소(PXL)에 입력될 디지털 영상 데이터를 보정한다(S4). 이를 위해 데이터 보정부(33)는 곱셈기(33A)와 덧셈기(33B)를 포함할 수 있다. 곱셈기(33A)는 입력 디지털 영상 데이터에 게인(Gain)을 곱하여 덧셈기(33B)에 공급한다. 덧셈기(33B)는 곱셈기(33A)의 출력 결과에 오프셋(Offset)을 더하고, 그 결과를 보정 디지털 영상 데이터(V-DATA)로 출력한다.

호스트 시스템(40)은 표시패널(10)의 화소들(PXL)에 입력될 디지털 영상 데이터를 보상 IC(30)에 공급할 수 있다. 호스트 시스템(40)은 디지털 밝기 정보와 같은 유저 입력 정보를 보상 IC(30)에 더 공급할 수 있다. 호스트 시스템(40)은 어플리케이션 프로세서(Application Processor)로 구현될 수도 있다.

도 5 내지 도 7은 외부 보상 모듈의 다양한 구현 예들을 보여주는 도면들이다.

도 5를 참조하면, 본 발명의 전계발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(Chip On Film, COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(Flexible Printed Circuit Board, FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(System Printed Circuit Board, SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

드라이버 IC(D-IC)(20)는 타이밍 제어부(21), 센싱부(22) 및 데이터전압 생성부(23) 외에도 보상부(32)와 보상 메모리(32)를 더 포함할 수 있다. 이 외부 보상 모듈은 드라이버 IC(D-IC)(20)와 보상 IC(도 1의 '30')가 1칩화 된 것이다. 전원 IC(P-IC)(60)는 이 외부 보상 모듈을 동작시키는 데 필요한 각종 구동전원을 생성한다.

도 6을 참조하면, 본 발명의 전계발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

도 6의 외부 보상 모듈은, 보상부(31)와 보상 메모리(32)를 드라이버 IC(D-IC)(20)에 탑재하지 않고 호스트 시스템(40)에 탑재하는 점에서 도 5와 다르다. 도 6의 외부 보상 모듈은, 보상 IC(도 1의 '30')가 호스트 시스템(40)에 통합된 것으로, 드라이버 IC(D-IC)(20)의 구성을 간소화할 수 있다는 점에서 의미가 있다.

도 7을 참조하면, 본 발명의 전계발광 표시장치는 외부 보상 모듈을 구현하기 위해, 칩 온 필름(COF)에 실장된 드라이버 IC(D-IC)(20)와, 연성 인쇄기판(FPCB)에 실장된 저장 메모리(50), 보상 IC(30), 보상 메모리(32) 및 전원 IC(P-IC)(60)와, 시스템 인쇄기판(SPCB)에 실장된 호스트 시스템(40)을 구비할 수 있다.

도 7의 외부 보상 모듈은, 드라이버 IC(20)에 전압 생성부(23)와 센서(21)만을 실장하여 드라이버 IC(20)의 구성을 더욱 간소화하고, 타이밍 제어부(31)와 보상부(32)는 별도로 제작된 보상 IC(30)에 실장하는 점에서 차이가 있다. 그리고, 보상 IC(30), 저장 메모리(50), 보상 메모리(32)를 연성 인쇄기판(FPCB)에 함께 실장함으로써, 보상값의 업 로딩 및 다운 로딩 동작을 용이하게 할 수 있는 이점이 있다.

도 8은 본 발명의 바람직하지 않은 실시예로서 N개 계조의 센싱 데이터를 얻기 위한 일 센싱 방안을 보여주는 도면이다.

도 8을 참조하면, 전술했듯이 패널 전체 화소에 대한 한 개의 평균 패널 전류(I)-전압(V) 곡선을 얻기 위해서는 복수회의 센싱을 통해 N개 계조의 전류 데이터를 센싱해야 한다. 도 8의 센싱 방안은 1 프레임에 1개 계조의 전류 데이터를 센싱하기 때문에, N개 계조의 전류 데이터를 센싱하기 위해 N 프레임의 센싱 시간을 필요로 한다. 예컨대, N이 7이라 가정하면, 도 8의 센싱 방안은 A~F 포함 총 7개 계조의 전류 데이터를 센싱하기 위해 7 프레임의 센싱 시간을 필요로 한다. 도 8의 센싱 방안에 따르면, N이 증가할수록 한 개의 평균 패널 전류(I)-전압(V) 곡선을 얻는데 필요한 센싱 시간이 증가한다.

도 9a 및 도 9b는 본 발명의 일 실시예에 따른 센싱 방안으로서 1 프레임 내에서 N개 계조의 센싱 데이터를 얻는 센싱 방안을 보여주는 도면이다.

도 9a 및 도 9b를 참조하면, 본 발명의 일 실시예에 따른 센싱 방안은 1 프레임 내에 N개의 계조 데이터를 분배하여 1 프레임 센싱을 통해 N개 계조의 전류 데이터를 센싱한다. 이에 따르면, 도 8의 센싱 방안에 비해 센싱 시간을 1/N로 줄일 수 있는 이점이 있다.

이러한 센싱 방안을 구현하기 위해, 타이밍 제어부(도 1의 '21')는 1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 분배한다. 타이밍 제어부(21)는 표시패널을 N개의 가상 표시블록으로 분할하고, N개의 계조 데이터(도 1의 'GDATA')를 N개의 가상 표시블록에 맵핑할 수 있다.

타이밍 제어부(21)는 표시패널의 일측을 기준으로 할 때, 1 프레임 내에서 N개의 계조 데이터를 N개의 가상 표시블록에 계조크기 역순으로 맵핑할 수 있다. 예컨대, N이 7이라 가정하면, 타이밍 제어부(21)는 도 9a와 같이 표시패널을 7개의 가상 표시블록(BL1~BL7)으로 분할하고, 표시패널의 상측을 기준으로 할 때, 7개의 계조 데이터(A~F)를 계조크기 역순으로 맵핑할 수 있다.

한편, 타이밍 제어부(21)는 표시패널의 일측을 기준으로 할 때, 1 프레임 내에서 N개의 계조 데이터를 N개의 가상 표시블록에 계조크기 순으로 맵핑할 수 있다. 예컨대, N이 7이라 가정하면, 타이밍 제어부(21)는 도 9b와 같이 표시패널을 7개의 가상 표시블록(BL1~BL7)으로 분할하고, 표시패널의 상측을 기준으로 할 때, 7개의 계조 데이터(A~F)를 계조크기 순으로 맵핑할 수 있다.

한편, 도면에 도시하지 않았지만, 타이밍 제어부(21)는 N개의 계조 데이터를 N개의 가상 표시블록에 랜덤하게 맵핑할 수도 있다.

이와 같이 타이밍 제어부(21)는 표시패널의 얼룩 특성에 따라 N개의 계조 데이터를 N개의 가상 표시블록에 계조크기 순, 또는 계조크기 역순, 또는 랜덤하게 맵핑함으로써, 1 프레임 센싱을 통해 패널 특성에 맞는 최적의 평균 패널 전류(I)-전압(V) 곡선을 얻을 수 있다.

한편, 타이밍 제어부(21)는 센싱을 위해 2 프레임을 할당하고, 제1 프레임에서는 N개의 계조 데이터를 N개의 가상 표시블록에 계조크기 순(혹은 역순)으로 맵핑하고, 제2 프레임에서는 N개의 계조 데이터를 N개의 가상 표시블록에 계조크기 역순(혹은 순)으로 맵핑함으로써, 센싱의 정확도를 더욱 향상시킬 수 있다.

데이터전압 생성부(도 1 및 도 2의 '23')는 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, N개 계조의 센싱용 데이터전압을 1 프레임 내에서 표시패널에 공급한다.

센싱부(도 1 및 도 2의 '22')는 N개 계조의 센싱용 데이터전압을 기반으로 표시패널의 전기적 특성(즉, N개 계조의 전류 데이터)을 센싱하여 1 프레임 내에서 N개 계조의 디지털 센싱 데이터(도 1 및 도 2의 'S-DATA')를 출력한다.

도 10a 및 도 10b는 본 발명의 다른 실시예에 따른 센싱 방안으로서 1 프레임 내에서 N개 계조의 센싱 데이터를 얻는 센싱 방안을 보여주는 도면이다.

도 10a 및 도 10b를 참조하면, 본 발명의 다른 실시예에 따른 센싱 방안은 1 프레임 내에 N개의 계조 데이터를 분배하여 1 프레임 센싱을 통해 N개 계조의 전류 데이터를 센싱한다. 이에 따르면, 도 8의 센싱 방안에 비해 센싱 시간을 1/N로 줄일 수 있는 이점이 있다.

이러한 센싱 방안을 구현하기 위해, 타이밍 제어부(도 1의 '21')는 1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 분배한다. 타이밍 제어부(21)는 N개의 계조 데이터(도 1의 'GDATA')를 1 프레임 내에서 표시패널의 각기 다른 표시라인에 복수회씩 맵핑할 수 있다. 여기서, "표시라인"은 물리적인 신호라인이 아니라, 서로 수평 방향으로 이웃한 화소들(P)로 이루어진 화소 집합을 의미한다.

N개의 계조 데이터가 인가되는 표시라인들은 물리적으로 가까워 실질적으로 매우 유사한 특성을 갖는다. 즉, 한 화소에 N개의 계조 데이터가 인가되는 것과 유사한 효과를 갖는다. 복수회씩의 맵핑을 통해 N개의 표시라인들마다 N개의 계조 데이터를 인가하면, 표시패널의 모든 화소들에 대해 N개씩 계조 데이터를 인가하는 것과 유사한 효과를 얻을 수 있다. 따라서, 본 발명은 1 프레임 센싱을 통해서도 패널 특성에 맞는 최적의 평균 패널 전류(I)-전압(V) 곡선을 얻을 수 있다.

타이밍 제어부(21)는 표시패널의 일측을 기준으로 할 때, 1 프레임 내에서 N개의 계조 데이터를 표시패널의 표시라인에 복수회씩 계조크기 순으로 맵핑할 수 있다. 예컨대, N이 7이라 가정하면, 타이밍 제어부(21)는 도 10a와 같이 표시패널의 상측을 기준으로 할 때, 7개의 계조 데이터(A~F)를 표시패널의 표시라인(..., HL1~HL7, HL8~HL14,...)에 계조크기 순으로 복수회(전체표시라인수/7)씩 맵핑할 수 있다.

한편, 타이밍 제어부(21)는 표시패널의 일측을 기준으로 할 때, 1 프레임 내에서 N개의 계조 데이터를 표시패널의 표시라인에 복수회씩 계조크기 역순으로 맵핑할 수 있다. 예컨대, N이 7이라 가정하면, 타이밍 제어부(21)는 도 10b와 같이 표시패널의 상측을 기준으로 할 때, 7개의 계조 데이터(A~F)를 표시패널의 표시라인(..., HL1~HL7, HL8~HL14,...)에 계조크기 역순으로 복수회(전체표시라인수/7)씩 맵핑할 수 있다.

이와 같이 타이밍 제어부(21)는 표시패널의 얼룩 특성에 따라 N개의 계조 데이터를 각기 다른 표시라인에 계조크기 순, 또는 계조크기 역순, 또는 랜덤하게 맵핑함으로써, 1 프레임 센싱을 통해 패널 특성에 맞는 최적의 평균 패널 전류(I)-전압(V) 곡선을 얻을 수 있다.

한편, 타이밍 제어부(21)는 센싱을 위해 2 프레임을 할당하고, 제1 프레임에서는 N개의 계조 데이터를 각기 다른 표시라인에 계조크기 순(혹은 역순)으로 맵핑하고, 제2 프레임에서는 N개의 계조 데이터를 각기 다른 표시라인에 계조크기 역순(혹은 순)으로 맵핑함으로써, 센싱의 정확도를 더욱 향상시킬 수 있다.

전술한 바와 같이, 본 발명은 표시패널의 평균 I-V 곡선을 얻는 데 이용되는 N개의 계조 데이터를 1 프레임 내에 분배하고 1 프레임 센싱을 통해 N개의 계조 전류 데이터를 센싱함으로써, 센싱에 소요되는 시간을 크게 줄일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 표시패널 20 : 드라이버 IC
15 : 게이트 구동부 21: 타이밍 제어부
22 : 센서 23 : 데이터전압 생성부
30 : 보상 IC 40 : 호스트 시스템
50 : 저장 메모리

Claims

복수의 화소가 구비되고, 각 화소에 마련된 구동 TFT의 게이트-소스 간 전압이 센싱용 데이터전압에 의해 프로그래밍되며, 상기 구동 TFT의 게이트-소스 간 전압에 따라 상기 구동 TFT에 흐르는 구동 전류가 결정되는 표시패널;
1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 상기 표시패널의 미리 설정된 복수의 맵핑 위치로 분배하는 타이밍 제어부;
상기 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, 상기 N개 계조의 센싱용 데이터전압을 1 프레임 내에서 상기 복수의 맵핑 위치에 대응되는 각 화소에 공급하는 데이터전압 생성부;
상기 N개 계조의 센싱용 데이터전압에 의해 결정되는 N개 계조의 구동 전류를 1 프레임 내에서 상기 복수의 맵핑 위치에 대응되는 각 화소로부터 센싱하고, 상기 N개 계조의 구동 전류에 대응되는 N개 계조의 디지털 센싱 데이터를 출력하는 센싱부; 및
상기 N개 계조의 구동 전류에 대응되는 상기 N개 계조의 디지털 센싱 데이터를 N개 계조의 구동 TFT의 게이트-소스 간 전압에 각각 매칭시켜 상기 표시패널에 대한 한 개의 평균 패널 전류(I)-전압(V) 곡선을 도출하는 파라미터 연산부를 구비하는 전계발광 표시장치.
제 1 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널을 N개의 가상 표시블록으로 분할하고, 상기 N개의 계조 데이터를 상기 N개의 가상 표시블록에 맵핑하는 전계발광 표시장치.
제 2 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 상기 N개의 가상 표시블록에 계조크기 순으로 맵핑하는 전계발광 표시장치.
제 2 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 상기 N개의 가상 표시블록에 계조크기 역순으로 맵핑하는 전계발광 표시장치.
제 2 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 제1 프레임에서 상기 N개의 가상 표시블록에 계조크기 순으로 맵핑하고, 상기 제1 프레임에 이은 제2 프레임에서 상기 N개의 가상 표시블록에 계조크기 역순으로 맵핑하는 전계발광 표시장치.
제 1 항에 있어서,
상기 타이밍 제어부는,
상기 N개의 계조 데이터를 상기 표시패널의 각기 다른 표시라인에 복수회씩 맵핑하는 전계발광 표시장치.
제 6 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 상기 표시패널의 표시라인에 복수회씩 계조크기 순으로 맵핑하는 전계발광 표시장치.
제 6 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 상기 표시패널의 표시라인에 복수회씩 계조크기 역순으로 맵핑하는 전계발광 표시장치.
제 6 항에 있어서,
상기 타이밍 제어부는,
상기 표시패널의 일측을 기준으로 할 때, 상기 N개의 계조 데이터를 제1 프레임에서 상기 표시패널의 표시라인에 복수회씩 계조크기 순으로 맵핑하고, 상기 제1 프레임에 이은 제2 프레임에서 상기 표시패널의 표시라인에 복수회씩 계조크기 역순으로 맵핑하는 전계발광 표시장치.
복수의 화소가 구비되고, 각 화소에 마련된 구동 TFT의 게이트-소스 간 전압이 센싱용 데이터전압에 의해 프로그래밍되며, 상기 구동 TFT의 게이트-소스 간 전압에 따라 상기 구동 TFT에 흐르는 구동 전류가 결정되는 표시패널을 포함한 전계발광 표시장치의 전기적 특성 센싱방법에 있어서,
1 프레임 내에서 N(N은 2이상의 양의 정수)개의 계조 데이터를 상기 표시패널의 미리 설정된 복수의 맵핑 위치로 분배하는 단계;
상기 N개의 계조 데이터를 N개 계조의 센싱용 데이터전압으로 변환하고, 상기 N개 계조의 센싱용 데이터전압을 1 프레임 내에서 상기 복수의 맵핑 위치에 대응되는 각 화소에 공급하는 단계;
상기 N개 계조의 센싱용 데이터전압에 의해 결정되는 N개 계조의 구동 전류를 1 프레임 내에서 상기 복수의 맵핑 위치에 대응되는 각 화소로부터 센싱하고, 상기 N개 계조의 구동 전류에 대응되는 N개 계조의 디지털 센싱 데이터를 출력하는 단계; 및
상기 N개 계조의 구동 전류에 대응되는 상기 N개 계조의 디지털 센싱 데이터를 N개 계조의 구동 TFT의 게이트-소스 간 전압에 각각 매칭시켜 상기 표시패널에 대한 한 개의 평균 패널 전류(I)-전압(V) 곡선을 도출하는 단계를 구비하는 전계발광 표시장치의 전기적 특성 센싱방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제