KR102625448B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR102625448B1
KR102625448B1 KR1020180120701A KR20180120701A KR102625448B1 KR 102625448 B1 KR102625448 B1 KR 102625448B1 KR 1020180120701 A KR1020180120701 A KR 1020180120701A KR 20180120701 A KR20180120701 A KR 20180120701A KR 102625448 B1 KR102625448 B1 KR 102625448B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
active layer
insulating layer
light emitting
Prior art date
Application number
KR1020180120701A
Other languages
English (en)
Other versions
KR20200040979A (ko
Inventor
김재범
김명화
손경석
이승준
이승헌
임준형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180120701A priority Critical patent/KR102625448B1/ko
Priority to US16/581,041 priority patent/US11257885B2/en
Priority to CN201910956618.8A priority patent/CN111048554A/zh
Publication of KR20200040979A publication Critical patent/KR20200040979A/ko
Application granted granted Critical
Publication of KR102625448B1 publication Critical patent/KR102625448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

유기 발광 표시 장치는 제1 영역 및 제1 영역에 인접한 제2 영역을 갖는 기판, 기판 상의 제1 영역에 배치되는 제1 액티브층, 제1 액티브층 상에 배치되는 제1 게이트 전극 및 제1 게이트 전극 상에 배치되는 제1 소스 및 제1 드레인 전극들을 포함하는 제1 반도체 소자, 기판 상의 제2 영역에 배치되는 제2 게이트 전극, 제2 게이트 전극 상에 배치되는 제2 액티브층 및 제2 액티브층 상에 배치되는 제2 소스 및 제2 드레인 전극들을 포함하는 제2 반도체 소자, 제2 액티브층과 제2 소스 및 제2 드레인 전극들 사이에 배치되고, 제2 액티브층의 일부를 노출시키는 개구를 갖는 보호 전극 및 제1 및 제2 반도체 소자들 상에 배치되는 발광 구조물을 포함할 수 있다. 이에 따라, BOE 공정에서 사용되는 부식액으로부터 제2 액티브층을 보호할 수 있고, 제2 반도체 소자의 불량을 방지할 수 있다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND A METHOD OF MANUFACTURING ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 포함하는 유기 발광 표시 장치 및 금속 산화물계 반도체 소자 및 실리콘계 반도체 소자를 포함하는 유기 발광 표시 장치 의 제조 방법에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
최근 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 동시에 포함하는 유기 발광 표시 장치가 개발되고 있다. 상기 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 형성하는 공정에 있어서, 상기 실리콘계 반도체 소자의 콘택홀을 형성한 후 열처리 공정이 수행될 수 있다. 상기 열처리 공정이 수행되는 경우, 상기 콘택홀을 통해 상기 실리콘계 반도체 소자에 포함된 실리콘 반도체층의 일부가 외부로 노출될 수 있고, 상기 노출된 표면이 챔버 내에 존재하는 산소 이온과 반응하여 상기 노출된 표면 상에 산화물이 형성될 수 있다. 상기 산화물을 제거하기 위해 BOE(buffered oxide etchant) 공정이 수행될 수 있다. 상기 BOE 공정을 수행할 경우, 상기 BOE 공정에서 사용되는 부식액(etchant)에 의해 상기 산화물 반도체 소자에 포함된 산화물 반도체층이 손상될 수 있다. 결과적으로 상기 산화물 반도체 소자의 불량이 발생될 수 있다.
본 발명의 일 목적은 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 포함하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 실리콘계 반도체 소자 및 금속 산화물계 반도체 소자를 포함하는 유기 발광 표시 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 제1 영역 및 상기 제1 영역에 인접한 제2 영역을 갖는 기판, 상기 기판 상의 상기 제1 영역에 배치되는 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 전극 및 상기 제1 게이트 전극 상에 배치되는 제1 소스 및 제1 드레인 전극들을 포함하는 제1 반도체 소자, 상기 기판 상의 상기 제2 영역에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 배치되는 제2 액티브층 및 상기 제2 액티브층 상에 배치되는 제2 소스 및 제2 드레인 전극들을 포함하는 제2 반도체 소자, 상기 제2 액티브층과 상기 제2 소스 및 제2 드레인 전극들 사이에 배치되고, 상기 제2 액티브층의 일부를 노출시키는 개구를 갖는 보호 전극 및 상기 제1 및 제2 반도체 소자들 상에 배치되는 발광 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 액티브층은 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극과 중첩하여 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 액티브층은 상기 보호 전극 아래에서 중첩하여 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 보호 전극은 상기 제1 소스 전극의 저면 및 상기 제2 드레인 전극의 저면과 접촉하고, 상기 보호 전극은 상기 제1 소스 전극과 상기 제2 드레인 전극 사이로 정의된 공간에 배치되며, 상기 보호 전극은 상기 제1 소스 전극과 상기 제2 드레인 전극을 전기적으로 연결시킬 수 있다.
예시적인 실시예들에 있어서, 상기 제2 액티브층은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간에서 이격되고, 상기 제1 소스 전극과 상기 제2 드레인 전극 사이로 정의된 공간 및 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 보호 전극은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간 및 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에서 이격되고, 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 상기 공간이 상기 보호 전극의 상기 개구에 해당될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자는 상부 게이트 구조를 가지며 실리콘계 반도체를 포함하고, 상기 제2 반도체 소자는 하부 게이트 구조를 가지며 금속 산화물계 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자의 제1 액티브층은 아몰퍼스 실리콘 또는 폴리 실리콘을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 전극 상에 배치되는 게이트 전극 패턴을 더 포함하고, 상기 게이트 전극 패턴은 상기 제2 게이트 전극과 동일한 층에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 기판 상의 제1 영역에서 상기 제1 액티브층을 덮는 게이트 절연층, 상기 게이트 절연층 상의 제1 영역에서 제1 게이트 전극을 덮는 제1 층간 절연층, 상기 제1 층간 절연층 상의 제2 영역에서 제2 게이트 전극을 덮는 제2 층간 절연층 및 상기 제2 층간 절연층 상에서 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮으며 상기 제1 드레인 전극의 일부를 노출시키는 개구를 갖는 보호 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보호 절연층은 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에서 상기 제2 액티브층의 상면 및 상기 보호 전극의 측면과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 보호 절연층은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간에서 상기 제2 층간 절연층의 상면, 상기 제2 액티브층의 측면 및 상기 보호 전극의 측면과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 층간 절연층은 상기 제2 액티브층의 저면과 접촉하고, 상기 제2 층간 절연층 및 상기 보호 절연층은 실리콘 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 발광 구조물은 상기 제1 및 제2 반도체 소자들 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보호 절연층과 상기 하부 전극 사이에 배치되고, 유기 물질을 포함하는 평탄화층을 더 포함하고, 상기 평탄화층은 상기 보호 절연층의 상기 개구를 통해 노출된 상기 제1 드레인 전극의 상면을 노출시키는 콘택홀을 갖고, 상기 평탄화층의 콘택홀을 통해 상기 하부 전극이 상기 제1 드레인 전극에 접속될 수 있다
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법은 제1 영역 및 상기 제1 영역에 인접한 제2 영역을 갖는 기판을 제공하는 단계, 상기 기판 상의 상기 제1 영역에 소스 및 드레인 영역들을 갖는 제1 액티브층, 제1 게이트 전극 및 게이트 전극 패턴을 형성하는 단계, 상기 기판 상의 상기 제2 영역에 제2 게이트 전극을 형성하는 단계, 상기 제2 게이트 전극 및 상기 게이트 전극 패턴 상에 층간 절연층을 형성하는 단계, 상기 층간 절연층 상에 예비 제2 액티브층 및 상기 제2 액티브층 상에 예비 보호 전극층을 형성하는 단계, 상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 층간 절연층 각각의 제1 부분 및 제2 부분을 제거하여 상기 제1 액티브층의 상기 소스 및 드레인 영역들을 각기 노출시키는 제1 및 제2 콘택홀들을 형성하는 단계, 상기 예비 보호 전극층 상에 예비 전극층을 형성하는 단계 및 상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 예비 전극층을 선택적으로 식각하여 상기 층간 절연층 상의 상기 제1 영역에서 제1 소스 및 제1 드레인 전극들 및 상기 층간 절연층 상의 상기 제2 영역에서 제2 액티브층, 보호 전극, 제2 소스 및 제2 드레인 전극들을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 예비 전극층이 선택적으로 식각되는 경우, 상기 제2 영역에서 상기 예비 보호 전극층의 일부가 제거되어 상기 예비 제2 액티브층의 상면이 노출될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 콘택홀들을 형성하는 단계 이후, 상기 예비 제2 액티브층, 상기 제1 및 제2 콘택홀들 및 상기 제1 액티브층을 열처리 공정을 수행하는 단계 및 상기 열처리 공정 후, 상기 제1 및 제2 콘택홀의 산화막을 제거하는 BOE 공정을 수행하는 단계를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 BOE 공정을 수행하는 경우, 상기 예비 제2 액티브층은 상기 예비 보호 전극층에 의해 보호될 수 있다.
예시적인 실시예들에 있어서, 상기 층간 절연층 상에서 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮는 보호 절연층을 형성하는 단계를 더 포함하고, 상기 보호 절연층은 상기 제2 영역에서 상기 제2 액티브층의 상면 및 상기 보호 전극층의 측면과 접촉할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 보호 전극을 포함함으로써, BOE 공정에서 사용되는 부식액으로부터 제2 액티브층을 보호할 수 있다. 이에 따라, 유기 발광 표시 장치는 제2 반도체 소자의 불량을 방지할 수 있다.
또한, 실리콘 산화물로 구성된 제2 층간 절연층 및 보호 절연층이 제2 액티브층과 직접적으로 접촉함으로써, 제2 액티브층의 계면 특성이 상대적으로 향상될 수 있다. 이에 따라, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치가 상대적으로 신뢰성이 향상된 제2 반도체 소자를 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 제1 액티브층 및 예비 제2 액티브층 상에 열처리 공정이 수행되는 경우, 구동 트랜지스터인 제1 반도체 소자의 구동 범위가 상대적으로 넓어질 수 있고, 스위칭 트랜지스터인 제2 반도체 소자의 문턱 전압의 산포가 줄어들 수 있기 때문에 상대적으로 정밀한 제2 반도체 소자를 수득할 수 있다. 또한, 상기 열처리 공정이 제1 액티브층 및 예비 제2 액티브층 상에 동시에 수행됨으로써, 유기 발광 표시 장치의 제조 비용이 상대적으로 감소될 수 있다.
또한, 예비 보호 전극층이 예비 제2 액티브층을 완전히 커버하기 때문에 예비 보호 전극층은 상기 BOE 공정에서 사용되는 부식액으로부터 예비 제2 액티브층을 보호할 수 있다. 이에 따라, 예비 제2 액티브층이 형성된 후, 예비 제2 액티브층의 손상 없이 상기 BOE 공정이 수행될 수 있다.
다만, 본 발명의 효과들이 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 2 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 12는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 제1 반도체 소자(250), 제2 반도체 소자(255), 게이트 전극 패턴(180), 게이트 절연층(150), 제1 층간 절연층(190), 제2 층간 절연층(300), 보호 전극(195), 보호 절연층(400), 평탄화층(270), 발광 구조물(200), 화소 정의막(310) 등을 포함할 수 있다. 여기서, 제1 반도체 소자(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함할 수 있고, 제2 반도체 소자(255)는 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함할 수 있다. 또한, 발광 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다.
유기 발광 표시 장치(100)가 보호 전극(195)을 포함함으로써 BOE(buffered oxide etchant) 공정에 사용되는 부식액(etchant)으로부터 제2 액티브층(135)을 보호할 수 있다.
기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(soda-lime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상부 구조물(예를 들어, 제1 반도체 소자(250), 제2 반도체 소자(255), 발광 구조물(200) 등)이 배치될 수 있다. 이러한 상부 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상기 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상기 상부 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 기판(110)으로 이용될 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 영역(10) 및 제2 영역(20)을 가질 수 있고, 제1 영역(10)과 제2 영역(20)은 인접하여 위치할 수 있다. 예를 들면, 제1 영역(10)은 구동 트랜지스터가 배치되는 영역일 수 있고, 제2 영역(20)은 스위칭 트랜지스터가 배치되는 영역일 수 있다.
기판(110) 상에 버퍼층(도시되지 않음)이 배치될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 제1 반도체 소자(250), 제2 반도체 소자(255) 및 발광 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
제1 액티브층(130)이 기판(110) 상의 제1 영역(10)에 배치될 수 있다. 예를 들면, 제1 액티브층(130)은 산화물 반도체, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon) 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 실리콘계 반도체를 포함할 수 있고, 상기 아몰퍼스 실리콘 또는 폴리 실리콘으로 구성될 수 있다. 또한, 제1 액티브층(130)은 소스 영역, 드레인 영역 및 상기 소스 영역 및 상기 드레인 영역 사이에 위치하는 채널 영역으로 구분될 수 있다. 예를 들면, 제1 콘택홀(212)이 상기 소스 영역을 노출시킬 수 있고, 제2 콘택홀(232)이 상기 드레인 영역을 노출시킬 수 있다.
기판(110) 및 제1 액티브층(130) 상의 제1 영역(10) 및 제2 영역(20)에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 기판(110) 상의 제1 영역(10)에서 제1 액티브층(130)을 덮을 수 있고, 기판(110) 상에 전체적으로 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 기판(110) 상에서 제1 액티브층(130)을 덮으며, 제1 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 게이트 절연층(150)은 기판(110) 상에서 제1 액티브층(130)을 충분히 덮을 수 있으며, 제1 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 선택적으로, 게이트 절연층(150)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
제1 게이트 전극(170)은 게이트 절연층(150) 상의 제1 영역(10)에 배치될 수 있다. 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 다시 말하면, 제1 게이트 전극(170)은 제1 액티브층(130)의 상기 채널 영역과 중첩하여 위치할 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
게이트 절연층(150) 및 제1 게이트 전극(170) 상의 제1 영역(10) 및 제2 영역(20)에는 제1 층간 절연층(190)이 배치될 수 있다. 제1 층간 절연층(190)은 게이트 절연층(150) 상의 제1 영역(10)에서 제1 게이트 전극(170)을 덮을 수 있고, 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들면, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 덮으며, 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 제1 층간 절연층(190)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
게이트 전극 패턴(180)이 제1 층간 절연층(190) 상의 제1 영역(10)에 배치될 수 있다. 게이트 전극 패턴(180)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극 패턴(180)은 배선으로 기능할 수 있다. 예를 들면, 게이트 전극 패턴(180)은 데이터 신호를 제공하는 데이터 신호 배선, 게이트 신호를 제공하는 게이트 신호 배선, 초기화 신호를 제공하는 초기화 신호 배선, 발광 신호를 제공하는 발광 신호 배선, 전압 전압을 제공하는 전원 전압 배선 등일 수 있다. 게이트 전극 패턴(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극 패턴(180)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 다른 예시적인 실시예들에 있어서, 게이트 전극 패턴(180)이 전극으로 기능할 수도 있다. 이러한 경우, 게이트 전극 패턴(180) 상에 배선이 추가적으로 배치될 수 있고, 상기 배선이 콘택홀을 통해 게이트 전극 패턴(180)에 접속될 수 있다.
제2 게이트 전극(175)은 제1 층간 절연층(190) 상의 제2 영역(20)에 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(175)은 게이트 전극 패턴(180)과 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 제2 게이트 전극(175)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
제1 층간 절연층(190), 제2 게이트 전극(175) 및 게이트 전극 패턴(180) 상에 제2 층간 절연층(300)이 배치될 수 있다. 제2 층간 절연층(300)은 제1 층간 절연층(190) 상의 제1 영역(10)에서 게이트 전극 패턴(180)을 덮을 수 있고, 제1 층간 절연층(190) 상의 제2 영역(20)에서 제2 게이트 전극(175)을 덮을 수 있으며, 제1 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 층간 절연층(300)은 제1 층간 절연층(190) 상에서 게이트 전극 패턴(180) 및 제2 게이트 전극(175)을 덮으며, 게이트 전극 패턴(180) 및 제2 게이트 전극(175)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제2 층간 절연층(300)은 제1 층간 절연층(190) 상에서 게이트 전극 패턴(180) 및 제2 게이트 전극(175)을 충분히 덮을 수 있으며, 게이트 전극 패턴(180) 및 제2 게이트 전극(175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 제2 층간 절연층(300)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 선택적으로, 제2 층간 절연층(300)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 제2 반도체 소자(255)의 특성 확보를 위해 또는 신뢰성을 확보하기 위해 제2 층간 절연층(300)은 제2 액티브층(135)과 직접적으로 접촉할 수 있다. 다시 말하면, 제2 층간 절연층(300)의 상면은 제2 액티브층(135)의 저면과 직접적으로 접촉할 수 있다. 예를 들면, 산화물 반도체로 구성된 제2 액티브층(135)과 실리콘 산화물로 구성된 제2 층간 절연층(300)이 직접적으로 접촉하는 경우 제2 액티브층(135)의 계면 특성이 상대적으로 개선될 수 있다.
제2 액티브층(135)이 제2 층간 절연층(300) 상의 제2 영역(20)에 배치될 수 있다. 제2 액티브층(135)은 제2 층간 절연층(300) 중에서 하부에 제2 게이트 전극(175)이 위치하는 부분 상에 배치될 수 있다. 또한, 제2 액티브층(135)이 제2 층간 절연층(300) 상에서 제2 영역(20)으로부터 제1 영역(10)으로의 방향인 제1 방향으로 연장될 수 있다. 예시적인 실시예들에 있어서, 제2 액티브층(135)은 보호 전극(195), 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)과 중첩하여 위치할 수 있고, 제1 콘택홀(212) 및 제2 콘택홀(232)을 노출시킬 수 있다. 또한, 제2 액티브층(135)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에 배치될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 더욱이, 제2 액티브층(135)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에 배치될 수 있다. 제2 액티브층(135)은 산화물 반도체를 포함할 수 있다. 다시 말하면, 제2 액티브층(135)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 산화물 반도체층일 수 있다. 예를 들면, 제2 액티브층(135)은 아연 산화물(ZnOx), 갈륨 산화물(GaOx), 티타늄 산화물(TiOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 인듐-갈륨 산화물(IGO), 인듐-아연 산화물(IZO), 인듐-주석 산화물(ITO), 갈륨-아연 산화물(GZO), 아연-마그네슘 산화물(ZMO), 아연-주석 산화물(ZTO), 아연-지르코늄 산화물(ZnZrxOy), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO), 인듐-갈륨-하프늄 산화물(IGHO), 주석-알루미늄-아연 산화물(TAZO) 및 인듐-갈륨-주석 산화물(IGTO) 등을 포함할 수 있다.
보호 전극(195)이 제2 액티브층(135) 상의 제2 영역(20)에 배치될 수 있다. 보호 전극(195)은 제2 액티브층(135)과 제2 소스 및 제2 드레인 전극들(215, 235) 사이에 배치될 수 있다. 또한, 보호 전극(195)은 제2 영역(20)에서 제2 액티브층(135)의 상면을 노출시키는 제1 개구 및 제1 영역(10)에서 제2 층간 절연층(300)의 상면을 노출시키는 제2 개구를 가질 수 있다. 더욱이, 보호 전극(195)이 제2 액티브층(135) 상에서 상기 제1 방향으로 연장될 수 있다. 예시적인 실시예들에 있어서, 보호 전극(195)은 제2 액티브층(135), 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)과 중첩하여 위치할 수 있고, 제1 콘택홀(212) 및 제2 콘택홀(232)을 노출시킬 수 있다. 또한, 보호 전극(195)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에서 이격될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 여기서, 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 상기 공간이 상기 제1 개구에 해당될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 상기 공간이 상기 제2 개구에 해당될 수 있다. 더욱이, 보호 전극(195)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에 배치될 수 있다. 예를 들면, 보호 전극(195)은 제1 소스 전극(210)의 저면 및 제2 드레인 전극(235)의 저면과 접촉하고, 보호 전극(195)은 제1 소스 전극(210)과 제2 드레인 전극(235)을 전기적으로 연결시킬 수 있다.
보호 전극(195)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 보호 전극(195)은 금(Au), 은(Ag), 알루미늄(Al), 텅스텐(W), 구리(Cu), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 선택적으로, 보호 전극(195)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
예를 들면, 유기 발광 표시 장치(100)의 제조 공정에 있어서, 보호 전극(195)은 상기 BOE 공정에 사용되는 부식액으로부터 제2 액티브층(135)을 보호하기 위해 상기 부식액으로부터 식각되지 않는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 보호 전극(195)은 몰리브데늄 또는 구리로 구성될 수 있다.
제1 소스 전극(210) 및 제1 드레인 전극(230)이 보호 전극(195) 상의 제1 영역(10)에 배치될 수 있다. 제1 소스 전극(210)은 제2 액티브층(135), 보호 전극(195), 제2 층간 절연층(300), 제1 층간 절연층(190) 및 게이트 절연층(150)의 제1 부분을 제거하여 형성된 제1 콘택홀(212)을 통해 제1 액티브층(130)의 상기 소스 영역에 접속될 수 있고, 제1 드레인 전극(230)은 제2 액티브층(135), 보호 전극(195), 제2 층간 절연층(300), 제1 층간 절연층(190) 및 게이트 절연층(150)의 제2 부분을 제거하여 형성된 제2 콘택홀(232)을 통해 제1 액티브층(130)의 상기 드레인 영역에 접속될 수 있다. 제1 소스 전극(210) 및 제1 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 소스 전극(210) 및 제1 드레인 전극(230) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 제1 반도체 소자(250)가 구성될 수 있다. 여기서, 제1 반도체 소자(250)는 실리콘계 반도체를 포함하는 구동 트랜지스터로 기능할 수 있다. 또한, 제1 반도체 소자(250)는 상부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다.
제2 소스 전극(215) 및 제2 드레인 전극(235)이 제2 층간 절연층(300) 상의 제2 영역(20)에 배치될 수 있다. 제2 소스 전극(215)은 제2 게이트 전극(175)의 제1 측부와 중첩하여 보호 전극(195) 상에 배치될 수 있고, 제2 드레인 전극(235)은 제2 게이트 전극(175)의 상기 제1 측부와 다른 제2 측부와 중첩하여 보호 전극(195) 상에 배치될 수 있다. 다시 말하면, 제2 소스 및 제2 드레인 전극들(215, 235)은 제2 게이트 전극(175)의 양측부와 중첩하여 보호 전극(195) 상에 배치될 수 있고, 제2 액티브층(135)의 상면의 일부를 노출시킬 수 있다. 제2 소스 전극(215) 및 제2 드레인 전극(235) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)은 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 제2 소스 전극(215) 및 제2 드레인 전극(235) 각각은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 제2 반도체 소자(255)가 구성될 수 있다. 여기서, 제2 반도체 소자(255)는 산화물계 반도체를 포함하는 스위칭 트랜지스터로 기능할 수 있다. 또한, 제2 반도체 소자(255)는 하부 게이트 구조를 갖는 트랜지스터로 기능할 수 있다.
다만, 유기 발광 표시 장치(100)가 2개의 트랜지스터들(예를 들어, 제1 반도체 소자(250) 및 제2 반도체 소자(255))을 포함하는 구성을 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 유기 발광 표시 장치(100)는 적어도 3개의 트랜지스터들 및 적어도 하나의 커패시터를 포함하는 구성을 가질 수도 있다.
제2 층간 절연층(300), 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235) 상에 보호 절연층(400)이 배치될 수 있다. 보호 절연층(400)은 제2 층간 절연층(300) 상의 제1 영역(10)에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 영역(20)에서 제2 소스 및 제2 드레인 전극들(215, 235)을 덮을 수 있고, 제2 층간 절연층(300) 상에 전체적으로 배치될 수 있다. 예를 들면, 보호 절연층(400)은 제2 층간 절연층(300) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 덮으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 보호 절연층(400)은 제2 층간 절연층(300) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 충분히 덮을 수 있으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 예시적인 실시예들에 있어서, 보호 절연층(400)은 제1 영역(10)에서 제1 드레인 전극(230)의 상면의 일부를 노출시키는 개구(402)를 가질 수 있다. 하부 전극(290)이 개구(402) 및 평탄화층(270)의 콘택홀을 통해 제1 드레인 전극(230)에 접속될 수 있다. 보호 절연층(400)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 보호 절연층(400)은 실리콘 산화물로 구성될 수 있다. 또한, 보호 절연층(400)은 제2 소스 전극(215) 및 제2 드레인 전극(235) 사이로 정의된 공간(예를 들어, 보호 전극(195)의 상기 제1 개구)에서 제2 액티브층(135)의 상면 및 보호 전극(195)의 측면과 직접적으로 접촉할 수 있다. 실리콘 산화물로 구성된 보호 절연층(400)이 제2 액티브층(135)과 직접적으로 접촉함으로써 제2 액티브층(135)의 계면 특성이 상대적으로 개선될 수 있다. 더욱이, 보호 절연층(400)은 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간(예를 들어, 보호 전극(195)의 상기 제2 개구)에서 제2 층간 절연층(300)의 상면, 제2 액티브층(135)의 측면 및 보호 전극(195)의 측면과 직접적으로 접촉할 수 있다. 선택적으로, 보호 절연층(400)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
보호 절연층(400) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 보호 절연층(400) 상에 전체적으로 배치될 수 있다. 예를 들면, 평탄화층(270)은 보호 절연층(400)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 제1 드레인 전극(230)의 상면의 일부가 노출될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 관통하여 제1 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 제1 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스터 등을 포함할 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 발광 구조물(200)이 구성될 수 있다.
봉지 기판(미도시)이 상부 전극(340) 상에 배치될 수도 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수도 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수 있다. 이러한 경우, 유기 발광 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 상기 적층 구조는 제1 무기층, 유기층 및 제2 무기층을 포함할 수 있다. 예를 들면, 상부 전극(340)의 프로파일을 따라 가요성을 갖는 상기 제1 무기층이 배치될 수 있고, 상기 제1 무기층 상에 가요성을 갖는 상기 유기층이 배치될 수 있으며, 상기 유기층 상에 가요성을 갖는 상기 제2 무기층이 배치될 수 있다. 즉, 상기 적층 구조는 상부 전극(340)과 직접적으로 접촉하는 박막 봉지 구조물에 해당될 수 있다. 이에 따라, 유기 발광 표시 장치(100)가 구성될 수 있다.
실리콘 산화물로 구성된 제2 층간 절연층(300) 및 보호 절연층(400)이 제2 액티브층(135)과 직접적으로 접촉함으로써, 제2 액티브층(135)의 계면 특성이 상대적으로 향상될 수 있다. 이에 따라, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)가 상대적으로 신뢰성이 향상된 제2 반도체 소자(255)를 가질 수 있다.
또한, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 보호 전극(195)을 포함함으로써, 상기 BOE 공정에서 사용되는 부식액으로부터 제2 액티브층(135)을 보호할 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 제2 반도체 소자(255)의 불량을 방지할 수 있다.
도 2 내지 도 10은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료를 포함할 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 선택적으로, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 예시적인 실시예들에 있어서, 기판(110)은 제1 영역(10) 및 제2 영역(20)을 가질 수 있고, 제1 영역(10)과 제2 영역(20)은 인접하여 위치할 수 있다.
기판(110) 상에 버퍼층(도시되지 않음)이 형성될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 액티브층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 형성되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
제1 액티브층(130)이 기판(110) 상의 제1 영역(10)에 형성될 수 있다. 예를 들면, 제1 액티브층(130)은 산화물 반도체, 아몰퍼스 실리콘, 폴리 실리콘 또는 유기물 반도체 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130)은 실리콘계 반도체를 포함할 수 있고, 상기 아몰퍼스 실리콘 또는 폴리 실리콘으로 구성될 수 있다. 또한, 제1 액티브층(130)은 소스 영역, 드레인 영역 및 상기 소스 영역 및 상기 드레인 영역 사이에 위치하는 채널 영역으로 구분될 수 있다.
기판(110) 및 제1 액티브층(130) 상의 제1 영역(10) 및 제2 영역(20)에 게이트 절연층(150)이 형성될 수 있다. 게이트 절연층(150)은 기판(110) 상의 제1 영역(10)에서 제1 액티브층(130)을 덮을 수 있고, 기판(110) 상에 전체적으로 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 기판(110) 상에서 제1 액티브층(130)을 덮으며, 제1 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 게이트 절연층(150)은 기판(110) 상에서 제1 액티브층(130)을 충분히 덮을 수 있으며, 제1 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 게이트 절연층(150)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
제1 게이트 전극(170)은 게이트 절연층(150) 상의 제1 영역(10)에 형성될 수 있다. 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 제1 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 다시 말하면, 제1 게이트 전극(170)은 제1 액티브층(130)의 상기 채널 영역과 중첩하여 위치할 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
도 3을 참조하면, 게이트 절연층(150) 및 제1 게이트 전극(170) 상의 제1 영역(10) 및 제2 영역(20)에는 제1 층간 절연층(190)이 형성될 수 있다. 제1 층간 절연층(190)은 게이트 절연층(150) 상의 제1 영역(10)에서 제1 게이트 전극(170)을 덮을 수 있고, 게이트 절연층(150) 상에 전체적으로 형성될 수 있다. 예를 들면, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 덮으며, 제1 게이트 전극(170)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 제1 층간 절연층(190)은 게이트 절연층(150) 상에서 제1 게이트 전극(170)을 충분히 덮을 수 있으며, 제1 게이트 전극(170)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 제1 층간 절연층(190)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
게이트 전극 패턴(180)이 제1 층간 절연층(190) 상의 제1 영역(10)에 형성될 수 있다. 게이트 전극 패턴(180)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극 패턴(180)은 배선으로 기능할 수 있다. 예를 들면, 게이트 전극 패턴(180)은 데이터 신호를 제공하는 데이터 신호 배선, 게이트 신호를 제공하는 게이트 신호 배선, 초기화 신호를 제공하는 초기화 신호 배선, 발광 신호를 제공하는 발광 신호 배선, 전압 전압을 제공하는 전원 전압 배선 등일 수 있다. 게이트 전극 패턴(180)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제2 게이트 전극(175)은 제1 층간 절연층(190) 상의 제2 영역(20)에 형성될 수 있다. 예시적인 실시예들에 있어서, 제2 게이트 전극(175)은 게이트 전극 패턴(180)과 동일한 층에 위치할 수 있고, 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 예비 게이트 전극층이 제1 층간 절연층(190) 상에 전체적으로 형성된 후, 상기 예비 게이트 전극층을 선택적으로 식각하여 제2 게이트 전극(175) 및 게이트 전극 패턴(180)이 동시에 형성될 수 있다. 제2 게이트 전극(175)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다.
제1 층간 절연층(190), 제2 게이트 전극(175) 및 게이트 전극 패턴(180) 상에 제2 층간 절연층(300)이 형성될 수 있다. 제2 층간 절연층(300)은 제1 층간 절연층(190) 상의 제1 영역(10)에서 게이트 전극 패턴(180)을 덮을 수 있고, 제1 층간 절연층(190) 상의 제2 영역(20)에서 제2 게이트 전극(175)을 덮을 수 있으며, 제1 층간 절연층(190) 상에 전체적으로 형성될 수 있다. 예를 들면, 제2 층간 절연층(300)은 제1 층간 절연층(190) 상에서 게이트 전극 패턴(180) 및 제2 게이트 전극(175)을 덮으며, 게이트 전극 패턴(180) 및 제2 게이트 전극(175)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 제2 층간 절연층(300)은 제1 층간 절연층(190) 상에서 게이트 전극 패턴(180) 및 제2 게이트 전극(175)을 충분히 덮을 수 있으며, 게이트 전극 패턴(180) 및 제2 게이트 전극(175)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수도 있다. 제2 층간 절연층(300)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 선택적으로, 제2 층간 절연층(300)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
도 4를 참조하면, 예비 제2 액티브층(1135)이 제2 층간 절연층(300) 상의 제1 영역(10) 및 제2 영역(20)에 전체적으로 형성될 수 있다. 예를 들면, 예비 제2 액티브층(1135)은 제2 층간 절연층(300)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 예비 제2 액티브층(1135)은 산화물 반도체를 사용하여 형성될 수 있다. 다시 말하면, 예비 제2 액티브층(1135)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄, 지르코늄, 마그네슘 등을 함유하는 이성분계 화합물, 삼성분계 화합물, 사성분계 화합물 등을 포함하는 산화물 반도체층일 수 있다. 예를 들면, 예비 제2 액티브층(1135)은 아연 산화물, 갈륨 산화물, 티타늄 산화물, 주석 산화물, 인듐 산화물, 인듐-갈륨 산화물, 인듐-아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 아연-마그네슘 산화물, 아연-주석 산화물, 아연-지르코늄 산화물, 인듐-갈륨-아연 산화물, 인듐-아연-주석 산화물, 인듐-갈륨-하프늄 산화물, 주석-알루미늄-아연 산화물 및 인듐-갈륨-주석 산화물 등을 포함할 수 있다.
예비 보호 전극층(1195)이 제2 층간 절연층(300) 상의 제1 영역(10) 및 제2 영역(20)에 전체적으로 형성될 수 있다. 예를 들면, 예비 보호 전극층(1195)은 예비 제2 액티브층(1135)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 예비 보호 전극층(1195)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들면, 예비 보호 전극층(1195)은 금, 은, 알루미늄, 텅스텐, 구리, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 선택적으로, 예비 보호 전극층(1195)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예시적인 실시예들에 있어서, 예비 보호 전극(1195)은 아래에서 설명될 BOE 공정에 사용되는 부식액으로부터 예비 제2 액티브층(1135)을 보호하기 위해 상기 부식액으로부터 식각되지 않는 물질을 포함할 수 있다. 예를 들면, 예비 보호 전극(1195)은 몰리브데늄 또는 구리로 구성될 수 있다.
도 5를 참조하면, 제1 영역(10)에서 예비 제2 액티브층(1135), 예비 보호 전극층(1195), 제2 층간 절연층(300), 제1 층간 절연층(190) 및 게이트 절연층(150)의 제1 부분을 제거하여 제1 콘택홀(212)이 형성될 수 있다. 제1 콘택홀(212)은 제1 액티브층(130)의 상기 소스 영역을 노출시킬 수 있다. 또한, 제1 영역(10)에서 예비 제2 액티브층(1135), 예비 보호 전극층(1195), 제2 층간 절연층(300), 제1 층간 절연층(190) 및 게이트 절연층(150)의 제2 부분을 제거하여 제2 콘택홀(232)이 형성될 수 있다. 제2 콘택홀(232)은 제1 액티브층(130)의 상기 드레인 영역을 노출시킬 수 있다. 예비 제2 액티브층(1135), 예비 보호 전극층(1195), 제2 층간 절연층(300), 제1 층간 절연층(190) 및 게이트 절연층(150)의 상기 제1 및 제2 부분들은 산소 플라즈마 공정을 통해 제거될 수 있다.
도 6을 참조하면, 기판(110) 상에 전체적으로 열처리 공정이 수행될 수 있다. 예시적인 실시예들에 있어서, 제1 액티브층(130) 상에 상기 열처리 공정이 수행되는 경우, 아래에 설명될 구동 트랜지스터인 제1 반도체 소자(250)의 구동 범위(driving-range)가 상대적으로 넓어질 수 있다. 또한, 예비 제2 액티브층(1135) 상에 상기 열처리 공정이 수행되는 경우, 아래에 설명될 스위칭 트랜지스터인 제2 반도체 소자(255)의 문턱 전압의 산포가 줄어들 수 있기 때문에 상대적으로 정밀한 제2 반도체 소자(255)를 수득할 수 있다. 상기 열처리 공정이 제1 액티브층(130) 및 예비 제2 액티브층(1135) 상에 동시에 수행됨으로써, 유기 발광 표시 장치의 제조 비용이 상대적으로 감소될 수 있다.
상기 열처리 공정에서, 제1 액티브층(130)의 상기 소스 및 드레인 영역들에서 산화막이 형성될 수 있다. 예를 들면, 챔버 내에 존재하는 산소 이온이 제1 콘택홀(212) 및 제2 콘택홀(232)을 통해 외부로 노출된 제1 액티브층(130)의 상면과 반응하여 산화막이 형성될 수 있다.
상기 열처리 공정 후, 제1 액티브층(130) 상에 형성된 상기 산화막을 제거하기 위해 BOE 공정이 수행될 수 있다. 예를 들면, 예비 보호 전극층(1195)이 예비 제2 액티브층(1135)을 완전히 커버하기 때문에 예비 보호 전극층(1195)은 상기 BOE 공정에서 사용되는 부식액으로부터 예비 제2 액티브층(1135)을 보호할 수 있다. 이에 따라, 예비 제2 액티브층(1135)이 형성된 후, 예비 제2 액티브층(1135)의 손상 없이 상기 BOE 공정이 수행될 수 있다.
도 7을 참조하면, 예비 전극층(1210)이 예비 보호 전극층(1195) 상의 제1 영역(10) 및 제2 영역(20)에 전체적으로 형성될 수 있다. 예를 들면, 예비 전극층(1210)은 예비 보호 전극층(1195)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 예비 전극층(1210)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 예비 전극층(1210)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 예비 전극층(1210)이 형성된 후, 하프톤 마스크를 이용하여 선택적인 식각 공정이 수행될 수 있다.
도 8을 참조하면, 예비 제2 액티브층(1135), 예비 보호 전극층(1195) 및 예비 전극층(1210)을 선택적으로 식각하여 제2 층간 절연층(300) 상의 제1 영역(10)에서 제1 소스 전극(210) 및 제1 드레인 전극(230)이 형성될 수 있고, 제2 층간 절연층(300) 상의 제2 영역(20)에서 제2 액티브층(135), 보호 전극(195), 제2 소스 전극(215) 및 제2 드레인 전극(235)이 형성될 수 있다.
예를 들면, 상기 하프톤 마스크를 이용한 선택적 식각 공정을 통해 제2 액티브층(135)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에 형성될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 다시 말하면, 제2 소스 전극(215)과 제2 드레인 전극(235) 사이에서 예비 전극층(1210) 및 예비 보호 전극층(1195)만 제거되어 제2 액티브층(135)이 노출될 수 있다. 제2 액티브층(135)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에 형성될 수 있다. 또한, 보호 전극(195)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에서 이격될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 다시 말하면, 제2 영역(20)에서 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 상기 공간에 위치하는 예비 보호 전극층(1195) 및 예비 전극층(1210)을 제거하여 보호 전극(195)의 제1 개구가 형성될 수 있고, 제1 영역(10)에서 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 상기 공간에 위치하는 예비 제2 액티브층(1135), 예비 보호 전극층(1195) 및 예비 전극층(1210)을 제거하여 보호 전극(195)의 제2 개구가 형성될 수 있다. 보호 전극(195)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에 형성될 수 있다. 더욱이, 제2 층간 절연층(300)은 제1 소스 전극(210)과 제1 드레인 전극(230) 사이에서 노출될 수 있고, 제2 드레인 전극(235)과 제1 소스 전극(210) 사이에서 제2 액티브층(135) 및 보호 전극(195)에 의해 커버될 수 있다. 다시 말하면, 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에 위치하는 예비 전극층(1210)을 제거하여 제2 층간 절연층(300)이 제2 액티브층(135) 및 보호 전극(195)에 의해 커버될 수 있다.
이에 따라, 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함하는 제1 반도체 소자(250)가 형성될 수 있고, 제2 액티브층(135), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함하는 제2 반도체 소자(255)가 형성될 수 있다.
도 9를 참조하면, 제2 층간 절연층(300), 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235) 상에 보호 절연층(400)이 형성될 수 있다. 보호 절연층(400)은 제2 층간 절연층(300) 상의 제1 영역(10)에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 영역(20)에서 제2 소스 및 제2 드레인 전극들(215, 235)을 덮을 수 있고, 제2 층간 절연층(300) 상에 전체적으로 형성될 수 있다. 예를 들면, 보호 절연층(400)은 제2 층간 절연층(300) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 덮으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 보호 절연층(400)은 제2 층간 절연층(300) 상에서 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)을 충분히 덮을 수 있으며, 제1 소스 및 제1 드레인 전극들(210, 230) 및 제2 소스 및 제2 드레인 전극들(215, 235)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 보호 절연층(400)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 보호 절연층(400)은 실리콘 산화물로 구성될 수 있다. 또한, 보호 절연층(400)은 제2 소스 전극(215) 및 제2 드레인 전극(235) 사이로 정의된 공간(예를 들어, 보호 전극(195)의 상기 제1 개구)에서 제2 액티브층(135)의 상면 및 보호 전극(195)의 측면과 직접적으로 접촉할 수 있다. 더욱이, 보호 절연층(400)은 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간(예를 들어, 보호 전극(195)의 상기 제2 개구)에서 제2 층간 절연층(300)의 상면, 제2 액티브층(135)의 측면 및 보호 전극(195)의 측면과 직접적으로 접촉할 수 있다. 선택적으로, 보호 절연층(400)은 복수의 절연층들을 포함하는 다층 구조를 가질 수도 있다. 예를 들면, 상기 절연층들은 두께가 서로 다르거나 서로 다른 물질을 포함할 수 있다.
도 10을 참조하면, 제1 영역(10)에서 제1 드레인 전극(230)의 상면의 일부를 노출시키는 보호 절연층(400)의 개구(402)가 형성될 수 있다. 보호 절연층(400) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 보호 절연층(400) 상에 전체적으로 형성될 수 있다. 예를 들면, 평탄화층(270)은 보호 절연층(400)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)의 일부를 제거하여 형성된 콘택홀을 통해 제1 드레인 전극(230)의 상면의 일부가 노출될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 포함할 수 있다.
하부 전극(290)은 평탄화층(270) 상에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 콘택홀을 관통하여 제1 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 제1 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 상면의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
도 1을 참조하면, 발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 형성)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색 컬러 필터, 청남색 컬러 필터 및 자주색 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지, 컬러 포토레지스트 등을 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 복수의 층들을 포함하는 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 발광 구조물(200)이 형성될 수 있다.
봉지 기판(미도시)이 상부 전극(340) 상에 형성될 수도 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료를 사용하여 형성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수도 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수 있다. 이러한 경우, 유기 발광 표시 장치의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 상기 적층 구조는 제1 무기층, 유기층 및 제2 무기층을 포함할 수 있다. 예를 들면, 상부 전극(340)의 프로파일을 따라 가요성을 갖는 상기 제1 무기층이 형성될 수 있고, 상기 제1 무기층 상에 가요성을 갖는 상기 유기층이 형성될 수 있으며, 상기 유기층 상에 가요성을 갖는 상기 제2 무기층이 형성될 수 있다. 즉, 상기 적층 구조는 상부 전극(340)과 직접적으로 접촉하는 박막 봉지 구조물에 해당될 수 있다. 이에 따라, 도 1에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법에 있어서, 제1 액티브층(130)층 및 예비 제2 액티브층(1135) 상에 열처리 공정이 수행되는 경우, 구동 트랜지스터인 제1 반도체 소자(250)의 구동 범위가 상대적으로 넓어질 수 있고, 스위칭 트랜지스터인 제2 반도체 소자(255)의 문턱 전압의 산포가 줄어들 수 있기 때문에 상대적으로 정밀한 제2 반도체 소자(255)를 수득할 수 있다. 또한, 상기 열처리 공정이 제1 액티브층(130) 및 예비 제2 액티브층(1135) 상에 동시에 수행됨으로써, 유기 발광 표시 장치의 제조 비용이 상대적으로 감소될 수 있다.
또한, 예비 보호 전극층이 예비 제2 액티브층을 완전히 커버하기 때문에 예비 보호 전극층은 상기 BOE 공정에서 사용되는 부식액으로부터 예비 제2 액티브층을 보호할 수 있다. 이에 따라, 예비 제2 액티브층이 형성된 후, 예비 제2 액티브층의 손상 없이 상기 BOE 공정이 수행될 수 있다.
도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 11에 예시한 유기 발광 표시 장치(500)는 연결 전극(510)을 제외하면 도 1을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 11에 있어서, 도 1을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 11을 참조하면, 유기 발광 표시 장치(500)는 기판(110), 제1 반도체 소자(250), 제2 반도체 소자(255), 게이트 전극 패턴(180), 게이트 절연층(150), 제1 층간 절연층(190), 제2 층간 절연층(300), 보호 전극(195), 보호 절연층(400), 평탄화층(270), 발광 구조물(200), 화소 정의막(310) 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 연결 전극(510)이 제1 반도체 소자(250)의 소스 전극과 제2 반도체 소자(255)의 드레인 전극에 해당될 수 있다. 다시 말하면, 제1 반도체 소자(250)의 소스 전극과 제2 반도체 소자(255)의 드레인 전극이 일체로 형성될 수 있다.
도 12는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 12에 예시한 유기 발광 표시 장치(600)는 제2 액티브층(635) 및 보호 전극(695)을 제외하면 도 1을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 12에 있어서, 도 1을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 12를 참조하면, 유기 발광 표시 장치(600)는 기판(110), 제1 반도체 소자(250), 제2 반도체 소자(255), 게이트 전극 패턴(180), 게이트 절연층(150), 제1 층간 절연층(190), 제2 층간 절연층(300), 보호 전극(695), 보호 절연층(400), 평탄화층(270), 발광 구조물(200), 화소 정의막(310) 등을 포함할 수 있다. 여기서, 제1 반도체 소자(250)는 제1 액티브층(130), 제1 게이트 전극(170), 제1 소스 전극(210) 및 제1 드레인 전극(230)을 포함할 수 있고, 제2 반도체 소자(255)는 제2 액티브층(635), 제2 게이트 전극(175), 제2 소스 전극(215) 및 제2 드레인 전극(235)을 포함할 수 있다. 또한, 발광 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다.
제2 액티브층(635)은 보호 전극(695), 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)과 중첩하여 배치될 수 있고, 제1 콘택홀(212) 및 제2 콘택홀(232)을 노출시킬 수 있다. 또한, 제2 액티브층(635)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에 배치될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 더욱이, 제2 액티브층(635)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에서 이격될 수 있다.
보호 전극(695)은 제2 액티브층(635), 제1 소스 전극(210), 제1 드레인 전극(230), 제2 소스 전극(215) 및 제2 드레인 전극(235)과 중첩하여 배치될 수 있고, 제1 콘택홀(212) 및 제2 콘택홀(232)을 노출시킬 수 있다. 또한, 보호 전극(695)은 제2 소스 전극(215)과 제2 드레인 전극(235) 사이로 정의된 공간에서 이격될 수 있고, 제1 소스 전극(210)과 제1 드레인 전극(230) 사이로 정의된 공간에서 이격될 수 있다. 보호 전극(695)은 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 공간에서 이격될 수 있다. 다시 말하면, 보호 전극(695)은 제2 영역(20)에서 제2 액티브층(635)의 상면을 노출시키는 제1 개구, 제1 영역(10)에서 제2 층간 절연층(300)의 상면을 노출시키는 제2 개구 및 제1 영역(10)과 제2 영역(20)의 경계에서 제2 층간 절연층(300)의 상면을 노출시키는 제3 개구를 가질 수 있다. 즉, 제2 액티브층(635) 및 보호 전극(695)이 제2 드레인 전극(235)과 제1 소스 전극(210) 사이로 정의된 상기 공간에서 이격됨으로써, 제1 반도체 소자(250)와 제2 반도체 소자(255)는 이격되어 배치될 수 있다. 따라서, 제1 반도체 소자(250)와 제2 반도체 소자(255)는 독립적으로 구동될 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 제1 영역 20: 제2 영역
100, 500, 600: 유기 발광 표시 장치
110: 기판 130: 제1 액티브층
135, 635: 제2 액티브층 150: 게이트 절연층
170: 제1 게이트 전극 175: 제2 게이트 전극
180: 게이트 전극 패턴 190: 제1 층간 절연층
195, 695: 보호 전극 200: 발광 구조물
210: 제1 소스 전극 212: 제1 콘택홀
215: 제2 소스 전극 230: 제1 드레인 전극
232: 제2 콘택홀 235: 제2 드레인 전극
250: 제1 반도체 소자 255: 제2 반도체 소자
270: 평탄화층 290: 하부 전극
300: 제2 층간 절연층 310: 화소 정의막
330: 발광층 340: 상부 전극
400: 보호 절연층 402: 개구
510: 연결 전극 1135: 제2 액티브층
1210: 예비 전극층 1195: 예비 보호 전극층

Claims (20)

  1. 제1 영역 및 상기 제1 영역에 인접한 제2 영역을 갖는 기판;
    상기 기판 상의 상기 제1 영역에 배치되는 제1 액티브층, 상기 제1 액티브층 상에 배치되는 제1 게이트 전극 및 상기 제1 게이트 전극 상에 배치되는 제1 소스 및 제1 드레인 전극들을 포함하는 제1 반도체 소자;
    상기 기판 상의 상기 제2 영역에 배치되는 제2 게이트 전극, 상기 제2 게이트 전극 상에 배치되는 제2 액티브층 및 상기 제2 액티브층 상에 배치되는 제2 소스 및 제2 드레인 전극들을 포함하는 제2 반도체 소자;
    상기 제2 액티브층과 상기 제2 소스 및 제2 드레인 전극들 사이에 배치되고, 상기 제2 액티브층의 일부를 노출시키는 개구를 갖는 보호 전극; 및
    상기 제1 및 제2 반도체 소자들 상에 배치되는 발광 구조물을 포함하고,
    상기 보호 전극은 상기 제1 소스 전극과 상기 제2 드레인 전극을 전기적으로 연결시키는 것을 특징으로 하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 제2 액티브층은 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극과 중첩하여 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 1 항에 있어서, 상기 제2 액티브층은 상기 보호 전극 아래에서 중첩하여 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 보호 전극은 상기 제1 소스 전극의 저면 및 상기 제2 드레인 전극의 저면과 접촉하고, 상기 보호 전극은 상기 제1 소스 전극과 상기 제2 드레인 전극 사이로 정의된 공간에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서, 상기 제2 액티브층은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간에서 이격되고, 상기 제1 소스 전극과 상기 제2 드레인 전극 사이로 정의된 공간 및 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서, 상기 보호 전극은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간 및 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에서 이격되고, 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 상기 공간이 상기 보호 전극의 상기 개구에 해당되는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 1 항에 있어서, 상기 제1 반도체 소자는 상부 게이트 구조를 가지며 실리콘계 반도체를 포함하고, 상기 제2 반도체 소자는 하부 게이트 구조를 가지며 금속 산화물계 반도체를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 7 항에 있어서, 상기 제1 반도체 소자의 제1 액티브층은 아몰퍼스 실리콘 또는 폴리 실리콘을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 제1 게이트 전극 상에 배치되는 게이트 전극 패턴을 더 포함하고, 상기 게이트 전극 패턴은 상기 제2 게이트 전극과 동일한 층에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 1 항에 있어서,
    상기 기판 상의 제1 영역에서 상기 제1 액티브층을 덮는 게이트 절연층;
    상기 게이트 절연층 상의 제1 영역에서 제1 게이트 전극을 덮는 제1 층간 절연층;
    상기 제1 층간 절연층 상의 제2 영역에서 제2 게이트 전극을 덮는 제2 층간 절연층; 및
    상기 제2 층간 절연층 상에서 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮으며 상기 제1 드레인 전극의 일부를 노출시키는 개구를 갖는 보호 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 10 항에 있어서, 상기 보호 절연층은 상기 제2 소스 및 제2 드레인 전극들 사이로 정의된 공간에서 상기 제2 액티브층의 상면 및 상기 보호 전극의 측면과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 10 항에 있어서, 상기 보호 절연층은 상기 제1 소스 및 제1 드레인 전극들 사이로 정의된 공간에서 상기 제2 층간 절연층의 상면, 상기 제2 액티브층의 측면 및 상기 보호 전극의 측면과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 10 항에 있어서, 상기 제2 층간 절연층은 상기 제2 액티브층의 저면과 접촉하고, 상기 제2 층간 절연층 및 상기 보호 절연층은 실리콘 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 13 항에 있어서, 상기 발광 구조물은,
    상기 제1 및 제2 반도체 소자들 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 14 항에 있어서,
    상기 보호 절연층과 상기 하부 전극 사이에 배치되고, 유기 물질을 포함하는 평탄화층을 더 포함하고,
    상기 평탄화층은 상기 보호 절연층의 상기 개구를 통해 노출된 상기 제1 드레인 전극의 상면을 노출시키는 콘택홀을 갖고,
    상기 평탄화층의 콘택홀을 통해 상기 하부 전극이 상기 제1 드레인 전극에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제1 영역 및 상기 제1 영역에 인접한 제2 영역을 갖는 기판을 제공하는 단계;
    상기 기판 상의 상기 제1 영역에 소스 및 드레인 영역들을 갖는 제1 액티브층, 제1 게이트 전극 및 게이트 전극 패턴을 형성하는 단계;
    상기 기판 상의 상기 제2 영역에 제2 게이트 전극을 형성하는 단계;
    상기 제2 게이트 전극 및 상기 게이트 전극 패턴 상에 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 예비 제2 액티브층 및 상기 제2 액티브층 상에 예비 보호 전극층을 형성하는 단계;
    상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 층간 절연층 각각의 제1 부분 및 제2 부분을 제거하여 상기 제1 액티브층의 상기 소스 및 드레인 영역들을 각기 노출시키는 제1 및 제2 콘택홀들을 형성하는 단계;
    상기 예비 보호 전극층 상에 예비 전극층을 형성하는 단계; 및
    상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 예비 전극층을 선택적으로 식각하여 상기 층간 절연층 상의 상기 제1 영역에서 제1 소스 및 제1 드레인 전극들 및 상기 층간 절연층 상의 상기 제2 영역에서 제2 액티브층, 보호 전극, 제2 소스 및 제2 드레인 전극들을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 예비 제2 액티브층, 상기 예비 보호 전극층 및 상기 예비 전극층이 선택적으로 식각되는 경우, 상기 제2 영역에서 상기 예비 보호 전극층의 일부가 제거되어 상기 예비 제2 액티브층의 상면이 노출되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  18. 제 16 항에 있어서, 상기 제1 및 제2 콘택홀들을 형성하는 단계 이후,
    상기 예비 제2 액티브층, 상기 제1 및 제2 콘택홀들 및 상기 제1 액티브층을 열처리 공정을 수행하는 단계; 및
    상기 열처리 공정 후, 상기 제1 및 제2 콘택홀의 산화막을 제거하는 BOE 공정을 수행하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 BOE 공정을 수행하는 경우, 상기 예비 제2 액티브층은 상기 예비 보호 전극층에 의해 보호되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
  20. 제 16 항에 있어서,
    상기 층간 절연층 상에서 상기 제1 소스 및 제1 드레인 전극들 및 상기 제2 소스 및 제2 드레인 전극들을 덮는 보호 절연층을 형성하는 단계를 더 포함하고,
    상기 보호 절연층은 상기 제2 영역에서 상기 제2 액티브층의 상면 및 상기 보호 전극층의 측면과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
KR1020180120701A 2018-10-10 2018-10-10 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 KR102625448B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180120701A KR102625448B1 (ko) 2018-10-10 2018-10-10 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US16/581,041 US11257885B2 (en) 2018-10-10 2019-09-24 Organic light emitting display device and method of manufacturing organic light emitting display device
CN201910956618.8A CN111048554A (zh) 2018-10-10 2019-10-10 有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180120701A KR102625448B1 (ko) 2018-10-10 2018-10-10 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200040979A KR20200040979A (ko) 2020-04-21
KR102625448B1 true KR102625448B1 (ko) 2024-01-17

Family

ID=70161775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180120701A KR102625448B1 (ko) 2018-10-10 2018-10-10 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11257885B2 (ko)
KR (1) KR102625448B1 (ko)
CN (1) CN111048554A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785740A (zh) * 2020-07-17 2020-10-16 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管阵列基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180286888A1 (en) * 2017-03-29 2018-10-04 Japan Display Inc. Display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906650B (zh) * 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
KR20070072207A (ko) 2005-12-31 2007-07-04 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100927B1 (ko) * 2013-08-05 2020-05-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR20180005580A (ko) 2016-07-06 2018-01-16 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JP2018074076A (ja) 2016-11-02 2018-05-10 株式会社ジャパンディスプレイ 表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180286888A1 (en) * 2017-03-29 2018-10-04 Japan Display Inc. Display device

Also Published As

Publication number Publication date
CN111048554A (zh) 2020-04-21
US11257885B2 (en) 2022-02-22
KR20200040979A (ko) 2020-04-21
US20200119117A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US11527594B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102480110B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102446425B1 (ko) 표시 장치 및 표시 장치의 제조 방법
US10170525B2 (en) Organic light emitting display device
US10916608B2 (en) Flexible organic light emitting display device having a block structure
KR102664048B1 (ko) 유기 발광 표시 장치
KR102504436B1 (ko) 유기 발광 표시 장치
KR102525343B1 (ko) 유기 발광 표시 장치
US10847594B2 (en) Organic light emitting display device
KR102523340B1 (ko) 유기 발광 표시 장치
US10700307B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
KR102591549B1 (ko) 유기 발광 표시 장치
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200087912A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200087368A (ko) 유기 발광 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102625448B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11716869B2 (en) Display device and method of manufacturing display device
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20210040203A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant