KR102623951B1 - System for testing capacitor - Google Patents
System for testing capacitor Download PDFInfo
- Publication number
- KR102623951B1 KR102623951B1 KR1020160128904A KR20160128904A KR102623951B1 KR 102623951 B1 KR102623951 B1 KR 102623951B1 KR 1020160128904 A KR1020160128904 A KR 1020160128904A KR 20160128904 A KR20160128904 A KR 20160128904A KR 102623951 B1 KR102623951 B1 KR 102623951B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- current
- unit
- inspection system
- voltage
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 170
- 238000012360 testing method Methods 0.000 title claims description 29
- 238000007689 inspection Methods 0.000 claims abstract description 25
- 238000007599 discharging Methods 0.000 claims abstract description 20
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 238000003745 diagnosis Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
- G01R31/013—Testing passive components
- G01R31/016—Testing of capacitors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/002—Switches for altering the measuring range or for multitesters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/18—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of DC into AC, e.g. with choppers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/64—Testing of capacitors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
커패시터 검사 시스템이 개시된다. 커패시터 검사 시스템은, 전원 공급부, 충방전부, 데이터 측정부, 및 전류 쵸핑부를 포함한다. 전원 공급부는 미리 설정된 크기와 형태의 전류를 공급하고, 충방전부는 인가된 전류를 이용하여 커패시터를 충방전하며, 데이터 측정부는 커패시터의 전압 및 전류를 측정하는 데이터 측정부를 포함한다. 이때, 충방전부는 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑하는 전류 쵸핑부를 포함한다. 이러한 구성에 의하면, 커패시터에 인가되는 전류의 패턴을 임의로 줄 수 있어, 커패시터에 시스템 동작시의 실제 스트레스를 인가할 수 있게 되고, 이로 인해 검사 대상 커패시터의 신뢰도를 보장할 수 있게 된다.A capacitor inspection system is disclosed. The capacitor inspection system includes a power supply unit, a charging/discharging unit, a data measurement unit, and a current chopping unit. The power supply unit supplies current of a preset size and shape, the charging/discharging unit charges and discharges the capacitor using the applied current, and the data measuring unit includes a data measuring unit that measures the voltage and current of the capacitor. At this time, the charging/discharging unit includes a current chopping unit that chops the current applied to the capacitor in a preset pattern. According to this configuration, the pattern of the current applied to the capacitor can be arbitrarily applied, making it possible to apply actual stress during system operation to the capacitor, thereby ensuring the reliability of the capacitor to be inspected.
Description
본 발명은 전기 소자 검사 시스템에 관한 것으로서, 더욱 상세하게는 정전 용량을 얻기 위해 사용하는 소자인 커패시터의 특성을 검사하기 위한 시스템에 관한 것이다.The present invention relates to an electrical device inspection system, and more specifically, to a system for inspecting the characteristics of a capacitor, a device used to obtain electrostatic capacity.
최근 고압, 대용량 컨버터 분야에서 모듈형 다단 컨버터(Modular Multilevel Convertor; MMC)가 관심을 받으며 활발한 연구가 진행되고 있다. 모듈형 다단 컨버터(MMC)는 많은 수의 서브 모듈이 직렬로 연결되므로 전압 레벨 확장이 용이하며, 낮은 스위칭 주파수에서도 높은 전압 레벨로 인해 우수한 출력을 얻을 수 있는 장점으로 고압 직류(HVDC) 송전, 무효 전력 보상기(STATCOM), 모터 드라이브 분야에 활용되고 있다.Recently, in the field of high-voltage, large-capacity converters, modular multilevel converters (MMC) have received attention and active research is being conducted. Modular multi-stage converter (MMC) is easy to expand the voltage level because a large number of sub-modules are connected in series, and has the advantage of being able to obtain excellent output due to the high voltage level even at low switching frequencies, such as high-voltage direct current (HVDC) transmission and invalidation. It is used in power compensator (STATCOM) and motor drive fields.
도 1은 모듈형 다단 컨버터(MMC)의 서브 모듈을 설명하기 위한 하프 브릿지 컨버터의 회로도이다. 도 1에 나타낸 것처럼, 하프 브릿지 컨버터는 상보적으로 동작하는 IGBT 스위치 2개와 에너지를 저장하기 위한 커패시터로 구성된다. Figure 1 is a circuit diagram of a half-bridge converter for explaining submodules of a modular multi-stage converter (MMC). As shown in Figure 1, the half-bridge converter consists of two IGBT switches that operate complementary and a capacitor to store energy.
암 전류 방향이 양(Positive)일 경우, 스위치 S1이 턴-온 시 암 전류가 환류 다이오드 D1을 거쳐 커패시터로 흐르므로 커패시터가 충전된다. 스위치 S2가 턴-온 시 커패시터를 우회하므로 커패시터 전압은 변동하지 않는다.If the dark current direction is positive, when switch S1 is turned on, the dark current flows to the capacitor through freewheeling diode D1, thereby charging the capacitor. Since switch S2 bypasses the capacitor when turned on, the capacitor voltage does not change.
반대로 암 전류 방향이 음(Negative)일 경우, 스위치 S1이 턴-온 시 암 전류가 커패시터로 흐르므로 커패시터가 방전되며, 스위치 S2가 턴-온 시 암 전류는 환류 다이오드 D2로 흘러 커패시터를 우회하므로 커패시터 전압의 변동은 없다. 따라서, 스위치 S1이 턴-온 될 때 암 전류의 방향에 따라 커패시터의 충전 및 방전이 결정된다.Conversely, if the dark current direction is negative, when switch S1 is turned on, the dark current flows into the capacitor, discharging the capacitor, and when switch S2 is turned on, the dark current flows into freewheeling diode D2 and bypasses the capacitor. There is no change in capacitor voltage. Therefore, the direction of the dark current when switch S1 is turned on determines the charging and discharging of the capacitor.
도 2는 모듈형 다단 컨버터(MMC)의 구성을 설명하기 위한 회로도이다. 도 2에 나타낸 것처럼, 직렬 연결된 N개의 서브 모듈(11)과 암 인덕터(12)가 연결되어 암(A절점-B절점)을 구성하고, 교류 출력단을 기준으로 2개의 암이 연결되어 하나의 레그(A절점-C절점)를 구성한다. Figure 2 is a circuit diagram for explaining the configuration of a modular multi-stage converter (MMC). As shown in Figure 2,
암 인덕터(12)는 단락 사고 시 단락 전류의 급격한 상승을 방지하는 역할을 한다. 각 서브 모듈 커패시터 전압은 직류단 전압을 N 등분한 크기를 가지며, 한 암에서 출력되는 전압은 암을 구성하는 각 서브 모듈의 출력전압의 합과 같다.The
이와 같이 고압에서 사용되는 고가의 커패시터는 그 신뢰도를 유지하는 것이 매우 중요하며, 이를 위해 커패시터 개발시 커패시터 초기 특성, 정격 용량 등 다양한 특성에 대해 테스트를 수행하고 있다.It is very important to maintain the reliability of expensive capacitors used at high voltages, and for this purpose, tests are performed on various characteristics such as capacitor initial characteristics and rated capacity when developing capacitors.
그런데, 종래의 테스트 장치는 커패시터에 사인파, 또는 단순 펄스 파형 정도만을 인가할 수 있는 수준이어서, 커패시터가 동작하는 다양한 동작 조건을 적절히 모의하여 검사를 수행할 수가 없었다.However, the conventional test device can only apply a sine wave or a simple pulse waveform to the capacitor, so it was not possible to properly simulate the various operating conditions under which the capacitor operates and perform the test.
예를 들어, MMC의 경우 동작시 전류가 쵸핑(chopping)되어 인가되며, 더구나, 실제 사용시에는 다단으로 사용되어 커패시터에 인가되는 쵸핑 형태가 다양하게 변화하게 된다. 그런데, 종래의 테스트 장치로는 이와 같이 실제 MMC 동작시 커패시터에 인가되는 전류에 의한 스트레스 등을 테스트할 수 있는 방법이 없었다.For example, in the case of MMC, the current is applied by chopping during operation. Moreover, in actual use, it is used in multiple stages, so the form of chopping applied to the capacitor changes in various ways. However, with conventional test devices, there was no way to test the stress caused by the current applied to the capacitor during actual MMC operation.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 커패시터 소자가 실제 동작시에 발생할 수 있는 다양한 동작 조건을 다양한 특성의 커패시터에 대해 인가할 수 있어, 검사 대상 커패시터의 신뢰도를 보장할 수 있도록 해주는 검사 시스템을 제공하는 것을 목적으로 한다.The present invention was devised to solve the above-described conventional problems, and various operating conditions that may occur during actual operation of the capacitor element can be applied to capacitors with various characteristics, thereby ensuring the reliability of the capacitor to be inspected. The purpose is to provide an inspection system that allows
상기 목적을 달성하기 위해, 본 발명에 따른 커패시터 검사 시스템은, 전원 공급부, 충방전부, 데이터 측정부, 및 전류 쵸핑부를 포함한다. To achieve the above object, the capacitor inspection system according to the present invention includes a power supply unit, a charging/discharging unit, a data measuring unit, and a current chopping unit.
전원 공급부는 미리 설정된 크기와 형태의 전류를 공급하고, 충방전부는 인가된 전류를 이용하여 커패시터를 충방전하며, 데이터 측정부는 커패시터의 전압 및 전류를 측정하는 데이터 측정부를 포함한다. 이때, 충방전부는 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑하는 전류 쵸핑부를 포함한다.The power supply unit supplies current of a preset size and shape, the charging/discharging unit charges and discharges the capacitor using the applied current, and the data measuring unit includes a data measuring unit that measures the voltage and current of the capacitor. At this time, the charging/discharging unit includes a current chopping unit that chops the current applied to the capacitor in a preset pattern.
이러한 구성에 의하면, 커패시터에 인가되는 전류의 패턴을 임의로 줄 수 있어, 커패시터에 시스템 동작시의 실제 스트레스를 인가할 수 있게 되고, 이로 인해 검사 대상 커패시터의 신뢰도를 보장할 수 있게 된다.According to this configuration, the pattern of the current applied to the capacitor can be arbitrarily applied, making it possible to apply actual stress during system operation to the capacitor, thereby ensuring the reliability of the capacitor to be inspected.
이를 위해, 충방전부는 커패시터와 직렬 연결되고, 서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며, 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함할 수 있다. To this end, the charge/discharge unit is connected in series with the capacitor and includes a pair of switches connected in series in opposite directions, and the switches may include transistors and diodes connected in anti-parallel to each other.
또한, 충방전부는 커패시터의 양단에 각각 한 쌍의 스위치를 포함할 수 있으며, 바이패스 경로는 커패시터 및 커패시터 일단의 한 쌍의 스위치와 병렬 연결될 수 있다.Additionally, the charge/discharge unit may include a pair of switches at both ends of the capacitor, and the bypass path may be connected in parallel with the capacitor and a pair of switches at one end of the capacitor.
또한, 전류 쵸핑부는 커패시터로 인가되는 전류를 미리 설정된 바이패스 경로로 바이패스시킴으로써 커패시터에 인가되는 전류를 쵸핑할 수 있다. 이러한 구성에 의하면, 스위치에 매우 큰 전압이 유기되는 것을 방지할 수 있어, 스위치의 스트레스를 줄이면서 커패시터에 흐르는 전류를 효율적으로 쵸핑할 수 있다.Additionally, the current chopping unit may chop the current applied to the capacitor by bypassing the current applied to the capacitor through a preset bypass path. According to this configuration, it is possible to prevent a very large voltage from being induced in the switch, and it is possible to efficiently chop the current flowing in the capacitor while reducing the stress on the switch.
또한, 전류 쵸핑부는 바이패스 경로에 위치하고, 서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며, 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함할 수 있다. 또한, 전류 쵸핑부는 전류 쵸핑부에 포함된 한 쌍의 스위치 중 선택된 하나의 스위치를 개폐함으로써 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑할 수 있다. 이러한 구성에 의하면, 멀티레벨 컨버터의 레벨을 쌓았을 때에 실제 발생할 수 있는 다양한 패턴의 쵸핑을 용이하게 구현할 수 있게 된다. Additionally, the current chopping unit is located in the bypass path and includes a pair of switches connected in series in opposite directions, and the switches may include transistors and diodes connected in anti-parallel to each other. Additionally, the current chopping unit may chop the current applied to the capacitor in a preset pattern by opening and closing one selected switch among a pair of switches included in the current chopping unit. According to this configuration, it is possible to easily implement chopping of various patterns that may actually occur when the levels of the multi-level converter are stacked.
또한, 커패시터 검사 시스템은, 데이터 측정부에 의해 측정된 커패시터의 전압 및 전류를 이용하여 커패시터의 용량을 산출하는 용량 산출부를 더 포함할 수 있다. 이러한 구성에 의하면, 실제 컨버터를 구성했을 때 커패시터에 걸리는 스트레스와 동일한 쵸핑된 전류 파형을 인가하면서도, 동시에 커패시터 용량을 추정할 수 있게 된다.Additionally, the capacitor inspection system may further include a capacity calculation unit that calculates the capacity of the capacitor using the voltage and current of the capacitor measured by the data measurement unit. According to this configuration, it is possible to estimate the capacitor capacity while applying the same chopped current waveform as the stress applied to the capacitor when constructing an actual converter.
이때, 커패시터의 용량 C Test 은, At this time, the capacitor C Test is,
의 수학식에 의해 산출되고, △ V c1 과 △ V c2 는 각각 정현파 반주기 시간 △ T 1 과 △T 2 동안의 커패시터의 최대 충전 전압의 차이이고, i c. av1 과 i c. ac2 는 △ T 1 과 △ T 2 시간 동안의 평균 전류이며, f p 는 쵸핑된 정현파 전류의 주파수일 수 있다.Calculated by the equation, △ V c1 and △ V c2 are the difference between the maximum charging voltage of the capacitor during the sinusoidal half-cycle time △ T 1 and △ T 2 , respectively, and i c. av1 and i c. ac2 is the average current during △ T 1 and △ T 2 times, and f p may be the frequency of the chopped sinusoidal current.
또한, 전원 공급부는 직류 전력을 교류 전력으로 변환할 수 있는 인버터부, 및 인버터부를 이용하여 커패시터에서의 전류 및 전압을 제어하는 인버터 제어부를 더 포함할 수 있다. 이때, 인버터부는 충방전부와 연결되는 인덕터를 포함하고, 인덕터에 흐르는 전류를 제어함으로써, 커패시터에서의 전류 및 전압을 제어할 수 있다. 이러한 구성에 의하면, 커패시터 소자에 인가되는 전압이나 전류를 가변해서 인가함으로써, 커패시터에 실제 사용시에 적용될 수 있는 다양한 동작 조건을 제공할 수 있게 된다. Additionally, the power supply unit may further include an inverter unit capable of converting direct current power into alternating current power, and an inverter control unit that controls the current and voltage in the capacitor using the inverter unit. At this time, the inverter unit includes an inductor connected to the charging and discharging unit, and by controlling the current flowing in the inductor, the current and voltage in the capacitor can be controlled. According to this configuration, by varying the voltage or current applied to the capacitor element, it is possible to provide various operating conditions that can be applied to the capacitor in actual use.
본 발명에 의하면, 커패시터에 인가되는 전류의 패턴을 임의로 줄 수 있어, 커패시터에 시스템 동작시의 실제 스트레스를 인가할 수 있게 되고, 이로 인해 검사 대상 커패시터의 신뢰도를 보장할 수 있게 된다.According to the present invention, the pattern of the current applied to the capacitor can be arbitrarily applied, making it possible to apply actual stress during system operation to the capacitor, thereby ensuring the reliability of the capacitor to be inspected.
또한, 스위치에 매우 큰 전압이 유기되는 것을 방지할 수 있어, 스위치의 스트레스를 줄이면서 커패시터에 흐르는 전류를 효율적으로 쵸핑할 수 있다.In addition, it is possible to prevent a very large voltage from being induced in the switch, thereby reducing the stress on the switch and efficiently chopping the current flowing in the capacitor.
또한, 멀티레벨 컨버터의 레벨을 쌓았을 때에 실제 발생할 수 있는 다양한 패턴의 쵸핑을 용이하게 구현할 수 있게 된다. In addition, it is possible to easily implement chopping of various patterns that can actually occur when the levels of a multi-level converter are stacked.
또한, 실제 컨버터를 구성했을 때 커패시터에 걸리는 스트레스와 동일한 쵸핑된 전류 파형을 인가하면서도, 동시에 커패시터 용량을 추정할 수 있게 된다.In addition, it is possible to estimate the capacitor capacity while applying a chopped current waveform identical to the stress applied to the capacitor when constructing an actual converter.
또한, 커패시터 소자에 인가되는 전압이나 전류를 가변해서 인가함으로써, 커패시터에 실제 사용시에 적용될 수 있는 다양한 동작 조건을 제공할 수 있게 된다. Additionally, by varying the voltage or current applied to the capacitor element, it is possible to provide various operating conditions that can be applied to the capacitor in actual use.
도 1은 모듈형 다단 컨버터(MMC)의 서브 모듈을 설명하기 위한 하프 브릿지 컨버터의 회로도.
도 2는 모듈형 다단 컨버터(MMC)의 구성을 설명하기 위한 회로도.
도 3은 본 발명의 일 실시예에 따른 커패시터 검사 시스템의 개략적인 블록도.
도 4는 도 3의 커패시터 검사 시스템 제어기 구조의 예를 개략적으로 도시한 도면.
도 5는 도 3의 커패시터 검사 시스템의 구현 예인 커패시터 평가 및 진단 시스템의 회로도.
도 6은 도 5의 커패시터 충방전 회로의 스위칭 파형을 도시한 도면.
도 7 및 도 8은 인덕터 전류가 양의 방향일 때 스위치 동작 모드를 도시한 도면.
도 9 및 도 10은 인덕터 전류가 음의 방향일 때의 스위치 동작 모드를 도시한 도면.
도 11은 도 6에 도시된 방법을 이용해서 수행한 시뮬레이션 결과를 도시한 도면.
도 12는 커패시터 용량 추정 방법을 설명하기 위한 도면. Figure 1 is a circuit diagram of a half-bridge converter for explaining submodules of a modular multi-stage converter (MMC).
Figure 2 is a circuit diagram for explaining the configuration of a modular multi-stage converter (MMC).
3 is a schematic block diagram of a capacitor inspection system according to one embodiment of the present invention.
FIG. 4 is a diagram schematically showing an example of the structure of the capacitor inspection system controller of FIG. 3.
Figure 5 is a circuit diagram of a capacitor evaluation and diagnostic system that is an example implementation of the capacitor inspection system of Figure 3.
FIG. 6 is a diagram showing the switching waveform of the capacitor charging/discharging circuit of FIG. 5.
Figures 7 and 8 show switch operation modes when the inductor current is in the positive direction.
9 and 10 are inductors Diagram showing the switch operation mode when the current is in the negative direction.
FIG. 11 is a diagram showing simulation results performed using the method shown in FIG. 6.
12 is a diagram for explaining a capacitor capacity estimation method.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the attached drawings.
도 3은 본 발명의 일 실시예에 따른 커패시터 검사 시스템의 개략적인 블록도이다.Figure 3 is a schematic block diagram of a capacitor inspection system according to an embodiment of the present invention.
도 3에서, 커패시터 검사 시스템(100)은 전원 공급부(110), 충방전부(120), 데이터 측정부(130), 및 용량 산출부(140)를 포함하며, 충방전부(120)는 다시 전류 쵸핑부(122)를 포함한다. 전원 공급부(110)는 인버터부(112), 및 인버터 제어부(114)를 포함하며, 인버터부(112)는 다시 인덕터(113)를 포함한다. In Figure 3, the
전원 공급부(110)는 미리 설정된 크기와 형태의 전류를 공급한다. 인버터부(112)는 직류 전력을 교류 전력으로 변환하고, 인버터 제어부(114)는 인버터부(112)를 이용하여 커패시터에서의 전류 및 전압을 제어한다. 이때, 인버터부(112)는 충방전부(120)와 연결되는 인덕터(113)에 흐르는 전류를 제어함으로써, 커패시터에서의 전류 및 전압을 제어할 수 있다. The
이러한 구성에 의하면, 커패시터 소자에 인가되는 전압이나 전류를 가변해서 인가함으로써, 커패시터에 실제 사용시에 적용될 수 있는 다양한 동작 조건을 제공할 수 있게 된다. According to this configuration, by varying the voltage or current applied to the capacitor element, it is possible to provide various operating conditions that can be applied to the capacitor in actual use.
충방전부(120)는 인가된 전류를 이용하여 커패시터를 충방전한다. 이때, 충방전부(120)는 커패시터와 직렬 연결되고, 서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며, 각 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함할 수 있다. The charge/
전류 쵸핑부(122)는 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑한다. 이때, 전류 쵸핑부(122)는 커패시터로 인가되는 전류를 미리 설정된 바이패스 경로로 바이패스시킴으로써 커패시터에 인가되는 전류를 쵸핑할 수 있다. 이러한 구성에 의하면, 스위치에 매우 큰 전압이 유기되는 것을 방지할 수 있어, 스위치의 스트레스를 줄이면서 커패시터에 흐르는 전류를 효율적으로 쵸핑할 수 있다.The
또한, 충방전부(120)는 커패시터의 양단에 각각 한 쌍의 스위치를 포함할 수 있으며, 이때, 바이패스 경로는 커패시터 및 커패시터 일단의 한 쌍의 스위치와 병렬 연결될 수 있다.Additionally, the charging/discharging
또한, 전류 쵸핑부(122)는 바이패스 경로에 위치하고, 서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며, 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함할 수 있다. Additionally, the
또한, 전류 쵸핑부(122)는 전류 쵸핑부(122)에 포함된 한 쌍의 스위치 중 선택된 하나의 스위치를 개폐함으로써 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑할 수 있다. 이러한 구성에 의하면, 멀티레벨 컨버터의 레벨을 쌓았을 때에 실제 발생할 수 있는 다양한 패턴의 쵸핑을 용이하게 구현할 수 있게 된다. Additionally, the
데이터 측정부(130)는 커패시터의 전압 및 전류를 측정하고, 용량 산출부(140)는 데이터 측정부(130)에 의해 측정된 커패시터의 전압 및 전류를 이용하여 커패시터의 용량을 산출한다. 이러한 구성에 의하면, 실제 컨버터를 구성했을 때 커패시터에 걸리는 스트레스와 동일한 쵸핑된 전류 파형을 인가하면서도, 동시에 커패시터 용량을 추정할 수 있게 된다.The
이때, 커패시터의 용량 C Test 은, At this time, the capacitor C Test is,
의 수학식에 의해 산출되고, △ V c1 과 △ V c2 는 각각 정현파 반주기 시간 △ T 1 과 △T 2 동안의 커패시터의 최대 충전 전압의 차이이고, i c. av1 과 i c. ac2 는 △ T 1 과 △ T 2 시간 동안의 평균 전류이며, f p 는 쵸핑된 정현파 전류의 주파수일 수 있다.Calculated by the equation, △ V c1 and △ V c2 are the difference between the maximum charging voltage of the capacitor during the sinusoidal half-cycle time △ T 1 and △ T 2 , respectively, and i c. av1 and i c. ac2 is the average current during △ T 1 and △ T 2 times, and f p may be the frequency of the chopped sinusoidal current.
이하, 보다 구체적인 예와 함께 본 발명의 실시예를 보다 상세하게 설명한다.Hereinafter, embodiments of the present invention will be described in more detail along with more specific examples.
본 발명에서 제안하는 커패시터 평가 및 진단 시스템의 제어기 구조는 도 4와 같다. 도 4는 도 3의 커패시터 검사 시스템 제어기 구조의 예를 개략적으로 도시한 도면이다. 도 4에서, 도 3의 인버터 제어부(114)는 전압 제어부와 전류 제어부로 구현되어 있으며, 인덕터(113)는 필터부로 구현되어 있다.The controller structure of the capacitor evaluation and diagnosis system proposed in the present invention is shown in Figure 4. FIG. 4 is a diagram schematically showing an example of the structure of the capacitor inspection system controller of FIG. 3. In FIG. 4, the
도 4에서, 테스트하려는 커패시터에 인가되는 전압 및 전류의 크기는 인버터부에서 전압 및 전류 피드백을 통해서 제어되며, 인버터부는 필터부 인덕터의 전류 크기를 제어한다. In Figure 4, the magnitude of the voltage and current applied to the capacitor to be tested is controlled through voltage and current feedback in the inverter portion, and the inverter portion controls the current magnitude of the inductor of the filter portion.
전류 쵸핑부는 인버터부에서 발생한 전류를 스위치에 스트레스 없이 쵸핑한다. 이때, 쵸핑의 듀티 크기 및 패턴은 펄스 조절부에서 결정한다. 마지막으로, 전류 쵸핑부를 통해서 쵸핑된 전류가 테스트하려는 커패시터에 인가된다. The current chopping unit chops the current generated in the inverter unit without stressing the switch. At this time, the duty size and pattern of chopping are determined by the pulse control unit. Finally, the chopped current is applied to the capacitor to be tested through the current chopping unit.
도 5는 도 3의 커패시터 검사 시스템의 구현 예인 커패시터 평가 및 진단 시스템의 회로도이다. 도 5에서, 도 3의 충방전부는 커패시터 충방전 테스트 회로로 구현되어 있다. FIG. 5 is a circuit diagram of a capacitor evaluation and diagnosis system that is an implementation example of the capacitor inspection system of FIG. 3. In Figure 5, the charge/discharge unit of Figure 3 is implemented as a capacitor charge/discharge test circuit.
도 5에서 제안하는 시스템은 인버터부와 커패시터 충방전 테스트 회로로 구성된다. 테스트 대상인 커패시터(C test )는 커패시터 충방전 테스트회로에 연결된다. 인버터부는 인덕터 L에 흐르는 전류의 크기 및 모양을 제어한다. The system proposed in Figure 5 consists of an inverter unit and a capacitor charge/discharge test circuit. The capacitor to be tested ( C test ) is connected to the capacitor charge/discharge test circuit. The inverter unit controls the size and shape of the current flowing in the inductor L.
커패시터 충방전 테스트 회로는 스위치 6개(S1 ~ S6)로 구성되며, 테스트용 커패시터와 연결되어 C test 에 쵸핑 전류 I c _test 와 DC 전압을 인가한다. 쵸핑 전류 I c_test 를 스위치에 스트레스 없이 흘려줄 수 있도록 스위치의 스위칭 패턴을 도 6에서와 같이 제안하였다. The capacitor charge/discharge test circuit consists of six switches ( S1 ~ S6), which are connected to the test capacitor to apply chopping current I c _test and DC voltage to C test . The switching pattern of the switch was proposed as shown in Figure 6 so that the chopping current I c_test can be passed through the switch without stress.
도 6은 도 5의 커패시터 충방전 회로의 스위칭 파형을 도시한 도면이다. 제안하는 커패시터 충방전 회로는 스위치 6개로 구성되며, 각각의 스위칭 파형은 인덕터 전류 I L 방향에 따라서 달라진다. FIG. 6 is a diagram showing the switching waveform of the capacitor charging/discharging circuit of FIG. 5. The proposed capacitor charge/discharge circuit consists of six switches, and each switching waveform varies depending on the inductor current I L direction.
제안하는 방식의 스위칭 특징은 스위칭 신호에 Dead time이 없다는데 있다. 일반적으로 S1과 S2 신호를 상보로 동작시킬 때 신호 사이에 Dead time을 두어서 모든 스위치가 OFF 되는 시간을 두지만, 제안하는 회로는 Dead time을 두지 않는다. Dead Time 대신에 회로에 흐르는 I L 의 전류가 항상 연속으로 흐르도록 스위칭 패턴을 설계하였다. The switching characteristic of the proposed method is that there is no dead time in the switching signal. Normally, when S1 and S2 signals are operated complementary, a dead time is placed between the signals to allow time for all switches to turn off, but the proposed circuit does not have a dead time. Instead of dead time, the switching pattern was designed so that the I L current flowing in the circuit always flows continuously.
만약 I L 의 전류 흐름이 끊어지게 되면 스위치에 매우 큰 전압이 유기되므로 스위치가 파괴되게 된다. 따라서 제안하는 방법은 스위치의 스트레스를 줄이면서 커패시터에 흐르는 전류를 효율적으로 쵸핑할 수 있다.If the current flow of I L is interrupted, a very large voltage is induced in the switch, causing the switch to be destroyed. Therefore, the proposed method can efficiently chop the current flowing in the capacitor while reducing the stress on the switch.
도 7 및 도 8은 인덕터 전류가 양의 방향일 때 스위치 동작 모드를 도시한 도면이다. 도 7에는 인덕터 전류가 양의 방향으로 충전 모드일 때의 스위칭 패턴이, 도 8에는 인덕터 전류가 양의 방향으로 바이패스 모드일 때의 스위칭 패턴이 각각 도시되어 있다.Figures 7 and 8 are diagrams showing the switch operation mode when the inductor current is in the positive direction. FIG. 7 shows a switching pattern when the inductor current is in a positive direction in a charging mode, and FIG. 8 shows a switching pattern when the inductor current is in a positive direction in a bypass mode.
도 7 및 도 8에서, T1 시간에 사인파 전류가 양의 방향일 때 S2와 S6을 턴온한다. S1, S3, 그리고 S5는 항상 OFF 상태를 유지한다. 이때 PWM 스위칭을 하는 스위치는 S4이며, S4의 스위칭 동작에 따라서 I L 전류가 쵸핑되어 커패시터에 흐르는 전류 I c _Test 가 흐르게 된다. 7 and 8, S2 and S6 are turned on when the sinusoidal current is in the positive direction at time T 1 . S1, S3, and S5 always remain OFF. At this time, the switch that performs PWM switching is S4, and according to the switching operation of S4, the I L current is chopped and the current I c _Test flowing in the capacitor flows.
도 7에서와 같이, S4가 OFF 되었을 때, 전류는 S1의 다이오드, S2 스위치, S5 다이오드, S6의 스위치를 통해서 커패시터에 전류를 흐르게 한다. 이때 동시에 커패시터에 전압을 충전한다. As shown in Figure 7, when S4 is turned off, the current flows through the capacitor through the diode of S1, switch S2, diode S5, and switch of S6. At this time, voltage is charged to the capacitor.
도 8에서와 같이, S4가 ON 되었을 때, I L 의 전류는 S1의 다이오드, S2 스위치, S3의 다이오드, S4의 스위치를 통해서 바이패스 된다. 이때 커패시터에 흐르는 전류는 0이며, 커패시터는 S5의 다이오드에 의해서 방전패스가 차단되어 전압이 방전되지 않는다. As shown in Figure 8, when S4 is turned on, the current of I L is bypassed through the diode of S1, the switch S2, the diode of S3, and the switch of S4. At this time, the current flowing in the capacitor is 0, and the discharge path of the capacitor is blocked by the diode of S5, so the voltage is not discharged.
도 9 및 도 10은 인덕터 전류가 음의 방향일 때의 스위치 동작 모드를 도시한 도면이다. 도 9에는 인덕터 전류가 음의 방향으로 방전 모드일 때의 스위칭 패턴이, 도 10에는 인덕터 전류가 음의 방향으로 바이패스 모드일 때의 스위칭 패턴이 각각 도시되어 있다.9 and 10 are inductors This diagram shows the switch operation mode when the current is in the negative direction. FIG. 9 shows a switching pattern when the inductor current is in a discharge mode in a negative direction, and FIG. 10 shows a switching pattern when the inductor current is in a bypass mode in a negative direction.
도 9 및 도 10에서, T2 시간에 사인파 전류가 음의 방향일 때 S1와 S3을 턴온한다. S2, S4, 그리고 S6는 항상 OFF 상태를 유지한다. 이때 PWM 스위칭을 하는 스위치는 S5이며, S5의 스위칭 동작에 따라서 I L 전류가 쵸핑되어 커패시터에 흐르는 전류 I c _Test 가 흐르게 된다. 9 and 10, S1 and S3 are turned on when the sinusoidal current is in the negative direction at time T 2 . S2, S4, and S6 always remain OFF. At this time, the switch that performs PWM switching is S5, and according to the switching operation of S5, the I L current is chopped and the current I c _Test flowing in the capacitor flows.
도 9에서와 같이, S5가 ON 되었을 때, 전류는 S6의 다이오드, S5 스위치, S2 다이오드, S1의 스위치를 통해서 커패시터에 전류를 흐르게 한다. 이때 동시에 커패시터에 전압을 방전한다. As shown in Figure 9, when S5 is turned on, current flows through the diode of S6, switch S5, diode S2, and switch of S1 to the capacitor. At this time, voltage is discharged to the capacitor.
도 10에서와 같이, S5가 OFF 되었을 때, I L 의 전류는 S4의 다이오드, S3 스위치, S2의 다이오드, S1의 스위치를 통해서 바이패스 된다. 이때 커패시터에 흐르는 전류는 0이며, 커패시터는 S4의 다이오드에 의해서 방전패스가 차단되어 전압이 방전되지 않는다. As shown in Figure 10, when S5 is turned off, the current of I L is bypassed through the diode of S4, the switch S3, the diode of S2, and the switch of S1. At this time, the current flowing in the capacitor is 0, and the discharge path of the capacitor is blocked by the diode of S4, so the voltage is not discharged.
제안하는 회로의 스위칭 패턴은 스위치 동작에 Dead Time을 주지 않아도 회로에 흐르는 전류 I L 을 연속적으로 흐르게 할 수 있고, 이 특성을 이용해서 커패시터에 흐르는 전류를 안정적으로 쵸핑할 수 있다. The switching pattern of the proposed circuit allows the current I L flowing in the circuit to flow continuously without giving dead time to the switch operation, and using this characteristic, the current flowing in the capacitor can be stably chopped.
도 11은 도 6에 도시된 방법을 이용해서 수행한 시뮬레이션 결과를 도시한 도면이다. 도 11에서, 실험 파형과 같이 커패시터에 흐르는 전류는 스위칭 패턴에 따라서 잘 쵸핑됨을 알 수 있으며, 커패시터에 걸리는 DC 전압 역시 제어가 잘 됨을 확인할 수 있다.FIG. 11 is a diagram showing simulation results performed using the method shown in FIG. 6. In Figure 11, it can be seen that the current flowing in the capacitor is well chopped according to the switching pattern, as shown in the experimental waveform, and the DC voltage applied to the capacitor is also well controlled.
또한, 도 5에서 제안하는 커패시터 평가 및 진단 시스템은 커패시터 충방전 테스트를 진행하면서 동시에 커패시터 용량을 추정할 수 있다. 도 12는 커패시터 용량 추정 방법을 설명하기 위한 도면이다. In addition, the capacitor evaluation and diagnosis system proposed in Figure 5 can simultaneously estimate capacitor capacity while performing capacitor charging and discharging tests. Figure 12 is a diagram for explaining a capacitor capacity estimation method.
도 12에 도시된 바와 같이, 시스템 동작중 테스트하려는 커패시터의 전압 (V c_Test ) 및 흐르는 전류 (I c _Test )를 측정해서 커패시터의 용량을 실시간으로 측정할 수 있다.As shown in FIG. 12, the capacity of the capacitor can be measured in real time by measuring the voltage ( V c_Test ) and flowing current ( I c _Test ) of the capacitor to be tested during system operation.
위 커패시터 전류와 전압관계 식을 이용하여, 커패시터의 충전전압 (V c _Test )의 차이 △ V c1 과 △ V c2 를 측정할 수 있다. 커패시터에 흐르는 전류 (I c _Test )는 인버터부에서 전류 Peak 크기를 알 수 있으며, 전류 초핑부에서는 전류 쵸핑 패턴을 이용해서 평균 전류량을 계산할 수 있다. 쵸핑된 사인파 전류를 주파수가 f p , △ T 1 과 △T 2 시간의 평균 전류를 i c. av1 과 i c. ac2 라 정의한다면, 커패시터의 용량 C Test 는 다음과 같이 계산될 수 있다. Using the capacitor current and voltage relationship equation above, the difference between the charging voltage ( V c _Test ) of the capacitor, △ V c1 and △ V c2 , can be measured. The current flowing in the capacitor ( I c _Test ) can be used to determine the size of the current peak in the inverter section, and the average amount of current can be calculated using the current chopping pattern in the current chopping section. The chopped sinusoidal current has a frequency f p , △ T 1 and △T 2 and the average current over time is i c. av1 and i c. If defined as ac2 , the capacitor C Test can be calculated as follows.
위 수식을 이용해서 커패시터 충방전 테스트 및 커패시터 용량 추정을 동시에 수행할 수 있다. Using the above formula, capacitor charge/discharge testing and capacitor capacity estimation can be performed simultaneously.
본 발명에 의하면, 커패시터에 실제 컨버터 구성시에 흐르는 전류와 동일한 쵸핑 전류와 전압을 인가할 수 있으며, 커패시터 충방전 테스트와 동시에 커패시터의 용량을 실시간으로 추정할 수 있다. 또한, 커패시터에 흐르는 사인파 전류를 쵸핑할 때 스위치의 스트레스를 최소화할 수 있다.According to the present invention, the same chopping current and voltage as the current flowing when configuring the actual converter can be applied to the capacitor, and the capacity of the capacitor can be estimated in real time at the same time as the capacitor charging and discharging test. Additionally, the stress on the switch can be minimized when chopping the sinusoidal current flowing in the capacitor.
이에 따라, 커패시터에 실제 컨버터 동작시 커패시터에 걸리는 다양한 전압 및 전류 스트레스를 모의할 수 있으며, 이와 동시에 커패시터 용량 변화를 측정할 수 있으므로, 다양한 초기 커패시터를 생산시 성능 테스트 및 커패시터 스트레스 내성 테스트를 수행할 수 있게 된다.Accordingly, various voltage and current stresses applied to the capacitor during actual converter operation can be simulated, and at the same time, changes in capacitor capacity can be measured, so performance tests and capacitor stress tolerance tests can be performed when producing various initial capacitors. It becomes possible.
본 발명이 비록 일부 바람직한 실시예에 의해 설명되었지만, 본 발명의 범위는 이에 의해 제한되어서는 아니 되고, 특허청구범위에 의해 뒷받침되는 상기 실시예의 변형이나 개량에도 미쳐야 할 것이다.Although the present invention has been described in terms of some preferred embodiments, the scope of the present invention should not be limited thereby, but should extend to modifications and modifications of the above embodiments as supported by the claims.
11: 서브 모듈
12: 암 인덕터
100: 커패시터 검사 시스템
110: 전원 공급부
112: 인버터부
113: 인덕터
114: 인버터 제어부
120: 충방전부
122: 전류 쵸핑부
130: 데이터 측정부
140: 용량 산출부11: submodule
12: female inductor
100: Capacitor inspection system
110: power supply unit
112: Inverter unit
113: inductor
114: Inverter control unit
120: Charge/discharge unit
122: Current chopping unit
130: data measurement unit
140: Capacity calculation unit
Claims (12)
상기 인가된 전류를 이용하여 커패시터를 충방전하는 충방전부; 및
상기 커패시터의 전압 및 전류를 측정하는 데이터 측정부를 포함하며,
상기 충방전부는 상기 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑하는 전류 쵸핑부를 포함하는 커패시터 검사 시스템으로서,
상기 전류 쵸핑부는 상기 커패시터로 인가되는 전류를 미리 설정된 바이패스 경로로 바이패스시킴으로써 상기 커패시터에 인가되는 전류를 쵸핑하는 것을 특징으로 하는 커패시터 검사 시스템.
A power supply unit that supplies current of a preset size and shape;
a charging/discharging unit that charges and discharges the capacitor using the applied current; and
It includes a data measurement unit that measures the voltage and current of the capacitor,
The charging/discharging unit is a capacitor inspection system including a current chopping unit that chops the current applied to the capacitor in a preset pattern,
The current chopping unit is a capacitor inspection system characterized in that it chops the current applied to the capacitor by bypassing the current applied to the capacitor to a preset bypass path.
상기 충방전부는 상기 커패시터와 직렬 연결되고,
서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며,
상기 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 1,
The charge/discharge unit is connected in series with the capacitor,
It includes a pair of switches connected in series in opposite directions,
A capacitor inspection system, wherein the switch includes a transistor and a diode connected in anti-parallel to each other.
상기 전류 쵸핑부는 상기 바이패스 경로에 위치하고,
서로 반대 방향으로 직렬 연결된 한 쌍의 스위치를 포함하며,
상기 스위치는 서로 역병렬 연결된 트랜지스터와 다이오드를 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 3,
The current chopping unit is located in the bypass path,
It includes a pair of switches connected in series in opposite directions,
A capacitor inspection system, wherein the switch includes a transistor and a diode connected in anti-parallel to each other.
상기 충방전부는 상기 커패시터의 양단에 각각 상기 한 쌍의 스위치를 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 4,
A capacitor inspection system, wherein the charge/discharge unit includes the pair of switches at both ends of the capacitor.
상기 바이패스 경로는 상기 커패시터 및 상기 커패시터 일단의 상기 한 쌍의 스위치와 병렬 연결되는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 5,
The bypass path is connected in parallel with the capacitor and the pair of switches on one end of the capacitor.
상기 전류 쵸핑부는 상기 전류 쵸핑부에 포함된 한 쌍의 스위치 중 선택된 하나의 스위치를 개폐함으로써 상기 커패시터에 인가되는 전류를 미리 설정된 패턴으로 쵸핑하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 6,
A capacitor inspection system, wherein the current chopping unit chops the current applied to the capacitor in a preset pattern by opening and closing one selected switch among a pair of switches included in the current chopping unit.
상기 데이터 측정부에 의해 측정된 상기 커패시터의 전압 및 전류를 이용하여 상기 커패시터의 용량을 산출하는 용량 산출부를 더 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 1,
A capacitor inspection system further comprising a capacity calculation unit that calculates the capacity of the capacitor using the voltage and current of the capacitor measured by the data measurement unit.
상기 커패시터의 용량 C Test 은,
의 수학식에 의해 산출되고, △ V c1 과 △ V c2 는 각각 정현파 반주기 시간 △ T 1 과 △T 2 동안의 커패시터의 최대 충전 전압의 차이이고, i c. av1 과 i c. ac2 는 △ T 1 과 △T 2 시간 동안의 평균 전류이며, f p 는 쵸핑된 정현파 전류의 주파수인 것을 특징으로 하는 커패시터 검사 시스템.
In claim 8,
The capacitance C Test of the capacitor is,
Calculated by the equation, △ V c1 and △ V c2 are the difference between the maximum charging voltage of the capacitor during the sinusoidal half-cycle time △ T 1 and △ T 2 , respectively, and i c. av1 and i c. A capacitor inspection system, wherein ac2 is the average current during △ T 1 and △T 2 times, and f p is the frequency of the chopped sinusoidal current.
상기 전원 공급부는 직류 전력을 교류 전력으로 변환할 수 있는 인버터부를 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 1,
A capacitor inspection system, wherein the power supply unit includes an inverter unit capable of converting direct current power to alternating current power.
상기 인버터부를 이용하여 상기 커패시터에서의 전류 및 전압을 제어하는 인버터 제어부를 더 포함하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 10,
A capacitor inspection system further comprising an inverter control unit that controls the current and voltage in the capacitor using the inverter unit.
상기 인버터부는 상기 충방전부와 연결되는 인덕터를 포함하고,
상기 인덕터에 흐르는 전류를 제어함으로써, 상기 커패시터에서의 전류 및 전압을 제어하는 것을 특징으로 하는 커패시터 검사 시스템.
In claim 11,
The inverter unit includes an inductor connected to the charging and discharging unit,
A capacitor inspection system, characterized in that the current and voltage in the capacitor are controlled by controlling the current flowing in the inductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160128904A KR102623951B1 (en) | 2016-10-06 | 2016-10-06 | System for testing capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160128904A KR102623951B1 (en) | 2016-10-06 | 2016-10-06 | System for testing capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180038168A KR20180038168A (en) | 2018-04-16 |
| KR102623951B1 true KR102623951B1 (en) | 2024-01-10 |
Family
ID=62082094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160128904A KR102623951B1 (en) | 2016-10-06 | 2016-10-06 | System for testing capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102623951B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102169370B1 (en) | 2020-06-05 | 2020-10-23 | 국민대학교산학협력단 | Apparatus for testing capacitors |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296313A (en) * | 2001-03-30 | 2002-10-09 | Takamisawa Cybernetics Co Ltd | Capacitor-testing device |
| KR101521105B1 (en) * | 2014-07-31 | 2015-05-19 | 연세대학교 산학협력단 | Method for detecting fault of sub module of modular multilevel converter |
| KR101553480B1 (en) * | 2014-08-05 | 2015-09-16 | 영남대학교 산학협력단 | System for estimating sub-modular capacitor of modular multilevel converter and method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5045772B2 (en) * | 2010-03-11 | 2012-10-10 | オムロン株式会社 | Capacitor capacity missing detection method in power conditioner, power conditioner for implementing the same, and photovoltaic power generation system including the same |
-
2016
- 2016-10-06 KR KR1020160128904A patent/KR102623951B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296313A (en) * | 2001-03-30 | 2002-10-09 | Takamisawa Cybernetics Co Ltd | Capacitor-testing device |
| KR101521105B1 (en) * | 2014-07-31 | 2015-05-19 | 연세대학교 산학협력단 | Method for detecting fault of sub module of modular multilevel converter |
| KR101553480B1 (en) * | 2014-08-05 | 2015-09-16 | 영남대학교 산학협력단 | System for estimating sub-modular capacitor of modular multilevel converter and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180038168A (en) | 2018-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102349306B1 (en) | System for testing sub-module of modular multilevel converter | |
| KR101419993B1 (en) | An arrangement for testing a switching cell | |
| EP2921871B1 (en) | Connection integrity testing method and apparatus for multi-stage voltage source converters | |
| Zeng et al. | DC/DC converters based on hybrid MMC for HVDC grid interconnection | |
| CA3006506A1 (en) | An on-line diagnostic method for electronic switch faults in neutral-point-clamped power converters | |
| EP3633841B1 (en) | Power conversion device | |
| KR20160013176A (en) | Converter assembly having multi-step converters connected in parallel and method for controlling said multi-step converters | |
| US11782097B2 (en) | Electrical system testing processes | |
| KR102623951B1 (en) | System for testing capacitor | |
| Huang et al. | A test scheme for the comprehensive qualification of mmc submodule based on 10 kv sic mosfets under high dv/dt | |
| Maddugari et al. | A fault tolerant cascaded multilevel inverter topology for open circuit faults in switches | |
| Voss et al. | Control techniques of the auxiliary-resonant commutated pole in the dual-active bridge | |
| CN102890209B (en) | Continuous current operation testing device of multi-level converter half-bridge type sub-module | |
| KR20200048375A (en) | Apparatus for testing performance of sub-module | |
| Ray et al. | Prototype development and experimental investigation on cascaded five-level inverter based active filter for large-scale grid-tied photovoltaic | |
| CN111650491B (en) | Equivalent simplified double-pulse test circuit and method for flying capacitor multi-level inverter | |
| Dash et al. | Voltage balancing in mmc operated at reduced switching frequency without using sensors | |
| CN113092979B (en) | MMC working condition power semiconductor device test circuit and control method | |
| KR20150139697A (en) | Converters Test Equipment | |
| Maldonado et al. | Simulation, design, hardware implementation, and control of a 9-level Flying Capacitor Multilevel Inverter with Particle Swarm Optimization algorithm | |
| Shahbazi et al. | Fast and simple open-circuit fault detection method for interleaved DC-DC converters | |
| Mitrovic et al. | Phase Current Reconstruction, DC Link Voltage and R DS-ON Measurement Using Sensors Integrated on Gate Drivers for SiC MOSFET | |
| Chen et al. | Integrated fault diagnosis and recovery in NPC multi-level inverters | |
| EP3006948A1 (en) | Synthetic test circuit | |
| Stamer et al. | Investigation of Different Balancing Methods for Modular 3-level T-type Voltage Source Converters with Distributed DC-link Capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |