KR102616602B1 - 발광 장치 및 이의 제조 방법 - Google Patents

발광 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102616602B1
KR102616602B1 KR1020180117061A KR20180117061A KR102616602B1 KR 102616602 B1 KR102616602 B1 KR 102616602B1 KR 1020180117061 A KR1020180117061 A KR 1020180117061A KR 20180117061 A KR20180117061 A KR 20180117061A KR 102616602 B1 KR102616602 B1 KR 102616602B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
emitting device
disposed
Prior art date
Application number
KR1020180117061A
Other languages
English (en)
Other versions
KR20200037906A (ko
Inventor
채종철
김현준
조현민
김경배
정민재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180117061A priority Critical patent/KR102616602B1/ko
Priority to CN201980065203.XA priority patent/CN112789727A/zh
Priority to PCT/KR2019/006991 priority patent/WO2020071614A1/ko
Priority to EP19868353.4A priority patent/EP3863057A4/en
Priority to US17/281,500 priority patent/US20210399040A1/en
Publication of KR20200037906A publication Critical patent/KR20200037906A/ko
Application granted granted Critical
Publication of KR102616602B1 publication Critical patent/KR102616602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0042—Assembling discrete nanostructures into nanostructural devices
    • B82B3/0052—Aligning two or more elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 장치는, 기판, 기판 상에 배치되고 홀들(holes)을 포함하며 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극, 기판 상에 배치되되 제1 전극의 홀들 내에 각각 위치하는 제2 전극들, 및 제1 전극과 제2 전극들 사이에 배치되고 제1 전극 및 제2 전극들과 전기적으로 연결되는 발광 소자들을 포함한다.

Description

발광 장치 및 이의 제조 방법{LIGHT EMITTING DIODE DISPLAY DEVICE AND MANUFACTURING METHOD OF SAME}
본 발명은 발광 다이오드를 포함하는 장치 및 이의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있으며, 그 적용범위는 점차 확대되는 추세이다.
나아가, 발광 다이오드를 표시 장치에 적용하려는 시도가 확대되고 있다. 일 예로, 표시 장치의 백라이트로서 발광 다이오드가 이용되거나, 발광 다이오드를 화상을 표시할 수 있는 미세한 화소 단위로 소형화하여 자발광 형식의 표시 장치를 직접 구현하는 등의 시도가 확대되고 있다.
이에, 발광 다이오드들을 소형화하면서도 여러 종류의 장치에 사용할 수 있을 만큼 충분한 밝기를 확보하기 위하여, 여러 개의 발광 다이오드를 집적할 수 있는 구조가 요구된다.
발광 다이오드의 주변에 격벽을 형성하고, 격벽에 반사 전극을 형성하여 발광 다이오드의 측면에서 발산되는 광을 전방으로 반사시킴으로써, 발광 다이오드의 발광 효율을 높일 수 있다.
다만, 격벽 형성, 반사 전극 형성 등으로 인해 발광 장치의 제조 공정이 복잡해질 수 있다.
이에, 본 발명이 해결하고자 하는 과제는 보다 간소화된 공정을 통해 제조될 수 있는 발광 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 발광 효율을 향상시킬 수 있는 발광 장치의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광 장치는, 기판, 상기 기판 상에 배치되고 홀들(holes)을 포함하며 상기 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극, 상기 기판 상에 배치되되 상기 제1 전극의 상기 홀들 내에 각각 위치하는 제2 전극들, 및 상기 제1 전극과 상기 제2 전극들 사이에 배치되고 상기 제1 전극 및 상기 제2 전극들과 전기적으로 연결되는 발광 소자들을 포함한다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극과 전기적으로 연결되는 트랜지스터, 및 상기 제2 전극들과 전기적으로 연결되는 전원 배선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 전원 배선은 상기 기판 하부에 배치되며, 상기 제2 전극들 각각은 상기 기판을 관통하여 상기 전원 배선을 노출시키는 관통홀을 통해 상기 전원 배선에 전기적으로 연결될 할 수 있다.
일 실시예에 의하면, 상기 제1 전극은 제1 금속 결합층, 상기 제1 금속 결합층 상에 배치되는 금속 도전층, 및 상기 금속 도전층 상에 배치되는 제2 금속 결합층을 포함하고, 상기 금속 도전층은 상기 제1 금속 결합층의 두께보다 큰 두께를 가지고 상기 제2 금속 결합층의 두께보다 큰 두께를 가지며, 상기 경사면은 상기 금속 도전층에 형성될 수 있다.
일 실시예에 의하면, 상기 금속 도전층은 반사 물질을 포함하고, 상기 발광 소자들에서 발산된 광은 상기 금속 도전층에 의해 반사될 할 수 있다.
일 실시예에 의하면, 상기 기판을 기준으로 상기 경사면이 이루는 경사각은 60도 보다 작고 20도 보다 클 할 수 있다.
일 실시예에 의하면, 상기 금속 도전층의 내측벽의 제1 테이퍼 각도는 상기 금속 도전층의 외측벽의 제2 테이퍼 각도와 다르고, 상기 금속 도전층의 상기 내측벽은 상기 제2 전극에 인접할 할 수 있다.
일 실시예에 의하면, 상기 금속 도전층의 상기 내측벽은 상기 금속 도전층의 상기 외측벽을 형성하는 공정과 다른 공정을 통해 형성될 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극 상에 배치되는 제1 화소 격벽을 더 포함하고, 상기 제1 화소 격벽은 상기 홀들에 대응하는 뱅크홀들을 포함할 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제2 전극들 상에 각각 배치되는 제2 화소 격벽을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 제2 전극들 각각은, 중심부, 상기 중심부로부터 이격되어 상기 중심부의 가장자리를 따라 연장하며 상호 이격된 양 단부들을 가지는 제1 주변부, 및 상기 중심부 및 상기 제1 주변부를 연결하는 제1 연결부를 포함하고, 상기 제1 전극은 상기 홀들을 포함하는 본체부, 상기 중심부 및 상기 제1 주변부 사이에서 상기 중심부의 가장 자리를 따라 연장하며 상기 제1 연결부를 사이에 두고 이격된 양 단부들을 가지는 제2 주변부, 및 상기 제1 주변부의 상기 단부들 사이를 가로질러 상기 제2 주변부 및 상기 본체부를 연결하는 제2 연결부를 포함할 수 있다.
일 실시예에 의하면, 상기 중심부는 원의 평면 형상을 가지고, 상기 제1 주변부 및 상기 제2 주변부 각각은 평면상 일부가 절개된 고리(ring) 형상을 가질 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 전극과 상기 제2 전극들 사이에서 상기 발광 소자들의 하부에 배치되는 제1 절연층, 상기 발광 소자들을 덮되 상기 발광 소자들 각각의 양 단부를 노출하는 유기 절연층, 상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제1 단부와 접촉하는 제1 접촉 전극, 및 상기 제2 전극들과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제2 단부와 접촉하는 제2 접촉 전극을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 발광 장치는, 상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고, 상기 제1 접촉 전극과 제2 접촉 전극을 커버하되 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 절연층을 더 포함할 할 수 있다.
일 실시예에 의하면, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 실질적으로 동일한 평면상에 배치될 할 수 있다.
일 실시예에 의하면, 상기 발광 소자들 각각은 원통형 형상을 갖고, 상기 발광 소자들 각각의 하면의 일부는 상기 제1 절연층과 직접 접할 할 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광 장치의 제조 방법은, 기판 상에 전극층을 형성하는 단계; 상기 전극층을 패터닝하여 상호 독립하여 배치되는 제1 화소 전극들 및 상기 제1 화소 전극들을 에워싸는 미분리 전극 패턴을 형성하는 단계; 상기 미분리 전극 패턴 및 상기 제1 화소 전극들 상에 발광 소자들을 배치시키는 단계; 상기 미분리 전극 패턴 및 상기 제1 화소 전극들 사이에 전계를 형성하여 상기 발광 소자들을 정렬시키는 단계; 및 상기 미분리 전극 패턴을 패터닝하여 상기 제1 화소 전극들 중 적어도 하나를 에워싸는 제1 전극을 형성하는 단계를 포함한다.
일 실시예에 의하면, 상기 미분리 전극 패턴은 그물 구조를 가질 수 있다.
일 실시예에 의하면, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴 상에 배치되고 상기 제1 화소 전극들 및 상기 미분리 전극 패턴들 사이에 위치하는 제1 절연층을 형성하는 단계를 포함하고, 상기 발광 소자는 상기 제1 절연층 상에 배치될 수 있다.
일 실시예에 의하면, 상기 제1 화소 전극들 및 상기 미분리 전극 패턴을 형성하는 단계는, 상기 제1 절연층 상에 제1 화소 격벽을 형성하는 단계를 더 포함하고, 상기 제1 화소 격벽은 상기 미분리 전극 패턴과 중첩하고, 평면상 상기 제1 화소 전극들 각각을 에워쌀 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 발광 장치는 일체화된 반사 전극으로 기능하는 제1 전극 및 제2 전극을 포함함으로써, 보다 간소화된 공정을 통해 발광 장치가 제조될 수 있다.
또한, 제1 전극은 제2 전극을 에워싸는 형태로 배치되고, 발광 소자는 제1 전극 및 제2 전극 사이에 배치됨으로써, 발광 소자가 배치되는 배치 면적이 증가하고, 발광 효율이 향상될 수 있다.
본 발명의 실시예들에 의하면 발광 장치의 제조 방법은 제1 전극이 패터닝 되기 전의 미분리 전극 패턴을 이용하여 전계를 형성함으로써, 발광 소자의 정렬 효율이 향상될 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 3은 도 1의 발광 장치에 포함된 발광 소자의 일 예를 나타내는 도면이다.
도 4 내지 도 18은 도 1의 발광 장치를 제조하는 제조 방법을 나타내는 도면들이다.
도 19는 도 1의 II-II'선을 따른 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 20은 도 1의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 평면도이다.
도 21은 다른 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 22는 도 21의 AA 영역을 확대한 도면이다.
도 23은 도 22의 III-III'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 24는 도 22의 III-III'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 25는 일 실시예에 따른 발광 장치의 일 화소의 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 발광 장치의 평면도이다.
도 1을 참조하면, 발광 장치(10)는 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)를 포함할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)은 제1 방향(D1)을 따라 반복적으로 배열될 수 있다.
제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3) 각각은 빛을 발하는 최소 단위의 발광 유닛일 수 있다. 발광 장치(10)가 영상을 표시하는 경우, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 각각은 영상에 포함된 색을 표시하는 최소 단위의 발광 유닛일 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 상호 다른 색들을 가지고 발광할 수 있다. 예를 들어, 제1 화소(PX1)은 제1 색(예를 들어, 적색)으로 발광하며, 제2 화소(PX2)는 제2 색(예를 들어, 녹색)으로 발광하고, 제3 화소(PX3)는 제3 색(예를 들어, 청색)으로 발광할 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)가 발광하는 색들의 조합을 통해 색상이 구현될 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)에 대해서는 도 19를 참조하여 후술하기로 한다.
제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)는 발광하는 색상들을 제외하고 상호 실질적으로 동일할 수 있다. 이하에서는, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3)의 공통적인 특징에 대하여 제1 화소(PX1)를 기준으로 설명하고, 중복되는 설명은 반복하지 않기로 한다.
제1 화소(PX1)는 회로 기판(100)(또는, 기판) 상에 형성된 제1 전극(330)(또는, 화소 전극), 제2 전극(340)(또는, 공통 전극) 및 발광 소자들(350)을 포함할 수 있다. 회로 기판(100)은 발광 장치(10)에 포함될 수 있다.
회로 기판(100)(또는, 기판)은 제1 화소(PX1)에 전류를 공급하는 트랜지스터(미도시) 및 전원 전극(162)을 포함할 수 있다. 회로 기판(100)에 대해서는 도 2를 참조하여 후술하기로 한다.
제1 전극(330)은 회로 기판(100) 상에 배치될 수 있다. 제1 전극(330)은 제1 방향(D1)으로의 길이가 제2 방향(D2)으로의 길이보다 긴 직사각형 형상을 가질 수 있으나, 이는 예시적인 것으로 이에 제한되는 것은 아니다.
제1 전극(330)은 복수의 홀들을 포함할 수 있다. 예를 들어, 제1 전극(330)은 제2 방향(D2)을 따라 배열된 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(330)은 2개, 4개 이상의 홀들을 포함하거나, 하나의 홀을 포함할 수도 있다.
이하에서는, 제1 전극(330)이 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3)을 포함하는 것을 예시하여 설명하기로 한다.
제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 평면도 상 폐루프 형성하며, 외부와 연결되지 않을 수 있다.
도 1에 도시된 바와 같이, 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 원형의 평면 형상을 가질 수 있다. 다만, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 제1 홀(HOL1), 제2 홀(HOL2) 및 제3 홀(HOL3) 각각은 제2 전극(340)이 배치되는 공간을 제공할 수 있다면, 그 형상이 제한되는 것은 아니며, 예를 들어, 타원, 사각형 이상의 다각형 등의 평면 형상을 가질 수 있다.
제2 전극(340)은 회로 기판(100) 상에 배치될 수 있다. 제2 전극(340)은 복수 개가 구비될 수 있으며, 예를 들어, 제1 내지 제3 홀들(HOL1, HOL2, HOL3)에 대응하여 3개의 제2 전극들(340)이 구비될 수 있다. 제2 전극들(340)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 위치할 수 있다. 제2 전극들(340)은 제1 전극(330)에 의해 둘러싸일 수 있다.
발광 소자들(350)은 회로 기판(100) 상에서 제1 전극(330) 및 제2 전극들(340) 사이에 배치되고, 제1 전극(330) 및 제2 전극들(340)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자(350)는 제1 전극(330)의 제1 홀(HOL1) 내에서 제2 전극들(340)의 가장자리를 따라 반복적으로 배열될 수 있다. 발광 소자(350)는 불규칙적으로(또는, 비균일한 간격을 가지고) 배열될 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 발광 소자(350)는 등간격(또는, 제2 전극(340)의 면적 중심을 기준으로 등각도)을 가지고 반복적으로 배열될 수도 있다.
제2 전극(340)은 전원 전극(162)에 전기적으로 연결될 수 있다.
전원 전극(162)은 회로 기판(100)의 내부에 배치되며, 제2 방향(D2)을 따라 연장하며 제2 전극들(340)과 연결될 수 있다. 회로 기판(100)에는 회로 기판(100)의 상면을 관통하여 전원 전극(162)을 노출시키는 콘택홀(319_2)(또는, 제5 콘택홀)이 형성되고, 제2 전극들(340)은 콘택홀(319_2)(또는, 제5 콘택홀)을 통해 전원 전극(162)에 전기적으로 연결될 수 있다.
도 1을 참조하여 설명한 바와 같이, 제1 전극(330)은 제1 내지 제3 홀들(HOL1, HOL2, HOL3)을 포함하고, 제2 전극들(340) 은 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에 각각 배치되며, 발광 소자(350)는 제1 내지 제3 홀들(HOL1, HOL2, HOL3) 내에서 제2 전극들(340)의 가장자리를 따라 반복적으로 배치될 수 있다. 이 경우, 제1 전극(330) 및 제2 전극들(340) 사이에 발광 소자(350)가 배치되는 배치 면적(또는, 배치 공간)은, 직선 형태를 가지는 전극들 사이에 형성되는 배치 면적(즉, 발광 소자가 배치되는 면적)보다 크고, 보다 많은 발광 소자(350)가 배치될 수 있으며, 이에 따라 발광 장치(10)의 최대 휘도가 향상될 수 있다.
한편, 도 1에서 전원 전극(162)은 제2 방향(D2)(예를 들어, 열 방향)으로 연장하여 제1 내지 제3 화소들(PX1, PX2, PX3)을 각각 가로지르는 것으로 도시되어 있으나, 이는 예시적인 것으로, 전원 전극(162)이 이에 한정되는 것은 아니다. 예를 들어, 전원 전극(162)은 행 방향으로 연장할 수 있거나, 그물(mesh) 형태로 배열될 수도 있다.
도 2는 도 1의 I-I'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 2를 참조하면, 발광 장치(10)는 회로 기판(100)(또는, 회로소자층) 및 발광소자층(300)를 포함할 수 있다. 회로 기판(100)은 기판(110), 제1 트랜지스터(120)(또는, 제1 박막 트랜지스터, 제1 스위칭 소자), 및 제2 트랜지스터(140)(또는, 제2 박막 트랜지스터, 제2 스위칭 소자)을 포함한다. 트랜지스터들(120, 140) 각각은 활성층(126,146), 게이트 전극(121, 141), 소스 전극(124, 144) 및 드레인 전극(123, 143)을 포함할 수 있다. 발광소자층(300)는 제1 전극(330), 제2 전극(340) 및 발광 소자(350)를 포함할 수 있다. 상술한 트랜지스터(120, 140), 제1 전극(330), 제2 전극(340) 및 발광 소자(350)는 화소 회로를 구성할 수 있다. 화소 회로에 대한 구체적인 일예가 도 25에 도시되어 있다.
도 25는 일 실시예에 따른 발광 장치의 일 화소의 회로도이다.
도 25를 참조하면, 화소 회로는 제1 트랜지스터(TR1, 도 2의 "120"), 제2 트랜지스터(TR2, 도 2의 "140"), 커패시터(Cst), 및 발광 다이오드(LED)를 포함할 수 있다.
제1 트랜지스터(TR1)는 구동 트랜지스터이고, 제2 트랜지스터(TR2)는 스위칭 트랜지스터일 수 있다. 도 25에서는 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2)가 모두 PMOS 트랜지스터인 경우를 예시하였지만, 제1 트랜지스터(TR1)와 제2 트랜지스터(TR2) 중 어느 하나 또는 전부는 NMOS 트랜지스터일 수도 있다.
제1 트랜지스터(TR1)의 소스 전극(도 2의 "124")은 제1 전원 배선(ELVDDL)에 연결되고, 드레인 전극(도 2 "123")은 유기발광 다이오드(OLED)의 애노드 전극(도 2의 제1 전극(330))에 연결된다. 제2 트랜지스터(TR2)의 소스 전극(도 2의 "144")은 데이터 배선(DL)에 연결되고, 드레인 전극(도 2의 "143")은 제1 트랜지스터(TR1)의 게이트 전극(도 2의 "128")에 연결된다. 커패시터(Cst)는 제1 트랜지스터(TR1)의 게이트 전극과 소스 전극 사이에 연결된다. 발광 다이오드(LED)의 캐소드 전극(도 2의 제2 전극(340)은 제2 전원 전압(ELVSS)을 제공받는다. 제2 전원 전압(ELVSS)은 제1 전원 배선(ELVDDL)으로부터 제공되는 제1 전원 전압(ELVDD)보다 낮은 전압일 수 있다.
제2 트랜지스터(TR2)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 배선(DL)에 인가된 데이터 신호를 출력할 수 있다. 커패시터(Cst)는 제2 트랜지스터(TR2)로부터 수신한 데이터 신호에 대응하는 전압을 충전할 수 있다. 제1 트랜지스터(TR1)는 커패시터(Cst)에 저장된 전하량에 대응하여 발광 다이오드(LED)에 흐르는 구동전류를 제어할 수 있다. 도 25의 등가 회로는 하나의 일 실시예에 불과하며, 화소 회로는 더 많은 수(예컨대 7개)의 트랜지스터와 커패시터를 포함할 수 있다.
다시 도 2를 참조하면, 회로 기판(100)은 기판(110), 버퍼층(115), 반도체층, 제1 절연층(170), 제1 도전층, 제2 절연층(180), 제2 도전층, 제3 절연층(190), 제3 도전층 및 제4 절연층(310)을 포함할 수 있다.
기판(110)은 절연 기판일 수 있다. 기판(110)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 고분자 물질의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다. 기판(110)은 리지드 기판일 수 있지만, 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
버퍼층(115) 상에는 반도체층이 배치될 수 있다. 반도체층은 제1 트랜지스터(120)의 제1 활성층(126), 제2 트랜지스터(140)의 제2 활성층(146) 및 보조층(163)을 포함할 수 있다. 반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다.
반도체층 상에는 제1 절연층(170)이 배치될 수 있다. 제1 절연층(170)은 반도체층을 덮을 수 있다. 제1 절연층(170)은 트랜지스터의 게이트 절연막으로 기능할 수 있다. 제1 절연층(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 절연층(170) 상에는 제1 도전층이 배치될 수 있다. 제1 도전층은 제1 절연층(170)을 사이에 두고 제1 트랜지스터(120)의 제1 활성층(126) 상에 배치된 제1 게이트 전극(121), 제2 트랜지스터(140)의 제2 활성층(146) 상에 배치된 제2 게이트 전극(141) 및 보조층(163) 상에 배치된 전원 배선(161)을 포함할 수 있다. 제1 도전층은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 도전층은 단일막 또는 다층막일 수 있다.
제1 도전층 상에는 제2 절연층(180)이 배치될 수 있다. 제2 절연층(180)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 하프늄 산화물, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 아연 산화물 등의 무기 절연 물질로 이루어질 수 있다.
제2 절연층(180) 상에는 제2 도전층이 배치될 수 있다. 제2 도전층은 제2 절연층을 사이에 두고 제1 게이트 전극(121) 상에 배치된 커패시터 전극(128)을 포함할 수 있다. 커패시터 전극(128)은 제1 게이트 전극(121)과 함께 유지 커패시터(예를 들어, 전기 신호를 저장하거나 유지하는 커패시터)를 이룰 수 있다.
제2 도전층은, 제1 도전층과 유사하게, 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 도전층 상에는 제3 절연층(190)이 배치될 수 있다. 제3 절연층(190)은 층간 절연막일 수 있다. 또한, 제3 절연층(190)은 표면 평탄화 기능을 수행할 수 있다. 제3 절연층(190)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다.
제3 절연층(190) 상에는 제3 도전층이 배치될 수 있다. 제3 도전층은 제1 트랜지스터(120)의 제1 드레인 전극(123)과 제1 소스 전극(124), 제2 트랜지스터(140)의 제2 드레인 전극(143)과 제2 소스 전극(144), 및 전원 배선(161) 상부에 배치된 전원 전극(162)을 포함할 수 있다.
제1 소스 전극(124) 및 제1 드레인 전극(123)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제1 콘택홀(129)을 통해 제1 활성층(126)과 전기적으로 연결될 수 있다. 제2 소스 전극(144) 및 제2 드레인 전극(143)은 각각 제3 절연층(190)과 제2 절연층(180)을 관통하는 제2 콘택홀(149)을 통해 제2 활성층(146)과 전기적으로 연결될 수 있다. 전원 전극(162)은 제3 절연층(190)과 제2 절연층(180)을 관통하는 제3 콘택홀(169)을 통해 전원 배선(161)과 전기적으로 연결될 수 있다.
제3 도전층은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층은 단일막 또는 다층막일 수 있다. 예를 들어, 제3 도전층은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
제3 도전층 상에는 제4 절연층(310)이 배치될 수 있다. 제4 절연층(310)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질로 이루어질 수 있다. 제4 절연층(310)의 표면은 평탄할 수 있다.
이하, 발광소자층(300)를 설명한다.
제4 절연층(310) 상에 제1 전극(330) 및 제2 전극(340)이 배치될 수 있다. 제1 전극(330)은 제4 절연층(310)을 관통하는 제4 콘택홀(319_1)을 통해 제1 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 제2 전극(340)은 제1 전극(330)으로부터 이격되어 배치되며, 제4 절연층(310)을 관통하는 제5 콘택홀(319_2)을 통해 전원 전극(162)과 전기적으로 연결될 수 있다.
제1 전극(330) 및 제2 전극(340)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 단일막 또는 다층막일 수 있다. 예를 들어, 제1 전극(330) 및 제2 전극(340)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층구조로 형성될 수 있다.
일 실시예에서, 제1 전극(330) 및 제2 전극(340)은 광을 반사하는 반사 특성을 가지는 반사 물질(또는, 반사율이 높은 물질)을 포함할 수 있다. 여기서, 반사 물질은 은(Ag), 마그네슘(Mg), 크롬(Cr), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 알루미늄-리튬(Al-Li), 마그네슘-인듐(Mg-In) 및 마그네슘-은(Mg-Ag)으로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. 이 경우, 제1 전극(330) 및 제2 전극(340)은 발광 소자(350)의 측면에서 발광되는 광을 반사하는 반사 격벽으로 기능할 수 있다.
일 실시예에서, 제1 전극(330)의 두께 및 제2 전극(340)의 두께 중 적어도 하나는 발광 소자(350)의 두께보다 클 수 있다.
제1 전극(330)의 두께 및 제2 전극(340)의 두께는, 발광 소자(350)의 두께 방향으로의 위치, 발광 소자(350)로부터 광이 발산되는 각도, 발광 소자(350)와의 이격 거리 등에 의해 결정되나, 제1 전극(330)의 두께 및 제2 전극(340)의 두께는 대체적으로 발광 소자(350)의 두께(예를 들어, 5000Å)보다 클 수 있다. 예를 들어, 제1 전극(330)의 두께는 6000Å이상, 8000Å이상, 10000Å이상이거나, 20000Å일 수 있다. 나아가, 제1 전극(330)의 두께 및 제2 전극(340)의 두께는 발광 소자(350)의 길이(또는, 최대 길이, 예를 들어, 30000Å)보다 클 수 있다. 예를 들어, 제1 전극(330)의 두께는 40000Å 이상일 수 있다. 제1 전극(330)의 두께 및 제2 전극(340)의 두께는, 100000Å 보다 작을 수 있다.
일 실시예에서, 제1 전극(330) 및 제2 전극(340)은 경사진 측벽을 가지거나 테이퍼(taper) 진 단면 형상을 가질 수 있다.
발광 소자(350)와 인접한 제1 전극(330)의 내측벽(332_S1)(또는, 제1 경사면)은 제4 절연층(310)과 예각을 형성할 수 있다. 유사하게, 발광 소자(350)와 인접한 제2 전극(340)의 외측벽(342_S1)(또는, 경사면)은 제4 절연층(310)과 예각을 형성할 수 있다. 즉, 발광 소자(350)에 인접하여 위치하는 제1 전극(330)의 내측벽(332_S1)과 제2 전극(330)의 외측벽(342_S1)은 경사지게 형성될 수 있다. 이 경우, 발광 소자(350)의 측면에서 발사되는 광은 제1 전극(330)의 내측벽(332_S1)과 제2 전극(340)의 외측벽(342_S1)에 의해 대체적으로 상부로 반사될 수 있다. 또한, 제1 전극(330)의 외측벽(332_S2)(또는, 제2 경사면)도 제4 절연층(310)과 예각을 형성하거나 경사지게 형성될 수 있다.
실시예들에서, 제1 전극(330)의 내측벽(332_S1)(또는, 제1 경사면)의 제1 경사각(Θ1)(또는, 제1 테이퍼 각도(taper angle))은 60도 이하이거나, 20도 내지 60도 이거나, 40도 내지 50도 일 수 있다. 이 경우, 발광 소자(350)의 측면으로부터 발산되는 광은, 도 1에 도시된 제1 화소(PX1)가 차지하는 영역 내에서 대체적으로 상부를 향해 반사될 수 있다. 유사하게, 제2 전극(340)의 외측벽(342_S1)의 경사각은 제1 경사각(Θ1)과 같거나 유사할 수 있다. 후술하여 설명하겠지만, 제1 전극(330)의 내측벽(332_S1)과 제2 전극(340)의 외측벽(342_S1)은 동일 공정(예를 들어, 패터닝 공정, 마스크 공정, 또는, 식각 공정)을 통해 형성됨에 따라, 제1 전극(330)의 제1 경사면과 제2 전극(340)의 경사면은 실질적으로 같을 수 있다.
일 실시예에서, 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)은 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)(또는, 제2 테이퍼 각도)과 다를 수 있다. 여기서, 제1 전극(330)의 내측벽(332_S2)은 제1 전극(330)의 외측 가장자리를 따라 형성되는 측면으로, 제2 전극(340)과 이격되고, 다른 화소(예를 들어, 제2 화소(PX2))의 제1 전극과 인접하거나 마주할 수 있다.
도 13을 참조하여 설명하겠지만, 제1 전극(330)의 외측벽(332_S2)은 제1 전극(330)의 내측벽(332_S1)이 형성되는 공정(또는, 시점)과는 다른 공정을 통해(또는, 다른 시점에서) 형성될 수 있고, 또한, 제1 전극(330)의 외측벽(332_S2)은 광을 특정 방향으로 반사하는 반사 격벽으로 기능할 필요가 없다. 이에 따라, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)과 다를 수 있다. 예를 들어, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)보다 클 수 있다.
다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 예를 들어, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)보다 작을 수 있고, 제1 전극(330)의 외측벽(332_S2)의 제2 경사각(Θ2)은 제1 전극(330)의 내측벽(332_S1)의 제1 경사각(Θ1)과 같을 수도 있다.
실시예들에서, 제1 전극(330) 및 제2 전극(340)은 제1 금속 결합층(331, 341), 금속 도전층(332, 342), 및 제2 금속 결합층(333, 343)을 포함할 수 있다. 제1 전극(330)을 기준으로, 제1 금속 결합층(331)은 회로 기판(100)(또는, 제4 절연층(310)) 상에 배치되고, 하부 도전층(예를 들어, 제1 드레인 전극(123), 전원 전극(162))에 대한 낮은 컨택 저항을 가질 수 있다. 금속 도전층(332)은 제1 금속 결합층(331) 상에 배치되고, 전기 전도성(또는, 도전성)이 상대적으로 우수할 수 있다. 제2 금속 결합층(333)은 금속 도전층(332) 상에 배치되고, 후술하는 제5 절연층(510)과의 결합력이 상대적으로 우수할 수 있다.
금속 도전층(332)은 제1 금속 결합층(331)의 두께보다 큰 두께를 가지고, 또한, 제2 금속 결합층(332)의 두께보다 큰 두께를 가질 수 있다. 이 경우, 제1 전극(330)의 경사진 내측벽(332_S1) 및 외측벽(332_S2)(또는, 제1 경사면 및 제2 경사면)은 금속 도전층(332)에 형성될 수 있다. 유사하게, 제2 전극(340)의 경사진 외측벽(342_S1)은 금속 도전층(342)에 형성될 수 있다.
금속 도전층(332)이 상대적으로 큰 두께를 가짐에 따라, 또한, 제1 전극(330)이 상대적으로 두껍게 형성됨에 따라, 제1 전극(330)의 저항 값은 상대적으로 작아질 수 있다. 따라서, 제1 전극(330)에 의한 전기 신호(예를 들어, 영상에 대응하는 데이터 신호, 또는, 후술하는 발광 소자(350)의 배열에 이용되는 전원(V))의 강하(예를 들어, IR drop)가 감소되고, 발광 소자(350)의 정렬 효율이 향상될 수 있다.
다시 도 2를 참조하면, 제1 전극(330)과 제2 전극(340)의 일부 영역상에는 제5 절연층(510)이 배치될 수 있다. 제5 절연층(510)은 제1 전극(330)과 제2 전극(340) 사이의 공간 내에 배치될 수 있다. 예를 들어, 제5 절연층(510)은 제1 절연 패턴(511), 제2 절연 패턴(512) 및 제3 절연 패턴(513)을 포함할 수 있다.
제1 절연 패턴(511)은 평면상 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)의 가장자리(또는, 제2 전극(340)의 가장자리)를 따라 폐루프를 형성하며, 예를 들어, 평면상 링 형상을 가질 수 있다. 제2 절연 패턴(512)은 제1 전극(330) 상에 배치되고, 제3 절연 패턴(513)은 제2 전극(340) 상에 배치될 수 있다.
제1 절연 패턴(511)은 발광 소자(350)와 제4 절연층(310) 사이에 배치될 수 있다. 제1 절연 패턴(511)의 하면은 제4 절연층(310)에 접촉하고, 제1 절연 패턴(511)의 상면에 발광 소자(350)가 배치될 수 있다. 제1 절연 패턴(511)은 양 측면에서 제1 전극(330)과 제2 전극(340)과 접촉하여, 제1 전극(330)과 제2 전극(340)을 물리적으로 분리하고, 제1 전극(330) 및 제2 전극(340)이 상호 직접적으로 연결되는 것을 방지할 수 있다. 즉, 제1 절연 패턴(511)은 제1 전극(330)과 제2 전극(340)이 동일 평면 상에서 상호 직접적으로 전기적으로 연결되는 것을 방지할 수 있다.
제5 절연층(510)(또는, 제1 절연 패턴(511))은 제1 전극(330)과 제2 전극(340)의 일부 영역, 예컨대, 제1 전극(330)과 제2 전극(340)이 서로 대향하는 방향으로 형성된 경사면 중 일부와 중첩될 수 있다. 예를 들어, 제1 절연 패턴(511)의 양측 단부는 제1 전극(330)과 제2 전극(340)이 서로 대향하는 방향으로 형성된 경사면을 덮을 수 있다. 제1 절연 패턴(511)은 제1 전극(330) 및 제2 전극(340)과 중첩된 영역을 보호함과 동시에, 이들을 전기적으로 상호 절연시킬 수 있다. 또한, 후술하는 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)이 다른 기재와 직접 접촉하는 것을 방지하여 발광 소자(350)의 손상을 방지할 수 있다.
도 2에서, 제1 절연 패턴(511)이 발광 소자(350)보다 길게 연장되는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다. 예를 들어, 제1 절연 패턴(511)은 발광 소자(350)의 길이와 유사한 길이를 가지고, 제1 절연 패턴(511)의 양 측면은 발광 소자(350)의 양 측면과 정렬될 수도 있다.
제1 전극(330) 및 제2 전극(340)은 일정 간격만큼 이격되어 배치되고, 이격된 간격은 발광 소자(350)의 길이보다 같거나 작을 수 있다. 이 경우, 제1 및 제2 전극들(330, 340) 및 발광 소자(350) 사이의 전기적 접촉이 원활하게 이루어질 수 있다.
제5 절연층(510) 상에는 화소 격벽들(421, 422)이 형성될 수 있다. 화소 격벽들(421, 422)은 화소들(PX1, PX2, PX3)의 경계를 정의할 수 있다. 또한, 화소 격벽들(421, 422)은 도 10을 후술할 발광 소자 용액(S)(즉, 발광 소자(350)를 포함하는 용액)이 잉크젯 프린트 방식 등에 의해 배치되는 영역을 정의할 수 있다.
제1 화소 격벽(421)은 제2 절연 패턴(512) 상에 배치되고, 제2 화소 격벽(422)은 제3 절연 패턴(413) 상에 배치될 수 있다. 제2 화소 격벽(422)은 생략될 수도 있다. 도 2에서 제1 화소 격벽(421)이 제2 절연 패턴(512)과 중첩하여 배치되는 것으로 도시되어 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 화소 격벽(421)은 제1 전극(330)의 외측면과 중첩하여 배치될 수도 있다.
발광 소자(350)는 제1 전극(330)과 제2 전극(340)의 사이에 배치될 수 있다. 발광 소자(350)는 활성물질층의 재료에 따라 다른 색의 광을 방출할 수 있다. 서로 다른 종류의 발광 소자들이 화소들(PX1, PX2, PX3)에 정렬되는 경우, 화소들(PX1, PX2, PX3)은 서로 다른 색의 광을 방출할 수 있다. 예를 들어, 발광 소자(350)가 청색, 녹색 또는 적색 파장대의 광을 방출함으로써, 화소들(PX1, PX2, PX3)은 청색, 녹색 또는 적색의 광을 각각 방출할 수 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 발광 소자(350)가 모두 같은 색의 파장대의 광을 방출하여 화소들(PX1, PX2, PX3)가 동일한 색(예컨대, 청색)의 광을 방출하도록 구현할 수 있다. 또한, 서로 다른 색의 파장대의 광을 방출하는 발광 소자들을 하나의 화소(예를 들어, 제1 화소(PX1))에 배치하여 다른 색(예컨대, 백색)의 광을 방출할 수도 있다.
발광 소자(350)는 발광 다이오드(Light Emitting Diode; LED)일 수 있다. 발광 소자(350)는 그 크기가 대체로 나노 단위인 나노 구조물일 수 있다. 발광 소자(350)는 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(350)가 무기 발광 다이오드일 경우, 서로 대향하는 두 전극들 사이에 무기 결정 구조를 갖는 발광 물질을 배치하고 발광 물질에 특정 방향으로 전계를 형성하면, 무기 발광 다이오드가 특정 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다. 발광 소자(350)의 정렬에 대해서는 도 11을 참조하여 후술하기로 한다.
제6 절연층(520)은 발광 소자(350) 상에 배치되어, 발광 소자(350)를 보호하고 제1 전극(330)과 제2 전극(340) 사이에서 발광 소자(350)를 고정시킬 수 있다. 제6 절연층(520)은 발광 소자(350)의 외면에도 배치되어 발광 소자(350)를 고정시킬 수 있다. 제6 절연층(520)은 발광 소자(350)의 외면 중 일부 영역에 배치되되, 발광 소자(350)의 양 측면은 노출되도록 배치될 수 있다.
제6 절연층(520)은 절연성 무기물을 포함할 수 있다. 제6 절연층(520)이 마스크 공정을 통해 형성되는 경우, 발광 소자(350)의 상부면, 외주면 및 발광 소자(350)와 인접한 영역에서 무기물 결정의 결함(seam)이 발생될 수 있다. 발광 소자(350)와 무기물층이 접하는 영역에서 결함이 발생되는 경우, 이후에 수행되는 마스크 공정시 결함에 의해 무기물층이 과하게 식각되거나 경우에 따라 접촉된 재료들이 분리될 수도 있다. 또한, 발광 소자(350)와 제4 절연층(310) 사이에 공극이 형성될 수도 있다. 나아가, 무기물층을 증착하는 경우, 박막도포성(Step-coverage)이 불량하여 발광 소자(350) 상에 제6 절연층(520)이 불균일하게 형성될 수 있다. 또한, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성할 때도, 박막도포성이 불량할 경우 접촉 전극 재료가 끊어지고, 발광 소자(350)가 전기적으로 단선될 수 있다.
이에, 제6 절연층(520) 상에 제7 절연층(530)이 배치될 수 있다. 제7 절연층(530)의 단면이 제6 절연층(520)의 단면 상에 배치될 수 있고, 제7 절연층(530)은 제6 절연층(520)의 적어도 일부의 외면을 커버하도록 배치될 수도 있다.
제7 절연층(530)은 제6 절연층(520)과 같은 무기물층에 형성될 수 있는 결함(seam)이나 발광 소자(350)의 하부에 형성되는 공극을 충진할 수 있다. 이에 따라 제6 절연층(520)의 박막도포성의 불량이 해소되고 접촉 전극 재료가 단선이 방지될 수 있다. 또한, 제7 절연층(530)에 의해 제6 절연층(520)이 평탄화될 수 있다. 제7 절연층(530)에 의해 제6 절연층(520)의 상부면이 평탄화되면, 이후의 제1 접촉 전극(360)과 제2 접촉 전극(370)을 형성하는 공정이 비교적 원활하게 수행될 수도 있다.
제7 절연층(530)의 길이는 발광 소자(350)의 길이보다 짧을 수 있고, 이 경우, 발광 소자(350)와 제7 절연층(530)은 계단형으로 적층될 수 있다.
제7 절연층(530) 상에는 제1 접촉 전극(360) 및 제2 접촉 전극(370)이 배치될 수 있다. 제1 접촉 전극(360)은 제1 전극(330) 상에 배치되되 제7 절연층(530)의 적어도 일부와 중첩될 수 있다. 제2 접촉 전극(370)은 제2 전극(340) 상에 배치되되 제1 접촉 전극(360)과 이격되어 배치되며 제7 절연층(530)의 적어도 일부와 접촉할 수 있다.
제1 접촉 전극(360) 및 제2 접촉 전극(370)은 제5 절연층(510)(또는, 제2 절연 패턴(512), 제3 절연 패턴(513))에 의해 부분적으로 노출되는 제1 전극(330) 및 제2 전극(340)과 각각 전기적으로 연결될 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330)과 제2 전극(340)의 상부면(즉, 제2 절연 패턴(512), 제3 절연 패턴(513)에 의해 노출된 상부면)에 각각 배치될 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330)과 제2 전극(340)의 상부면(및/또는, 측면, 경사면)과 접촉할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)의 제1 반도체층(351) 및 제2 반도체층(352)에 각각 접촉될 수 있다. 이에 따라, 제1 접촉 전극(360) 및 제2 접촉 전극(370)은 제1 전극(330) 및 제2 전극(340)에 인가된 신호를 발광 소자(350)에 전달할 수 있다.
제1 접촉 전극(360)은 제1 전극(330) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다. 제1 접촉 전극(360)의 제2 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530) 상에 배치될 수 있다. 제2 접촉 전극(370)은 제2 전극(340) 상에서 이를 커버하도록 배치되되, 하면이 부분적으로 발광 소자(350), 제7 절연층(530) 및 제8 절연층(540)과 접촉할 수 있다. 제2 접촉 전극(370)의 제1 전극(330)이 배치된 방향의 일 단부는 제8 절연층(540) 상에 배치될 수 있다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 제7 절연층(530) 또는 제8 절연층(540) 상에서 서로 이격되어 배치될 수 있다. 즉, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 발광 소자(350)와 제7 절연층(530) 또는 제8 절연층(540)에 함께 접촉되나, 제7 절연층(530) 상에서는 서로 이격되어 연결되지 않을 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)이 물리적으로 이격되어 있음에 따라, 각각 서로 다른 전압이 인가될 수 있다.. 일 예로, 제1 전극(330)과 연결된 제1 접촉 전극(360)은 제4 절연층(310)을 관통하는 제4 콘택홀(319_1)을 통해 제1 트랜지스터(120)에서 제1 전극(330)으로 인가되는 전기 신호(예컨대, 구동 전압)를 인가받고, 제2 전극(340)과 연결된 제2 접촉 전극(370)은 제4 절연층(310)을 관통하는 제5 콘택홀(319_2)을 통해 전원 배선(161)과 전원 전극(162)으로부터 제2 전극(340)으로 인가되는 전원 전압을 인가받을 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 접촉 전극(360)과 제2 접촉 전극(370)은 제1 전극(330) 및 제2 전극(340)에 컨택될 수 있도록, 제1 전극(330) 및 제2 전극(340) 상에서 실질적으로 동일한 패턴으로 배치될 수 있다.
제8 절연층(540)은 제1 접촉 전극(360)의 상부에 배치되어, 제1 접촉 전극(360)과 제2 접촉 전극(370)을 물리적으로 분리하고, 이들이 상호 직접적으로 연결되는 것을 방지할 수 있다. 제8 절연층(540)은 제1 접촉 전극(360)을 덮도록 배치되되, 발광 소자(350)가 제2 접촉 전극(370)과 연결될 수 있도록 발광 소자(350)의 일부 영역에는 중첩되지 않도록 배치될 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360) 및 제7 절연층(530)과 부분적으로 접촉할 수 있다. 제8 절연층(540)은 제7 절연층(530)의 상부면에서 제1 접촉 전극(360)의 일 단부를 커버하도록 배치될 수 있다. 이에 따라 제8 절연층(540)은 제1 접촉 전극(360)을 보호함과 동시에, 제1 접촉 전극(360이 제2 접촉 전극(370)과 직접적으로 연결되는 것을 방지할 수 있다.
제8 절연층(540)의 제2 전극(340)이 배치된 방향의 일 단부는 제7 절연층(530)을 커버하도록 배치되고, 제6 절연층(520)의 일 측면과 정렬될 수 있다.
제8 절연층(540)은 생략될 수도 있다. 이에 따라, 제1 접촉 전극(360)과 제2 접촉 전극(370)은 실질적으로 동일한 평면상에 배치될 수 있고, 후술할 패시베이션층(550)에 의해 제1 접촉 전극(360)과 제2 접촉 전극(370)은 물리적으로 분리되고, 상호 직접적으로 연결되지 않을 수 있다.
패시베이션층(550)은 제8 절연층(540) 및 제2 접촉 전극(370)의 상부에 형성되어, 외부 환경에 대하여 제4 절연층(310) 상에 배치되는 부재들을 보호하는 기능을 할 수 있다. 제1 접촉 전극(360)과 제2 접촉 전극(370)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 패시베이션층(550)으로 이들을 커버할 수 있다. 즉, 패시베이션층(550)은 제1 전극(330), 제2 전극(340), 발광 소자(350) 등을 커버하도록 배치될 수 있다. 또한, 제8 절연층(540)이 생략되는 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)의 상부에 형성될 수 있다. 이 경우, 패시베이션층(550)은 제1 접촉 전극(360)과 제2 접촉 전극(370)을 전기적으로 상호 절연시킬 수도 있다.
일 실시예에서, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550) 각각은 무기물 절연성 물질을 포함할 수 있다. 예를 들어, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있다. 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)은 동일한 물질로 이루어질 수도 있지만, 서로 다른 물질로 이루어질 수도 있다. 기타, 제5 절연층(510), 제6 절연층(520), 제8 절연층(540) 및 패시베이션층(550)에 절연성을 부여하는 다양한 물질이 적용될 수 있다.
한편, 제5 절연층(510), 제8 절연층(540) 및 패시베이션층(550)은 제7 절연층(530)과 같은 유기 절연 물질을 더 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다. 제7 절연층(530)에 포함되는 유기 절연 물질은 발광 소자 용액(S)의 특성에 영향을 주지 않는 범위내의 것이라면 특별히 제한되지 않는다. 일 예로, 상기 유기 절연 물질은 에폭시(Epoxy)계 수지, 카토(cardo)계 수지, 폴리이미드(Polyimide)계 수지, 아크릴계 수지, 실록산(Siloxane)계 수지 및 실세스퀴옥산(Silsesquioxane)계 수지로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
도 2를 참조하여 설명한 바와 같이, 표시 장치(10)는 반사 물질로 이루어지고 상대적으로 두껍고 경사면을 가지는 제1 전극(330) 및 제2 전극(340)을 포함하고, 제1 전극(330) 및 제2 전극(340) 사이에 배치되는 발광 소자(350)를 포함할 수 있다. 즉, 제1 전극(330) 및 제2 전극(340)은 별도의 격벽, 전극, 반사 전극 등을 포함하는 대신 일체화된 반사형 전극으로 구성됨으로써, 표시 장치(10)의 제조 공정이 보다 간소화될 수 있다.
또한, 제1 전극(330) 및 제2 전극(340)은 상대적으로 두껍게 형성되어 그 저항 값이 상대적으로 감소될 수 있고, 이에 따라 제1 전극(330) 및 제2 전극(340)에 가해지는 전기 신호(예를 들어, 발광 소자(350)의 정렬을 위한 전원, 또는 영상을 표시하기 위한 데이터 신호)의 강하가 방지되고, 발광 장치(10)의 발광 효율(또는, 발광 소자(350)의 정렬 효율) 및 표시 품질이 향상될 수 있다.
도 3은 도 1의 발광 장치에 포함된 발광 소자의 일 예를 나타내는 도면이다.
도 3을 참조하면, 발광 소자(350)는 반도체층들(351, 352) 및 반도체층들(351, 352) 사이에 배치되는 활성물질층(353)을 포함할 수 있다. 또한, 발광 소자(350)는 절연성 물질층(358)을 더 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)으로부터 인가되는 전기 신호는 반도체층들(351, 352)을 통해 활성물질층(353)으로 전달되어 광을 방출할 수 있다.
제1 반도체층(351)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(351)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(351)은 제1 도전성 도펀트가 도핑될 수 있으며, 예를 들어, 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 반도체층(351)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(352)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(350)가 청색 파장대의 광을 방출하는 경우, 제2 반도체층(352)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(352)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 반도체층(352)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성물질층(353)은 밴드갭(Band gap) 에너지가 큰 종류 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조를 가질 수도 있다.
활성물질층(353)은 제1 반도체층(351) 및 제2 반도체층(352)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성물질층(353)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성물질층(353)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성물질층(353)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성물질층(353)에서 방출되는 광은 발광 소자(350)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성물질층(353)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
절연성 물질층(354)은 발광 소자(350)의 외부에 형성되어 발광 소자(350)를 보호할 수 있다. 일 예로, 절연성 물질층(354)은 발광 소자(350)의 측면부를 둘러싸도록 형성되어, 발광 소자(350)의 길이방향의 양 단부, 예를 들어 제1 반도체층(351) 및 제2 반도체층(352)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연성 물질층(354)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성물질층(353)이 제1 전극(330) 또는 제2 전극(340)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연성 물질층(354)은 활성물질층(353)을 포함하여 발광 소자(350)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연성 물질층(354)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(350)는 원통형일 수 있다. 다만, 발광 소자(350)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(350)는 길이가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(350)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다.
실시예들에서, 발광 소자(350)는 제1 반도체층(351) 및 제2 반도체층(352)이 배치되는 양 측면 중 적어도 어느 하나에 전극층을 더 포함할 수도 있다. 이 경우, 절연성 물질층(354)은 길이방향으로 연장되어 전극층을 커버하도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연성 물질층(354)은 제1 반도체층(351), 활성물질층(353) 및 제2 반도체층(352)만 커버하거나, 전극층 외면의 일부만 커버하여 전극층의 일부 외면이 노출될 수도 있다.
전극층은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 전극층은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다.
도 4 내지 도 18은 도 1의 발광 장치를 제조하는 제조 방법을 나타내는 도면들이다.
먼저, 도 1, 도 2 및 도 4를 참조하면, 회로 기판(100)을 준비한다. 도 4에서 회로 기판(100)의 제4 절연층(310)만이 도시되어 있으나, 편의상 기판(101), 트랜지스터들(120, 140), 전원 배선(161) 등을 생략한 것이며, 도 2를 참조하여 설명한 회로 기판(100)의 구성이 도 4 내지 도 18에 그대로 적용될 수 있다.
이어, 회로 기판(100) 상에 미분리 모전극(mother electrode)(210)을 형성한다. 모전극(210)은 회로 기판(100)의 일면 전체에 대해 형성된 전면 미분리 전극으로, 이후 패터닝에 의해 분리되어 복수의 제1 전극과 복수의 제2 전극이 될 전극이다. 회로 기판(100)에는 복수의 제4 콘택홀(도 2의 '319_1)'과 제5 콘택홀(도 2의 '319_2)이 이미 형성되어 있어, 모전극(210)은 제4 콘택홀(319_1)과 제5 콘택홀(319_2)을 통해 제1 트랜지스터(120)의 제1 드레인 전극(123) 및 전원 전극(162)과 전기적으로 연결될 것이다.
모전극(210)은 제1 금속 결합층(211), 금속 도전층(212) 및 제2 금속 결합층(213)을 포함할 수 있다. 여기서, 제1 금속 결합층(211), 금속 도전층(212) 및 제2 금속 결합층(213)은 도 2를 참조하여 설명한 제1 금속 결합층(331), 금속 도전층(332) 및 제2 금속 결합층(333)과 각각 실질적으로 동일할 수 있다.
이어, 도 5에 도시된 바와 같이, 모전극(210)을 패터닝하여 복수의 제2 전극들(340) 및 미분리 전극 패턴(230)을 형성한다. 미분리 전극 패턴(230)은 모전극(210)으로부터 복수의 제2 전극들(340)을 형성하고 남은 잔여 전극 패턴으로서, 이후 분리되어 복수의 제1 전극(330)이 될 전극 패턴이다. 도 6은 도 5에 대응되는 평면도로, 도 6에 도시된 바와 같이, 미분리 전극 패턴(230)은 제2 전극(340)을 에워싸되 회로 기판(100) 전체에 배치되는(즉, 화소들(PX1, PX2, PX3) 별로 구분되지 않은) 하나의 전극 패턴 형상일 수 있다. 일 실시예에서, 미분리 전극 패턴(230)은 그물 구조를 가질 수 있다.
즉, 도 1 및 도 2를 참조하여 설명한 제1 및 제2 전극들(330, 340) 중에서 발광 소자(350)의 정렬에 필요한 제2 전극(340)(및 미분리 전극 패턴(230))만이 우선적으로 패터닝되거나 형성될 수 있다.
도 2를 참조하여 설명한 바와 같이, 제2 전극(340)은 테이퍼 진 형상을 가지고, 또한, 미분리 전극 패턴(230)도 테이퍼 진 형상을 가질 수 있다. 제2 전극(340)의 테이퍼 각도는 60도 이하이고, 동일한 모전극(210)으로부터 패너팅을 통해 형성되는 미분리 전극 패턴(230)은 제2 전극(340)의 테이퍼 각도와 동일한 테이퍼 각도를 가질 수 있다.
이어, 도 7에 도시된 바와 같이, 제2 전극(340) 및 미분리 전극 패턴(230)을 커버하도록 제5 절연층(510)을 형성한다.
이어, 도 8을 참조하면, 제5 절연층(510) 상에 화소 격벽(420)을 형성하고, 제5 절연층(510)을 패터닝하여 제1 절연 패턴(511), 제2 절연 패턴(512) 및 제3 절연 패턴(513)을 형성한다. 제5 절연층(510)의 패터닝은 화소 격벽(420)의 형성 후에 이루어질 수도 있고, 제5 절연층(510)을 먼저 패터닝한 이후 화소 격벽(420)을 형성할 수도 있다.
화소 격벽(420)은 제1 화소 격벽(421) 및 제2 화소 격벽(422)을 포함할 수 있다. 제1 화소 격벽(421)은 미분리 전극 패턴(230) 상의 제2 절연 패턴(512) 상에 형성되고, 제2 화소 격벽(422)은 제2 전극(340) 상의 제3 절연 패턴(513) 상에 형성될 수 있다. 도 9는 도 8에 대응하는 평면도로, 도 9에 도시된 바와 같이, 제1 화소 격벽(421)은 미분리 전극 패턴(230) 중 제1 전극(330)이 형성되는 영역과 중첩하도록 배치될 수 있다. 즉, 제1 화소 격벽(421)은 화소들(PX1, PX2, PX3) 각각의 영역 내에 배치될 수 있다.
실시예들에서, 제1 화소 격벽(421)은 제2 방향(D2)을 따라 인접한 제2 전극들(340) 사이에도 배치될 수 있다. 즉, 도 1을 참조하여 설명한 홀들(HOL1, HOL2, HOL3) 각각의 가장자리를 따라(또는, 가장자리에 인접하여) 제1 화소 격벽(421)이 배치될 수 있다. 예를 들어, 제1 화소(PX1)가 제2 전극(340)을 포함하는 경우, 제1 화소 격벽(421)은 제1 화소(PX1)의 가장자리를 따라 배치될 수 있다. 다른 예로, 제1 화소(PX1)가 복수의 제2 전극들(340)을 포함하는 경우, 제1 화소 격벽(421)은 각 제2 전극들(340)이 배치된 영역들을 상호 구획하면서, 인접한 제2 전극들(340) 사이에도 배치될 수 있다.
즉, 제1 화소 격벽(421)은 도 1을 참조하여 설명한 제1 전극(330)의 평면 형상과 실질적으로 동일하거나 유사한 평면 형상을 가지며, 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)에 대응하는 뱅크홀들을 포함할 수 있다.
이 경우, 후술하는 발광 소자 용액(S)이 뱅크홀 내부에만 배치될 수 있어, 발광 장치(10)의 제조 비용이 절감될 수 있다.
한편, 도 9에서 제1 화소 격벽(421)의 뱅크홀은 팔각형의 평면 형상을 가지는 것으로 도시되어 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 제1 화소 격벽(421)의 뱅크홀은 제1 전극(330)의 홀들(HOL1, HOL2, HOL3)을 보다 큰 범위에서, 원형, 사각형, 육각형, 타원, 직사각형 등의 평면 형상을 가질 수 있다.
유사하게, 제2 화소 격벽(422)은 제2 전극(340)의 평면 형상과 유사한 형상을 가지나, 이에 한정되는 것은 아니다. 제2 화소 격벽(422)은 생략될 수도 있다.
도 10을 참조하면, 화소 격벽(420)이 형성된 이후, 발광 소자(350)를 포함하는 발광 소자 용액(S)을 회로 기판(100) 상에 로딩하여, 발광 소자(350)를 화소 격벽(420) 사이에(또는, 미분리 전극 패턴(230)과 제2 전극(340) 사이에) 배치한다. 여기서, 발광 소자 용액(S)은 잉크 또는 페이스트 등의 제형을 가질 수 있으며, 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있다. 다만, 이에 제한되는 것은 아니며, 상온 또는 열에 의해 기화될 수 있는 물질인 경우 특별히 제한되지 않는다.
이 경우, 발광 소자 용액(S)은 화소 격벽(420)과 접촉하게 되고, 발광 소자 용액(S)의 표면장력에 의해 반구형의 형태를 유지할 수 있다. 발광 소자 용액(S)과 화소 격벽(420)이 접하는 영역은 발광 소자 용액(S)의 중심 방향으로 힘이 작용되고, 발광 소자 용액(S)이 화소 격벽(420)에서 흘러 넘치지 않을 수 있다. 이에 따라, 인접한 다른 화소로 발광 소자(350)가 이동하는 것이 방지될 수 있다.
도 11을 참조하면, 발광 소자(350)가 배치된 이후, 교류 전원을 인가하고 유전영동법(Dielectrophoretic; DEP)을 이용하여 발광 소자(350)를 정렬시킬 수 있다.
미분리 전극 패턴(230)과 제2 전극(340)에 전원(V)을 인가하면, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 전기장(E)이 형성될 수 있다. 여기서, 전원(V)은 외부 공급원 또는 발광 장치(10)의 내부 전원일 수 있다. 전원(V)은 소정의 진폭과 주기를 가진 교류 전원 또는 직류 전원일 수 있다. 직류 전원이 미분리 전극 패턴(230)과 제2 전극(340)에 반복적으로 인가됨으로써, 소정의 진폭과 주기를 갖는 전원이 구현될 수도 있다.
전기장(E) 하에서 발광 소자(350)에 쌍 극성이 유도되고, 발광 소자(350)는 유전영동힘(DEP Force)에 의해 전기장(E)의 기울기가 큰 쪽 또는 작은 쪽으로 힘을 받게 된다. 발광 소자(350)는 DEP 힘에 의해 미분리 전극 패턴(230)과 제2 전극(340) 사이에 자기 정렬될 수 있다.
발광 소자(350)를 정렬시킨 뒤, 발광 소자 용액(S)을 상온 또는 열에 의해 기화시켜 제거함으로써, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 발광 소자(350)가 배치될 수 있다.
도 12는 도 11에 대응하는 평면도로, 발광 소자(350)는 상대적으로 균일하게 배열 또는 정렬될 수 있다. 미분리 전극 패턴(230)은 화소별(PX1, PX2, PX3)로 구분되지 않고, 도 9에 도시된 바와 같이 전체적으로 그물 구조를 가짐에 따라, 미분리 전극 패턴(230)의 저항 값은 개별 전극으로 분리된 이후의 제1 전극(330)에 비해 매우 작을 수 있다. 즉, 미분리 전극 패턴(230)에 기인한 전압 강하가 매우 작을 수 있다. 이에 따라, 발광 소자(350)를 정렬하기 위해 인가되는 전원은 화소별로(PX1, PX2, PX3), 나아가, 화소 내 영역별로(예를 들어, 각 제2 전극(340) 인접 영역) 균일하게 인가되고, 미분리 전극 패턴(230)과 제2 전극(340) 사이에 매우 균일한 전기장(E)이 형성될 수 있다. 따라서, 발광 소자(350)는 균일한 전기장(E)에 의해 균일한 방향을 가지고 상대적으로 균일하게 배열될 수 있어 발광 장치(10)의 발광 품질이나 표시 품질이 향상될 수 있다.
일 실시예에서, 발광 소자 용액(S)에는 적어도 한 종류의 발광 소자(350)를 포함할 수 있다. 발광 장치(10)의 화소들(PX1, PX2, PX3)에 서로 다른 색들의 발광 소자(350)를 정렬시키기 위해, 발광 소자 용액(S)은 다양한 색의 광을 방출하는 발광 소자(350)를 포함할 수 있다. 또한, 발광 소자 용액(S)에 서로 다른 색의 광의 방출하는 발광 소자(350)가 혼합될 수도 있다. 다만, 이에 제한되는 것은 아니다.
도 13을 참조하면, 발광 소자(350)가 정렬된 이후, 미분리 전극 패턴(230)에 대한 패터닝 공정을 통해, 복수의 제1 전극(330)을 형성한다. 제1 전극(330)의 패터닝 공정이 도 5 및 도 6을 참조하여 설명한 제2 전극(340)의 형성 공정과 동일한 공정으로 진행되는 경우, 제1 전극(330)의 제2 경사면(즉, 다른 제1 전극과 인접하거나 대향하는 외측면)의 제2 경사각은 제1 전극(330)의 제1 경사면(즉, 제2 전극(340)과 인접하거나 대향하는 내측면)의 제1 경사각과 실질적으로 동일 수 있다.
다만, 제1 전극(330)은 제2 전극(340)이 형성되는 시점과 다른 시점에서 형성되므로, 공정 설비를 통해 제어 불가능한 환경 요인들이 달라질 수 있고, 이에 따라, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각과 차이가 있을 수도 있다. 또한, 제1 전극(330)의 제2 경사면은 발광 소자(350)와 직접적으로 마주하지 않고, 반사 전극으로서 기능하지 않으므로, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각의 범위에 한정될 필요가 없을 수 있다. 나아가, 제1 전극(330)의 제2 경사면의 제2 경사각이 작아질수록 화소들(PX1, PX2, PX3) 간의 이격거리가 증가되므로, 제1 전극(330)의 제2 경사면의 제2 경사각이 커질수록 화소들(PX1, PX2, PX3)의 밀집도가 높아질 수 있다. 따라서, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각과 다르고, 예를 들어, 제1 전극(330)의 제2 경사면의 제2 경사각은 제1 경사면의 제1 경사각보다 클 수 있다.
제1 전극(330)의 패터닝 이후에, 도 14에 도시된 바와 같이, 발광 소자(350) 상에 제6 절연층(520)과 제7 절연층(530)을 형성한다.
이후, 도 15에 도시된 바와 같이, 제1 전극(330) 상에 제1 접촉 전극(360)을 형성한다. 제1 접촉 전극(360)은 제1 전극(330)을 커버하도록 형성되되, 일부 영역은 발광 소자(350) 및 제7 절연층(530)과 접촉할 수 있다.
도 16을 참조하면, 이어, 제1 접촉 전극(360) 상에 제8 절연층(540)을 형성한다. 제8 절연층(540)은 제1 접촉 전극(360)을 커버하되, 제2 전극(340)을 노출시키도록 형성될 수 있다. 제8 절연층(540)은 제1 접촉 전극(360)의 일 단부(즉, 제2 전극(340)이 배치된 방향의 일 단부)를 커버하며, 제7 절연층(530)의 일 측면(즉, 제2 전극(340)이 배치된 방향의 일 측면)을 커버할 수 있다.
도 17을 참조하면, 계속해서, 제2 전극(340)의 상부면에 제2 접촉 전극(370)을 형성한다. 제2 접촉 전극(370)은 제2 전극(340), 발광 소자(350), 제7 절연층(530) 및 제8 절연층(540)과 부분적으로 접촉될 수 있다. 제2 접촉 전극(370)은 제8 절연층(540) 상부의 일부 영역에까지 형성될 수 있다. 제8 절연층(540)에 의해, 제2 접촉 전극(370)은 제1 접촉 전극(360)과 물리적으로 분리되며, 제2 접촉 전극(370)이 제1 접촉 전극(360)과 직접 연결되는 것을 방지할 수 있다.
이후, 도 18에 도시된 바와 같이, 제8 절연층(540)과 제2 접촉 전극(370)을 커버하도록 패시베이션층(550)을 형성할 수 있다.
도 14 내지 도 18을 참조하여 설명한 일련의 공정을 통해, 발광 장치(10)가 제조될 수 있다. 발광 장치(10)의 제조 과정(10)에서 하나의 모전극(210)으로부터 경사면을 가지는 제1 전극(330)과 제2 전극들(340)을 모두 형성함으로써, 별도의 격벽, 전극, 반사 전극 등을 포함하는 발광 장치의 제조 공정에 비해, 발광 장치(10)의 제조 공정이 간소화될 수 있다.
또한, 제2 전극(340)만을 패터닝 한 상태에서 발광 소자(350)를 정렬시킴으로써, 발광 소자(350)의 정렬 효율, 발광 장치(10)의 발광 효율 및 표시 품질이 향상될 수 있다.
나아가, 화소 격벽(420)은 화소들(PX1, PX2, PX3) 뿐만 아니라, 각 제2 전극들(340)을 구분하도록 형성됨으로써, 불필요한 영역에 발광 용액(S)이 제공되는 것이 방지되고, 발광 장치(10)의 제조 비용이 절감될 수 있다.
도 19는 도 1의 II-II'선을 따른 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 1, 도 2 및 도 19를 참조하면, 발광 장치(10_1)은 화소들(PX1, PX2, PX3)을 포함하고, 화소들(PX1, PX2, PX3)을 구성하는 발광소자층(300) 및 색변환부(500)를 포함할 수 있다.
화소들(PX1, PX2, PX3)은 상호 다른 색들을 가지는 광을 방출할 수 있다. 일 예로, 제1 화소(PX1)는 제1 색(L1)의 광을, 제2 화소(PX2)는 제2 색(L2)의 광을, 제3 화소(PX3)는 제3 색(L3)의 광을 방출할 수 있다. 다만, 이에 제한되는 것은 아니며, 경우에 따라서는 인접한 화소들이 같은 색의 광을 방출할 수도 있다.
일 실시예에서, 제1 색(L1)의 중심 파장대역은 제2 색(L2)의 중심 파장대역보다 길고, 제2 색(L2)의 중심 파장대역은 제3 색(L3)의 중심 파장대역보다 길다. 예를 들어, 제1 색(L1)은 약 610nm 내지 650nm의 범위에서 중심 파장대역을 갖는 적색(Red)이고, 제2 색(L2)은 약 530nm 내지 570nm의 범위에서 중심 파장대역을 갖는 녹색(Green)이며, 제3 색(L3)은 약 430nm 내지 470nm의 범위에서 중심 파장대역을 갖는 청색(Blue)일 수 있다. 다만, 이에 제한되지 않으며, 제1 색(L1), 제2 색(L2) 및 제3 색(L3)은 서로 다른 중심 파장대역을 가지는 범위에서 특별히 제한되지 않는다.
발광소자층(300) 및 색 변환부(500)는 발광 장치(10_1)의 화소들(PX1, PX2, PX3)과 각각 중첩하는 영역들을 포함할 수 있다. 설명의 편의상, 발광소자층(300)가 제1 화소(PX1)와 중첩하는 영역을 제1 화소부, 제2 화소(PX2)와 중첩하는 영역을 제2 화소부, 제3 화소(PX3)와 중첩하는 영역을 제3 화소부라 정의한다. 유사하게, 색 변환부(500)가 제1 화소(PX1)와 중첩되는 영역을 제1 화소층, 제2 화소(PX2)와 중첩하는 영역을 제2 화소층, 제3 화소(PX3)와 중첩되는 영역을 제3 화소층이라 정의한다.
발광소자층(300)의 제1 내지 제3 화소부들 각각은 도 2를 참조하여 설명한 발광 장치(10)의 발광소자층(300)와 각각 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
발광소자층(300)는 발광 소자(350)를 포함하여 특정 파장대의 광을 방출하여 색 변환부(500)로 제공할 수 있다.
색 변환부(500)는 발광소자층(300)로부터 제공되는 특정 파장대의 광을 다른 파장대의 광으로 변환시킬 수 있다. 색 변환부(500)는 지지기판(510), 색 변환층(520), 색 필터층(550), 차광 부재(BM) 및 평탄화층(OC)을 포함할 수 있다.
지지기판(510)은 하부에 색 필터층(550), 색 변환층(520), 차광 부재(BM) 등을 지지할 수 있다. 지지기판(510)은 발광소자층(300)로부터 제공되는 광을 발광 장치(10_1)의 외부로 방출할 수 있다.
지지기판(510)은 투명한 절연 기판일 수 있다. 예를 들어, 지지기판(510)은 유리 재료, 석영재료 또는 투광성 플라스틱 재료를 포함할 수 있으나, 이제 제한되는 것은 아니다.
차광 부재(BM)는 지지기판(510) 하부에 배치될 수 있다. 차광 부재(BM)는 발광소자층(300)에서 제공되는 광의 투과가 실질적으로 차단되는 영역일 수 있다. 이에 따라 화소층들에서 방출되는 광의 혼색을 방지하여 색 재현성 등을 향상시킬 수 있다. 차광 부재(BM)는 소정의 패턴으로 배치될 수 있다. 예를 들어, 차광 부재(BM)는 화소층들을 둘러싸는 격자형 패턴을 가질 수 있다.
차광 부재(BM)는 가시광선에 대한 흡수율이 높은 재료를 포함할 수 있다. 일 예로, 차광 부자(BM)는 크롬 등의 금속, 금속 질화물, 금속 산화물 또는 흑색으로 착색된 수지 재료 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
색 변환층(520)은 발광소자층(300)로부터 입사되는 광을 다른 색의 광으로 변환시킬 수 있다. 예를 들어, 발광소자층(300)로부터 청색(L3) 광이 입사되는 경우, 색 변환층(520)은 녹색(L2)의 광으로 변환시킬 수 있다. 다만, 이에 제한되는 것은 아니다.
색 변환층(520)은 지지기판(510) 하부에서 이격되어 배치되는 차광 부재(BM)의 사이에 배치될 수 있다. 다만, 이에 제한되지 않고, 색 변환층(520)의 일부분은 차광 부재(BM)의 적어도 일부분과 중첩하도록 배치될 수도 있다. 예를 들어, 색 변환부(500)는 제1 내지 제3 색 변환층들을 포함하고, 제1 내지 제3 색 변환층들은 입사된 광을 상호 다른 색을 가지는 광으로 변화시켜 방출할 수 있다.
색 변환층(520)은 입사되는 임의의 파장대의 제1 광을 제1 광과 다른 파장대의 광으로 변환시키는 색 변환입자(530)를 포함할 수 있다. 색 변환입자(530)는 양자점 물질 또는 형광체 물질일 수 있다.
색 변환입자(530)가 양자점 물질일 경우, 임의의 파장대역을 가지는 제1 광이 입사되면, 양자점 물질의 가전도대(VB) 전자가 전도대(CB) 준위로 여기된다. 그리고, 전자가 다시 가전도대로 전이되면서 변환된 파장대역을 가지는 제2 광이 방출될 수 있다. 색 변환입자(530)가 양자점 물질일 경우, 양자점 물질의 입자 크기를 조절하여, 방출되는 광의 파장을 제어할 수 있다. 일 예로, 양자점 물질의 입자 크기는 직경이 약 55Å 내지 65Å일 수 있으며, 청색 광이 입사되어 적색 광을 방출할 수 있다. 또한, 양자점 물질의 입자 크기는 약 40Å 내지 50Å일 수 있으며, 청색 광이 입사되어 녹색 광을 방출할 수도 있다. 다만, 이에 제한되는 것은 아니다.
색 변환입자(530)는 광 투과성 수지(R) 상에 분산될 수 있다. 광 투과성 수지(R)는 색 변환층(520)으로 입사되는 광을 흡수하지 않으면서, 색 변환 입자(530)의 광 흡수 및 방출에 영향을 주지 않는 재료이면 특별히 제한되지 않는다. 예를 들어, 광 투과성 수지(R)는 에폭시(Epoxy)계 수지, 아크릴(Acryl)계 수지 등의 유기재료를 포함할 수 있으나, 이에 제한되는 것은 아니다. 색 변환입자(530)를 포함하는 색 변환층(520)은 잉크젯 주입법(Ink jet injection) 또는 포토레지스트법(Photo resist, PR)등 다양한 공정을 이용해 형성될 수 있으며, 이에 제한되는 것은 아니다.
색 필터층(550)은 색 변환층(520)과 지지기판(510) 사이에 배치될 수 있다. 색 필터층(550)은 발광소자층(300)로부터 입사되는 광이 색 변환층(520)을 통과하여 최종적으로 발광 장치(10)의 화소들(PX1, PX2, PX3)에 표시되는 색을 결정하는 층일 수 있다.
색 필터층(550)은 입사되는 광을 그대로 투과시키기는 색 투광층의 기능을 수행할 수 있다. 다만, 이에 제한되지 않고 임의의 파장대의 제1 광은 투과시키되, 이외의 파장대의 제2 광, 제3 광 등은 차단 또는 반사시키는 컬러 필터(Color filter) 또는 파장-선택적 광학 필터(Optical filter)일 수 있다.
색 필터층(550)은 투명한 유기막을 포함하여, 입사되는 광을 그대로 투과시키는 색 투광층의 기능을 수행할 수 있다. 또한, 투과되는 색의 색 순도를 높이기 위해, 색 필터층(550)은 임의의 파장대의 색을 갖는 색소(Colorant)를 포함할 수도 있다. 색소는 색 필터층(550)의 투명한 유기막 내에 분산될 수 있다. 다만, 이에 제한되는 것은 아니다.
색 필터층(550)은 제1 색 필터층들(551), 제2 색 필터층(552) 및 제3 색 필터층(553)을 포함할 수 있다. 제1 색 필터층들(551), 제2 색 필터층(552) 및 제3 색 필터층(553)은 제1 내지 제3 화소층들에 배치될 수 있다. 발광소자층(300)의 각 화소부들에서 색 변환층(520)으로 입사되는 광은 서로 다른 색일 수 있다. 이에 따라, 발광 장치(10_1)의 화소들(PX1, PX2, PX3) 각각에 표시되는 색을 제어하기 위해, 화소층들에 색 필터층(550)을 선택적으로 배치할 수 있다.
일 예로, 제1 화소층에는 제1 색 필터층(551)이 배치되며, 입사되는 광을 그대로 투과시키는 색 투광층의 기능을 수행할 수 있다. 제2 화소층 및 제3 화소층에는 제2 색 필터층(552)과 제3 색 필터층(553)이 배치되어, 특정 파장대의 광만 투과시키고 이외의 광은 차단 또는 반사시키는 컬러 필터의 기능을 수행할 수도 있다. 다만, 이에 제한되는 것은 아니고, 제1 색 필터층(551), 제2 색 필터층(552) 및 제3 색 필터층(553)이 모두 컬러 필터의 기능을 수행할 수도 있다. 예를 들어, 제1 색 필터층(551)은 적색(L1) 광을 투과시키고, 제2 색 필터층(552)은 녹색(L2) 광을 투과시키며, 제3 색 필터층(553)은 청색(L3) 광을 투과시킬 수 있다.
캡핑층(CL)은 색 변환층(520)의 외면에 배치되어 색 변환입자(530)나 광 투광성 수지(R) 등을 커버하여 보호할 수 있다. 캡핑층(CL)은 무기 재료를 포함할 수 있다. 예를 들어, 캡핑층(CL)은 산화규소(SiOx), 질화규소(SiNx) 및 산질화규소(SiOxNy)중 적어도 어느 하나를 포함할 수 있으나, 이에 제한되지 않는다.
평탄화층(OC)은 색 변환층(520), 색 필터층(550), 차광 부재(BM) 등의 하부에 배치될 수 있다. 평탄화층(OC)은 지지기판(510) 하부에 배치되는 부재들을 모두 커버하도록 배치될 수 있다. 이에 따라, 평탄화층(OC)은 색 변환부(500)의 하부면을 평탄화하여 지지기판(510) 하부에 배치된 부재들에 의해 발생하는 단차를 최소화할 수 있다. 평탄화층(OC)에 의해 색 변환부(500)의 하부 면이 평탄화되기 때문에, 별도의 공정을 통해 제조되는 발광소자층(300)와 합착하여 발광 장치(10)를 제조할 수 있다.
평탄화층(OC)은 유기 재료를 포함할 수 있다. 일 예로, 평탄화층(OC)은 열 경화성 수지를 포함할 수 있다. 예를 들어, 평탄화층(OC)은 카토(cardo)계 수지, 폴리이미드(Polyimide)계 수지, 아크릴계 수지, 실록산(Siloxane)계 수지 및 실세스퀴옥산(Silsesquioxane)계 수지로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
색 변환부(500)가 발광소자층(300)와 별개의 공정으로 제조되어 합착되는 경우, 색 변환부(500)와 발광소자층(300)는 접착층(PSI)에 의해 합착될 수 있다. 발광소자층(300)의 상부 면과 색 변환부(500)의 평탄화층(OC)에 의해 평탄화된 면에 접착층(PSI)이 배치되어, 발광소자층(300)와 색 변환부(500)가 서로 결합될 수 있다.
접착층(PSI)은 복수의 피접착 부재들을 결합시킬 수 있는 종류이면 특별히 제한되지 않는다. 예를 들어, 접착층(PSI)은 광 투명 접착제(Optical clear adhesive, OCA), 광학 투명 레진(Optical clear resin, OCR) 또는 감압성 접착제(Pressure sensitive adhesive, PSA)등으로 이루질 수 있다.
도 19를 참조하여 설명한 바와 같이, 발광 장치(10_1)는 한 종류의 발광 소자(350)를 포함하고, 또한, 적색(L1), 녹색(L2) 및 청색(L3)을 구현하는 색 변환부(500)를 포함함으로써, 영상을 표시하는 표시 장치로 구현될 수 있다.
도 20은 도 1의 I-I'선을 따라 자른 발광 장치의 다른 예를 나타내는 평면도이다.
도 1, 도 2 및 도 20을 참조하면, 도 20의 발광 장치(10_2)는, 제4 절연층(310_1)이 볼록부를 갖고, 제1 전극(330_1)과 제2 전극(330_2)이 제4 절연층(310_1)의 볼록부 상에 배치된다는 점에서 도 2를 참조하여 설명한 발광 장치(10)와 상이하다. 제4 절연층(310_1), 제1 전극(330_1) 및 제2 전극(330_2)을 제외하고, 표시 장치(10_2)는 도 2의 표시 장치(10)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
제4 절연층(310_1)의 상면에는 볼록부가 형성될 수 있다. 도 20에 도시된 바와 같이, 제2 전극(340)과 중첩하는(또는, 접하는) 제4 절연층(310_1)의 상면 일부가 다른 부분에 비해 상부로 돌출될 수 있다. 예를 들어, 제2 전극(340)의 하면 가장자리로부터 제2 전극(340)의 두께만큼 내측에 위치하는 폐루프를 따라, 제4 절연층(310_1)의 상면 일부가 상부로 돌출될 수 있다. 제4 절연층(310_1)의 볼록부의 두께는 한정되지 않으나, 예를 들어, 3000Å, 5000Å 이상일 수 있다.
유사하게, 제1 전극(330)과 중첩하는 제4 절연층(310_1)의 상면 일부가 다른 부분에 비해 상부 방향으로 돌출될 수 있다. 예를 들어, 제1 전극(330)의 하면 가장자리부터 제1 전극(330)의 두께만큼 내측에 위치하는 폐루프를 따라, 제4 절연층(310_1)의 상면 일부가 상부로 돌출될 수 있다.
제1 전극(330_1) 및 제2 전극(340_1)은, 그 두께를 제외하고, 도 2를 참조하여 설명한 제1 전극(330) 및 제2 전극(340)과 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제4 절연층(310_1)의 상면에 볼록부가 형성됨에 따라, 제1 전극(330_1)의 두께 및 제2 전극(340_1)의 두께는 상대적으로 감소될 수 있다. 예를 들어, 도 2에 도시된 제1 전극(330)의 두께 및 제2 전극(340)의 두께가 약 6000Å이고, 제4 절연층(310_1)의 볼록부의 두께가 약 3000Å인 경우, 도 20에 도시된 제1 전극(330_1)의 두께 및 제2 전극(340_1)의 두께는 약 3000Å일 수 있다.
제4 절연층(310_1)의 볼록부에 의해 제1 전극(330_1) 및 제2 전극(340_1)은 경사면을 가질 수 있다. 따라서, 특정 경사각(예를 들어, 60도 이하의 각도)의 경사면을 가지는 제1 전극(330_1) 및 제2 전극(340_1)이 보다 용이하게 형성될 수 있다.
도 20을 참조하여 설명한 바와 같이, 제4 절연층(310_1)(또는, 회로 기판(100))의 상면에 볼록부가 형성될 수 있고, 이 경우, 발광 소자(350)의 측면으로부터 발산된 광을 반사시키에 충분한 테이퍼 앵글을 가지는 제1 및 제2 전극들(330-1, 340_1)이 보다 용이하게 형성될 수 있다.
도 21은 다른 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 22는 도 21의 AA 영역을 확대한 도면이다.
도 1, 도 21 및 도 22를 참조하면, 발광 장치(10_3)는 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)을 포함할 수 있다. 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)은 상호 실질적으로 동일하므로, 제1 내지 제3 화소들(PX1_1, PX2_1, PX3_1)의 공통적인 특징에 대해서는 제1 화소(PX1_1)를 기준으로 설명하기로 한다.
제1 화소(PX_1)는 제1 전극(330_2) 및 제2 전극(340_2)을 포함한다는 점에서, 도 1을 참조하여 설명한 제1 화소(PX)와 상이하다. 제1 전극(330_2) 및 제2 전극(340_2)은 그 형상을 제외하고 도 1 및 도 2를 참조하여 설명한 제1 전극(330) 및 제2 전극(340)과 각각 실질적으로 동일하거나 유사할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
제2 전극(340_2)은 복수 개가 구비될 수 있으며, 도 1에 도시된 제2 전극(340)과 유사하게, 제1 화소(PX1_1) 내에 3개가 구비될 수 있다. 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 제1 화소(PX1_1) 내에서 1개, 2개, 4개 이상의 제2 전극(340_2)들을 포함할 수 있다.
도 22에 도시된 바와 같이, 제2 전극(340_2)은 중심부(340a), 제1 주변부(340b) 및 제1 연결부(340c)를 포함할 수 있다.
중심부(340a)는 원의 평면 형상을 가지고, 특정 면적 또는 특정 크기를 가질 수 있다. 중심부(340a)는 도 1을 참조하여 설명한 콘택홀(319_2)의 평면 면적보다 큰 면적을 가질 수 있다.
제1 주변부(340b)는 중심부(340a)로부터 이격되어 중심부(340a)의 외면을 따라 연장될 수 있고, 서로 이격된 양단을 가질 수 있다. 예를 들어, 주변부(340b)는 역 "C"자의 평면 형상, 일부가 절개된 고리(ring) 형상을 가질 수 있다.
제1 연결부(340c)는 중심부(340a) 및 제1 주변부(340b)를 연결할 수 있다. 제1 연결부(340c)는 중심부(340a)로부터 특정 방향(예를 들어, 제1 방향(D1))으로 연장하여 제1 주변부(340b)와 연결될 수 있다.
한편, 제1 전극(330_2)은 제2 전극(340_2)에 대응하는 형상을 가지고, 제2 전극(340_2)으로부터 이격되되, 전체적으로 제2 전극(340_2)을 에워쌀 수 있다.
제1 전극(330_2)은 내부에 홀을 갖는 본체부(330a), 홀 내에 배치되는 제2 주변부(330b), 및 본체부로부터 연장되어 제2 주변부(330b)와 연결되는 제2 연결부(330c)를 포함할 수 있다. 본체부(330a)의 홀 내부에는 제2 전극(340_2)이 배치될 수 있다. 제2 주변부(330b)는 제2 전극(340_2)의 중심부(340a) 및 제1 주변부(340b) 사이에 배치될 수 있다. 제2 주변부(330b)는 제2 전극(330_2)의 중심부(340a)로부터 이격되어 중심부(340a)의 외면을 따라 연장될 수 있고, 제2 전극(330_2)의 제1 연결부(340c)를 사이에 두고 서로 이격된 양단을 가질 수 있다. 제2 주변부(330b)는 제1 주변부(340b)의 평면 형상과 동일하거나 유사한 평면 형상을 가질 수 있다. 제2 연결부(330c)는 제2 전극(340_2)의 제1 주변부(340b)의 양단 사이를 가로질러 연장하고, 제2 주변부(330b) 및 본체부(330a)를 연결할 수 있다.
제1 전극(330_2)은 제2 전극(340_2)의 가장자리를 따라 일정한 간격을 가지고 제2 전극(340_2)으로부터 이격될 수 있다. 제1 전극(330_2) 및 제2 전극(340_2)의 사이에는(또는, 이들 사이의 이격된 공간에는), 발광 소자(350)가 배치될 수 있다.
도 22에 예시한 같이, 발광 장치(10_3)는 3개의 동심원들에 의해 형성되는 발광 소자 배치 영역을 가질 수 있고, 이에 따라 발광 소자(350)의 밀도, 배치 효율 등이 향상되며, 표시 장치(10_3)의 발광 특성(예를 들어, 최대 휘도)이 향상될 수 있다.
한편, 도 21 및 도 22에서 제1 전극(330_2)의 형상(또는, 제2 주변부(330b)의 형상), 제2 전극(340_2)의 형상(또는, 중심부(340a)의 형상, 제1 주변부(340b)의 형상)은 링 형상인 것으로 도시되어 있으나, 이는 제한되는 것은 아니다. 예를 들어, 제2 전극(340_2)의 제1 주변부(340b)의 최외곽은 삼각형, 사각형, 육각형, 팔각형 등의 다각형 또는 타원 등의 형상을 가질 수 있다. 제2 전극(340_2)은 다른 전극들로부터 독립적으로 배치되는 아일랜드 형태이면, 그 형상이 특정 형상으로 제한되는 것은 아니다.
도 23은 도 22의 III-III'선을 따라 자른 발광 장치의 일 예를 나타내는 단면도이다.
도 2 및 도 21 내지 도 23을 참조하면, 도 23의 발광 장치(10_3)는 그 내부에 포함된 발광 소자(350)의 개수를 제외하고, 도 2의 발광 장치(10)와 실질적으로 동일할 수 있다. 따라서, 중복되는 설명은 반복하지 않기로 한다.
도 22 및 도 23에 도시된 바와 같이, 제2 전극(340_2)의 가장자리로부터 제2 전극(340_2)의 면적 중심 사이에 3개의 발광 소자(350)들을 배치될 수 있다.
도 23을 기준으로, 좌측으로부터 우측으로 제1 전극(330_2)(또는, 본체부(330a)), 제2 전극(340_2)(또는, 제1 주변부(340b)), 제1 전극(330_2)(또는, 제2 주변부(330b)), 제2 전극(340_2)(또는, 중심부(340a))이 순차적으로 배치되고, 이들 사이에 발광 소자(350)가 배치될 수 있다.
본체부(330a)와 제1 주변부(340b) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조와 동일하고, 제1 주변부(340b)와 제2 주변부(330b) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조가 좌우 반전된 상태와 같으며, 제2 주변부(330b)와 중심부(340a) 사이에서 발광부의 구조는 도 2에 도시된 발광소자층(300)의 구조와 동일할 수 있다.
도 24는 도 22의 III-III'선을 따라 자른 발광 장치의 다른 예를 나타내는 단면도이다.
도 21 내지 도 24를 참조하면, 도 24의 표시 장치(10_4)는, 제2 화소 격벽(422)을 포함하지 않는다는 점에서, 도 23의 표시 장치(10_3)와 상이하다.
표시 장치(10_4)는 상대적으로 높은 밀도(또는, 많은 개수)의 발광 소자(350)를 화소 영역(예를 들어, 제1 화소(PX1)가 배치되는 영역) 전체에 걸쳐 배치시킴에 따라, 제2 화소 격벽(422)이 필요하지 않을 수 있다. 이 경우, 발광 소자(350)를 포함하는 발광 소자 용액(S)은 화소 영역 상에서 제 화소 격벽(421)에 의해 형성되는 공간 내에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 발광 장치
100: 회로 기판
162: 전원 전극
330: 제1 전극
340: 제2 전극
350: 발광 소자
300: 발광부
500: 색 변환부

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고 홀들(holes)을 포함하며 상기 홀들의 가장자리를 따라 형성된 경사면을 가지는 제1 전극;
    상기 기판 상에 배치되되 상기 제1 전극의 상기 홀들 내에 각각 위치하는 제2 전극들;
    상기 제1 전극과 상기 제2 전극들 사이에 배치되고 상기 제1 전극 및 상기 제2 전극들과 전기적으로 연결되는 발광 소자들; 및
    상기 발광 소자들과 상기 제1 전극 사이에 위치하는 제1 절연층; 을 포함하고,
    상기 발광 소자들은 상기 제1 절연층을 사이에 두고 상기 제1 전극과 이격되고,
    상기 제1 전극은,
    제1 금속 결합층과, 상기 제1 금속 결합층 상에 배치되고 상기 경사면을 포함하는 금속 도전층과, 상기 금속 도전층 상에 배치되는 제2 금속 결합층을 포함하고,
    상기 금속 도전층의 상기 경사면은 상기 제2 금속 결합층에 의해 커버되지 않는 부분을 포함하고,
    상기 제1 절연층은, 상기 경사면 중 상기 제2 금속 결합층에 의해 커버되지 않는 부분과 상기 발광 소자들 사이에 위치하는 부분을 포함하는 발광 장치.
  2. 제1 항에 있어서,
    상기 제1 전극과 전기적으로 연결되는 트랜지스터; 및
    상기 제2 전극들과 전기적으로 연결되는 전원 배선을 더 포함하는 발광 장치.
  3. 제2 항에 있어서, 상기 전원 배선은 상기 기판 하부에 배치되며,
    상기 제2 전극들 각각은 상기 기판을 관통하여 상기 전원 배선을 노출시키는 관통홀을 통해 상기 전원 배선에 전기적으로 연결되는 발광 장치.
  4. 제1 항에 있어서,
    상기 금속 도전층은 상기 제1 금속 결합층의 두께보다 큰 두께를 가지고 상기 제2 금속 결합층의 두께보다 큰 두께를 갖는 발광 장치.
  5. 제4 항에 있어서, 상기 금속 도전층은 반사 물질을 포함하고,
    상기 발광 소자들에서 발산된 광은 상기 금속 도전층에 의해 반사되는 발광 장치.
  6. 제4 항에 있어서, 상기 기판을 기준으로 상기 경사면이 이루는 경사각은 60도 보다 작고 20도 보다 큰 발광 장치.
  7. 제6 항에 있어서, 상기 금속 도전층의 내측벽의 제1 테이퍼 각도는 상기 금속 도전층의 외측벽의 제2 테이퍼 각도와 다르고,
    상기 금속 도전층의 상기 내측벽은 상기 제2 전극에 인접하는 발광 장치.
  8. 제7 항에 있어서, 상기 금속 도전층의 상기 내측벽은 상기 금속 도전층의 상기 외측벽을 형성하는 공정과 다른 공정을 통해 형성되는 발광 장치.
  9. 제1 항에 있어서,
    상기 제1 전극 상에 배치되는 제1 화소 격벽을 더 포함하고,
    상기 제1 화소 격벽은 상기 홀들에 대응하는 뱅크홀들을 포함하는 발광 장치.
  10. 제9 항에 있어서,
    상기 제2 전극들 상에 각각 배치되는 제2 화소 격벽을 더 포함하는 발광 장치.
  11. 제1 항에 있어서, 상기 제2 전극들 각각은
    중심부,
    상기 중심부로부터 이격되어 상기 중심부의 가장자리를 따라 연장하며 상호 이격된 양 단부들을 가지는 제1 주변부, 및
    상기 중심부 및 상기 제1 주변부를 연결하는 제1 연결부를 포함하고,
    상기 제1 전극은
    상기 홀들을 포함하는 본체부,
    상기 중심부 및 상기 제1 주변부 사이에서 상기 중심부의 가장 자리를 따라 연장하며 상기 제1 연결부를 사이에 두고 이격된 양 단부들을 가지는 제2 주변부, 및
    상기 제1 주변부의 상기 단부들 사이를 가로질러 상기 제2 주변부 및 상기 본체부를 연결하는 제2 연결부를 포함하는 발광 장치.
  12. 제11 항에 있어서, 상기 중심부는 원의 평면 형상을 가지고,
    상기 제1 주변부 및 상기 제2 주변부 각각은 평면상 일부가 절개된 고리(ring) 형상을 가지는 발광 장치.
  13. 제1 항에 있어서,
    상기 발광 소자들을 덮되 상기 발광 소자들 각각의 양 단부를 노출하는 유기 절연층;
    상기 제1 전극과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제1 단부와 접촉하는 제1 접촉 전극; 및
    상기 제2 전극들과 전기적으로 연결되고 상기 유기 절연층 상에 배치되며 상기 발광 소자들 각각의 제2 단부와 접촉하는 제2 접촉 전극을 더 포함하는 발광 장치.
  14. 제13 항에 있어서,
    상기 제1 접촉 전극과 제2 접촉 전극은 서로 대향하며 이격되어 배치되고, 상기 제1 접촉 전극과 제2 접촉 전극을 커버하되 상기 제1 접촉 전극과 제2 접촉 전극의 서로 이격된 영역에 배치되는 제2 절연층을 더 포함하는 발광 장치.
  15. 제14 항에 있어서, 상기 제1 접촉 전극과 상기 제2 접촉 전극은 동일한 평면상에 배치된 발광 장치.
  16. 제13 항에 있어서, 상기 발광 소자들 각각은 원통형 형상을 갖고,
    상기 발광 소자들 각각의 하면의 일부는 상기 제1 절연층과 직접 접하는 발광 장치.
  17. 기판 상에 제1 금속 결합층, 금속 도전층 및 제2 금속 결합층을 포함하는 전극층을 형성하는 단계;
    상기 전극층을 패터닝하여 상호 독립하여 배치되는 제1 화소 전극들 및 상기 제1 화소 전극들을 에워싸고 상기 금속 도전층에 형성된 경사면을 갖는 미분리 전극 패턴을 형성하는 단계;
    상기 제1 화소 전극들 및 상기 미분리 전극 패턴 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 발광 소자들을 배치시키는 단계;
    상기 미분리 전극 패턴 및 상기 제1 화소 전극들 사이에 전계를 형성하여 상기 발광 소자들을 정렬시키는 단계;
    상기 미분리 전극 패턴을 패터닝하여 상기 제1 화소 전극들 중 적어도 하나를 에워싸고 상기 경사면을 갖는 제2 화소 전극을 형성하는 단계를 포함하고,
    상기 경사면은 상기 제2 금속 결합층에 의해 커버되지 않는 부분을 포함하고,
    상기 제1 절연층은 상기 경사면 중 상기 제2 금속 결합층에 의해 커버되지 않는 부분과 상기 발광 소자들 사이에 위치하는 부분을 포함하는 발광 장치의 제조 방법.
  18. 제17 항에 있어서, 상기 미분리 전극 패턴은 그물 구조를 가지는 발광 장치의 제조 방법.
  19. 삭제
  20. 제17 항에 있어서,
    상기 제1 절연층 상에 제1 화소 격벽을 형성하는 단계를 더 포함하고,
    상기 제1 화소 격벽은 상기 미분리 전극 패턴과 중첩하고, 평면상 상기 제1 화소 전극들 각각을 에워싸는 발광 장치의 제조 방법.
KR1020180117061A 2018-10-01 2018-10-01 발광 장치 및 이의 제조 방법 KR102616602B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180117061A KR102616602B1 (ko) 2018-10-01 2018-10-01 발광 장치 및 이의 제조 방법
CN201980065203.XA CN112789727A (zh) 2018-10-01 2019-06-11 发光装置和制造该发光装置的方法
PCT/KR2019/006991 WO2020071614A1 (ko) 2018-10-01 2019-06-11 발광 장치 및 이의 제조 방법
EP19868353.4A EP3863057A4 (en) 2018-10-01 2019-06-11 ELECTROLUMINESCENT DEVICE AND METHOD OF MANUFACTURING IT
US17/281,500 US20210399040A1 (en) 2018-10-01 2019-06-11 Light emitting device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180117061A KR102616602B1 (ko) 2018-10-01 2018-10-01 발광 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200037906A KR20200037906A (ko) 2020-04-10
KR102616602B1 true KR102616602B1 (ko) 2023-12-21

Family

ID=70055285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180117061A KR102616602B1 (ko) 2018-10-01 2018-10-01 발광 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20210399040A1 (ko)
EP (1) EP3863057A4 (ko)
KR (1) KR102616602B1 (ko)
CN (1) CN112789727A (ko)
WO (1) WO2020071614A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
CN110767646B (zh) * 2019-10-31 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20210065238A (ko) 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210157794A (ko) * 2020-06-22 2021-12-29 삼성전자주식회사 발광 다이오드 모듈 및 발광 다이오드 모듈 제조 방법
KR20220004849A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치
KR20220019198A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220049685A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220088565A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
KR20230104411A (ko) * 2021-12-31 2023-07-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US8072226B2 (en) * 2006-08-07 2011-12-06 Snu R&Db Foundation Nanostructure sensors
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
KR101592201B1 (ko) * 2008-11-06 2016-02-05 삼성전자 주식회사 발광 장치 및 그 제조 방법
KR102075984B1 (ko) * 2013-12-06 2020-02-11 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
JP6357349B2 (ja) * 2014-05-16 2018-07-11 株式会社ジャパンディスプレイ 表示装置
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
US11094861B2 (en) * 2018-08-28 2021-08-17 Lg Display Co., Ltd. Display device

Also Published As

Publication number Publication date
WO2020071614A1 (ko) 2020-04-09
EP3863057A1 (en) 2021-08-11
CN112789727A (zh) 2021-05-11
US20210399040A1 (en) 2021-12-23
EP3863057A4 (en) 2022-09-28
KR20200037906A (ko) 2020-04-10

Similar Documents

Publication Publication Date Title
KR102616602B1 (ko) 발광 장치 및 이의 제조 방법
KR102607698B1 (ko) 표시 장치
KR102606922B1 (ko) 표시 장치 및 그 제조 방법
KR102661100B1 (ko) 표시 장치
EP3316302B1 (en) Light emitting diode display device
KR102568308B1 (ko) 표시 장치
CN107393940B (zh) Led显示设备及其制造方法
KR20230143602A (ko) 표시 장치
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
CN111162093A (zh) 显示装置和制造该显示装置的方法
KR102588659B1 (ko) 표시 장치
KR102602527B1 (ko) 표시 장치
US11171125B2 (en) Display device and method for manufacturing display device
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
EP3866195A2 (en) Display device
US20220069167A1 (en) Display device
US11545476B2 (en) Display device and method of fabricating the same
US20220045241A1 (en) Display device and method for manufacturing the same
US11349054B2 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant