KR102602489B1 - 반도체 장치의 제조 방법 및 접착 필름 - Google Patents

반도체 장치의 제조 방법 및 접착 필름 Download PDF

Info

Publication number
KR102602489B1
KR102602489B1 KR1020207021839A KR20207021839A KR102602489B1 KR 102602489 B1 KR102602489 B1 KR 102602489B1 KR 1020207021839 A KR1020207021839 A KR 1020207021839A KR 20207021839 A KR20207021839 A KR 20207021839A KR 102602489 B1 KR102602489 B1 KR 102602489B1
Authority
KR
South Korea
Prior art keywords
film
adhesive film
semiconductor
semiconductor chip
adhesive
Prior art date
Application number
KR1020207021839A
Other languages
English (en)
Other versions
KR20200111703A (ko
Inventor
유이 구니토
가즈히로 야마모토
고우헤이 다니구치
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20200111703A publication Critical patent/KR20200111703A/ko
Application granted granted Critical
Publication of KR102602489B1 publication Critical patent/KR102602489B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명에는, 점착 필름 상에 접착 필름 및 반도체 웨이퍼를 이 순서로 갖춘 접착 필름 구비 반도체 웨이퍼를 준비하는 공정과, 접착 필름 구비 반도체 웨이퍼를 다이싱하여 접착 필름 구비 반도체 칩을 얻는 다이싱 공정과, 접착 필름 구비 반도체 칩을 반도체 기판에 압착하는 압착 공정을 구비하고, 접착 필름이 제1 필름과 제1 필름과는 80℃의 전단 점도가 다른 제2 필름을 점착 필름에서부터 이 순서로 포함하고, 제2 필름의 80℃의 전단 점도가 500 Pa·s 이상인, 반도체 장치의 제조 방법이 개시된다.

Description

반도체 장치의 제조 방법 및 접착 필름
본 발명은 반도체 장치의 제조 방법 및 접착 필름에 관한 것이다.
종래 반도체 칩과 반도체 기판의 접합에는 주로 은 페이스트가 사용되고 있다. 그러나, 최근의 반도체 칩의 소형화 및 집적화에 따라, 사용되는 반도체 기판에도 소형화 및 세밀화가 요구되어 오고 있다. 한편, 은 페이스트를 이용하는 경우에는, 페이스트의 돌출 또는 반도체 칩의 기울기에 기인하는 와이어 본딩 시에 있어서의 문제점 발생, 막 두께 제어의 곤란성, 보이드 발생 등의 문제가 생기는 경우가 있다.
그 때문에, 최근 반도체 칩과 반도체 기판을 접합하기 위한 접착 필름이 사용되고 있다(예컨대, 특허문헌 1 참조). 다이싱 테이프와 다이싱 테이프 상에 적층된 접착 필름을 구비하는 접착 필름을 이용하는 경우, 반도체 웨이퍼의 이면에 접착 필름을 붙이고, 다이싱에 의해서 반도체 웨이퍼를 개편화(個片化)함으로써, 접착 필름 구비 반도체 칩을 얻을 수 있다. 얻어진 접착 필름 구비 반도체 칩은, 접착 필름을 통해 반도체 기판에 붙여, 열압착에 의해 접합할 수 있다.
특허문헌 1: 특허공개 2007-053240호 공보
그러나, 반도체 칩의 소형화 및 집적화에 따라, 접착 필름을 경화시켰을 때에, 반도체 장치의 반도체 기판에 휘어짐이 발생하는 경우가 있다. 반도체 기판에 휘어짐이 발생하면, 예컨대 밀봉 공정에 있어서, 반도체 칩이 밀봉재로부터 돌출되어 전기 불량이 발생할 우려가 있다.
또한, 와이어 매립형 접착 필름인 FOW(Film Over Wire) 또는 칩 매립형 접착 필름인 FOD(Film Over Die)를 이용하는 경우는, 더욱 반도체 기판의 휘어짐이 커지는 경향이 있다. 또한, 이들 접착 필름에서는, 와이어, 컨트롤러 칩 등을 매립할 필요가 있기 때문에, 접착 필름 구비 반도체 칩에도 휘어짐이 발생하는 경우가 있다.
본 발명은 이러한 실정에 감안하여 이루어진 것으로, 반도체 기판의 휘어짐을 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 주된 목적으로 한다.
본 발명의 일 측면은, 점착 필름 상에, 접착 필름 및 반도체 웨이퍼를 이 순서로 갖춘 접착 필름 구비 반도체 웨이퍼를 준비하는 공정과, 접착 필름 구비 반도체 웨이퍼를 다이싱하여 접착 필름 구비 반도체 칩을 얻는 다이싱 공정과, 접착 필름 구비 반도체 칩을 반도체 기판에 압착하는 압착 공정을 구비하고, 접착 필름이 제1 필름과 제1 필름과는 80℃의 전단 점도가 다른 제2 필름을 점착 필름에서부터 이 순서로 포함하고, 제2 필름의 80℃의 전단 점도가 500 Pa·s 이상인 반도체 장치의 제조 방법을 제공한다. 이러한 반도체 장치의 제조 방법에 의하면, 반도체 기판의 휘어짐을 억제할 수 있게 된다.
제2 필름의 두께는 3∼150 ㎛라도 좋다. 제2 필름의 경화 후의 150℃에 있어서의 저장 탄성률은 1000 MPa 이하라도 좋다.
반도체 장치는, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 제1 반도체 칩 상에 제2 반도체 칩이 접착 필름을 통해 압착됨으로써, 제1 와이어의 적어도 일부가 접착 필름에 매립되어 이루어지는 와이어 매립형의 반도체 장치라도 좋고, 제1 와이어 및 제1 반도체 칩이 접착 필름에 매립되어 이루어지는 칩 매립형의 반도체 장치라도 좋다. 이러한 반도체 장치에서는, 반도체 기판의 휘어짐뿐만 아니라, 접착 필름 구비 반도체 칩(제2 반도체 칩)의 휘어짐도 억제할 수 있게 될 수 있다.
다른 측면에 있어서, 본 발명은, 제1 필름과, 제1 필름 상에 적층된, 제1 필름과는 80℃의 전단 점도가 다른 제2 필름을 가지고, 제2 필름의 80℃의 전단 점도가 500 Pa·s 이상인 접착 필름을 제공한다.
제2 필름의 두께는 3∼150 ㎛라도 좋다. 제2 필름의 경화 후의 150℃에 있어서의 저장 탄성률은 1000 MPa 이하라도 좋다.
상술한 접착제 필름은, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 제1 반도체 칩 상에 제2 반도체 칩이 압착되어 이루어지는 반도체 장치에 있어서, 제2 반도체 칩을 압착함과 더불어, 제1 와이어의 적어도 일부를 매립하기 위해서 이용되는 것(즉, FOW 용도)이라도 좋고, 제1 와이어 및 제1 반도체 칩을 매립하기 위해서 이용되는 것(즉, FOD 용도)이라도 좋다.
본 발명에 의하면, 반도체 기판의 휘어짐을 억제할 수 있는 반도체 장치의 제조 방법이 제공된다. 몇 개의 형태에 따른 제조 방법은, 접착 필름 구비 반도체 칩의 휘어짐도 억제할 수 있게 된다. 또한, 본 발명에 의하면, 이러한 제조 방법에 이용되는 접착 필름이 제공된다.
도 1은 기재 필름 및 점착 필름을 갖춘 필름의 모식도이다.
도 2의 (a)는 기재 필름 및 접착 필름을 갖춘 필름의 모식도이다. (b)는 기재 필름 및 접착 필름을 갖춘 필름의 모식도이다. (c)는 접착 필름의 모식도이다.
도 3은 접착 필름의 모식도이다.
도 4는 접착 필름 구비 반도체 웨이퍼의 모식도이다.
도 5은 다이싱 공정을 도시하는 모식도이다.
도 6은 자외선 조사 공정을 도시하는 모식도이다.
도 7은 픽업 공정을 도시하는 모식도이다.
도 8은 압착 공정을 도시하는 모식도이다.
도 9는 반도체 장치의 일 실시형태를 도시하는 모식도이다.
도 10은 반도체 장치의 일 실시형태를 도시하는 모식도이다.
도 11은 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 12는 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 13은 반도체 장치의 일 실시형태를 도시하는 모식도이다.
도 14는 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 15는 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 16은 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 17은 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 18은 반도체 장치의 제조 공정을 도시하는 모식도이다.
도 19는 픽업용 콜릿의 밀어올림면을 도시하는 도면이다.
이하, 도면을 적절하게 참조하면서 본 발명의 실시형태에 관해서 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
본 명세서에 있어서, (메트)아크릴산은 아크릴산 또는 그것에 대응하는 메타크릴산을 의미한다. (메트)아크릴로일기 등의 다른 유사 표현에 관해서도 마찬가지다.
<반도체 장치의 제조 방법>
[준비 공정]
본 공정에서는, 다이싱 대상이 되는 접착 필름 구비 반도체 웨이퍼를 준비한다.
접착 필름의 제작 방법의 일례에 관해서 설명한다. 우선, 기재 필름(1, 4a 및 4b) 상에 각각 별개의 점착제, 제1 접착제 및 제2 접착제를 도포하여, 기재 필름(1) 및 점착 필름(2)을 갖춘 필름(100)(도 1)과, 기재 필름(4a) 및 제1 필름(3a)을 갖춘 필름(110)(도 2(a))과, 기재 필름(4b) 및 제2 필름(3b)을 갖춘 필름(120)(도 2(b))을 제작한다. 그 후, 필름(110) 및 필름(120)으로부터 기재 필름(4a) 및 기재 필름(4b)을 벗기고, 제1 필름(3a) 및 제2 필름(3b)을 맞붙여 접착 필름(130)(도 2(c))을 제작한다. 이어서, 필름(100)에, 점착 필름(2), 제1 필름(3a) 및 제2 필름(3b)의 순서가 되도록 적층하여, 기재 필름(1)과 점착 필름(2)과 접착 필름(130)을 구비하는 접착 시트(200)(도 3)를 얻을 수 있다. 접착 시트(200)는, 필름(100)(도 1) 상에 제1 접착제 바니시를 도포하고, 이어서 제2 접착제 바니시를 도포하는 방법에 의해서 제작하여도 좋다. 또한, 접착 시트(200)로부터 기재 필름(1)을 제외한 것을 다이싱-다이 본딩 일체형 접착 필름(140)이라고 하는 경우가 있다. 그 후, 접착 필름(130) 상에 반도체 웨이퍼(A)를 붙임으로써, 접착 필름 구비 반도체 웨이퍼(300)를 얻을 수 있다(도 4). 즉, 이와 같이 하여 얻어지는 접착 필름 구비 반도체 웨이퍼(300)는, 점착 필름 상에 접착 필름 및 반도체 웨이퍼를 이 순서로 구비하는 적층체라고 말할 수 있다.
기재 필름(1, 4a 및 4b)으로서는, 예컨대 폴리테트라플루오로에틸렌 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리메틸펜텐 필름, 폴리이미드 필름 등의 플라스틱 필름 등을 들 수 있다. 기재 필름에는, 필요에 따라서, 프라이머 도포, UV 처리, 코로나 방전 처리, 연마 처리, 에칭 처리 등의 표면 처리가 실시되어 있어도 좋다.
점착 필름(2)은 감압형 또는 자외선 경화형 점착제로 형성할 수 있다. 점착 필름(2)의 두께는, 제조하는 반도체 장치의 형상, 치수에 따라서 적절하게 설정할 수 있지만, 바람직하게는 1∼100 ㎛, 보다 바람직하게는 5∼70 ㎛, 더욱 바람직하게는 10∼40 ㎛이다.
(접착 필름)
접착 필름(130)은, 제1 필름(3a) 및 제1 필름(3a) 상에 적층된, 제1 필름(3a)과는 80℃의 전단 점도가 다른 제2 필름을 포함한다. 또한, 제2 필름(3b)의 80℃의 전단 점도는 500 Pa·s 이상이다.
제1 필름(3a) 및 제2 필름(3b)은 모두 열경화성이며, 반경화(B 스테이지) 상태를 거쳐, 경화 처리 후에 완전 경화물(C 스테이지) 상태로 될 수 있는 제1 접착제 및 제2 접착제로 형성할 수 있다. 제1 필름(3a) 및 제2 필름(3b)은, 열경화성 수지(이하, 단순히 「(a) 성분」이라고 하는 경우가 있다.)와, 고분자량 성분(이하, 단순히 「(b) 성분」이라고 하는 경우가 있다.)과, 무기 필러(이하, 단순히 「(c) 성분」이라고 하는 경우가 있다.)를 함유하는 것이 바람직하다. 제1 필름(3a) 및 제2 필름(3b)은, 커플링제(이하, 단순히 「(d) 성분」이라고 하는 경우가 있다.)와, 경화 촉진제(이하, 단순히 「(e) 성분」이라고 하는 경우가 있다.)를 추가로 함유하고 있어도 좋다.
(a) 열경화성 수지
(a) 성분은, 접착성의 관점에서, 에폭시 수지(이하, 단순히 「(a1) 성분」이라고 하는 경우가 있다.) 및 에폭시 수지의 경화제로 될 수 있는 페놀 수지(이하, 단순히 「(a2) 성분」이라고 하는 경우가 있다.)를 포함하는 것이 바람직하다.
(a1) 성분은, 분자 내에 에폭시기를 갖는 것이라면 특별히 제한 없이 이용할 수 있다. (a1) 성분으로서는, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비스페놀 A 노볼락형 에폭시 수지, 비스페놀 F 노볼락형 에폭시 수지, 스틸벤형 에폭시 수지, 트리아진 골격 함유 에폭시 수지, 플루오렌 골격 함유 에폭시 수지, 트리페놀 페놀메탄형 에폭시 수지, 비페닐형 에폭시 수지, 크실렌형 에폭시 수지, 비페닐 아르알킬형 에폭시 수지, 나프탈렌형 에폭시 수지, 다작용성 페놀류, 안트라센 등의 다환 방향족류의 디글리시딜 에테르 화합물 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도 (a1) 성분은, 필름의 태크성(tackiness), 유연성 등의 관점에서, 크레졸 노볼락형 에폭시 수지, 비스페놀 F형 에폭시 수지 또는 비스페놀 A형 에폭시 수지라도 좋다.
(a1) 성분은, 연화점이 30℃ 미만 또는 상온(25℃)에서 액체인 에폭시 수지를 포함하고 있어도 좋다. 이러한 에폭시 수지를 포함함으로써, 얻어지는 필름이 유연성을 부여할 수 있고, 칩, 와이어 또는 반도체 기판의 매립성이 보다 향상되어, 매립 부족에 의한 휘어짐을 완화할 수 있는 경향이 있다.
(a1) 성분은, 연화점이 50℃ 이상인 에폭시 수지를 포함하고 있어도 좋다. 이 경우, 연화되었을 때에 유동성이 우수한 것을 이용하는 것이 바람직하다.
(a2) 성분은, 분자 내에 페놀성 수산기를 갖는 것이라면 특별히 제한 없이 이용할 수 있다. (a2) 성분으로서는, 예컨대 페놀, 크레졸, 레조르신, 카테콜, 비스페놀 A, 비스페놀 F, 페닐페놀, 아미노페놀 등의 페놀류 및/또는 α-나프톨, β-나프톨, 디히드록시나프탈렌 등의 나프톨류와 포름알데히드 등의 알데히드기를 갖는 화합물을 산성 촉매 하에서 축합 또는 공축합하여 얻어지는 노볼락형 페놀 수지, 알릴화 비스페놀 A, 알릴화 비스페놀 F, 알릴화 나프탈렌 디올, 페놀 노볼락, 페놀 등의 페놀류 및/또는 나프톨류와 디메톡시파라크실렌 또는 비스(메톡시메틸)비페닐로부터 합성되는 페놀 아르알킬 수지, 나프톨 아르알킬 수지 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도, (a2) 성분은 페놀 아르알킬 수지 또는 나프톨 아르알킬 수지라도 좋다.
(a2) 성분의 수산기 당량은, 바람직하게는 70 g/eq 이상, 보다 바람직하게는 70∼300 g/eq이다. (a2) 성분의 수산기 당량이 70 g/eq 이상이면, 필름의 저장 탄성률이 보다 향상되는 경향이 있고, 300 g/eq 이하이면, 발포, 아웃가스(outgas) 등의 발생에 의한 문제점을 막을 수 있게 된다.
(a2) 성분의 연화점은, 바람직하게는 50∼200℃, 보다 바람직하게 60∼150℃이다. (a2) 성분의 연화점이 200℃ 이하이면, 에폭시 수지와의 상용성이 저하하는 것을 억제할 수 있는 경향이 있다.
(a1) 성분의 에폭시 당량과 (a2) 성분의 수산기 당량의 비((a1) 성분의 에폭시 당량/(a2) 성분의 수산기 당량)는, 경화성의 관점에서, 0.30/0.70∼0.70/0.30, 0.35/0.65∼0.65/0.35, 0.40/0.60∼0.60/0.40 또는 0.45/0.55∼0.55/0.45라도 좋다. 상기 당량비가 0.30/0.70 이상이면, 보다 충분한 경화성을 얻을 수 있는 경향이 있다. 상기 당량비가 0.70/0.30 이하이면, 점도가 지나치게 높아지는 것을 막을 수 있어, 보다 충분한 유동성을 얻을 수 있다.
(a) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼70 질량부, 10∼65 질량부 또는 20∼60 질량부라도 좋다. (a) 성분의 함유량이 5 질량부 이상이면, 가교에 의해서 탄성률이 향상되는 경향이 있다. (a) 성분의 함유량이 70 질량부 이하이면, 필름 취급성을 유지할 수 있음과 더불어, 전단 점도 및 탄성률이 원하는 범위로 되기 쉬운 경향이 있다.
(b) 고분자량 성분
(b) 성분은 유리 전이 온도(Tg)가 50℃ 이하인 것이 바람직하다. (b) 성분으로서는, 예컨대 아크릴 수지, 폴리에스테르 수지, 폴리아미드 수지, 폴리이미드 수지, 실리콘 수지, 부타디엔 수지, 아크릴로니트릴 수지 등; 이들의 변성체 등을 들 수 있다.
(b) 성분은, 유동성의 관점에서, 아크릴 수지를 포함하고 있어도 좋다. 여기서, 아크릴 수지란, (메트)아크릴산 에스테르에 유래하는 구성 단위를 포함하는 폴리머를 의미한다. 아크릴 수지는, 구성 단위로서, 에폭시기, 알코올성 또는 페놀성 수산기, 카르복실기 등의 가교성 작용기를 갖는 (메트)아크릴산 에스테르에 유래하는 구성 단위를 포함하는 폴리머인 것이 바람직하다. 또한, 아크릴 수지는 (메트)아크릴산 에스테르와 아크릴니트릴과의 공중합체 등의 아크릴 고무라도 좋다.
아크릴 수지의 유리 전이 온도(Tg)는 -50∼50℃ 또는 -30∼30℃라도 좋다. 아크릴 수지의 Tg가 -50℃ 이상이면, 접착제의 유연성이 지나치게 높아지는 것을 막을 수 있는 경향이 있다. 이에 따라, 웨이퍼 다이싱 시에 필름형 접착제를 절단하기 쉽게 되어, 버어(burr)의 발생을 막을 수 있게 된다. 아크릴 수지의 Tg가 50℃ 이하이면, 접착제의 유연성 저하를 억제할 수 있는 경향이 있다. 이에 따라, 필름형 접착제를 웨이퍼에 붙일 때에, 보이드를 충분히 매립하기 쉽게 되는 경향이 있다. 또한, 웨이퍼의 밀착성 저하에 의한 다이싱 시의 치핑을 막을 수 있게 된다. 여기서, 유리 전이 온도(Tg)는, DSC(열시차 주사 열량계)(예컨대, 가부시키가이샤리가크 제조 「Thermo Plus 2」)를 이용하여 측정한 값을 의미한다.
아크릴 수지의 중량 평균 분자량(Mw)은 10만∼300만 또는 20만∼200만이라도 좋다. 아크릴 수지의 Mw가 이러한 범위에 있으면, 필름 형성성, 필름형에 있어서의 강도, 가요성, 태크성 등을 적절하게 제어할 수 있음과 더불어, 리플로우성이 우수하여, 매립성을 향상시킬 수 있다. 또한, Mw가 낮은(예컨대, 10만 미만) 아크릴 수지를 사용하고, 나아가서는 Mw가 낮은(예컨대, 10만 미만) 아크릴 수지의 첨가량을 늘림으로써, 매립성은 향상되는 경향이 있지만, 전단 점도 및 경화 후의 저장 탄성률은 낮아지는 경향이 있다. 여기서 Mw는, 겔 투과 크로마토그래피(GPC)로 측정하고, 표준 폴리스티렌에 의한 검량선을 이용하여 환산한 값을 의미한다.
아크릴 수지의 시판 제품으로서는, 예컨대 SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, HTR-860P-3CSP, HTR-860P-3CSP-30B(모두 나가세켐텍스가부시키가이샤 제조)를 들 수 있다.
(b) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 5∼95 질량부, 5∼85 질량부 또는 10∼80 질량부라도 좋다. (b) 성분의 함유량이 5 질량부 이상이면, 80℃에 있어서의 필름의 전단 점도는 높아지는 경향이 있다.
(c) 무기 필러
(c) 성분으로서는, 예컨대 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 실리카 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도, (c) 성분은 용융 점도 조정의 관점에서 실리카라도 좋다.
(c) 성분의 평균 입경은, 유동성의 관점에서, 0.01∼1 ㎛, 0.01∼0.08 ㎛ 또는 0.03∼0.06 ㎛라도 좋다. 여기서, 평균 입경은, BET 비표면적으로부터 환산함으로써 구해지는 값을 의미한다.
(c) 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 3∼80 질량부, 3∼70 질량부 또는 3∼60 질량부라도 좋다. (c) 성분의 함유량이 3 질량부 이상이면, 전단 점도 및 탄성률이 보다 향상되는 경향이 있다.
(d) 커플링제
(d) 성분은 실란 커플링제라도 좋다. 실란 커플링제로서는, 예컨대 γ-우레이도프로필트리에톡시실란, γ-머캅토프로필트리메톡시실란, 3-페닐아미노프로필트리메톡시실란, 3-(2-아미노에틸)아미노프로필트리메톡시실란 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다.
(e) 경화 촉진제
(e) 성분은 특별히 한정되지 않으며, 일반적으로 사용되는 것을 이용할 수 있다. (e) 성분으로서는, 예컨대 이미다졸류 및 그 유도체, 유기 인계 화합물, 제2급 아민류, 제3급 아민류, 제4급 암모늄염 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다. 이들 중에서도, 반응성의 관점에서 (e) 성분은 이미다졸류 및 그 유도체라도 좋다.
이미다졸류로서는, 예컨대 2-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-메틸이미다졸 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용하여도 좋다.
제1 필름(3a) 및 제2 필름(3b)은 그 밖의 성분을 추가로 함유하고 있어도 좋다. 그 밖의 성분으로서는, 예컨대 안료, 이온 포착제, 산화 방지제 등을 들 수 있다.
(d) 성분, (e) 성분 및 그 밖의 성분의 함유량은, (a) 성분, (b) 성분 및 (c) 성분의 총 질량 100 질량부에 대하여 0∼30 질량부라도 좋다.
제1 필름(3a) 및 제2 필름(3b)은, (a)∼(c) 성분과 필요에 따라서 (d) 성분 및 (e) 성분과 용제를 함유하는 제1 접착제 바니시 및 제2 접착제 바니시를 조제하여, 이들을 기재 필름에 도포하고, 용제를 가열 건조하여 제거함으로써 형성할 수 있다. 제1 접착제 바니시 및 제2 접착제 바니시는, 예컨대 (a)∼(e) 성분을 용제 중에서 혼합, 혼련함으로써 조제할 수 있다.
혼합, 혼련은, 통상의 교반기, 레이커, 3본 롤, 볼 밀 등의 분산기를 이용하며, 이들을 적절하게 조합하여 행할 수 있다.
제1 접착제 바니시 및 제2 접착제 바니시를 제작하기 위한 용제는, 상기 각 성분을 균일하게 용해, 혼련 또는 분산할 수 있는 것이라면 제한은 없으며, 종래 공지된 것을 사용할 수 있다. 이러한 용제로서는, 예컨대 아세톤, 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로헥사논 등의 케톤계 용매, 디메틸 포름아미드, 디메틸 아세트아미드, N-메틸피롤리돈, 톨루엔, 크실렌 등을 들 수 있다. 건조 속도가 빠르고, 가격이 저렴하다는 점에서 메틸 에틸 케톤, 시클로헥사논 등을 사용하는 것이 바람직하다.
제1 접착제 바니시 및 제2 접착제 바니시를 기재 필름에 도포하는 방법으로서는 공지된 방법을 이용할 수 있으며, 예컨대 나이프 코트법, 롤 코트법, 스프레이 코트법, 그라비아 코트법, 바 코트법, 커튼 코트법 등을 들 수 있다. 가열 건조의 조건은, 사용한 용제가 충분히 휘산되는 조건이라면 특별히 제한은 없지만, 50∼150℃에서 1∼30분간 가열하여 행할 수 있다.
제1 필름(3a)의 두께는, 제조하는 반도체 장치의 형상 또는 치수에 따라서 적절하게 설정할 수 있는데, 예컨대 1∼200 ㎛라도 좋다. 제1 필름(3a)의 두께는 3∼150 ㎛ 또는 3∼120 ㎛라도 좋다. 또한, FOW 용도에서는, 바람직하게는 20∼120 ㎛, 보다 바람직하게는 30∼80 ㎛이다. 와이어를 매립하기 위해서, 와이어가 칩에 접촉하지 않도록 충분한 두께를 확보할 필요가 있다. FOD 용도에서는, 바람직하게는 40∼200 ㎛, 보다 바람직하게는 60∼150 ㎛이다. 칩(예컨대, 컨트롤러 칩)을 매립하기 위해서, 그 두께에 의존하지만, 충분한 두께의 확보가 중요하다.
제2 필름(3b)의 두께는, 제조하는 반도체 장치의 형상 또는 치수에 따라서 적절하게 설정할 수 있는데, 예컨대 3∼150 ㎛라도 좋다. 제2 필름(3b)의 두께는 3∼100 ㎛ 또는 3∼50 ㎛라도 좋다. 또한, FOW 용도에서는, 바람직하게는 3∼150 ㎛, 보다 바람직하게는 3∼80 ㎛이다. 와이어를 매립하기 위해서, 와이어가 칩에 접촉하지 않도록 충분한 두께를 확보할 필요가 있다. FOD 용도에서는, 바람직하게는 3∼150 ㎛, 보다 바람직하게는 3∼100 ㎛이다. 칩(예컨대, 컨트롤러 칩)을 매립하기 위해서, 그 두께에 의존하지만, 충분한 두께의 확보가 중요하다.
제1 필름(3a)과 제2 필름(3b)으로 구성되는 접착 필름(130)의 두께는, 제조하는 반도체 장치의 형상 또는 치수에 따라서 적절하게 설정할 수 있지만, 바람직하게는 6∼300 ㎛, 보다 바람직하게는 10∼250 ㎛, 더욱 바람직하게는 20∼200 ㎛이다. 또한, FOW 용도에서는, 바람직하게는 40∼250 ㎛, 보다 바람직하게는 50∼80 ㎛이다. 와이어를 매립하기 위해서, 와이어가 칩에 접촉하지 않도록 충분한 두께를 확보할 필요가 있다. FOD 용도에서는, 바람직하게는 60∼250 ㎛, 보다 바람직하게는 80∼150 ㎛이다. 칩(예컨대, 컨트롤러 칩)을 매립하기 위해서, 그 두께에 의존하지만, 충분한 두께의 확보가 중요하다.
제1 필름(3a)의 80℃의 전단 점도는, 제2 필름(3b)의 80℃의 전단 점도와 다른 것이라면 특별히 제한되지 않는다. 제1 필름(3a)의 80℃의 전단 점도는, 제2 필름(3b)의 80℃의 전단 점도보다도 높아지면, 제2 필름(3b)이 휨 응력을 완충하여 반도체 기판의 휘어짐이 칩 상면으로 전파하기 어렵게 되기 때문에, 결과으로서 반도체 기판의 휘어짐이 억제되는 경향이 있다. 또한, 제2 필름(3b)의 80℃의 전단 점도보다도 낮아지면, 제2 필름(3b)이 칩 및 반도체 기판의 휘어짐에 의한 응력에 추종하기 어렵게 되기 때문에, 반도체 기판의 휘어짐이 억제되는 경향이 있다. 제1 필름(3a)의 80℃의 전단 점도는, 반도체 기판의 휘어짐이 보다 억제된다는 관점에서, 제2 필름(3b)의 80℃의 전단 점도보다도 낮은 것이 바람직하다.
제1 필름(3a)의 80℃의 전단 점도는 예컨대 500∼30000 Pa·s라도 좋다. 제1 필름(3a)의 80℃의 전단 점도는, 500 Pa·s 이상, 700 Pa·s 이상 또는 1000 Pa·s 이상이라도 좋다. 제1 필름(3a)의 80℃의 전단 점도가 500 Pa·s 이상이면, 필름의 취급성이 보다 우수한 경향이 있다. 제1 필름(3a)의 80℃의 전단 점도는, 30000 Pa·s 이하, 20000 Pa·s 이하 또는 15000 Pa·s 이하라도 좋다. 제1 필름(3a)의 80℃의 전단 점도가 30000 Pa·s 이하이면, 칩, 와이어 또는 반도체 기판을 충분히 매립할 수 있어, 휘어짐을 억제할 수 있는 경향이 있다.
제2 필름(3b)은 제1 필름(3a)과는 80℃의 전단 점도가 다르다. 제2 필름(3b)의 80℃의 전단 점도는 500 Pa·s 이상이다. 제2 필름(3b)의 80℃의 전단 점도는, 이러한 조건을 만족하는 것이라면 특별히 제한되지 않는다. 상기와 같은 이유에 의해, 제2 필름(3b)의 80℃의 전단 점도는, 반도체 기판의 휘어짐이 보다 억제된다는 관점에서, 제1 필름(3a)의 80℃의 전단 점도보다도 높은 것이 바람직하다.
제2 필름(3b)의 80℃의 전단 점도는, 500 Pa·s 이상이며, 3000 Pa·s 이상, 5000 Pa·s 이상, 10000 Pa·s 이상, 15000 Pa·s 이상, 20000 Pa·s 이상 또는 25000 Pa·s 이상이라도 좋다. 제2 필름(3b)의 80℃의 전단 점도가 500 Pa·s 이상이면, 필름의 취급성이 보다 우수한 경향이 있다. 제2 필름(3b)의 80℃의 전단 점도의 상한은 특별히 제한되지 않지만, 100000 Pa·s 이하, 70000 Pa·s 이하 또는 50000 Pa·s 이하라도 좋다.
또한, 제1 필름(3a) 및 제2 필름(3b)의 80℃의 전단 점도는, 예컨대 실시예에 기재된 방법에 의해서 측정할 수 있다.
제1 필름(3a) 및 제2 필름(3b)의 80℃의 전단 점도는, 예컨대 이들 필름에 함유되는 성분의 종류 및 함유량을 변화시킴으로써 조정할 수 있다.
제1 필름(3a)의 경화 후의 150℃에 있어서의 저장 탄성률은 특별히 제한되지 않지만, 1000 MPa 이하, 500 MPa 이하 또는 300 MPa 이하라도 좋고, 10 MPa 이상, 15 MPa 이상 또는 20 MPa 이상이라도 좋다. 제1 필름(3a)의 경화 후의 150℃에 있어서의 저장 탄성률이 1000 MPa 이하이면, 칩, 와이어 또는 반도체 기판을 충분히 매립할 수 있어, 휘어짐을 억제할 수 있는 경향이 있다. 제1 필름(3a)의 경화 후의 150℃에 있어서의 저장 탄성률이 10 MPa 이상이면, 압착 시에 필름이 으깨지는 것을 막아, 칩 단부로부터의 돌출을 억제할 수 있는 경향이 있다.
제2 필름(3b)의 경화 후의 150℃에 있어서의 저장 탄성률은 1000 MPa 이하라도 좋다. 제2 필름(3b)의 경화 후의 150℃에 있어서의 저장 탄성률은, 500 MPa 이하, 100 MPa 이하 또는 70 MPa 이하라도 좋고, 10 MPa 이상, 15 MPa 이상 또는 20 MPa 이상이라도 좋다. 제2 필름(3b)의 경화 후의 150℃에 있어서의 저장 탄성률이 1000 MPa 이하이면, 반도체 기판 또는 칩의 휘어짐을 보다 완화할 수 있는 경향이 있다.
또한, 제1 필름(3a) 및 제2 필름(3b)의 경화 후의 150℃에 있어서의 저장 탄성률은, 예컨대 실시예에 기재한 방법에 의해서 측정할 수 있다.
접착 필름(130)은, 제1 필름(3a)과 제2 필름(3b)을 롤 라미네이터, 진공 라미네이터 등을 이용하여 소정 조건(예컨대, 실온(20℃) 또는 가열 상태)으로 라미네이트하여, 기재 필름(4a 및 4b)을 제거함으로써 제작할 수 있다.
접착 필름(130)은, 우선 제1 접착제 조성물의 바니시를 기재 필름에 도포하고, 용제를 가열 건조하여 제거하여 제1 필름(3a)을 제작하고, 이어서 제1 필름(3a) 상에 제2 접착제 조성물의 바니시를 도포하고, 용제를 가열 건조하여 제거하여 제2 접착 필름을 형성하고, 기재 필름을 제거함으로써 제작하여도 좋다.
반도체 웨이퍼(A)는 특별히 한정되지 않지만, 예컨대 10∼100 ㎛의 박형 반도체 웨이퍼를 이용할 수 있다. 또한, 반도체 웨이퍼(A)로서는, 단결정 실리콘 외에, 다결정 실리콘, 각종 세라믹, 갈륨비소 등의 화합물 반도체 등을 들 수 있다.
[다이싱 공정]
접착 필름 구비 반도체 웨이퍼(300)는, 그 후, 도 5에 도시하는 것과 같이, 예컨대 블레이드(B)를 이용하여 다이싱되고, 추가로 세정, 건조 공정이 더해진다. 이에 따라, 접착 필름(130)까지 다이싱되어, 접착 필름 구비 (개편화된) 반도체 칩을 얻을 수 있다. 다이싱은 블레이드(B) 대신에 다이서를 이용하여도 좋다. 블레이드(B)로서는, 예컨대 가부시키가이샤디스코 제조 다이싱 블레이드 NBC-ZH05 시리즈, NBC-ZH 시리즈 등을 이용할 수 있다. 다이서로서는, 예컨대 풀-오토매틱 다이싱 소우 6000 시리즈, 세미-오토매틱 다이싱 소우 3000 시리즈(모두 가부시키가이샤디스코 제조) 등을 이용할 수 있다. 또한, 다이싱 시에, 반도체 웨이퍼(A)의 주위에는 웨이퍼 링(도시하지 않음)이 배치되어, 접착 필름을 통해 반도체 웨이퍼(A)가 고정된다. 접착 필름에 대한 반도체 웨이퍼(A)의 접착면은, 회로면이라도 좋고, 회로면의 반대면이라도 좋다.
반도체 칩 사이즈는, 한 변이 20 mm 이하, 즉 20 mm×20 mm 이하인 것이 바람직하다. 반도체 칩 사이즈는, 보다 바람직하게는 한 변이 3∼15 mm, 더욱 바람직하게는 한 변이 5∼10 mm이다. 또한, 반도체 기판은 칩 또는 그것에 준한 것도 포함한다.
[자외선 조사 공정]
다이싱 공정 후에, 점착 필름(2)에 자외선을 조사하는 자외선 조사 공정을 추가로 구비하고 있어도 좋다(도 6). 이에 따라, 점착 필름(2)의 일부 또는 대부분을 중합하여 경화할 수 있다. 자외선 조사의 조도는 특별히 한정되지 않지만, 바람직하게는 10∼200 mW/㎠, 보다 바람직하게는 20∼150 mW/㎠이다. 또한, 자외선 조사 시의 조사량은 특별히 한정되지 않지만, 바람직하게는 50∼400 mJ/㎠, 보다 바람직하게는 100∼250 mJ/㎠이다.
[픽업 공정]
픽업 공정에서는, 픽업해야 할 반도체 칩(a)을 예컨대 흡인 콜릿(5)에 의해 픽업한다. 이때, 픽업해야 할 반도체 칩(a)을 기재 필름(1)의 하면으로부터, 예컨대 니들 펀치 등에 의해 밀어올릴 수도 있다. 반도체 칩(a)과 접착 필름(130) 사이의 밀착력은, 점착 필름(2)과 기재 필름(1) 사이 및 접착 필름(130)과 점착 필름(2) 사이의 밀착력보다도 높고, 반도체 칩(a)의 픽업을 행하면, 접착 필름(130)은 반도체 칩(a)의 하면에 부착된 상태에서 박리된다(도 7 참조).
점착 필름(2)과 제1 필름(3a)의 밀착력이, 반도체 웨이퍼(A)와 제2 필름(3b)의 밀착력보다도 작은 것이 바람직하다. 밀착력이 이러한 관계에 있으면, 픽업 공정에서 칩을 밀어올렸을 때, 제1 필름(3a)과 제2 필름(3b)의 사이에서 박리되는 것을 막을 수 있다. 제1 필름(3a)과 제2 필름(3b)의 계면에서 박리하면, 휘어짐 저감 효과를 얻을 수 없는 경향이 있다.
[압착 공정]
이어서, 접착 필름(130)을 통해 반도체 칩(a)을 반도체 기판(6)에 배치하여 가열한다. 가열에 의해 접착 필름(130)은 충분한 접착력을 발현하여, 접착 필름의 경화물(130c)을 통한 반도체 칩(a)와 반도체 기판(6)의 접착이 완료된다(도 8). 여기서, 반도체 기판(6)으로서는, 예컨대 반도체 칩 탑재용 지지 부재, 다른 반도체 칩 등을 들 수 있다.
압착 온도는 특별히 한정되지 않지만, 바람직하게는 50∼200℃, 보다 바람직하게는 100∼150℃이다. 압착 온도가 높으면 접착 필름(3)이 유연하게 되기 때문에 매립성이 향상되는 경향이 있다. 압착 시간은 특별히 한정되지 않지만, 바람직하게는 0.5∼20초, 보다 바람직하게는 1∼5초이다. 압착 시의 압력은 특별히 한정되지 않지만, 바람직하게는 0.01∼5 MPa, 보다 바람직하게는 0.02∼2 MPa이다. FOW 및 FOD 용도에서는, 매립성 향상을 위해서 압착 압력을 높게 설정하는 편이 바람직하다.
[경화 공정]
압착 공정 후, 접착 필름(130)을 경화시키는 경화 공정을 실시한다. 접착 필름(130)을 경화시키기 위한 온도 및 시간은, 접착 필름에 포함되는 성분의 경화 온도에 맞춰 적절하게 설정할 수 있다. 온도는 단계적으로 변화시키더라도 좋으며, 그와 같은 기구를 갖는 것을 이용하여도 좋다. 온도 및 시간은, 예컨대 40∼300℃라도 좋고, 예컨대 30∼300분이라도 좋다.
<반도체 장치>
본 실시형태의 제조 방법에 의해서 얻어지는 반도체 장치의 양태에 관해서 도면을 이용하여 구체적으로 설명한다. 또한, 최근 다양한 구조의 반도체 장치가 제안되어 있으며, 본 실시형태의 제조 방법에 의해서 얻어지는 반도체 장치는, 이하에 설명하는 구조로 된 것에 한정되지 않는다.
도 9는 반도체 장치의 일 실시형태를 도시하는 모식 단면도이다. 도 9에 도시하는 반도체 장치(400)는, 접착 필름 구비 반도체 칩인 반도체 칩(a)이 접착 필름(130)을 통해 반도체 기판(10)에 압착되어 이루어지며, 또한 반도체 기판(10) 상에 와이어(11)를 통해 반도체 칩(a)이 와이어 본딩 접속되어 이루어지는 반도체 장치이다. 이 반도체 장치에 있어서, 반도체 칩(a)은 접착 필름의 경화물(130c)에 의해 반도체 기판(10)에 접착되고, 반도체 칩(a)의 접속 단자(도시하지 않음)는 와이어(11)를 통해 외부 접속 단자(도시하지 않음)와 전기적으로 접속되어, 밀봉재(12)에 의해서 밀봉되어 있다.
도 10은 반도체 장치의 일 실시형태를 도시하는 모식 단면도이다. 도 10에 도시하는 반도체 장치(410)는, 반도체 기판(10) 상에 제1 와이어(11a)를 통해 제1 반도체 칩(a1)이 와이어 본딩 접속됨과 더불어, 제1 반도체 칩(a1) 상에 접착 필름 구비 반도체 칩인 제2 반도체 칩(a2)이 접착 필름(130)을 통해 압착됨으로써, 제1 와이어(11a)의 적어도 일부가 접착 필름(130)에 매립되어 이루어지는 와이어 매립형의 반도체 장치이다. 이 반도체 장치에 있어서, 제1 반도체 칩(a1)은 접착 필름의 경화물(130c1)에 의해, 단자(13)가 형성된 반도체 기판(10)에 접착되고, 제1 반도체 칩(a1) 상에 또한 접착 필름의 경화물(130c2)에 의해 제2 반도체 칩(a2)이 접착되어 있다. 제1 반도체 칩(a1) 및 제2 반도체 칩(a2)의 접속 단자(도시하지 않음)는, 제1 와이어(11a) 및 제2 와이어(11b)를 통해 회로 패턴(14)과 전기적으로 접속되고, 밀봉재(12)에 의해서 밀봉되어 있다. 이와 같이, 상기한 제조 방법은, 반도체 칩을 복수 겹치는 구조의 반도체 장치로서, 와이어의 일부를 매립할 필요가 있는 경우에도 적합하게 사용할 수 있다.
도 11 및 도 12는 도 10에 도시하는 반도체 장치의 제조 수순을 도시하는 도이다. 우선, 접착 필름 구비 제1 반도체 칩(a1)을, 접착 필름(130)을 통해 반도체 기판(10)에 가열 압착하여 접착시킨다. 제1 반도체 칩(a1)은 접착 필름의 경화물(130c1)에 의해 매립된다. 이때, 그 밖에 일반적인 제조 방법을 이용하여도 좋다. 그 후, 와이어 본딩 공정을 거침으로써, 도 11에 도시하는 반도체 기판을 얻는다. 이어서, 접착 필름 구비 제2 반도체 칩(a2)을, 접착 필름(130)을 통해 제1 반도체 칩(a1)에 가열 압착하여 접착시킨다. 이와 같이 하여, 도 12에 도시하는 반도체 기판을 얻는다. 그 후, 추가로 와이어 본딩 공정 및 밀봉 공정을 거침으로써, 도 10에 도시하는 반도체 장치를 얻을 수 있다.
도 13은 반도체 장치의 일 실시형태를 도시하는 모식 단면도이다. 도 13에 도시하는 반도체 장치(500)는, 반도체 기판(10) 상에 제1 와이어(11a)를 통해 제1 반도체 칩(a3)이 와이어 본딩 접속됨과 더불어, 제1 반도체 칩(a3) 상에 접착 필름 구비 반도체 칩이면서 또한 제1 반도체 칩(a3)의 면적보다도 큰 제2 반도체 칩(a4)이 접착 필름(130)을 통해 압착됨으로써, 제1 와이어(11a) 및 제1 반도체 칩(a3)이 접착 필름(130)에 매립되어 이루어지는 칩 매립형의 반도체 장치이다. 반도체 장치(500)에서는, 반도체 기판(10)과 제2 반도체 칩(a4)이 또한 제2 와이어(11b)를 통해 전기적으로 접속됨과 더불어, 제2 반도체 칩(a4)이 밀봉재(12)에 의해 밀봉되어 있다.
제1 반도체 칩(a3)의 두께는 10∼170 ㎛, 제2 반도체 칩(a4)의 두께는 20∼400 ㎛라도 좋다. 접착 필름의 경화물(130c5)의 두께는 20∼200 ㎛, 바람직하게는 30∼200 ㎛, 보다 바람직하게는 40∼150 ㎛이다. 접착 필름의 경화물(130c5) 내부에 매립되어 있는 제1 반도체 칩(a3)은, 예컨대 반도체 장치(500)를 구동하기 위한 컨트롤러 칩이다.
반도체 기판(10)은, 예컨대 표면에 회로 패턴(14)이 형성된 유기 기판이라도 좋다. 제1 반도체 칩(a3)은, 회로 패턴(14) 상에 접착 필름의 경화물(130c3)을 통해 압착되어 있고, 제2 반도체 칩(a4)은, 제1 반도체 칩(a3)이 압착되어 있지 않은 회로 패턴(14), 제1 반도체 칩(a3), 제1 와이어(11a) 및 회로 패턴(14)의 일부를 덮도록 접착 필름의 경화물(130c4)을 통해 반도체 기판(10)에 압착되어 있다. 반도체 기판(10) 상의 회로 패턴(14)에 기인하는 요철의 단차에는 접착 필름의 경화물(130c4)이 매립되어 있다. 그리고, 수지제 밀봉재(12)에 의해, 제2 반도체 칩(a4), 회로 패턴(14) 및 제2 와이어(11b)가 밀봉되어 있다.
도 14∼18은 도 13에 도시하는 반도체 장치의 제조 수순을 도시하는 도면이다. 우선 도 14에 도시하는 것과 같이, 반도체 기판(10) 상의 회로 패턴(14) 상에 접착 필름 구비 제1 반도체 칩(a3)을 압착하고, 제1 와이어(11a)를 통해 반도체 기판(10) 상의 회로 패턴(14)과 제1 반도체 칩(a3)을 전기적으로 본딩 접속한다. 이때, 그 밖에 일반적인 제조 방법을 이용하여도 좋다.
이어서, 도 15에 도시하는 것과 같이, 제1 반도체 칩(a3)의 면적보다도 큰 접착 필름 구비 제2 반도체 칩(a4)을 준비한다.
그리고, 접착 필름 구비 제2 반도체 칩(a4)을, 제1 반도체 칩(a3)이 제1 와이어(11a)를 통해 본딩 접속된 반도체 기판(10)에 압착한다. 구체적으로는 도 16에 도시하는 것과 같이, 접착 필름 구비 제2 반도체 칩(a4)을, 접착 필름이 제1 반도체 칩(a3)을 덮도록 배치하고, 이어서 도 17에 도시하는 것과 같이, 제2 반도체 칩(a4)을 반도체 기판(10)에 압착시킴으로써 반도체 기판(10)에 제2 반도체 칩(a4)을 고정한다.
이어서, 도 18에 도시하는 것과 같이, 반도체 기판(10)과 제2 반도체 칩(a4)을 제2 와이어(11b)를 통해 전기적으로 접속한 후, 회로 패턴(14), 제2 와이어(11b) 및 제2 반도체 칩(a4)을 밀봉재(12)로 밀봉한다. 이러한 공정을 거침으로써 반도체 장치(500)를 제조할 수 있다.
실시예
이하, 본 발명에 관해서 실시예를 들어 보다 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것이 아니다.
<접착제 바니시의 조제>
[합성예 A∼F]
표 1에 나타내는 품명 및 조성비(단위: 질량부)로, (a) 열경화성 수지로서의 에폭시 수지 및 페놀 수지, 및 (c) 무기 필러를 포함하는 조성물에 시클로헥사논을 가하여, 교반 혼합했다. 이것에, 표 1에 나타내는 (b) 고분자량 성분으로서의 아크릴 고무를 가하여 교반하고, 추가로 표 1에 나타내는 (d) 커플링제 및 (e) 경화 촉진제를 가하여 각 성분이 균일하게 될 때까지 교반하여, 합성예 A∼F의 접착제 바니시를 조제했다.
여기서, 표 1 중의 각 성분의 기호는 하기의 것을 의미한다.
(에폭시 수지)
YDCN-700-10(상품명, 신닛테츠스미킨카가쿠가부시키가이샤 제조, o-크레졸 노볼락형 에폭시 수지, 에폭시 당량: 209 g/eq)
EXA-830CRP(상품명, DIC가부시키가이샤 제조, 비스페놀 F형 에폭시 수지, 에폭시 당량: 159 g/eq)
YDF-8170C(상품명, 신닛카에폭시세이죠가부시키가이샤 제조, 비스페놀 F형 에폭시 수지, 에폭시 당량: 156, 상온에서 액체, 중량 분자량 약 310)
(페놀 수지)
PSM-4326(상품명, 군에이카가쿠가부시키가이샤 제조, 페놀 노볼락 수지, 수산기 당량: 105 g/eq)
HE-100C-30(상품명, 에어워터가부시키가이샤 제조, 페닐 아르알킬형 페놀 수지, 수산기 당량: 174 g/eq, 연화점 77℃)
(무기 필러)
R972(상품명, 닛폰아에로질가부시키가이샤 제조, 실리카, 평균 입경: 0.016 ㎛)
SC2050-HLG(상품명, 가부시키가이샤아드마테크스 제조, 실리카 필러 분산액, 평균 입경 0.50 ㎛)
(고분자량 성분)
HTR-860P-3CSP(상품명, 나가세켐텍스가부시키가이샤 제조, 아크릴 고무, 중량 평균 분자량: 80만, Tg: 12℃)
HTR-860P-3CSP-30DB(상품명, 나가세켐텍스가부시키가이샤 제조, 아크릴 고무, 중량 평균 분자량: 30만, Tg: 12℃)
(커플링제)
A-189(상품명, 모멘티브ㆍ퍼포먼스ㆍ마테리알즈ㆍ재팬고도가이샤 제조, γ-머캅토프로필트리메톡시실란)
A-1160(상품명, 모멘티브ㆍ퍼포먼스ㆍ마테리알즈ㆍ재팬고도가이샤 제조, γ-우레이도프로필트리에톡시실란)
(경화 촉진제)
2PZ-CN(상품명, 시코쿠가세이고교가부시키가이샤 제조, 1-시아노에틸-2-페닐이미다졸)
Figure 112020078283464-pct00001
<필름의 제작>
(필름 A의 제작)
합성예 A의 접착제 바니시를 100 메쉬의 필터로 여과하여, 진공 탈포했다. 기재 필름으로서, 두께 38 ㎛의 이형 처리를 실시한 폴리에틸렌 테레프탈레이트(PET) 필름을 준비하고, 진공 탈포 후의 접착제 바니시를 PET 필름 상에 도포했다. 도포한 접착제 바니시를, 90℃에서 5분간, 이어서 140℃에서 5분간의 2단계로 가열 건조했다. 가열 건조 후, PET 필름을 벗겨, B 스테이지 상태에 있는 필름 A를 얻었다. 이 필름 A에서는, 접착제 바니시의 도포량을 조정하여 두께가 다른 필름을 제작했다. 두께가 10 ㎛, 20 ㎛, 40 ㎛, 100 ㎛, 120 ㎛ 및 130 ㎛인 필름을, 각각 필름 A-10, A-20, A-40, A-100, A-120 및 A-130으로 했다.
(필름 A의 전단 점도의 측정)
전단 점도는 ARES(레오매트릭ㆍ사이엔티픽사 제조)를 이용하여 측정했다. 측정 샘플은, 70℃에서 두께가 160 ㎛ 이상이 되도록, 필름 A에 다이 본딩 필름(히타치가세이가부시키가이샤 제조)을 맞붙여, 직경 9 mmφ로 펀칭함으로써 제작했다. 측정은, 측정 샘플에 5%의 왜곡을 부여하면서 5℃/분의 승온 속도로 승온함으로써 행하여, 80℃에서의 값을 80℃의 전단 점도로 했다. 필름 A의 80℃의 전단 점도는 2000 Pa·s였다.
(필름 A의 경화 후의 저장 탄성률의 측정)
저장 탄성률은 동적 점탄성 측정 장치(레올로지가부시키가이샤 제조, 상품명: DVE 레오스펙트라)를 이용하여 측정했다. 측정 샘플은, 70℃에서 두께가 160 ㎛ 이상이 되도록, 필름 A에 다이 본딩 필름(히타치가세이가부시키가이샤 제조)을 맞붙이고, 4 mm 폭의 스트립형으로 가공하여, 시차 주사 열량계(DSC)로 반응률이 100%가 되는 조건으로 경화시킴으로써 제작했다. 제작한 측정 샘플을, 승온 속도 10℃/분으로 실온에서부터 270℃까지의 저장 탄성률을 측정하여, 150℃에서의 값을 경화 후의 150℃에 있어서의 저장 탄성률로 했다. 필름 A의 경화 후의 150℃에 있어서의 저장 탄성률은 54 MPa였다.
(필름 B의 제작)
합성예 A의 접착제 바니시를 합성예 B의 접착제 바니시로 변경한 것 이외에는, 필름 A의 제작과 같은 식으로 하여 필름 B를 얻었다. 이 필름 B에서는, 두께가 120 ㎛인 필름 B-120을 제작했다. 필름 B의 80℃의 전단 점도는 1200 Pa·s이고, 필름 B의 경화 후의 150℃에 있어서의 저장 탄성률은 31 MPa였다.
(필름 C의 제작)
합성예 A의 접착제 바니시를 합성예 C의 접착제 바니시로 변경한 것 이외에는, 필름 A의 제작과 같은 식으로 하여 필름 C를 얻었다. 이 필름 C에서는, 두께가 120 ㎛인 필름 C-120을 제작했다. 필름 C의 80℃의 전단 점도는 9000 Pa·s이고, 필름 C의 경화 후의 150℃에 있어서의 저장 탄성률은 160 MPa였다.
(필름 D의 제작)
합성예 A의 접착제 바니시를 합성예 D의 접착제 바니시로 변경한 것 이외에는, 필름 A의 제작과 같은 식으로 하여 필름 D를 얻었다. 이 필름 D에서는, 접착제 바니시의 도포량을 조정하여 두께가 다른 필름을 제작했다. 두께가 10 ㎛, 20 ㎛, 및 40 ㎛인 필름을, 각각 필름 D-10, D-20 및 D-40으로 했다. 필름 D의 전단 점도는 28000 Pa·s이고, 필름 D의 경화 후의 150℃에 있어서의 저장 탄성률은 6 MPa였다.
(필름 E의 제작)
합성예 A의 접착제 바니시를 합성예 E의 접착제 바니시로 변경한 것 이외에는, 필름 A의 제작과 같은 식으로 하여 필름 E를 얻었다. 이 필름 E에서는, 두께가 10 ㎛인 필름 E-10을 제작했다. 필름 E의 80℃의 전단 점도는 7400 Pa·s이고, 필름 E의 경화 후의 150℃에 있어서의 저장 탄성률은 760 MPa였다.
(필름 F의 제작)
합성예 A의 접착제 바니시를 합성예 F의 접착제 바니시로 변경한 것 이외에는, 필름 A의 제작과 같은 식으로 하여 필름 F를 얻었다. 이 필름 F에서는, 두께가 20 ㎛인 필름 F-20을 제작했다. 필름 F의 80℃의 전단 점도는 14200 Pa·s이고, 필름 F의 경화 후의 150℃에 있어서의 저장 탄성률은 20 MPa였다.
<접착 필름의 제작>
[실시예 1-1∼1-8 및 비교예 1-1∼1-3]
표 2, 표 3 및 표 4에 나타내는 것과 같이, 필름 A∼F를 제1 필름 또는 제2 필름으로서 이용했다. 제1 필름 및 제2 필름을 맞붙여 원형으로 가공함으로써 접착 필름을 얻었다. 제1 필름의 제2 필름과는 반대쪽의 면에, 점착 필름(두께 110 ㎛, 히타치가세이가부시키가이샤 제조)를 맞붙여, 실시예 1-1∼1- 8및 비교예 1-1∼1-3의 다이싱-다이 본딩 일체형 접착 필름을 제작했다.
Figure 112020078283464-pct00002
Figure 112020078283464-pct00003
Figure 112020078283464-pct00004
<반도체 장치의 제작>
[실시예 2-1]
(제1 반도체 칩을 갖춘 반도체 기판의 제작)
접착 필름 및 점착 필름을 갖춘 다이싱-다이 본딩 일체형 접착 필름(접착 필름: 두께 10 ㎛, 필름 E-10, 점착 필름: 두께 110 ㎛, 히타치가세이가부시키가이샤 제조)을 준비했다. 접착 필름에, 50 ㎛ 두께의 반도체 웨이퍼를, 스테이지 온도 70℃에서 라미네이트하여, 다이싱 샘플을 제작했다.
풀오토 다이서 DFD-6361(가부시키가이샤디스코 제조)을 이용하여, 얻어진 다이싱 샘플을 절단했다. 절단에는, 2장의 블레이드를 이용하는 스텝 컷트 방식으로 행하고, 다이싱 블레이드 ZH05-SD3500-N1-xx-DD 및 ZH05-SD4000-N1-xx-BB(모두 가부시키가이샤디스코 제조)를 이용했다. 절단 조건은, 블레이드 회전수 4000 rpm, 절단 속도 50 mm/sec, 칩 사이즈 3 mm×3 mm로 했다. 절단은, 반도체 웨이퍼가 25 ㎛ 정도 남도록 1번째 단계의 절단을 행하고, 이어서 점착 필름에 20 ㎛ 정도의 절입이 들어가도록 2번째 단계의 절단을 행했다.
이어서, 픽업용 콜릿을 이용하여, 제1 반도체 칩(컨트롤러 칩)으로서 픽업해야 할 반도체 칩을 픽업했다. 도 19는 픽업용 콜릿의 밀어올림면을 도시하는 도면이다. 도 19에 도시하는 것과 같이, 사용한 픽업용 콜릿(20)은, 예컨대 3 mm×3 mm의 밀어올림면(21)을 가지고, 5개의 밀어올리기 핀(22)이 밀어올림면(21)의 대각선 위를 따라 소정의 간격으로 배열되어 있다. 픽업에서는, 중앙의 1개의 핀을 이용하여 밀어올렸다. 픽업 조건은, 밀어올리기 속도를 20 mm/s로 하고, 밀어올리기 높이를 450 ㎛로 설정했다. 이와 같이 하여, 접착 필름 구비 제1 반도체 칩(컨트롤러 칩)을 얻었다.
이어서, 다이 본더 BESTEM-D02(캐논머시너리사 제조)를 이용하여 더미 회로를 갖는 유리 에폭시 기판에 접착 필름 구비 제1 반도체 칩을 압착했다. 이때, 제1 반도체 칩이 더미 회로의 중앙이 되도록 위치를 조정했다. 이와 같이 하여, 제1 반도체 칩을 갖춘 반도체 기판을 얻었다.
(접착 필름 구비 제2 반도체 칩의 제작)
실시예 1-1의 다이싱-다이 본딩 일체형 접착 필름을 준비하고, 제2 필름의 제1 필름과는 반대쪽의 면에, 100 ㎛ 두께의 반도체 웨이퍼(실리콘 웨이퍼)를 스테이지 온도 70℃에서 라미네이트하여, 다이싱 샘플을 제작했다.
풀오토 다이서 DFD-6361(가부시키가이샤디스코 제조)을 이용하여, 얻어진 다이싱 샘플을 절단했다. 절단에는, 2장의 블레이드를 이용하는 스텝 컷트 방식으로 행하고, 다이싱 블레이드 ZH05-SD2000-N1-xx-FF 및 ZH05-SD2000-N1-xx-EE(모두 가부시키가이샤디스코 제조)를 이용했다. 절단 조건은, 블레이드 회전수 4000 rpm, 절단 속도 50 mm/s, 칩 사이즈 7 mm×7 mm로 했다. 절단은, 반도체 웨이퍼가 50 ㎛ 정도 남도록 1번째 단계의 절단을 행하고, 이어서 점착 필름에 20 ㎛ 정도의 절입이 들어가도록 2번째 단계의 절단을 행했다.
이어서, 픽업용 콜릿을 이용하여 반도체 칩을 픽업했다. 5개의 밀어올리기 핀을 이용하여 밀어올린 것 이외에는, 제1 반도체 칩의 픽업 조건과 같은 식으로 하여 접착 필름 구비 제2 반도체 칩을 얻었다.
(반도체 장치의 제작)
얻어진 접착 필름 구비 제2 반도체 칩을, 제1 반도체 칩을 갖춘 반도체 기판을 압착했다. 이때, 제2 반도체 칩이 제1 반도체 칩의 중앙이 되도록 위치를 조정했다. 이어서, 제2 반도체 칩이 압착된 반도체 기판을, 가압 오븐(치요다일렉트릭가부시키가이샤 제조)에 의해서, 온도 70℃에서 2시간 유지하고, 추가로 온도 150℃에서 30분 유지하여, 접착 필름을 경화시킴으로써, 실시예 2-1의 반도체 장치를 제작했다.
(휨량의 측정)
<반도체 기판의 휨량>
실시예 2-1의 반도체 장치의 반도체 기판의 표면(제2 반도체 칩의 이면)을 실온 하(25℃), 레이저 변위계(가부시키가이샤기엔스 제조, LKG80, 스텝 100 ㎛, 측정 범위 세로 7 mm, 가로 7 mm)로 측정했다. 얻어진 각 점의 변위로부터 3차원의 평균면을 산출하여, 양끝의 점이 제로점이 되도록 보정했다. 얻어진 제로점과, 계측으로 얻어진 변위와의 차가 가장 큰 것을 휨량으로 하여, 반도체 기판의 휨량을 구했다. 결과를 표 5에 나타낸다.
<제2 반도체 칩의 휨량>
실시예 2-1의 반도체 장치의 제2 반도체 칩의 반도체 웨이퍼의 표면을 실온 하(25℃), 레이저 변위계(가부시키가이샤기엔스 제조, LKG80, 스텝 100 ㎛, 측정 범위 세로 7 mm, 가로 7 mm)로 측정했다. 얻어진 각 점의 변위로부터 3차원의 평균면을 산출하여, 양끝의 점이 제로점이 되도록 보정했다. 얻어진 제로점과, 계측에서 얻어진 변위와의 차가 가장 큰 것을 휨량으로 하여, 제2 반도체 칩의 휨량을 구했다. 결과를 표 5에 나타낸다.
[실시예 2-2∼2-6]
실시예 1-1의 다이싱-다이 본딩 일체형 접착 필름을 실시예 1-2∼1-6의 다이싱-다이 본딩 일체형 접착 필름으로 변경한 것 이외에는, 실시예 2-1과 같은 식으로 실시예 2-2∼2-6의 반도체 장치를 각각 제작하여, 반도체 기판의 휨량 및 제2 반도체 칩의 휨량을 구했다. 결과를 표 5, 표 6 및 표 7에 나타낸다.
[비교예 2-1]
실시예 1-1의 다이싱-다이 본딩 일체형 접착 필름을 비교예 1-1의 다이싱-다이 본딩 일체형 접착 필름으로 변경한 것 이외에는, 실시예 2-1과 같은 식으로 비교예 2-1의 반도체 장치를 제작하여, 반도체 기판의 휨량 및 제2 반도체 칩의 휨량을 구했다. 결과를 표 5 및 표 6에 나타낸다.
Figure 112020078283464-pct00005
Figure 112020078283464-pct00006
Figure 112020078283464-pct00007
실시예 2-1∼2-6의 반도체 장치는, 비교예 2-1의 반도체 장치와 비교하여 반도체 기판의 휘어짐이 억제되었고, 나아가서는 제2 반도체 칩의 휘어짐이 억제되었다. 또한, 제1 필름의 전단 점도가 낮을수록 휨량을 저감하는 것이 가능했다. 이것은, 제1 반도체 칩의 매립성이 양호하게 되었기 때문에, 이 칩 주변의 보이드를 저감할 수 있고, 보이드 유래의 휘어짐을 억제할 수 있기 때문이라고 미루어 생각된다.
<반도체 장치의 제작>
[실시예 2-7]
(접착 필름 구비 반도체 칩의 제작)
실시예 1-7의 다이싱-다이 본딩 일체형 접착 필름을 준비하고, 제2 필름의 제1 필름과는 반대쪽의 면에, 100 ㎛ 두께의 반도체 웨이퍼(실리콘 웨이퍼)를, 스테이지 온도 70℃에서 라미네이트하여, 다이싱 샘플을 제작했다.
풀오토 다이서 DFD-6361(가부시키가이샤디스코 제조)을 이용하여, 얻어진 다이싱 샘플을 절단했다. 절단에는, 2장의 블레이드를 이용하는 스텝 컷트 방식으로 행하고, 다이싱 블레이드 ZH05-SD2000-N1-xx-FF 및 ZH05-SD2000-N1-xx-EE(모두 가부시키가이샤디스코 제조)를 이용했다. 절단 조건은, 블레이드 회전수 4000 rpm, 절단 속도 50 mm/s, 칩 사이즈 7 mm×7 mm로 했다. 절단은, 반도체 웨이퍼가 50 ㎛ 정도 남도록 1번째 단계의 절단을 행하고, 이어서 점착 필름에 20 ㎛ 정도의 절입이 들어가도록 2번째 단계의 절단을 행했다.
이어서, 픽업용 콜릿을 이용하여 반도체 칩을 픽업했다. 핀 5개를 이용하여 밀어올린 것 이외에는, 제1 반도체 칩의 픽업 조건과 같은 식으로 하여 접착 필름 구비 반도체 칩을 얻었다.
얻어진 접착 필름 구비 반도체 칩을, 더미 회로를 갖는 유리 에폭시 기판에 압착했다. 이때, 반도체 칩이 더미 회로의 중앙이 되도록 위치를 조정했다. 이어서, 반도체 칩이 압착된 유리 에폭시 기판을, 가압 오븐(치요다일렉트릭가부시키가이샤 제조)에 의해서, 온도 70℃에서 2시간 유지하고, 추가로 온도 150℃에서 30분 유지하여, 접착 필름을 경화시킴으로써, 실시예 2-7의 반도체 장치를 제작했다.
(휨량의 측정)
상기 반도체 기판의 휨량과 같은 방법에 의해서, 반도체 기판의 휨량을 구했다. 결과를 표 8에 나타낸다.
[실시예 2-8 및 비교예 2-2, 2-3]
실시예 1-7의 다이싱-다이 본딩 일체형 접착 필름을 실시예 1-8 및 비교예 1-2, 1-3의 다이싱-다이 본딩 일체형 접착 필름으로 변경한 것 이외에는, 실시예 2-7과 같은 식으로 실시예 2-8 및 비교예 2-2, 2-3의 반도체 장치를 각각 제작하여, 반도체 기판의 휨량을 구했다. 결과를 표 8에 나타낸다.
Figure 112020078283464-pct00008
실시예 2-7 및 2-8의 반도체 장치는, 비교예 2-2 및 2-3의 반도체 장치와 비교하여, 반도체 기판의 휘어짐이 억제되었다.
이상으로부터, 본 발명의 반도체 장치의 제조 방법은 반도체 기판의 휘어짐을 억제할 수 있다는 것이 확인되었다.
1: 기재 필름
2: 점착 필름
4a, 4b: 기재 필름
5: 흡인 콜릿
6: 반도체 기판
10: 반도체 기판
11: 와이어
12: 밀봉재
13: 단자
14: 회로 패턴
20: 픽업용 콜릿
21: 밀어올림면
22: 밀어올리기 핀
100, 110, 120: 필름
130: 접착 필름
130c: 경화물
140: 다이싱-다이 본딩 일체형 접착 필름
200: 접착 시트
300: 접착 필름 구비 반도체 웨이퍼
400: 반도체 장치
410: 반도체 장치
500: 반도체 장치
A: 반도체 웨이퍼
B: 블레이드
a: 반도체 칩.

Claims (10)

  1. 점착 필름 상에 접착 필름 및 반도체 웨이퍼를 이 순서로 갖춘 접착 필름 구비 반도체 웨이퍼를 준비하는 공정과,
    상기 접착 필름 구비 반도체 웨이퍼를 다이싱하여, 접착 필름 구비 반도체 칩을 얻는 다이싱 공정과,
    상기 접착 필름 구비 반도체 칩을 반도체 기판에 압착하는 압착 공정
    을 구비하고,
    상기 접착 필름이 제1 필름과 상기 제1 필름과는 80℃의 전단 점도가 다른 제2 필름을 상기 점착 필름에서부터 이 순서로 포함하고,
    상기 제2 필름의 80℃의 전단 점도가 500 Pa·s 이상인, 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제2 필름의 두께가 3∼150 ㎛인, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제2 필름의 경화 후의 150℃에 있어서의 저장 탄성률이 1000 MPa 이하인, 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 반도체 장치가, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 상기 제1 반도체 칩 상에 제2 반도체 칩이 상기 접착 필름을 통해 압착됨으로써, 상기 제1 와이어의 적어도 일부가 상기 접착 필름에 매립되어 이루어지는 와이어 매립형의 반도체 장치인, 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 반도체 장치가, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 상기 제1 반도체 칩 상에 제2 반도체 칩이 상기 접착 필름을 통해 압착됨으로써, 상기 제1 와이어 및 상기 제1 반도체 칩이 상기 접착 필름에 매립되어 이루어지는 칩 매립형의 반도체 장치인, 반도체 장치의 제조 방법.
  6. 제1 필름과,
    상기 제1 필름 상에 적층된, 상기 제1 필름과는 80℃의 전단 점도가 다른 제2 필름
    을 포함하고,
    상기 제2 필름의 80℃의 전단 점도가 500 Pa·s 이상인 접착 필름.
  7. 제6항에 있어서, 상기 제2 필름의 두께가 3∼150 ㎛인 접착 필름.
  8. 제6항 또는 제7항에 있어서, 상기 제2 필름의 경화 후의 150℃에 있어서의 저장 탄성률이 1000 MPa 이하인 접착 필름.
  9. 제6항 또는 제7항에 있어서, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 상기 제1 반도체 칩 상에 제2 반도체 칩이 압착되어 이루어지는 반도체 장치에 있어서, 상기 제2 반도체 칩을 압착함과 더불어, 상기 제1 와이어의 적어도 일부를 매립하기 위해서 이용되는 접착 필름.
  10. 제6항 또는 제7항에 있어서, 반도체 기판 상에 제1 와이어를 통해 제1 반도체 칩이 와이어 본딩 접속됨과 더불어, 상기 제1 반도체 칩 상에 제2 반도체 칩이 압착되어 이루어지는 반도체 장치에 있어서, 상기 제2 반도체 칩을 압착함과 더불어, 상기 제1 와이어 및 상기 제1 반도체 칩을 매립하기 위해서 이용되는 접착 필름.
KR1020207021839A 2018-01-30 2019-01-29 반도체 장치의 제조 방법 및 접착 필름 KR102602489B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-013752 2018-01-30
JP2018013752A JP6977588B2 (ja) 2018-01-30 2018-01-30 半導体装置の製造方法及び接着フィルム
PCT/JP2019/003010 WO2019151260A1 (ja) 2018-01-30 2019-01-29 半導体装置の製造方法及び接着フィルム

Publications (2)

Publication Number Publication Date
KR20200111703A KR20200111703A (ko) 2020-09-29
KR102602489B1 true KR102602489B1 (ko) 2023-11-16

Family

ID=67479794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021839A KR102602489B1 (ko) 2018-01-30 2019-01-29 반도체 장치의 제조 방법 및 접착 필름

Country Status (6)

Country Link
JP (1) JP6977588B2 (ko)
KR (1) KR102602489B1 (ko)
CN (1) CN111656500B (ko)
SG (1) SG11202007053XA (ko)
TW (1) TWI791751B (ko)
WO (1) WO2019151260A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7298404B2 (ja) * 2019-09-06 2023-06-27 株式会社レゾナック 半導体装置の製造方法
JP7427480B2 (ja) 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置
JP2022036756A (ja) 2020-08-24 2022-03-08 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008274259A (ja) 2007-04-02 2008-11-13 Hitachi Chem Co Ltd 接着シート
JP2010254763A (ja) 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP2013256574A (ja) 2012-06-12 2013-12-26 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート、及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209948C (zh) * 2002-07-17 2005-07-06 威盛电子股份有限公司 嵌埋有ic芯片与无源元件的整合式模块板及其制作方法
JP2004217757A (ja) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd 緩衝性カバーフィルムを備えた接着シートならびに半導体装置およびその製造方法
US7375370B2 (en) 2004-08-05 2008-05-20 The Trustees Of Princeton University Stacked organic photosensitive devices
KR101058659B1 (ko) * 2006-10-06 2011-08-22 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
JP5003090B2 (ja) * 2006-10-06 2012-08-15 住友ベークライト株式会社 接着フィルムおよびこれを用いた半導体装置
WO2008126718A1 (ja) * 2007-04-05 2008-10-23 Hitachi Chemical Company, Ltd. 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート
WO2009048060A1 (ja) * 2007-10-09 2009-04-16 Hitachi Chemical Company, Ltd. 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP4994429B2 (ja) * 2008-08-04 2012-08-08 日東電工株式会社 ダイシング・ダイボンドフィルム
JP2012089630A (ja) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd 半導体用フィルムおよび半導体装置
JP5736899B2 (ja) * 2011-03-28 2015-06-17 日立化成株式会社 フィルム状接着剤、接着シート及び半導体装置
JP5834662B2 (ja) * 2011-09-13 2015-12-24 日立化成株式会社 フィルム状接着剤、接着シート、半導体装置及びその製造方法
KR20160139043A (ko) * 2012-03-08 2016-12-06 히타치가세이가부시끼가이샤 접착시트 및 반도체 장치의 제조 방법
JP6322026B2 (ja) * 2014-03-31 2018-05-09 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP6670177B2 (ja) * 2016-05-30 2020-03-18 日東電工株式会社 ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP6222395B1 (ja) * 2017-08-07 2017-11-01 日立化成株式会社 フィルム状接着剤及びダイシングダイボンディング一体型接着シート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008274259A (ja) 2007-04-02 2008-11-13 Hitachi Chem Co Ltd 接着シート
JP2010254763A (ja) 2009-04-22 2010-11-11 Hitachi Chem Co Ltd 接着剤組成物、その製造方法、これを用いた接着シート、一体型シート、その製造方法、半導体装置及びその製造方法
JP2013256574A (ja) 2012-06-12 2013-12-26 Hitachi Chemical Co Ltd フィルム状接着剤、接着シート、及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN111656500B (zh) 2023-08-15
SG11202007053XA (en) 2020-08-28
JP6977588B2 (ja) 2021-12-08
TWI791751B (zh) 2023-02-11
TW201941314A (zh) 2019-10-16
KR20200111703A (ko) 2020-09-29
JP2019134020A (ja) 2019-08-08
WO2019151260A1 (ja) 2019-08-08
CN111656500A (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
JP7298613B2 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
KR102602489B1 (ko) 반도체 장치의 제조 방법 및 접착 필름
JP7327416B2 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
WO2020184490A1 (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
JP2023017948A (ja) 接着剤組成物、フィルム状接着剤、接着シート、及び半導体装置の製造方法
TWI774916B (zh) 半導體裝置的製造方法、膜狀接著劑及接著片
CN111630642B (zh) 半导体装置的制造方法及膜状粘接剂
JP7028264B2 (ja) フィルム状接着剤及びその製造方法、並びに半導体装置及びその製造方法
KR102561428B1 (ko) 열경화성 수지 조성물, 필름형 접착제, 접착 시트 및 반도체 장치의 제조 방법
WO2023181397A1 (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法
WO2022149582A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
CN111630641B (zh) 半导体装置的制造方法及膜状粘接剂
JP2023142901A (ja) 半導体用接着フィルム、ダイシング・ダイボンディング一体型フィルム、及び半導体装置の製造方法
JP2023142888A (ja) 半導体用接着フィルム、ダイシングダイボンディングフィルム、及び、半導体装置を製造する方法
JP2022115581A (ja) 半導体装置及びその製造方法、並びに、熱硬化性樹脂組成物、接着フィルム及びダイシング・ダイボンディング一体型フィルム
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜
JP2022044991A (ja) ダイボンディングフィルム、接着シート、並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right