KR102601350B1 - 데이터 압축 방법 및 이를 이용한 표시 장치 - Google Patents
데이터 압축 방법 및 이를 이용한 표시 장치 Download PDFInfo
- Publication number
- KR102601350B1 KR102601350B1 KR1020160067224A KR20160067224A KR102601350B1 KR 102601350 B1 KR102601350 B1 KR 102601350B1 KR 1020160067224 A KR1020160067224 A KR 1020160067224A KR 20160067224 A KR20160067224 A KR 20160067224A KR 102601350 B1 KR102601350 B1 KR 102601350B1
- Authority
- KR
- South Korea
- Prior art keywords
- quantization
- parameter
- assigned
- quantization step
- step value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000013139 quantization Methods 0.000 claims abstract description 395
- 238000013144 data compression Methods 0.000 claims abstract description 26
- 230000006870 function Effects 0.000 description 83
- 230000015654 memory Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 20
- 238000007906 compression Methods 0.000 description 14
- 230000006835 compression Effects 0.000 description 14
- 238000003491 array Methods 0.000 description 11
- 230000003252 repetitive effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/136—Incoming video signal characteristics or properties
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/146—Data rate or code amount at the encoder output
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Abstract
본 발명의 데이터 압축 방법 및 표시장치는 먼저, 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성한다.
다음, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 할당한다.
다음, 양자화 스텝 값이 할당되면, 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 데이터를 양자화 스텝 값을 이용하여 양자화한다.
이를 통해, 본 발명은 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
다음, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 할당한다.
다음, 양자화 스텝 값이 할당되면, 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 데이터를 양자화 스텝 값을 이용하여 양자화한다.
이를 통해, 본 발명은 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
Description
본 발명은 데이터 압축 방법 및 이를 이용한 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(Liquid Crystal Display Device), 플라즈마 표시 장치(Plasma Display Device), 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Device)와 같은 여러 가지 평판 표시 장치(Flat Display Device)가 활용되고 있다.
이 중, 유기발광 다이오드 표시장치는 스스로 발광하는 자발광 소자를 이용함으로써 응답 속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있다.
이러한 유기 발광 다이오드 표시장치는, 전류의 양을 제어하며 유기 발광 다이오드의 휘도를 제어하는 전류 구동 방식이 일반적으로 이용되고 있다.
도 1은 일반적인 유기발광 다이오드 표시장치의 일 화소에 대한 등가 회로도이다.
도면에 도시한 바와 같이, 일 화소(P)는 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tdr), 유기발광 다이오드(EL) 및 커패시터(Cst)를 포함한다.
구체적으로, 스위칭 트랜지스터(Tsw)는 스캔 신호에 대응하여 데이터 전압을 제1 노드(N1)에 인가한다. 그리고, 구동 트랜지스터(Tdr)는 구동 전압(VDD)을 인가 받으며, 구동 전압(VDD)과 제1 노드(N1)에 인가된 전압에 따라 전류를 유기발광 다이오드(EL)에 인가한다. 그리고, 커패시터(Cst)는 1 프레임 동안 제1 노드(N1)에 인가된 전압을 유지시킨다.
이러한 일 화소(P)를 포함하는 유기발광 다이오드 표시장치의 구동 방법을 설명하겠다.
먼저, 게이트 라인(GL)에 스캔 신호가 인가되면 스위칭 트랜지스터(Tsw)는 턴-온(Turn-On)되고, 이때, 데이터 라인(DL)에 인가된 데이터 전압은 스위칭 트랜지스터(Tsw)를 거쳐 캐패시터(Cst)에 충전된다.
다음, 게이트 라인(GL)에 스캔 신호가 더 이상 인가되지 않으면, 캐패시터(Cst)에 충전된 데이터 전압에 의해 구동 트랜지스터(Tdr)가 구동되고, 이때, 데이터 전압에 대응하는 전류가 유기발광 다이오드(EL)에 흐름으로써, 화상을 표시하게 된다.
여기서, 유기발광 다이오드(EL)에 흐르는 전류는 구동 트랜지스터(Tdr)의 문턱전압에 큰 영향을 받게 된다. 이러한 구동 트랜지스터(Tdr)의 문턱전압은 장시간의 지속적인 게이트 바이어스 스트레스(Gate bias stress)의 인가에 의해 그 값이 달라지게 되고, 이는 화소(P)간 특성 편차를 유발하게 되어 결국 화상의 표시품질이 떨어지게 된다.
이러한 표시품질 저하 문제를 개선하기 위해, 각 화소(P)의 구동 트랜지스터(Tdr)에 일정 전류가 흐르도록 하여 구동 트랜지스터(Tdr)의 특성을 센싱하고, 센싱된 특성을 외부 보상 알고리즘에 이용하여 보상 데이터를 산출한다. 그리고, 산출된 보상 데이터를 외부로부터 입력되는 데이터에 반영하여 각 화소(P)에 공급한다.
한편, 이와 같은 보상 데이터는 외부로부터 입력되는 데이터에 반영되기 전에 메모리에 저장되어 있다가 영상 데이터와 함께 공급된다.
이때, 보상 데이터는 일반적으로 하나의 화소 당 10 비트의 크기를 가지기 때문에, UHD(Ultra High-Definition) 해상도의 유기발광 다이오드 표시장치를 기준으로 할 때 3840×2160×3×10 비트의 크기를 갖는다.
따라서, 이와 같은 크기의 보상 데이터를 저장할 수 있는 대용량의 메모리를 유기발광 다이오드 표시장치에 구비해야 한다. 그러나, 이러한 대용량의 메모리를 구비함에 따라 제조비용이 상승하게 된다. 이에 일반적으로 보상 데이터를 압축하여 메모리에 저장하고, 이후 다시 복원하여 각 화소(P)에 공급함으로써, 대용량의 메모리 구비에 따른 비용을 절감하고 있다.
도 2는 일반적인 데이터 압축 장치의 블록도이다.
도면에 도시한 바와 같이, 종래의 데이터 압축 장치는 화소 예측(Pixel prediction)부(10), 양자화(Quantization)부(11), 엔트로피 코더(Entropy Coder)(12)로 구성된다.
여기서, 화소 예측부(10)는 입력 데이터(data)를 처리하여 예측 값을 계산한다. 화소 예측부(10)의 출력은 입력 값과 예측 값 사이의 차이로 계산된 예측 에러이다.
양자화부(11)는 화소 예측부(10)를 통해 얻어진 예측 에러 값을 양자화 스텝 값으로 나누어 유효 자리의 비트수를 줄이는 과정(양자화 과정)을 수행한다. 한편, 이와 같은 양자화 과정을 진행한 이후 데이터(data')가 복원되면 데이터(data)의 특징에 따라 데이터 손실의 차이가 발생하게 된다.
엔트로피 코더(12)는 양자화된 예측 에러 값들을 데이터 손실 발생 확률을 고려하여 압축하는 과정을 수행한다.
그러나, 이와 같은 압축 방식은 일반적인 영상 데이터에 적용되는 압축 방식으로서, 보상 데이터에 적용할 경우 아래와 같은 문제점이 있다.
즉, 일반적으로 압축시 영상 데이터에 손실이 크게 발생한다. 보상 데이터 재구성의 정확도를 높이기 위해, 양자화부는 서로 다른 양자화 스텝이 공간적으로 서로 다른 보상 데이터 위치에 적용될 때 스파스 그리드 양자화 아이디어(sparse grid quantization idea)에 근거하여 구성되어야 한다.
삭제
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있는 데이터 압축 방법 및 이를 이용한 표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 데이터를 저장하는 메모리의 용량을 줄임으로써, 대용량 메모리 구비에 따른 비용을 절감할 수 있는 데이터 압축 방법 및 이를 이용한 표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 데이터 손실을 최소화 할 수 있는 데이터의 최적 압축률을 제공할 수 있는 데이터 압축 방법 및 이를 이용한 표시장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 구동 트랜지스터의 문턱 전압의 편차를 효과적으로 보상하여 표시품질이 향상된 유기발광 다이오드 표시장치를 제공하는 것을 목적으로 한다.
일반적으로 보상 데이터에는 영상 데이터와 달리 모든 화소에 동일한 크기를 갖는 양자화 스텝 값을 적용하여 양자화를 수행하는 방식을 사용한다. 그러나, 이와 같은 보상 데이터의 양자화 방식을 사용할 경우, 특정 위치의 화소들에 집중적으로 손실이 크게 발생하게 되면, 상기 특정 위치에서 휘점 또는 암점이 발생되어 표시 품질을 저하시킨다.
이와 같은 문제점을 해결하기 위해 본 발명은 먼저 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성한다. 이와 같은 양자화 그리드는 다수의 화소들이 이루는 배열의 차원에 따라 그 형태가 결정된다.
다음, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 할당한다.
다음, 양자화 스텝 값이 할당되면, 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 데이터를 양자화 스텝 값을 이용하여 양자화한다.
특히 본 발명에서는 다수의 화소들이 이루는 배열의 차원에 따라서 양자화 그리드의 형태 및 양자화 그리드에 사용되는 파라미터가 달라진다. 본 발명에서는 이와 같은 파라미터에 따라서 양자화 스텝 값이 일정한 패턴을 갖도록 할당된다. 이와 같이 할당된 양자화 스텝 값을 갖는 양자화 그리드에 기초하여 보상 데이터를 양자화하면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한 본 발명의 일 실시예에 따르면, n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들 각각에 할당되는 데이터를 압축하기 위한 장치는, 상기 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성하는 그리드 생성부, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 상기 양자화 스텝 값을 할당하고, 상기 양자화 스텝 값이 할당되면, 상기 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 데이터를 상기 양자화 스텝 값을 이용하여 양자화하는 양자화부 및 양자화된 상기 데이터를 압축하는 인코더를 포함한다.
이와 같은 본 발명의 데이터 압축 방법은 특히 유기발광 다이오드 표시 장치에서 사용되는 보상 데이터의 압축에 유용하게 사용될 수 있다. 본 발명의 일 실시예에 따른 유기발광 다이오드 표시장치는, 구동 트랜지스터 및 유기발광 다이오드를 구비하며, n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들을 포함하는 표시 패널, 상기 다수의 화소들에 데이터 신호를 공급하고, 상기 구동 트랜지스터의 문턱전압의 편차에 따른 보상 데이터를 생성하는 데이터 구동부, 상기 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성하고, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 상기 양자화 스텝 값을 할당하여 상기 보상 데이터를 양자화 및 압축하는 보상데이터 처리부를 포함한다.
이와 같은 데이터 압축 방법을 보상 데이터의 압축에 적용하면, 보상 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명에 따르면 압축된 보상 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 보상 데이터를 저장하기 위한 메모리를 구비하는 유기발광 다이오드 표시장치의 제조 비용을 절감할 수 있다.
본 발명에 따르면 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명에 따르면 압축된 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
또한, 본 발명에 따르면 데이터 손실을 최소화 할 수 있는 데이터의 최적 압축률을 제공할 수 있다.
또한, 본 발명에 따르면 구동 트랜지스터의 문턱 전압의 편차를 효과적으로 보상하여 유기발광 다이오드 표시장치의 표시품질을 향상시킬 수 있다.
도 1은 일반적인 유기발광 다이오드 표시장치의 일 화소에 대한 등가 회로도이다.
도 2는 일반적인 데이터 압축 장치의 블록도이다.
도 3은 본 발명의 실시예에 따른 유기 발광 다이오드 표시 장치를 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 보상데이터 처리부의 구체적인 블록도이다.
도 5는 본 발명의 실시예에 따른 데이터 압축 방법의 순서도이다.
도 6은 본 발명의 실시예에 따른 1차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 7 및 도 8은 본 발명의 실시예에 따른 2차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 9는 본 발명의 실시예에 따른 3차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 10a, 도 11a 및 도 12a는 도 9의 x-z 평면을 도시한 도면이다.
도 10b, 도 11b 및 도 12b는 도 9의 x-y 평면 중 z가 0인 평면을 도시한 도면이다.
도 10c, 도 11c 및 도 12c는 도 9의 x-y 평면 중 z가 3인 평면을 도시한 도면이다.
도 2는 일반적인 데이터 압축 장치의 블록도이다.
도 3은 본 발명의 실시예에 따른 유기 발광 다이오드 표시 장치를 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 보상데이터 처리부의 구체적인 블록도이다.
도 5는 본 발명의 실시예에 따른 데이터 압축 방법의 순서도이다.
도 6은 본 발명의 실시예에 따른 1차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 7 및 도 8은 본 발명의 실시예에 따른 2차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 9는 본 발명의 실시예에 따른 3차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 10a, 도 11a 및 도 12a는 도 9의 x-z 평면을 도시한 도면이다.
도 10b, 도 11b 및 도 12b는 도 9의 x-y 평면 중 z가 0인 평면을 도시한 도면이다.
도 10c, 도 11c 및 도 12c는 도 9의 x-y 평면 중 z가 3인 평면을 도시한 도면이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 유기 발광 다이오드 표시 장치를 도시한 도면이다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 유기 발광 다이오드 표시 장치는 표시 패널(100), 게이트 구동부(110), 데이터 구동부(120), 보상데이터 처리부(140) 및 타이밍 제어부(150)를 포함한다.
표시 패널(100)은 서로 교차하는 다수의 게이트 라인(GL) 및 데이터 라인(DL)과, 각 게이트 라인(GL) 및 데이터 라인(DL)의 교차 지점 마다 배치되는 다수의 화소(P)들을 포함한다. 그리고, 도 1을 참조하면, 이러한 다수의 화소(P)들은 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tsw), 유기발광 다이오드(EL) 및 커패시터(Cst)를 포함한다.
한편, 도 3에는 다수의 화소(P)들이 2차원 배열로 이루어지는 것으로 도시하였지만, 본 발명은 이에 한정되는 것은 아니며 1차원 배열 이상으로 이루어질 수 있다.
게이트 구동부(110)는 각 게이트 라인(GL)에 스캔 신호(Scan)를 순차로 공급하며, 표시 패널(100) 외부에 배치되거나 게이트 인 패널(Gate In Panel) 방식으로 표시 패널(100)에 내장될 수 있다.
데이터 구동부(120)는 다수의 데이터 라인(DL)에 데이터 전압(Vdata)을 공급하고, 데이터 라인(DL)에 흐르는 싱크 전류를 센싱하여 싱크 전류에 대응되는 보상 데이터(data)를 생성한다. 이와 같은 보상 데이터(data)를 생성하기 위해서, 데이터 구동부(120)는 외부 보상 알고리즘이 적용된 데이터 보상 회로(미도시)가 내장될 수 있다.
보상데이터 처리부(140)는 데이터 구동부(120)에 의해 생성된 보상 데이터(data)를 양자화 및 압축하여 저장하고, 저장된 보상 데이터(data)를 역양자화 및 복원하여 타이밍 제어부(150)에 공급한다. 보다 구체적으로, 보상데이터 처리부(140)는 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성하고, 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 할당하여 상기 보상 데이터(data)를 양자화 및 압축할 수 있다. 이와 같은 보상데이터 처리부(140)는 타이밍 제어부(150)와 별도로 유기발광 다이오드 표시장치에 내장될 수 있다.
특히, 보상 데이터(data)는 후술할 본 발명의 실시예에 따른 데이터 압축 방법을 이용하여 압축될 수 있다.
타이밍 제어부(150)는 외부로부터 입력되는 데이터(RGB)에 복원된 보상 데이터(data')를 반영하고, 이를 표시 패널(100)의 크기 및 해상도 등에 알맞게 정렬하여 데이터 구동부(120)에 공급한다.
또한, 타이밍 제어부(150)는 외부로부터 입력되는 동기 신호들을 이용하여 다수의 게이트 제어신호(GCS)와 다수의 데이터 제어 신호(DCS)를 생성하고, 이들을 게이트 구동부(110)와 데이터 구동부(120)에 각각 공급한다.
도 4는 본 발명의 실시예에 따른 보상데이터 처리부의 구체적인 블록도이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 보상데이터 처리부(140)는, n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들 각각에 할당되는 보상 데이터(data)를 압축하기 위하여, 그리드 생성부(141), 스파스 양자화부(142; sparse quantization unit), 인코더(143), 메모리(144) 및 디코더(145)를 포함한다.
이러한 보상데이터 처리부(140)는 데이터 구동부(120)에 의해 생성된 보상 데이터(data)를 양자화 및 압축하여 메모리(144)에 저장하고, 메모리(144)에 저장된 보상 데이터(data)를 역양자화 및 복원하여 타이밍 제어부(150)에 공급한다.
구체적으로, 그리드 생성부(141)는 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성한다. 이와 같은 양자화 그리드는 다수의 화소들이 이루는 배열의 차원에 따라 그 형태가 결정된다.
다수의 화소들이 n(여기서, n은 1이상의 자연수)차원 배열로 이루어지면 양자화 그리드도 n차원 형태로 이루어진다.
스파스 양자화부(142)는, 미리 설정된 양자화 파라미터 및 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 양자화 그리드에 할당하고, 양자화 스텝 값이 할당되면, 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 보상 데이터를 양자화 스텝 값을 이용하여 양자화한다.
여기서, 양자화 그리드에는 적어도 일 방향으로 일정 간격 마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
다수의 화소들이 1차원 배열이면, 양자화 파라미터는 간격 파라미터를 포함하고, 양자화 그리드에는 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
그리고, 다수의 화소들이 2차원 배열이면, 양자화 파라미터는 수평 간격 파라미터 및 수직 간격 파라미터를 포함하고, 양자화 그리드에는 수평 간격 파라미터 및 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
그리고, 다수의 화소들이 2차원 배열이면, 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 수평 시프트 파라미터를 포함하고, 양자화 그리드에는 수평 시프트 파라미터가 반영된 수평 간격 파라미터 및 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
그리고, 다수의 화소들이 3차원 배열이면, 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터를 포함하고, 양자화 그리드에는 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
그리고, 다수의 화소들이 3차원 배열이면, 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터 및 깊이 간격 파라미터를 포함하고, 양자화 그리드에는 수평 시프트 파라미터가 반영된 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
그리고, 다수의 화소들이 3차원 배열이면, 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터, 깊이 간격 파라미터 및 수직 시프트 파라미터를 포함하고, 양자화 그리드에는 수평 시프트 파라미터가 반영된 수평 간격 파라미터, 수직 시프트 파라미터가 반영된 수직 간격 파라미터 및, 상기 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당된다.
인코더(144)는 양자화된 보상 데이터(data)를 압축하고, 디코더(145)는 압축된 보상 데이터(data)를 역양자화 및 복원한다.
이 때, 양자화 스텝 값(Q. Q-q)은 서로 다른 2개 이상의 값으로 설정될 수 있다. 그리고, 서로 다른 양자화 스텝 값(Q. Q-q)을 이용하여 다수의 화소(P)들에 할당된 보상 데이터(data)를 양자화하면, 양자화에 따른 데이터 손실이 서로 달라지게 된다.
이와 같이, 본 발명은 양자화 파라미터 및 양자화 함수를 이용하여, 양자화 그리드에 양자화 스텝 값이 반복적인 패턴을 갖도록 할당으로써, 다수의 화소들 각각에 할당되는 보상 데이터(data)의 압축에 따른 데이터의 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명은 양자화 스텝 값(Q. Q-q)의 반복적인 패턴 간격을 조정함으로써, 데이터 손실을 최소화 할 수 있는 보상 데이터(data)의 최적 압축률을 제공할 수 있다. 즉, 압축된 보상 데이터(data)를 저장하는 메모리(144)의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
또한, 본 발명은 보상 데이터(data)의 손실을 공간적으로 분산시킴으로써, 구동 트랜지스터(Tdr)의 문턱 전압의 편차를 효과적으로 보상하여 유기발광 다이오드 표시장치의 표시품질을 향상시킬 수 있다.
이하에서는 데이터를 압축하기 위한 방법에 대하여 설명하지만 상기 데이터에는 전술한 보상 데이터를 포함한다.
도 5는 본 발명의 실시예에 따른 데이터 압축 방법의 순서도이다.
도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 데이터 압축 방법은, n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들 각각에 할당되는 데이터를 압축하기 위한 것으로, 양자화 그리드를 생성하는 단계(S1), 양자화 그리드에 양자화 스텝 값을 할당하는 단계(S2), 양자화 스텝 값을 이용하여 양자화하는 단계(S3) 및 양자화된 데이터를 압축하는 단계(S4)를 포함한다.
구체적으로, 먼저, 양자화 그리드를 생성하는 단계(S1)에서는 다수의 화소들의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드(Grid)를 생성한다. 이와 같은 양자화 그리드는 다수의 화소들이 이루는 배열의 차원에 따라 그 형태가 결정된다.
다음, 양자화 그리드에 양자화 스텝 값을 할당하는 단계(S2)에서는 미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 양자화 스텝 값을 할당한다. 이 때, 양자화 스텝 값은 서로 다른 2개 이상의 값으로 설정될 수 있다.
다음, 양자화 스텝 값을 이용하여 양자화하는 단계(S3)에서는 양자화 스텝 값이 할당되면, 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 데이터를 양자화 스텝 값을 이용하여 양자화한다. 이 때, 서로 다른 양자화 스텝 값을 이용하여 다수의 화소들에 할당된 데이터를 양자화하면, 양자화에 따른 데이터 손실이 서로 달라지게 된다.
마지막으로 양자화된 데이터를 압축하는 단계(S4)에서는 양자화된 데이터를 부호화 등을 통해 압축한다.
이를 통해, 본 발명은, 동일한 양자화 스텝 값을 이용하여 다수의 화소들에 할당된 데이터를 양자화하는 경우 대비, 데이터의 압축에 따른 데이터 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명은, 다수의 화소들에 할당된 데이터를 각 데이터의 특징에 따라 결정된 양자화 스텝 값을 이용하여 양자화하는 경우 대비, 압축된 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
이하, 본 발명의 실시예에 따른 데이터 압축 방법을 다수의 화소들이 1차원 내지 3차원 배열을 이루는 경우로 나누어 자세히 설명하겠다.
도 6은 본 발명의 실시예에 따른 1차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 6에 도시한 바와 같이, 다수의 화소(P)들이 1차원 배열이면, 이와 대응되는 양자화 그리드(Grid)도 1차원 배열을 갖는다. 그리고, 양자화 파라미터는 수평 간격 파라미터(SGQhor)를 포함한다. 그리고, 양자화 그리드(Grid)에는 다수의 화소(P)들의 위치와 대응되는 위치에 제1 및 제2 양자화 스텝 값(Q, Q-q)이 할당된다.
제1 및 제2 양자화 스텝 값(Q, Q-q)은 미리 설정된 수평 간격 파라미터(SGQhor) 및 양자화 함수(SG(i))를 이용하여 결정된다. 그리고, 양자화 그리드(Grid)에는 수평 간격 파라미터(SGQhor)에 대응되는 간격마다 제1 양자화 스텝 값(Q)이 할당되고, 나머지 위치에는 제2 양자화 스텝 값(Q-q)이 할당된다.
참고로 본 발명의 다른 실시예에서, 수평 간격 파라미터(SGQhor)에 대응되는 간격마다 제2 양자화 스텝 값(Q-q)이 할당되고, 나머지 위치에는 제1 양자화 스텝 값(Q)이 할당될 수도 있다.
여기서, 양자화 함수(SG(i))는 아래의 수학식1에 의해 정의된다.
여기서, i는 양자화 그리드(Grid)의 위치로서 i=0, 1,..., W-1(W는 양자화 그리드(Grid)의 배열 수)이고, (i%SGQhor)≡0은 i를 SGQhor로 나누었을 때 나머지가 0이라는 의미이다.
상기 수학식1은, 양자화 함수(SG(i)) 값이 양자화 그리드(Grid)의 첫 번째 위치, 그리고 이를 기준으로 수평 간격 파라미터(SGQhor)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
이때, 양자화 함수(SG(i)) 값이 1이 되는 위치에 제1 양자화 스텝 값(Q)을 할당할 수 있고, 제1 양자화 스텝 값(Q)이 할당되지 않은 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당할 수 있다.
한편, 도 6의 실시예에서는 제1 양자화 스텝 값(Q)을 Ⅹ로 표시하였고, 제2 양자화 스텝 값(Q-q)을 ●로 표시하였다. 그리고, 양자화 그리드(Grid)의 배열 수는 14, 수평 간격 파라미터(SGQhor)는 6으로 각각 정하여 제1 및 제2 양자화 스텝 값(Q, Q-q)을 결정하였다.
여기서, 수학식 1을 적용하면, 양자화 함수(SG(i)) 값은 i=0, 6, 12의 위치에서 1이 되고, 나머지 위치에서 0이 된다. 그리고, 도면과 같이 i=0, 6, 12의 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당한다. 본 발명의 다른 실시예에서는 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
예를 들어, 제 1 및 제2 양자화 스텝 값(Q, Q-q)을 5와 1로 각각 설정하고, 이를 양자화 파라미터 및 양자화 함수(SG(i))를 이용하여 양자화 그리드(Grid)에 할당한다. 그리고, 양자화 그리드(Grid)에 대응되는 위치의 화소들에 할당된 데이터를 양자화하면, i=0, 6, 12의 위치의 화소들에 할당된 데이터는 나머지 위치의 화소들에 할당된 데이터 보다 압축 후 복원 과정에서 데이터 손실이 더 크게 발생하게 된다.
이와 같이, 본 발명은 양자화 파라미터(SGQhor) 및 양자화 함수(SG(i))를 이용하여, 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 반복적인 패턴을 갖도록 할당함으로써, 1차원 배열을 이루는 다수의 화소(P)들 각각에 할당되는 데이터의 압축에 따른 데이터의 손실이 특정 위치의 화소(P)들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명은 양자화 스텝 값(Q, Q-q)의 반복적인 패턴 간격을 조정함으로써, 데이터 손실을 최소화 할 수 있는 데이터의 최적 압축률을 제공할 수 있다. 즉, 압축된 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
도 7 및 도 8은 본 발명의 실시예에 따른 2차원 배열을 이루는 양자화 그리드를 도시한 도면이다.
도 7 및 도 8에 도시한 바와 같이, 다수의 화소(P)들이 2차원 배열이면, 이와 대응되는 양자화 그리드(Grid)도 2차원 배열을 갖는다. 그리고, 양자화 파라미터(SGQ)는 수평 간격 파라미터(SGQhor), 수직 간격 파라미터(SGQver) 및 수평 시프트 파라미터(SGQshft1)를 포함한다. 그리고, 양자화 그리드(Grid)에는 다수의 화소(P)들의 위치와 대응되는 위치에 제1 및 제2 양자화 스텝 값(Q, Q-q)이 할당된다.
제1 및 제2 양자화 스텝 값(Q, Q-q)은 미리 설정된 수평 간격 파라미터(SGQhor), 수직 간격 파라미터(SGQver), 수평 시프트 파라미터(SGQshft1) 및 양자화 함수(SG(i, j))를 이용하여 결정된다. 그리고, 양자화 그리드(Grid)에는 수평 시프트 파라미터(SGQshft1)가 반영된 수평 간격 파라미터(SGQhor)와, 수직 간격 파라미터(SGQver)에 대응되는 간격마다 제1 양자화 스텝 값(Q)이 할당되고, 나머지 위치에는 제2 양자화 스텝 값(Q-q)이 할당된다.
여기서, 양자화 함수(SG(i, j))는 아래의 수학식 2 내지 수학식 5에 의해 정의된다.
여기서, i 및 j는 양자화 그리드(Grid)의 x축 및 y축 위치로서 i=0, 1,..., W-1(W는 양자화 그리드(Grid)의 x축 배열 수), j=0, 1,..., H-1(H는 양자화 그리드(Grid)의 y축 배열 수)이고, (j%SGQver)≡0은 j를 SGQver로 나누었을 때 나머지가 0이라는 의미이고, (i+shft1)%SGQhor≡0은 (i+shft1)를 SGQhor로 나누었을 때 나머지가 0이라는 의미이다.
그리고, 제1 양자화 함수(Fh(SGQhor, shft1, i))는 x축 위치의 양자화 스텝 값(Q, Q-q)을 정의하고, 제2 양자화 함수(Fv(SGQver,j))는 y축 위치의 양자화 스텝 값(Q, Q-q)을 정의한다. 여기서, 제1 시프트 함수 값(shft1)은 제1 양자화 함수(Fh(SGQhor, shft1, i))를 결정하기 위한 것으로서 제1 시프트 함수(shft1(SGQshft1, SGQver, j))에 의해 정해진다.
먼저, 수학식 2는 양자화 함수(SG(i, j)) 값은 제1 양자화 함수 (Fh(SGQhor, shft1, i)) 및 제2 양자화 함수(Fv(SGQver,j))의 곱해 의해 정해진다는 의미이다.
다음, 수학식 3은, 양자화 함수(SG(i, j)) 값 중 y축 값이 양자화 그리드(Grid)의 y축 첫 번째 위치, 그리고 이를 기준으로 수직 간격 파라미터(SGQver)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
다음, 수학식 4는 양자화 함수(SG(i, j)) 값 중 x축 값이 양자화 그리드(Grid)의 x축 첫 번째 위치, 그리고 이를 기준으로 수평 간격 파라미터(SGQhor)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
다음, 수학식 5는 수학식 4에 의해 정해지는 1이 수직 간격 파라미터(SGQver)에 대응되는 간격마다 수평 시프트 파라미터(SGQshft1)에 대응되는 간격만큼 시프트 된다는 의미이다.
이때, 양자화 함수(SG(i, j)) 값이 1이 되는 위치에 제1 양자화 스텝 값(Q)을 할당할 수 있고, 그 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당할 수 있다.
도 7 및 도 8의 실시예에서는 제1 양자화 스텝 값(Q)을 Ⅹ로 표시하였고, 제2 양자화 스텝 값(Q-q)을 ●로 표시하였다. 그리고, 양자화 그리드(Grid)의 x축 배열 수는 11, y축 배열 수는 7, 수평 간격 파라미터(SGQhor)는 4, 수직 간격 파라미터(SGQver)는 3, 수평 시프트 파라미터(SGQshft1)는 0 또는 2로 각각 정하여 제1 및 제2 양자화 스텝 값(Q, Q-q)을 결정하였다.
여기서, 도 7은 수평 시프트 파라미터(SGQshft1)가 0인 경우, 도 8은 수평 시프트 파라미터(SGQshft1)가 0이 아닌 경우를 나타낸다.
먼저, 도 7의 경우 수평 시프트 파라미터(SGQshft1)가 0이기 때문에, 수학식 5는 적용되지 않으며, 수학식 4의 제1 시프트 함수 값(shft1)은 0이 된다.
여기서, 수학식 3을 적용하면, 제2 양자화 함수 값(Fv(SGQver, j))은 j=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 되고, 수학식 4를 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))은 j=0, 3, 6인 경우 i=0, 4, 8의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 2를 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))과 제2 양자화 함수 값(Fv(SGQver,j))이 모두 1인 위치에서 양자화 함수 값(SG(i, j))은 1이 된다.
그리고, 도 7과 같이 양자화 함수 값(SG(i, j))이 1인 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당하거나, 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
다음, 도 8의 경우 수평 시프트 파라미터(SGQshft1)가 0이 아니기 때문에, 도 7과 달리 수학식 5가 적용된다.
여기서, 수학식 3을 적용하면, 제2 양자화 함수 값(Fv(SGQver, j))은 j=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 되고, 수학식 4 및 5를 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))은 j=0, 6인 경우 i=0, 4, 8의 위치에서 1이 되고, j=3인 경우 i=2, 6, 10의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 2를 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))과 제2 양자화 함수 값(Fv(SGQver,j))이 모두 1인 위치에서 양자화 함수 값(SG(i, j))은 1이 된다.
그리고, 도 8과 같이 양자화 함수 값(SG(i, j))이 1인 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당하거나, 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
결국, 도 8의 양자화 그리드(Grid)는 도 7의 양자화 그리드(Grid) 대비 수직 간격 파라미터(SGQver)에 대응되는 간격마다 수평 시프트 파라미터(SGQshft1)에 대응되는 간격만큼 시프트 된다. 즉, 시프트 된 만큼 양자화에 따른 데이터 손실을 공간적으로 더 분산시킬 수 있다
이와 같이, 본 발명은 양자화 파라미터(SGQhor, SGQver, SGQshft1) 및 양자화 함수(SG(i, j))를 이용하여, 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 반복적인 패턴을 갖도록 할당함으로써, 2차원 배열을 이루는 다수의 화소(P)들 각각에 할당되는 데이터의 압축에 따른 데이터의 손실이 특정 위치의 화소(P)들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명은 양자화 스텝 값(Q, Q-q)의 반복적인 패턴 간격을 조정함으로써, 데이터 손실을 최소화 할 수 있는 데이터의 최적 압축률을 제공할 수 있다. 즉, 압축된 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
도 9는 본 발명의 실시예에 따른 3차원 배열을 이루는 양자화 그리드를 도시한 도면이고, 도 10a, 도 11a 및 도 12a는 도 9의 x-z 평면을 도시한 도면이고, 도 10b, 도 11b 및 도 12b는 도 9의 x-y 평면 중 z가 0인 평면을 도시한 도면이고, 도 10c, 도 11c 및 도 12c는 도 9의 x-y 평면 중 z가 3인 평면을 도시한 도면이다.
도면에 도시한 바와 같이, 다수의 화소들이 3차원 배열이면, 이와 대응되는 양자화 그리드(Grid)도 3차원 배열을 갖는다. 그리고, 양자화 파라미터(SGQ)는 수평 간격 파라미터(SGQhor), 수직 간격 파라미터(SGQver), 수평 시프트 파라미터(SGQshft1), 수직 시프트 파라미터(SGQshft2) 및 깊이 간격 파라미터(SGQdep)를 포함한다. 그리고, 양자화 그리드(Grid)에는 다수의 화소들의 위치와 대응되는 위치에 제1 및 제2 양자화 스텝 값(Q, Q-q)이 할당된다.
제1 및 제2 양자화 스텝 값(Q, Q-q)은 미리 설정된 수평 간격 파라미터(SGQhor), 수직 간격 파라미터(SGQver), 수평 시프트 파라미터(SGQshft1), 수직 시프트 파라미터(SGQshft2), 깊이 간격 파라미터(SGQdep) 및 양자화 함수(SG(i, j, z))를 이용하여 결정된다. 그리고, 양자화 그리드(Grid)에는 수평 시프트 파라미터(SGQshft1)가 반영된 수평 간격 파라미터(SGQhor)와, 수직 시프트 파라미터(SGQshft2)가 반영된 수직 간격 파라미터(SGQver)와, 깊이 간격 파라미터(SGQdep)에 대응되는 간격마다 제1 양자화 스텝 값(Q)이 할당되고, 나머지 위치에는 제2 양자화 스텝 값(Q-q)이 할당된다.
여기서, 양자화 함수(SG(i, j, z))는 아래의 수학식 6 내지 수학식 11에 의해 정의된다.
여기서, i, j 및 z는 양자화 그리드(Grid)의 x축, y축 및 z축 위치로서 i=0, 1,..., W-1(W는 양자화 그리드(Grid)의 x축 배열 수), j=0, 1,..., H-1(H는 양자화 그리드(Grid)의 y축 배열 수), z=0, 1,..., D-1(D는 양자화 그리드(Grid)의 z축 배열 수)이다. 그리고, (z%SGQdep)≡0은 z를 SGQdep로 나누었을 때 나머지가 0이라는 의미이고, (j+shft2)%SGQver≡0은 (j+shft2)를 SGQver로 나누었을 때 나머지가 0이라는 의미이고, (i+shft1)%SGQhor≡0은 (i+shft1)를 SGQhor로 나누었을 때 나머지가 0이라는 의미이다.
그리고, 제1 양자화 함수(Fh(SGQhor, shft1, i))는 x축 위치의 양자화 스텝 값을 정의하고, 제2 양자화 함수(Fv(SGQver, shft2, j))는 y축 위치의 양자화 스텝 값을 정의하고, 제3 양자화 함수(Fd(SGQdep, z))는 z축 위치의 양자화 스텝 값을 정의한다. 여기서, 제1 시프트 함수 값(shft1)은 제1 양자화 함수(Fh(SGQhor, shft1, i))를 결정하기 위한 것으로서 제1 시프트 함수(shft1(SGQshft1, SGQver, j, shft2))에 의해 정해지고, 제2 시프트 함수 값(shft2)은 제1 시프트 함수(shft1(SGQshft1, SGQver, j, shft2)) 및 제2 양자화 함수(Fv(SGQver, shft2, j))를 결정하기 위한 것으로서 제2 시프트 함수(shft2(SGQshft2, SGQdep, z))에 의해 정해진다.
먼저, 수학식 6은 양자화 함수(SG(i, j, z)) 값은 제1 양자화 함수 (Fh(SGQhor, shft1, i)), 제2 양자화 함수(Fv(SGQver, shft2, j)) 및 제3 양자화 함수(Fd(SGQdep, z))의 곱해 의해 정해진다는 의미이다.
다음, 수학식 7은, 양자화 함수(SG(i, j, z)) 값 중 z축 값이 양자화 그리드(Grid)의 z축 첫 번째 위치, 그리고 이를 기준으로 깊이 간격 파라미터(SGQdep)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
다음, 수학식 8은 양자화 함수(SG(i, j, z)) 값 중 y축 값이 양자화 그리드(Grid)의 y축 첫 번째 위치, 그리고 이를 기준으로 수직 간격 파라미터(SGQver)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
다음, 수학식 9는 수학식 8에 의해 정해지는 1이 깊이 간격 파라미터(SGQdep)에 대응되는 간격마다 수직 시프트 파라미터(SGQshft2)에 대응되는 간격만큼 시프트 된다는 의미이다.
다음, 수학식 10은 양자화 함수(SG(i, j, z)) 값 중 x축 값이 양자화 그리드(Grid)의 x축 첫 번째 위치, 그리고 이를 기준으로 수평 간격 파라미터(SGQhor)의 간격마다 1이 되고, 나머지 위치에는 0이 된다는 의미이다.
다음, 수학식 11은 수학식 10에 의해 정해지는 1이 수직 간격 파라미터(SGQver)에 대응되는 간격마다 수평 시프트 파라미터(SGQshft1)에 대응되는 간격만큼 시프트 된다는 의미이다.
이때, 양자화 함수(SG(i, j, z)) 값이 1이 되는 위치에 제1 양자화 스텝 값(Q)을 할당할 수 있고, 그 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당할 수 있다.
한편, 도면에는 제1 양자화 스텝 값(Q)을 Ⅹ로 표시하였고, 제2 양자화 스텝 값(Q-q)을 ●로 표시하였다. 그리고, 양자화 그리드(Grid)의 x축 배열 수는 11, y축 배열 수는 7, z축 배열 수는 7, 수평 간격 파라미터(SGQhor)는 4, 수직 간격 파라미터(SGQver)는 3, 깊이 간격 파라미터(SGQdep)는 3, 수평 시프트 파라미터(SGQshft1)는 0 또는 2, 수직 시프트 파라미터(SGQshft2)는 0 또는 2로 각각 정하여 제1 및 제2 양자화 스텝 값(Q, Q-q)을 결정하였다.
여기서, 도 10a 내지 도 10c는 수평 시프트 파라미터(SGQshft1) 및 수직 시프트 파라미터(SGQshft2)가 모두 0인 경우, 도 11a 내지 도 11c는 수평 시프트 파라미터(SGQshft1)가 0이 아니고 수직 시프트 파라미터(SGQshft2)가 0인 경우, 도 12a 내지 도 12c는 수평 시프트 파라미터(SGQshft1) 및 수직 시프트 파라미터(SGQshft2)가 모두 0이 아닌 경우를 나타낸다.
먼저, 도 10a 내지 도 10c의 경우 수평 시프트 파라미터(SGQshft1) 및 수직 시프트 파라미터(SGQshft2)가 모두 0이기 때문에, 수학식 9 및 수학식 11은 적용되지 않으며, 수학식 9의 제2 시프트 함수 값(shft2)과 수학식 11의 제1 시프트 함수 값(shft1)은 0이 된다.
여기서, 수학식 7을 적용하면, 제3 양자화 함수 값(Fd(SGQdep, z))은 z=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 된다. 그리고, 수학식 8을 적용하면, 제2 양자화 함수 값(Fv(SGQver, shft2, j))은 z=0, 3, 6인 경우 j=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 된다. 그리고, 수학식 10을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))은 j=0, 3, 6인 경우 i=0, 4, 8의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 6을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i)), 제2 양자화 함수 값(Fv(SGQver, shft2, j)) 및 제3 양자화 함수 값(Fd(SGQdep, z))이 모두 1인 위치에서 양자화 함수 값(SG(i, j, z))은 1이 된다.
그리고, 도 10a 내지 도 10c와 같이 양자화 함수 값(SG(i, j, z))이 1인 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당하거나, 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
결국, 도 10b 및 도 10c의 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 할당된 위치는 동일하게 된다.
다음, 도 11a 내지 도 11c의 경우 수직 시프트 파라미터(SGQshft2)은 0이지만, 수평 시프트 파라미터(SGQshft1)가 0이 아니기 때문에, 수학식 11이 적용된다.
여기서, 수학식 7을 적용하면, 제3 양자화 함수 값(Fd(SGQdep, z))은 z=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 8을 적용하면, 제2 양자화 함수 값(Fv(SGQver, shft2, j))은 은 z=0, 3, 6인 경우 j=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 된다. 그리고, 수학식 10 및 수학식 11을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))은 j=0, 6인 경우 i=0, 4, 8의 위치에서 1이 되고, j=3인 경우 i=2, 6, 10의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 6을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i)), 제2 양자화 함수 값(Fv(SGQver, shft2, j)) 및 제3 양자화 함수 값(Fd(SGQdep, z))이 모두 1인 위치에서 양자화 함수 값(SG(i, j, z))은 1이 된다.
그리고, 도 11a 내지 도 11c와 같이 양자화 함수 값(SG(i, j, z))이 1인 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당하거나, 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
결국, 도 11b 및 도 11c의 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 할당된 위치는 동일하게 된다. 그리고, 도 11a 내지 도 11c의 양자화 그리드(Grid)는 도 10a 내지 도 10c의 양자화 그리드(Grid) 대비 수직 간격 파라미터(SGQver)에 대응되는 간격마다 수평 시프트 파라미터(SGQshft1)에 대응되는 간격만큼 시프트 된다. 즉, 시프트 된 만큼 양자화에 따른 데이터 손실을 공간적으로 더 분산 시킬 수 있다
다음, 도 12a 내지 도 12c의 경우 수직 시프트 파라미터(SGQshft2) 및 수평 시프트 파라미터(SGQshft1)가 모두 0이 아니기 때문에, 수학식 9 및 10이 적용된다.
여기서, 수학식 7을 적용하면, 제3 양자화 함수 값(Fd(SGQdep, z))은 z=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 8 및 수학식 9를 적용하면, 제2 양자화 함수 값(Fv(SGQver, shft2, j))은 z=0인 경우 j=0, 3, 6의 위치에서 1이 되고, 나머지 위치에서 0이 되고, z=3인 경우 j=1, 4의 위치에서 1이 되고, 나머지 위치에서 0이 되며, z=6인 경우 j=2, 5의 위치에서 1이 되고, 나머지 위치에서 0이 된다. 그리고, 수학식 10 및 수학식 11을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i))은 z=0 및 j=0, 6인 경우 i=0, 4, 8의 위치에서 1이 되고, z=0 및 j=3인 경우 i=2, 6, 10의 위치에서 1이 되고, z=3 및 j=1인 경우 i=2, 6, 10의 위치에서 1이 되고, z=3 및 j=4인 경우 i=0, 4, 8의 위치에서 1이 되고, 나머지 위치에서 0이 된다.
그리고, 수학식 6을 적용하면, 제1 양자화 함수 값(Fh(SGQhor, shft1, i)), 제2 양자화 함수 값(Fv(SGQver, shft2, j)) 및 제3 양자화 함수 값(Fd(SGQdep, z))이 모두 1인 위치에서 양자화 함수 값(SG(i, j, z))은 1이 된다.
그리고, 도 12a 내지 도 12c와 같이 양자화 함수 값(SG(i, j, z))이 1인 위치에 제1 양자화 스텝 값(Q)을 할당하고, 나머지 위치에 제2 양자화 스텝 값(Q-q)을 할당하거나, 도면과 달리 이와 반대로 제1 및 제2 양자화 스텝 값(Q, Q-q)을 할당할 수도 있다.
결국, 도 12b 및 도 12c의 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 할당된 위치는 다르게 된다. 그리고, 도 12a 내지 도 12c의 양자화 그리드(Grid)는 도 11a 내지 도 11c의 양자화 그리드(Grid) 대비 깊이 간격 파라미터(SGQdep)에 대응되는 간격마다 수직 시프트 파라미터(SGQshft2)에 대응되는 간격만큼 시프트 된다. 즉, 시프트 된 만큼 양자화에 따른 데이터 손실을 공간적으로 더 분산시킬 수 있다.
이와 같이, 본 발명은 양자화 파라미터(SGQhor, SGQver, SGQdep, SGQshft1, SGQshft2) 및 양자화 함수(SG(i, j, z))를 이용하여, 양자화 그리드(Grid)에 양자화 스텝 값(Q, Q-q)이 반복적인 패턴을 갖도록 할당함으로써, 3차원 배열을 이루는 다수의 화소들 각각에 할당되는 데이터의 압축에 따른 데이터의 손실이 특정 위치의 화소들에 집중되는 것을 방지할 수 있다. 즉, 본 발명에 따르면 양자화에 따른 데이터 손실을 공간적으로 분산시킬 수 있다.
또한, 본 발명은 양자화 스텝 값의 반복적인 패턴 간격을 조정함으로써, 데이터 손실을 최소화 할 수 있는 데이터의 최적 압축률을 제공할 수 있다. 즉, 압축된 데이터를 저장하는 메모리의 용량을 줄일 수 있어, 대용량 메모리 구비에 따른 비용을 절감할 수 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
120 : 데이터 구동부
140 : 보상데이터 처리부
141 : 그리드 생성부
142 : 스파스 양자화부
143 : 인코더
150 : 타이밍 제어부
140 : 보상데이터 처리부
141 : 그리드 생성부
142 : 스파스 양자화부
143 : 인코더
150 : 타이밍 제어부
Claims (16)
- 유기 발광 다이오드 표시장치의 n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들 각각에 할당되는 보상 데이터를 압축하기 위한 방법에 있어서,
상기 다수의 화소들 각각의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성하는 단계;
미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 일정한 간격으로 상기 양자화 스텝 값을 할당하는 단계;
상기 양자화 스텝 값이 할당되면, 상기 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 보상 데이터를 상기 양자화 스텝 값을 이용하여 양자화하는 단계; 및
양자화된 상기 보상 데이터를 압축하는 단계를 포함하고,
상기 양자화 그리드의 각 위치에는 적어도 한 방향으로 일정 간격으로 제1 양자화 스텝 값이 할당되고, 상기 양자화 그리드의 나머지 위치에는 상기 제1 양자화 스텝 값과 다른 제2 양자화 스텝 값이 할당되는,
데이터 압축 방법.
- 삭제
- 제 1 항에 있어서,
상기 다수의 화소들이 1차원 배열이면,
상기 양자화 파라미터는 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 제 1 항에 있어서,
상기 다수의 화소들이 2차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터 및 수직 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 간격 파라미터 및 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 제 1 항에 있어서,
상기 다수의 화소들이 2차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 수평 시프트 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터 및 상기 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 제 1 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 제 1 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터 및 깊이 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 제 1 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터, 깊이 간격 파라미터 및 수직 시프트 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터, 상기 수직 시프트 파라미터가 반영된 상기 수직 간격 파라미터 및, 상기 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
데이터 압축 방법.
- 유기 발광 다이오드 표시장치의 n(여기서, n은 1이상의 자연수)차원 배열을 이루는 다수의 화소들 각각에 할당되는 보상 데이터를 압축하기 위하여,
상기 다수의 화소들 각각의 위치와 대응되는 위치에 양자화 스텝 값이 할당되는 양자화 그리드를 생성하는 그리드 생성부;
미리 설정된 양자화 파라미터 및 상기 배열의 차원에 따라 결정되는 양자화 함수를 이용하여 상기 양자화 스텝 값을 할당하고, 상기 양자화 스텝 값이 할당되면, 상기 양자화 스텝 값의 위치에 대응되는 위치의 화소에 할당된 보상 데이터를 상기 양자화 스텝 값을 이용하여 일정한 간격으로 양자화하는 양자화부; 및
양자화된 상기 보상 데이터를 압축하는 인코더를 포함하고,
상기 양자화 그리드의 각 위치에는 적어도 한 방향으로 일정 간격으로 제1 양자화 스텝 값이 할당되고, 상기 양자화 그리드의 나머지 위치에는 상기 제1 양자화 스텝 값과 다른 제2 양자화 스텝 값이 할당되는,
표시 장치.
- 삭제
- 제 9 항에 있어서,
상기 다수의 화소들이 1차원 배열이면,
상기 양자화 파라미터는 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
- 제 9 항에 있어서,
상기 다수의 화소들이 2차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터 및 수직 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 간격 파라미터 및 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
- 제 9 항에 있어서,
상기 다수의 화소들이 2차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 수평 시프트 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터 및 상기 수직 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
- 제 9 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
- 제 9 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터 및 깊이 간격 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터, 수직 간격 파라미터 및 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
- 제 9 항에 있어서,
상기 다수의 화소들이 3차원 배열이면,
상기 양자화 파라미터는 수평 간격 파라미터, 수직 간격 파라미터, 수평 시프트 파라미터, 깊이 간격 파라미터 및 수직 시프트 파라미터를 포함하고,
상기 양자화 그리드에는
상기 수평 시프트 파라미터가 반영된 상기 수평 간격 파라미터, 상기 수직 시프트 파라미터가 반영된 상기 수직 간격 파라미터 및, 상기 깊이 간격 파라미터에 대응되는 간격마다 제1 양자화 스텝 값이 할당되고, 나머지 위치에는 제2 양자화 스텝 값이 할당되는
표시 장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160067224A KR102601350B1 (ko) | 2016-05-31 | 2016-05-31 | 데이터 압축 방법 및 이를 이용한 표시 장치 |
US15/404,975 US10602144B2 (en) | 2016-05-31 | 2017-01-12 | Method for compressing data and display device using the same |
CN201710028430.8A CN107454404B (zh) | 2016-05-31 | 2017-01-16 | 用于压缩数据的方法以及使用该方法的显示装置 |
EP17154048.7A EP3252748B1 (en) | 2016-05-31 | 2017-01-31 | Method for compressing data and display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160067224A KR102601350B1 (ko) | 2016-05-31 | 2016-05-31 | 데이터 압축 방법 및 이를 이용한 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170136101A KR20170136101A (ko) | 2017-12-11 |
KR102601350B1 true KR102601350B1 (ko) | 2023-11-13 |
Family
ID=57956151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160067224A KR102601350B1 (ko) | 2016-05-31 | 2016-05-31 | 데이터 압축 방법 및 이를 이용한 표시 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10602144B2 (ko) |
EP (1) | EP3252748B1 (ko) |
KR (1) | KR102601350B1 (ko) |
CN (1) | CN107454404B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107610643B (zh) * | 2017-09-29 | 2020-11-10 | 京东方科技集团股份有限公司 | 补偿电路及其控制方法、显示面板和显示装置 |
US10593257B2 (en) | 2018-03-15 | 2020-03-17 | Samsung Display Co., Ltd. | Stress profile compression |
US10860399B2 (en) * | 2018-03-15 | 2020-12-08 | Samsung Display Co., Ltd. | Permutation based stress profile compression |
CN108877740B (zh) * | 2018-07-25 | 2020-09-22 | 昆山国显光电有限公司 | 获取Mura补偿数据的方法、装置、计算机设备及存储介质 |
CN109887456A (zh) * | 2019-01-17 | 2019-06-14 | 硅谷数模半导体(北京)有限公司 | 数据压缩方法及装置 |
US11132944B2 (en) | 2019-09-18 | 2021-09-28 | Samsung Display Co., Ltd. | Unbiased iterative compression on additive data using dither |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068293A1 (en) * | 2006-09-19 | 2008-03-20 | Tvia, Inc. | Display Uniformity Correction Method and System |
US20110116723A1 (en) * | 2008-05-27 | 2011-05-19 | Jim Rasmusson | Index-Based Pixel Block Processing |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5805914A (en) * | 1993-06-24 | 1998-09-08 | Discovision Associates | Data pipeline system and data encoding method |
US7031388B2 (en) | 2002-05-06 | 2006-04-18 | Koninklijke Philips Electronics N.V. | System for and method of sharpness enhancement for coded digital video |
US7760950B2 (en) * | 2002-09-26 | 2010-07-20 | Ntt Docomo, Inc. | Low complexity and unified transforms for video coding |
US7468719B2 (en) * | 2004-02-09 | 2008-12-23 | Advanced Lcd Technologies Development Center Co., Ltd. | Liquid crystal pixel memory, liquid crystal display, and methods of driving the same |
US7590299B2 (en) * | 2004-06-10 | 2009-09-15 | Samsung Electronics Co., Ltd. | Increasing gamma accuracy in quantized systems |
CN105357527A (zh) * | 2006-11-08 | 2016-02-24 | 汤姆逊许可证公司 | 用于环内去伪影滤波的方法和设备 |
KR101394153B1 (ko) * | 2007-12-11 | 2014-05-16 | 삼성전자주식회사 | 양자화 방법 및 장치, 역양자화 방법 및 장치 |
JP4770906B2 (ja) | 2008-10-07 | 2011-09-14 | ソニー株式会社 | 表示装置 |
JP5492206B2 (ja) * | 2009-07-27 | 2014-05-14 | 株式会社東芝 | 画像符号化方法および画像復号方法、ならびに、画像符号化装置および画像復号装置 |
EP2357640A1 (en) * | 2009-12-02 | 2011-08-17 | Koninklijke Philips Electronics N.V. | Luminance control for pixels of a display panel |
CN102123276A (zh) | 2009-12-15 | 2011-07-13 | 铜陵市维新投资咨询有限公司 | 控制场景切换码率方法 |
US20130272390A1 (en) * | 2012-04-16 | 2013-10-17 | Qualcomm Incorporated | Uniform granularity for quantization matrix in video coding |
WO2014112299A1 (ja) * | 2013-01-21 | 2014-07-24 | シャープ株式会社 | 表示装置、および表示装置におけるデータ処理方法 |
CN103327259B (zh) * | 2013-07-19 | 2016-03-23 | 西安诺瓦电子科技有限公司 | Led显示屏校正用相机的参数调整方法及装置 |
KR102144329B1 (ko) | 2013-12-31 | 2020-08-13 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치와 이의 구동 방법 |
KR102159011B1 (ko) | 2014-07-18 | 2020-09-23 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치 및 이의 데이터 처리방법 |
CN105304020B (zh) | 2015-11-23 | 2018-01-12 | 武汉天马微电子有限公司 | 有机发光二极管像素驱动电路、阵列基板及显示装置 |
-
2016
- 2016-05-31 KR KR1020160067224A patent/KR102601350B1/ko active IP Right Grant
-
2017
- 2017-01-12 US US15/404,975 patent/US10602144B2/en active Active
- 2017-01-16 CN CN201710028430.8A patent/CN107454404B/zh active Active
- 2017-01-31 EP EP17154048.7A patent/EP3252748B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080068293A1 (en) * | 2006-09-19 | 2008-03-20 | Tvia, Inc. | Display Uniformity Correction Method and System |
US20110116723A1 (en) * | 2008-05-27 | 2011-05-19 | Jim Rasmusson | Index-Based Pixel Block Processing |
Also Published As
Publication number | Publication date |
---|---|
CN107454404B (zh) | 2020-09-11 |
CN107454404A (zh) | 2017-12-08 |
KR20170136101A (ko) | 2017-12-11 |
US10602144B2 (en) | 2020-03-24 |
EP3252748A1 (en) | 2017-12-06 |
US20170347098A1 (en) | 2017-11-30 |
EP3252748B1 (en) | 2019-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102601350B1 (ko) | 데이터 압축 방법 및 이를 이용한 표시 장치 | |
US9159258B2 (en) | Display device, and optical compensation system and optical compensation method thereof | |
US9697765B2 (en) | Organic light emitting display and method for driving the same | |
US20220375375A1 (en) | Display device and method of displaying image in display device | |
CN107393469B (zh) | 一种像素补偿方法、像素补偿装置及显示装置 | |
US20150194096A1 (en) | Organic light emitting display device and driving method thereof | |
KR20230078976A (ko) | 표시 장치 및 그의 영상 표시 방법 | |
KR20190021756A (ko) | 영상 처리 방법 및 이를 이용한 표시 장치 | |
KR101987424B1 (ko) | 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법 | |
KR102304893B1 (ko) | 디스플레이 패널, 디스플레이 패널의 픽셀 휘도 보상 방법 및 픽셀 파라미터들을 보상하기 위한 방법 | |
KR102315266B1 (ko) | 휘도보상 시스템 및 방법, 이를 구비한 표시장치 | |
CN111833795B (zh) | 显示装置及显示装置的mura补偿方法 | |
US20220246108A1 (en) | Display system performing display panel compensation and method of compensating display panel | |
US11158287B2 (en) | Methods and systems for compressing and decompressing display demura compensation data | |
KR20230154410A (ko) | 유기 발광 표시 장치 및 그 구동방법 | |
KR20150062119A (ko) | 압축 장치 및 압축 방법 | |
KR102555096B1 (ko) | 데이터 압축 방법 및 이를 이용한 유기 발광 다이오드 표시 장치 | |
US20160225305A1 (en) | Display device | |
KR20160010163A (ko) | 유기전계 발광표시장치 및 이의 데이터 처리방법 | |
CN111787331B (zh) | 显示数据的压缩方法、压缩装置及显示装置 | |
KR102622956B1 (ko) | 보상 데이터 처리 장치 및 방법과 이를 이용한 유기 발광 다이오드 표시 장치 | |
KR102581838B1 (ko) | 보상 데이터 처리 방법과 이를 이용한 유기 발광 다이오드 표시 장치 | |
KR102660176B1 (ko) | 누적 데이터 생성 장치 및 표시 장치 | |
KR102565661B1 (ko) | 영상 처리 장치 및 방법, 디스플레이 장치 | |
US20090066719A1 (en) | Image dithering based on farey fractions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |