KR102600720B1 - 발광소자 및 그 구동방법 - Google Patents

발광소자 및 그 구동방법 Download PDF

Info

Publication number
KR102600720B1
KR102600720B1 KR1020180089783A KR20180089783A KR102600720B1 KR 102600720 B1 KR102600720 B1 KR 102600720B1 KR 1020180089783 A KR1020180089783 A KR 1020180089783A KR 20180089783 A KR20180089783 A KR 20180089783A KR 102600720 B1 KR102600720 B1 KR 102600720B1
Authority
KR
South Korea
Prior art keywords
light emitting
light
emitting cells
disposed
semiconductor layer
Prior art date
Application number
KR1020180089783A
Other languages
English (en)
Other versions
KR20200014522A (ko
Inventor
성동현
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020180089783A priority Critical patent/KR102600720B1/ko
Publication of KR20200014522A publication Critical patent/KR20200014522A/ko
Application granted granted Critical
Publication of KR102600720B1 publication Critical patent/KR102600720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 개시된 발광소자는, 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고, 상기 복수의 발광 셀은 직렬로 연결되고, 상기 복수의 발광 셀 각각은 방출하는 광의 파장 중 세기가 가장 큰 광의 파장이 자외선 파장 영역이고, 상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고, 상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고, 상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치될 수 있다.

Description

발광소자 및 그 구동방법{LIGHT EMITTING DEVICE AND DRIVING METHOD THEREOF}
발명의 실시 예는 발광소자에 관한 것이다.
발명의 실시 예는 복수의 발광 셀을 갖는 자외선 발광 소자에 관한 것이다.
발명의 실시 예는 복수의 발광 셀을 갖는 발광 소자를 구비한 발광 소자 패키지에 관한 것이다.
발명의 실시 예는 복수의 발광 셀을 갖는 발광소자의 구동방법에 관한 것이다.
발광소자의 하나로서 발광 다이오드(LED: Light Emitting Diode)가 많이 사용되고 있다. 발광 다이오드는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선, 자외선과 같은 빛의 형태로 변환한다.
LED 광원은 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 발광하는 장점이 있다. 이러한 LED 광원 조명 분야, 표시분야, 정보통신 기술, 농업, 생명, 해양, 의료 분야에 사용되고 있다.
자외선 LED의 경우, 200nm~400nm의 빛을 발생하며, 단파장 자외선의 경우, 살균, 정화 등에 사용되며, 장파장 자외선의 경우 노광기 또는 경화기 등에 사용될 수 있다.
자외선은 파장이 긴 순서대로 UV-A(315nm~400nm), UV-B(280nm~315nm), UV-C (200nm~280nm) 세 가지로 나뉠 수 있다. UV-A(315nm~400nm) 영역은 산업용 UV 경화, 인쇄 잉크 경화, 노광기, 위폐 감별, 광촉매 살균, 특수조명(수족관/농업용 등) 등의 다양한 분야에 응용되고 있고, UV-B(280nm~315nm) 영역은 의료용으로 사용되며, UV-C(200nm~280nm) 영역은 공기 정화, 정수, 살균 제품 등에 적용되고 있다.
발명의 실시 예는 복수의 발광 셀을 갖는 발광소자를 제공한다.
발명의 실시 예는 복수의 발광 셀을 갖는 자외선 발광 소자를 제공한다.
발명의 실시 예는 복수의 발광 셀의 하부에서 인접한 발광 셀들을 연결해 주는 전극을 포함하는 발광 소자를 제공한다.
발명의 실시 예에 따른 발광 소자를 갖는 발광소자 패키지를 제공한다.
발명의 실시 예는 복수의 발광 셀이 직렬로 연결된 발광 소자의 구동 방법을 제공할 수 있다.
발명의 실시 예는 복수의 발광 셀이 직렬로 연결된 발광 소자의 구동 방법을 제공할 수 있다.
발명의 실시 예에 따른 발광소자는 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고, 상기 복수의 발광 셀은 직렬로 연결되고, 상기 복수의 발광 셀 각각은 방출하는 광의 파장 중 세기가 가장 큰 광의 파장이 자외선 파장 영역이고, 상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고, 상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고, 상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치될 수 있다.
발명의 실시 예에 의하면, 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 복수의 제1전극을 포함하며, 상기 제1전극은 상기 제1절연부와 수직 방향으로 중첩되는 제2돌출부를 포함하며, 상기 제2돌출부는 상기 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치될 수 있다.
발명의 실시 예에 의하면, 상기 복수의 발광 셀 각각에 배치된 제1리세스를 포함하며, 상기 제1리세스는 상기 제2도전형 반도체층의 하면부터 상기 제1도전형 반도체층의 하부까지 관통되며, 상기 제1전극은 상기 제1리세스 내부로 연장되고 상기 제1도전형 반도체층과 전기적으로 연결될 수 있다.
발명의 실시 예에 의하면, 상기 복수의 발광 셀은 서로 이격된 제1, 제2 및 제3 발광 셀을 포함하고, 상기 제1 내지 제3발광 셀은 하부에 배치된 제2전극과 전기적으로 연결되며, 상기 제1 발광 셀에 연결된 제2 전극은 상기 제2 발광 셀에 연결된 제1 전극과 연결되고, 상기 제2 발광 셀에 연결된 제2 전극은 제3 발광 셀에 연결된 제1 전극과 연결될 수 있다.
발명의 실시 예에 의하면, 상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며, 상기 제1돌출부는 상기 제2 발광 셀의 적어도 두 측면에 배치될 수 있다.
발명의 실시 예에 의하면, 상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며, 상기 제1돌출부는 상기 제2발광 셀과 상기 제1발광 셀이 서로 마주보는 영역과, 상기 제2발광 셀과 상기 제3발광 셀이 서로 마주보는 영역에 배치될 수 있다.
발명의 실시 예에 의하면, 상기 제1절연층은 상기 제1리세스에 배치된 제2절연부를 포함하며, 상기 제1절연부의 상면 폭은 상기 발광 셀들 간의 간격보다 넓을 수 있다.
발명의 실시 예에 의하면, 상기 각 발광 셀의 외측은 경사진 측면을 갖는 외부 리세스를 포함하며, 상기 각 발광 셀의 외부 리세스의 깊이는 상기 제1리세스의 깊이와 동일할 수 있다.
발명의 실시 예에 의하면, 상기 제1전극은 상기 제1리세스 내에서 상기 제1도전형 반도체층에 연결된 연결부를 포함하며, 상기 연결부의 길이는 상기 각 발광 셀들의 제1리세스 간의 간격보다 클 수 있다.
발명의 실시 예에 의하면, 상기 제1리세스의 길이는 일 방향으로 긴 길이를 갖고, 상기 제1리세스의 길이 방향은 상기 각 발광 셀 내에서 서로 동일한 방향으로 배치되며, 상기 제1리세스의 길이 방향은 인접한 발광 셀들에 대해 서로 직교하는 방향으로 배치될 수 있다.
발명의 실시 예에 의하면, 상기 복수의 발광 셀의 상면은 요철부, 및 상기 복수의 발광 셀 사이의 영역에 배치된 반사부를 포함할 수 있다.
발명의 실시 예에 의하면, 상기 복수의 발광 셀 각각은 280nm 이하의 파장을 발광할 수 있다.
발명의 실시 예에 따른 발광소자 패키지는, 상기에 개시된 발광 소자; 상기 발광 소자 상에 투광성 필름; 및 상기 발광 소자의 하부에 지지 부재를 포함할 수 있다.
발명의 실시 예에 따른 발광 소자 구동 방법은, 도전성 기판; 상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀; 및 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;을 포함하고, 상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고, 상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고, 상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치된 발광 소자를 포함하며, 상기 발광 소자는 상기 복수의 발광 셀이 직렬로 연결되어 제공되며, 미리 설정된 듀티 사이클의 펄스 폭으로 조절된 구동 전류에 의해 구동되는 단계; 상기 구동 전류에 의해 상기 각 발광 셀이 발광하는 광 파장 중에서 세기가 가장 큰 자외선 파장을 발광하는 단계; 상기 구동에 따른 발열 온도 및 피드백되는 전압에 의해 상기 펄스 폭이 가변되는 단계를 포함할 수 있다.
발명의 실시 예에 의하면, 상기 펄스 폭은 상기 복수의 발광 셀이 갖는 커패시턴스 값들의 합에 의한 시정 수 값에 대응되는 최소 펄스 폭으로 제공될 수 있다.
발명의 실시 예는 복수의 발광 셀을 배치하여 고전압용 발광소자의 신뢰성을 개선시켜 줄 수 있다.
발명의 실시 예는 복수의 발광 셀을 배치하여 고전류용 발광소자의 신뢰성을 개선시켜 줄 수 있다.
발명의 실시 예는 자외선 파장 또는 280nm 이하의 파장을 발광하는 복수의 발광 셀들을 직렬 또는 병렬로 연결하는 연결 전극의 면적을 증가시켜 주어, 전류 확산을 개선시켜 줄 수 있다.
발명의 실시 예는 발광소자의 복수의 발광 셀을 직렬로 연결시켜 주어, 발광소자의 전체 커패시턴스를 줄여 주고 펄스 응답 특성을 개선시켜 줄 수 있다.
발명의 실시 예는 복수의 발광 셀을 발광소자의 펄스 구동을 통해 발광 소자의 발열을 낮출 수 있다.
발명의 실시 예는 복수의 발광 셀을 갖는 발광소자의 펄스 구동을 통해 전류 주입을 증가시켜 줄 수 있다.
발명의 실시 예는 펄스 구동을 통해 복수의 발광 셀을 갖는 발광소자의 광 출력을 높여줄 수 있다.
발명의 실시 예는 펄스 구동을 통해 복수의 발광 셀을 갖는 발광소자의 광 출력의 개선에 따라 살균력을 높여줄 수 있다.
발명의 실시 예는 자외선 발광소자 및 이를 갖는 패키지의 신뢰성을 개선시켜 줄 수 있다.
도 1은 발명의 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다.
도 2는 도 1의 발광소자의 A-A측 단면도의 예이다.
도 3은 도 2의 발광소자의 부분 확대도이다.
도 4는 도 1의 발광소자 상에서 발광 셀들 사이의 영역과 인접한 발광 셀들을 연결하는 제2연결 전극의 영역을 나타낸 도면이다.
도 5는 도 3의 발광소자에서 발광셀들 사이에 반사부가 배치된 예이다.
도 6은 도 4의 발광소자 상에서 각 발광 셀들의 에지 영역을 나타낸 도면이다.
도 7은 도 1의 발광소자의 접촉 전극의 다른 예를 나타낸 평면도이다.
도 8은 도 7의 발광소자의 접촉 전극의 변형 예를 나타낸 평면도이다.
도 9는 발명의 다른 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다.
도 10은 도 9는 발광소자의 다른 예이다.
도 11은 발명의 실시 예에 따른 발광소자를 갖는 발광소자 패키지의 예이다.
도 12는 발명의 실시 예에 따른 발광소자의 구동 장치를 나타낸 블록 구성도이다.
도 13은 발명의 실시 예에 따른 발광소자의 구동 회로의 예를 나타낸 도면이다.
도 14는 발명의 실시 예에 따른 발광소자의 펄스 예를 나타낸 도면이다.
도 15는 발명의 실시 예에 따른 발광소자의 구동 방법에 있어서, 듀티 사이클과 정격 전류의 관계를 나타낸 나타낸 그래프이다.
도 16은 발명의 실시 예에 따른 발광소자의 구동 방법에 있어서, 시정수에 따른 커패시턴스의 충전 및 방전의 관계를 나타낸 그래프이다.
도 17은 발명의 실시 예에 따른 발광소자의 구동 방법을 나타낸 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다. 또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “및(와) B, C중 적어도 하나(또는 한 개 이상)”로 기재되는 경우 A,B,C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 확정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다. 또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자에 대해 상세히 설명하도록 한다.
도 1은 발명의 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이며, 도 2는 도 1의 발광소자의 A-A측 단면도의 예이고, 도 3은 도 2의 발광소자의 부분 확대도이며, 도 4는 도 1의 발광소자 상에서 발광 셀들 사이의 영역과 인접한 발광 셀들을 연결하는 제2연결 전극의 영역을 나타낸 도면이다.
도 1 내지 도 4를 참조하면, 발광소자(100)는 2개 이상의 발광 셀을 포함할 수 있다. 발광소자(100)에서 적어도 2개의 발광 셀은 제1방향으로 배치되거나, 제2방향으로 배치되거나, 제1,2방향으로 배치될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀은 단일 도전성 기판 상에 배치될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀 중 적어도 하나는 단일 도전성 기판과 전기적으로 연결될 수 있다. 상기 발광소자(100)에서 적어도 2개의 발광 셀은 서로 병렬로 연결되거나, 서로 직렬로 연결될 수 있다. 예컨대, 3개 또는 4개 이상의 발광 셀이 단일의 도전성 기판 상에서 서로 직렬로 연결되거나 병렬로 연결될 수 있다. 상기 복수의 발광 셀들은 소정 간격을 갖고 서로 이격될 수 있다. 상기 제1방향은 가로 방향 또는 X방향이거나, 제2방향은 세로 방향이거나 Y 방향일 수 있다. 상기 제1 및 제2방향은 서로 직교하며, 제3방향은 Z 방향이거나 수직 또는 두께 방향이며 상기 제1 및 제2방향과 직교할 수 있다.
발명의 실시 예는 복수의 발광 셀을 갖는 제1그룹과, 복수의 발광 셀을 갖는 제2그룹이 도전성 기판 상에 배치될 수 있으며, 제1그룹과 제2그룹은 서로 병렬로 연결되거나, 서로 별도로 구동될 수 있다. 상기 제1,2그룹 각각은 2개 이상의 발광 셀 또는 3개 이상의 발광 셀을 포함할 수 있다. 여기서, 상기 이격된 발광 셀들은 각 발광 셀의 반도체층들과 다른 발광 셀의 반도체층들이 서로 분리된 예이다. 이하, 상기 발광소자(100)에서는 설명의 편의를 위해, 3개 이상의 발광 셀로 설명하기로 하며, 이에 대해 한정하지는 않는다.
상기 발광소자(100)는 복수의 발광 셀(111,112,113,114)을 포함할 수 있다. 상기 복수의 발광 셀(111,112,113,114)은 적어도 4개의 발광 셀들이 제1 및 제2방향으로 배열된 예이다. 즉, 적어도 4개의 발광 셀들은 매트릭스 형상 또는 격자 형상으로 배치될 수 있다. 상기 복수의 발광 셀(111,112,113,114)은 제1방향 및 제2방향으로 배열될 수 있으며, 직렬로 연결될 수 있다. 상기 발광 셀(111,112,113,114)들은 그룹 단위로 구동될 수 있으며, 예컨대, 동시에 구동되거나, 순차적으로 구동되거나, 행 단위 또는 열 단위로 구동될 수 있다. 상기 복수의 발광 셀(111,112,113,114) 중 적어도 하나는 다른 발광 셀과 동일한 사이즈이거나 다른 사이즈일 수 있다.
상기 발광 소자(100)는 외측에 배치된 제1 내지 제4측면(S1,S2,S3,S4)를 포함할 수 있다. 상기 발광 소자(100)에서 제1 및 제4발광 셀(111,114)은 제1측면(S1)에 인접하며, 제2 및 제3발광 셀(112,113)은 제1측면(S1)의 반대측 제2측면(S2)에 인접할 수 있다. 상기 제1 및 제2발광 셀(111,112)는 제3측면(S3)에 인접하며, 제3 및 제4발광 셀(113,114)은 제4측면(S4)에 인접하게 배치될 수 있다. 여기서, 상기 제1 및 제2측면(S1,S2)은 서로 대향되거나 서로 마주하는 면일 수 있다. 상기 제3 및 제4측면(S3,S4)은 서로 대향되거나 서로 마주할 수 있다. 상기 발광 소자(100)는 탑뷰 형상이 정사각형 또는 직사각형과 같은 다각형 형상이거나, 원 형상일 수 있다.
예컨대, 제1발광 셀(111)은 제2발광 셀(112)과 직렬로 연결되며, 상기 제2발광 셀(112)은 제3발광 셀(113)과 직렬로 연결되며, 상기 제3발광 셀(113)은 제4발광 셀(114)과 직렬로 연결될 수 있다. 상기 제1발광 셀(111)은 도전성 기판(81)과 전기적으로 연결되며, 상기 제4발광 셀(114)은 패드(91)와 전기적으로 연결될 수 있다.
상기 발광 소자(100)에서 패드(91)는 상기 복수의 발광 셀(111,112,113,114) 중 적어도 하나의 외측에 배치될 수 있다. 상기 패드(91)는 직렬로 연결된 발광 셀들의 어레이 또는 그룹의 출력 단에 연결되거나, 입력 단에 연결될 수 있다. 다른 예로서, 상기 패드는 복수로 배치될 수 있으며, 상기 복수의 패드는 동일한 발광 셀에 배치되거나, 서로 다른 발광 셀에 배치될 수 있다. 상기 복수의 패드는 동일한 발광 셀과 전기적으로 연결되거나, 서로 다른 발광 셀과 전기적으로 연결될 수 있다.
상기 발광 셀(111,112,113,114)들 간의 제1간격(d1)은 제1방향과 제2방향에서 서로 동일할 수 있다. 상기 제1간격(d1)은 50 마이크로 미터 이하 예컨대, 10 내지 50 마이크로 미터의 범위일 수 있다. 상기 발광 셀(111,112,113,114)들 사이의 갭(115)은 최소 제1간격(d1)의 폭을 가질 수 있으며, 상기 갭(115)의 최대 폭은 상기 발광 셀의 상단 사이의 간격일 수 있다.
상기 발광 소자(100)는 직렬로 연결된 복수의 발광 셀(111,112,113,114)을 갖는 소자로서, 펄스 폭 변조(PWM) 신호에 의해 구동될 수 있다. 상기 발광 소자(100)는 펄스 구동을 통해 각 발광 셀로부터 발생된 발열 문제를 줄일 수 있다. 상기 발광 소자(100)는 펄스 폭 변조 신호로 구동시켜 줌으로써, 전류 주입을 증가시켜 줄 수 있고 광 출력도 개선시켜 줄 수 있다. 또한 발광 소자는 자외선 파장 예를 들면, 200nm~280nm의 파장을 발광하게 되며, 이러한 자외선 발광 소자가 펄스 구동하게 되므로, 광 출력에 따른 살균력을 높여줄 수 있다. 상기 복수의 발광 셀(111,112,113,114) 각각은 방출하는 광의 파장 중 세기가 가장 큰 광의 파장이 자외선 파장이며, 예컨대 220 nm 내지 280nm 범위일 수 있다.
도 2를 참조하면, 상기 발광 소자(100)에서 각 발광 셀(111,112,113,114)은 발광 구조물을 포함할 수 있다. 상기 각 발광 셀의 발광 구조물은 동일한 반도체 적층 구조를 포함할 수 있다. 상기 각 발광 셀은 제1도전형 반도체층(11), 활성층(12), 및 제2 도전형 반도체층(13)을 포함할 수 있다. 상기 각 발광 셀(111,112,113,114)은 상기 제1도전형 반도체층(11)과 상기 활성층(12) 사이에는 초격자 구조층 및 클래드층 중 적어도 하나가 배치될 수 있다. 상기 제2도전형 반도체층(13)과 상기 활성층(12) 사이에는 전자 차단층이나 클래드층 중 적어도 하나가 배치될 수 있다. 상기 초격자 구조는 서로 다른 반도체층 또는 서로 다른 굴절률을 갖는 층들이 교대로 배치된 적층 구조를 포함할 수 있다.
상기 활성층(12)은 상기 제1도전형 반도체층(11)과 상기 제2 도전형 반도체층(13) 사이에 배치될 수 있다. 상기 활성층(12)은 상기 제1 도전형 반도체층(11) 아래에 배치될 수 있으며, 상기 제2 도전형 반도체층(13)은 상기 활성층(12) 아래에 배치될 수 있다.
상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트 예컨대, n형 도펀트가 첨가된 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층(13)은 제2 도전형 도펀트 예컨대, p형 도펀트가 첨가된 p형 반도체층을 포함할 수 있다. 또한 반대로, 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(13)이 n형 반도체층으로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층(11,13)과 활성층(12)은 화합물 반도체층으로 구현될 수 있다. 상기 화합물 반도체층은, II족-VI족 화합물 반도체 및 III족-V족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1도전형 반도체층(11)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 상기 제1도전형 반도체층(11)의 상면은 러프(rough)한 요철부(f1)로 형성될 수 있으며, 이러한 요철부(f1)는 광 추출 효율을 개선시켜 줄 수 있다.
상기 활성층(12)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(13)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(12)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(12)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(12)은 우물층 및 장벽층의 페어를 포함할 수 있다. 상기 활성층(12)이 다중 우물 구조로 구현된 경우, 상기 활성층(12)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있다. 상기 우물층/장벽층의 페어는 InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs을 포함하는 그룹 중에서 선택된 적어도 하나를 포함할 수 있다.
상기 제2 도전형 반도체층(13)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 또는 (AlxGa1 -x)yIn1 - yP(0≤x≤1, 0≤y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(13)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 발광 셀(111,112,113,114)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(13) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광구조물(10)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 셀(111,112,113,114)는 청색, 녹색, 적색 또는 자외선 파장의 광을 발광할 수 있다. 상기 발광 셀(111,112,113,114)들은 서로 동일한 피크 파장을 발광할 수 있다. 상기 발광 셀(111,112,113,114)는 방출하는 광주에서 세기가 가장 큰 파장이 자외선 파장을 발광할 수 있다.
예를 들면, 상기 발광 셀(111,112,113,114)는 방출된 파장 중에서 세기가 가장 큰 자외선 파장 영역을 발광하거나, 280nm 이하이거나 200nm 내지 280nm의 자외선 파장을 발광할 수 있으며, 상기 제1 및 제2도전형 반도체층(11,13)은 AlGaN계 반도체를 포함할 수 있다. 실시 예에 따른 활성층(12)의 우물층 및 장벽층의 페어는 AlGaN/AlGaN으로 구현될 수 있다. 상기 장벽층의 알루미늄 조성은 상기 우물층의 알루미늄의 조성보다 높을 수 있다. 상기 우물층의 알루미늄 조성은 20% 내지 40% 범위일 수 있으며, 상기 장벽층의 알루미늄 조성은 40% 내지 95% 범위일 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 가질 수 있다. 상기 장벽층은 상기 우물층의 두께보다 두꺼운 두께를 가질 수 있다. 상기 우물층의 두께는 3nm 내지 5nm 범위 또는 2nm 내지 4nm 범위일 수 있다. 상기 우물층의 두께가 상기 범위보다 얇으면 캐리어의 구속 효율이 낮아지고, 상기 범위보다 두꺼우면 캐리어를 과도하게 구속하게 되는 문제가 있다. 상기 장벽층의 두께는 4nm 내지 20nm 범위 또는 4nm 내지 10nm 범위일 수 있다. 상기 장벽층의 두께가 상기 범위보다 얇은 경우 전자의 차단 효율이 낮아지고, 상기 범위보다 두꺼우면 전자를 과도하게 차단하게 되는 문제가 있다. 이러한 장벽층의 두께, 광의 파장과 양자 우물 구조에 따라 각 캐리어를 우물층에 효과적으로 구속시켜 줄 수 있다. 상기 장벽층은 도펀트를 포함할 수 있으며, 예컨대 n형 도펀트를 포함할 수 있다. 상기 장벽층은 n형 도펀트가 첨가되므로, n형의 반도체층이 될 수 있다. 상기 장벽층이 n형 반도체층인 경우, 활성층(12)으로 주입되는 전자의 주입 효율이 증가될 수 있다.
상기 활성층(12)과 상기 제2도전형 반도체층 사이에는 전자 차단층이 배치될 수 있다. 상기 전자 차단층은 상기 장벽층의 밴드 갭보다 넓은 밴드 갭을 포함할 수 잇다. 상기 전자 차단층은 단층 또는 다층 구조를 포함할 수 있다. 상기 전자 차단층은 AlN계 반도체 및 AlGaN계 반도체 중 적어도 하나를 포함할 수 있다.
상기 복수의 발광 셀(111,112,113,114) 각각은 하나 또는 복수의 제1리세스(h1)를 포함할 수 있다. 상기 제1리세스(h1)는 상기 제2도전형 반도체층(13)의 하면을 통해 상기 활성층(12)의 상면에 관통되고 상기 제1도전형 반도체층(11)의 내부가 노출될 수 있다. 상기 제1리세스(h1)는 각 발광 셀 내부에 복수로 배치될 수 있다. 상기 제1리세스는 제2도전형 반도체층(13)의 하면부터 상기 제1도전형 반도체층(11)의 상면 방향으로 갈수록 폭 또는 직경이 줄어들 수 있다. 상기 제1리세스(h1)에는 제1접촉 전극(c1)이 배치될 수 있다. 상기 제1접촉 전극(c1)은 상기 각 제1리세스(h1) 내에서 상기 제1도전형 반도체층(11)과 접촉될 수 있다. 상기 제1접촉 전극(c1)은 금속 또는 비 금속 재질을 포함할 수 있다. 상기 제1접촉 전극(c1)은 예컨대, Cr, V, W, Ti, Zn, Ni, Cu, Al, Au, Mo 중에서 적어도 하나를 포함할 수 있다.
상기 복수의 발광 셀(111,112,113,114) 사이의 갭(115)의 하부에는 외부 리세스(r1)가 배치될 수 있다. 상기 외부 리세스(r1)는 상기 발광 셀들 간의 제1간격(d1)보다 더 넓은 제2간격(d2)로 배치될 수 있다. 상기 제2간격(d2)은 제1간격(d1)보다 크게 배치될 수 있다. 상기 외부 리세스(r1)는 각 발광 셀(111,112,113,114)의 하부 측면에 대해 수평한 직선에 대해 91도 이상의 각도로 경사질 수 있다. 상기 각 발광 셀(111,112,113,114)의 상부 측면은 수평한 직선에 대해 91도 이상의 각도로 경사질 수 있다. 상기 제1간격(d1)은 상기 발광 셀(111,112,113,114) 중에서 인접한 활성층(12) 간의 간격이거나, 인접한 제1도전형 반도체층(11)의 하면 간의 간격일 수 있다. 상기 제1,2리세스(h1,r1)는 동일한 에칭 공정을 통해 형성될 수 있어, 서로 동일한 깊이(d4)를 가질 수 있다. 상기 깊이(d4)는 상기 제2도전형 반도체층(13)의 하면에서 상기 제1도전형 반도체층(11)의 하부까지의 거리일 수 있다.
상기 발광 소자(100)는 복수의 발광 셀(111,112,113,114)를 지지하는 도전성 기판(81)과, 상기 도전성 기판(81)과 상기 발광 셀(111,112,113,114) 사이에 제1전극(83), 제2전극(60), 적어도 하나의 제1연결부(c2), 적어도 하나의 연결 전극(85,86,87)을 포함할 수 있다. 상기 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에는 절연층(30,40,50)이 배치될 수 있다. 상기 절연층(30,40,50)은 상기 발광 셀(111,112,113,114), 상기 제1,2전극(83,60), 상기 제1연결부(c2)와 연결 전극(85,86,87), 및 상기 도전성 기판(81) 간을 선택적으로 절연시켜 줄 수 있다.
상기 도전성 기판(81)은 상기 복수의 발광 셀(111,112,113,114)를 지지하는 층으로서, 열 전도성 및 전기 전도성의 재질을 포함할 수 있다. 상기 도전성 기판(81)은 금속 재질, 예를 들어, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Cu-W 중 적어도 하나를 포함할 수 있다. 다른 예로서, 발광소자는 지지하는 부재로서 불순물이 주입된 반도체 기판(예: Si, Ge, GaN, GaAs, ZnO, SiC, SiGe 등) 중에서 형성될 수 있다.
상기 도전성 기판(81)의 두께는 발광 소자 두께의 80% 이상이며, 30 마이크로 미터 이상이거나, 30 내지 300 마이크로미터의 범위일 수 있다. 상기 도전성 기판(81)는 단층 또는 다층 구조로 형성될 수 있다.
상기 도전성 기판(81)의 하부에는 본딩 층이 배치될 수 있다. 상기 도전성 기판(81)의 상부에는 제1전극(83) 및 제3절연층(50)이 배치될 수 있다. 상기 도전성 기판(81)과 상기 제1전극(83) 사이에는 금속 재질로 형성된 확산 방지층 및 본딩층 중 적어도 하나를 포함할 수 있다. 상기 확산 방지층 및 본딩층은 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 및 이들의 선택적인 합금 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 도전성 기판(81)의 하면 면적은 상기 복수의 발광 셀(111,112,113,114)의 하면 면적의 합보다 넓을 수 있다. 상기 도전성 기판(81)의 상면 외곽부는 상기 발광 셀(111,112,113,114)의 측면보다 더 외측으로 돌출될 수 있다. 상기 도전성 기판(81)은 상기 발광 셀(111,112,113,114) 및 상기 패드(91)와 수직 방향으로 중첩될 수 있다.
상기 제1전극(83)은 적어도 하나의 발광 셀과 도전성 기판(81) 사이에 배치될 수 있다. 상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에 배치될 수 있다.
상기 제1전극(83)은 상기 도전성 기판(81)과 전기적으로 연결될 수 있다. 상기 제1전극(83)은 상기 도전성 기판(81)과 상기 제1발광 셀(111)의 제1도전형 반도체층(11)과 전기적으로 연결될 수 있다.
상기 제1전극(83)은 상기 제1발광 셀(1111)의 하부에 배치될 수 있다. 상기 제1전극(83)은 상기 제2,3,4발광 셀(112,113,114)과 수직 방향으로 중첩되지 않을 수 있다. 상기 제1전극(83)은 상기 제2 내지 제4발광 셀(112,113,114)로부터 이격될 수 있다. 도 4와 같이, 상기 제1전극(83)의 상면 면적은 상기 제1발광 셀(111)의 하면 면적보다 작을 수 있다. 상기 제1전극(83)의 상면 면적은 상기 도전성 기판(81)의 상면 면적의 1/4 이하일 수 있다. 상기 제1전극(83)의 상면 면적이 상기 제1발광 셀(111)의 하면 면적보다 작게 배치되어, 인접한 발광 셀에 연결된 전극들과의 간섭을 줄여줄 수 있다.
상기 제1전극(83)은 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo, 및 이들 중 적어도 하나를 갖는 합금의 물질 중에서 적어도 하나를 포함할 수 있다. 상기 제1전극(83)의 두께는 300내지 900nm 범위로 형성될 수 있다.
상기 제1전극(83)은 제1연결부(c2)를 포함할 수 있으며, 상기 제1연결부(c2)는 상기 제1전극(83)으로부터 상기 제1도전형 반도체층(11) 방향으로 연장되거나 돌출될 수 있다. 상기 제1연결부(c2)는 상기 제1전극(83)과 동일한 재질이거나 다른 재질일 수 있다. 상기 제1연결부(c2)의 하부에는 하부 리세스(r2)가 배치될 수 있으며, 상기 하부 리세스(r2)는 제1발광 셀(111) 방향으로 오목한 구조이다. 상기 하부 리세스(r2)는 상기 도전성 기판(81)의 일부가 돌출되어 배치될 수 있다.
상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114) 아래에 각각 배치될 수 있다. 상기 제2전극(60)은 상기 각 발광 셀(111,112,113,114)의 제2도전형 반도체층(13)의 하부에 배치되며 상기 제2도전형 반도체층(13)과 전기적으로 연결될 수 있다. 상기 제2전극(60)은 접촉층(15) 및 반사층(62)을 포함할 수 있다. 상기 접촉층(61)은 상기 반사층(62)과 제2도전형 반도체층(13) 사이에 배치되며, 상기 반사층(62)은 상기 접촉층(61)과 상기 제2절연층(40) 사이에 배치될 수 있다. 상기 접촉층(61) 및 반사층(62)은 서로 다른 도전성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 접촉층(61)은 상기 제2 도전형 반도체층(13)에 접촉될 수 있다. 상기 접촉층(61)은 상기 제2 도전형 반도체층(13)과 오믹 접촉을 형성할 수 있다. 상기 접촉층(61)은 예컨대 전도성 산화막, 전도성 질화물 또는 금속으로 형성될 수 있다. 예컨대, 상기 접촉층(61)은 ITO(Indium Tin Oxide), ITON(ITO Nitride), IZO(Indium Zinc Oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx, NiO, Pt, Ag, Ti 중에서 적어도 하나로 형성될 수 있다.
상기 반사층(62)은 상기 접촉층(61)과 각 연결 전극(85,86,87) 사이에 배치되고 상기 접촉층(61) 및 각 연결 전극(85,86,87)과 전기적으로 연결될 수 있다. 상기 반사층(62)은 상기 발광 셀(111,112,113,114)로부터 입사되는 빛을 반사할 수 있다. 상기 반사층(62)은 광 반사율이 70% 이상인 금속으로 형성될 수 있다. 예컨대, 상기 반사층(62)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Cu, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또한, 상기 반사층(62)은 상기 금속 또는 합금과 ITO(Indium-Tin-Oxide), IZO(Indium-Zinc-Oxide), IZTO(Indium-Zinc-Tin-Oxide), IAZO(Indium-Aluminum-Zinc-Oxide), IGZO(Indium-Gallium-Zinc-Oxide), IGTO(Indium-Gallium-Tin-Oxide), AZO(Aluminum-Zinc-Oxide), ATO(Antimony-Tin-Oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(62)은 Ag, Al, Ag-Pd-Cu 합금, 또는 Ag-Cu 합금 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 상기 반사층(62)은 Ag 층과 Ni 층이 교대로 형성될 수도 있고, Ni/Ag/Ni, 혹은 Ti 층, Pt 층을 포함할 수 있다. 다른 예로서, 상기 접촉층(61)은 상기 반사층(62) 아래에 형성되고, 적어도 일부가 상기 반사층(62)을 통과하여 상기 제2도전형 반도체층(13)과 접촉될 수도 있다. 다른 예로서, 상기 반사층(62)은 상기 접촉층(61)의 아래에 배치되고, 일부가 상기 접촉층(61)을 통과하여 상기 제2도전형 반도체층(13)과 접촉될 수 있다.
상기 제2전극(60)은 상기 반사층(62) 아래에 배치된 캡핑층(capping layer)을 포함할 수 있다. 상기 캡핑층(35)은 상기 반사층(62)과 각 연결 전극(85,86,87)을 연결해 줄 수 있다. 상기 캡핑층은 금속으로 형성될 수 있으며, 예컨대 Au, Cu, Ni, Ti, Ti-W, Cr, W, Pt, V, Fe, Mo 물질 중에서 적어도 하나를 포함할 수 있다. 상기 캡핑층은 상기 반사층(62)을 보호할 수 있다.
여기서, 상기 패드(91)는 상기 제2전극(60) 위에 배치될 수 있다. 상기 패드(91)는 상기 제2전극(60)의 반사층(62) 상에 배치될 수 있다. 상기 패드(91)의 아래에 배치된 상기 제2전극(60)는 제4발광 셀(114)의 측면보다 더 외측으로 배치될 수 있다. 상기 패드(91)는 단층 또는 다층으로 형성될 수 있다. 상기 패드(91)는 Ti, Ag, Cu, Au 중 적어도 1개를 포함하여 형성될 수 있다. 예를 들어, 상기 패드(91)는 다층인 경우 Ti/Ag/Cu/Au의 적층 구조이거나, Ti/Cu/Au 적층 구조일 수 있다. 상기 패드(91)는 상기 제4발광 셀(114)의 코너 일부에 배치된 리세스 영역(91A)에 배치될 수 있다. 상기 제4발광 셀(114)의 면적은 다른 발광 셀의 면적보다 작을 수 있다.
상기 제1전극(83)의 제1연결부(c2)는 발광 셀(111,112,113,114)의 연결 방식에 따라 하나 또는 복수로 배치될 수 있다. 예컨대, 상기 복수의 발광 셀(111,112,113,114)을 직렬로 연결한 경우 상기 제1연결부(c2)는 한 개일 수 있으며, 병렬로 연결한 경우 2개 이상일 수 있다. 상기 연결 전극(85,86,87)는 복수의 발광 셀(111,112,113,114)를 직렬로 연결할 경우, 발광 셀 개수보다 하나 작게 배치될 수 있다. 예컨대, 4개의 발광 셀이 배치된 경우, 상기 연결 전극(85,86,87)은 3개로 배치될 수 있다.
여기서, 절연층은 제1 내지 제3절연층(30,40,50)을 포함할 수 있다. 제1 내지 제3절연층(30,40,50) 중 적어도 하나 또는 모두는 상기 발광 셀(111,112,113,114)과 상기 도전성 기판(81) 사이에 배치될 수 있다.
상기 제1절연층(30)은 상기 발광 셀(111,112,113,114)의 하부 및 둘레에 배치되고 제1전극(83) 및 연결 전극(85,86,87)의 위에 배치될 수 있다. 상기 제2절연층(40)은 제2전극(60)의 하부 및 둘레에 배치되고 상기 제1전극(83)과 연결전극(85,86,87)의 상부에 배치될 수 있다. 상기 제3절연층(50)은 상기 연결 전극(85,86,87)과 상기 도전성 기판(81) 사이에 배치될 수 있다.
상기 제1절연층(30)은 상기 제1연결부(c2)과 제4연결부(c4)의 둘레에 배치될 수 있다. 상기 제1절연층(30)은 상기 복수의 발광 셀(111,112,113,114) 사이에 배치된 제1절연부(31) 및 상기 제1리세스(h1)에 배치된 제2절연부(33)를 포함할 수 있다. 상기 제1,2절연부(31,33)는 제1절연층(30)의 형성 과정에서 동시에 형성될 수 있다. 상기 제1절연층(30)은 상기 제2전극(60)을 형성하기 전에 형성되거나, 상기 제2전극(60)을 형성한 다음 형성될 수 있다.
도 1 및 도 3과 같이, 상기 제1절연부(31)는 상기 도전성 기판(81) 상에서 상기 복수의 발광 셀(111,112,113,114)의 상면 방향으로 돌출된 제1돌출부(p1)를 포함할 수 있다. 상기 제1돌출부(p1)의 상면은 상기 발광 셀들의 활성층(12)의 상면보다 높게 배치될 수 있다. 상기 제1돌출부(p1)의 상면은 상기 발광 셀들의 제1도전형 반도체층(11)의 상면보다 낮게 배치될 수 있다. 상기 제1돌출부(p1)의 상면 폭은 상기 발광 셀들 간의 간격(d1)보다 클 수 있다. 상기 제1돌출부(p1)의 길이는 인접한 발광 셀들 사이를 따라 연장된 길이로서, 상기 각 발광 셀의 한 변의 길이보다는 클 수 있다.
도 1과 같이, 상기 제1돌출부(p1)는 제1 및 제2발광 셀(111,112) 사이와 상기 제3 및 제4발광 셀(113,114) 사이에 배치될 수 있다. 상기 제1돌출부(p1)는 제2 및 제3발광 셀(112,113) 사이와 상기 제1 및 제4발광 셀(111,114) 사이에 배치될 수 있다. 상기 제1돌출부(p1)는 상기 발광 셀(111,112,113,114)들의 두 측면 상에 배치될 수 있다. 상기 제1돌출부(p1)는 서로 마주보는 두 발광 셀(111,112,113,114)들 사이에 배치될 수 있다.
예컨대, 상기 제1절연층(30)은 산화물 또는 질화물로 구현될 수 있다. 예를 들어, 상기 제1절연층(30)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 예컨대, 상기 제1절연층(30)의 두께는 100 나노미터 이상이거나 100 내지 2000 나노미터의 범위로 형성될 수 있다. 상기 제1절연층(30)의 두께가 100 나노미터 미만으로 형성될 경우 절연 특성에 문제가 발생 될 수 있으며, 상기 제1절연층(30)의 두께가 2000 나노미터 초과로 형성될 경우에 후 공정 단계에서 깨짐이 발생 될 수 있다. 상기 제1절연층(30)은 상기 제1접촉 전극(c1)의 측면에 접촉되며, 상기 접촉층(61) 및 반사층(62)에 접촉될 수 있다. 상기 제2절연부(33)는 상기 반사층(62)과 상기 제2도전형 반도체층(13) 사이에 배치될 수 있다. 상기 제2절연부(33)는 상기 제2도전형 반도체층(13)의 하면에 접촉될 수 있다.
상기 발광 셀(111,112,113,114)들 사이의 영역에서 상기 제1절연부(31)의 상면 및 하면의 폭은 상기 발광 셀(111,112,113,114) 간의 간격(d1)보다 클 수 있다. 상기 제1절연부(31)의 상면 폭 또는 상기 제1돌출부(p1)의 상면 폭은 상기 발광 셀(111,112,113,114) 간의 최소 간격(d1)보다 클 수 있다. 이에 따라 제1절연부(31)의 양 측면은 상기 각 발광 셀(111,112,113,114)의 측면 단부보다 더 내측에 배치됨으로써, 상기 제1도전형 반도체층(11)의 하부와 접촉되고 수직 방향으로 중첩될 수 있다. 상기 제1절연부(31)는 상기 각 발광 셀(111,112,113,114)의 제1도전형 반도체층(11)의 하부 면 아래에 배치되어, 습기 침투를 방지할 수 있다.
상기 제1절연층(30)에서 제1,2절연부(31,33)는 서로 동일한 절연 재질이거나 서로 다른 절연 재질로 배치될 수 있다. 예컨대, 상기 제1절연부(31)는 DBR(Distributed Bragg Reflector) 구조를 갖는 반사 재질로 배치될 수 있다.
상기 제1전극(83)의 제1연결부(c2)는 상기 제1발광 셀(1111) 내부에 배치된 제1접촉 전극(c1)과 접촉되고 전기적으로 연결될 수 있다. 상기 제1연결부(c2) 및 상기 제1접촉 전극(c1)의 주변에는 제1절연층(30)의 제2절연부(33)가 배치될 수 있다. 상기 제2절연부(33)는 상기 제1리세스(h1)의 표면과 상기 각 발광 셀(111,112,113,114)의 하면에 배치될 수 있다. 상기 제2절연부(33)는 상기 제1리세스(h1)의 표면에 배치된 제2도전형 반도체층(13), 활성층(12) 및 제1도전형 반도체층(11)과 접촉될 수 있다. 상기 제2절연부(33)의 일부는 상기 제2도전형 반도체층(13)의 하면에 연장될 수 있다. 상기 제2절연부(33)는 상기 제1연결부(c2) 및 상기 제1접촉 전극(c1)과 상기 활성층(12) 및 제2도전형 반도체층(13)과의 접촉을 차단하게 된다. 상기 제2절연부(33) 및 제1절연부(31)는 제2절연층(40)과 연결될 수 있다. 상기 제1 및 제2절연층(30,40)이 동일한 재질인 경우, 두 층의 경계 면은 없을 수 있다.
상기 제2절연층(40)은 상기 제2전극(60)의 하면 및 측면을 커버하게 된다. 상기 제2절연층(40)은 상기 각 발광 셀(111,112,113,114)의 하부에 배치된 제2전극(60)의 하부 및 둘레를 절연하게 된다. 상기 제2절연층(40)은 상기 제2전극(60)과 제1전극(83)이나, 연결 전극(83,85,87)과의 연결을 차단하게 된다.
상기 제2절연층(40)의 일부는 상기 도전성 기판(81)의 외측 상부에 연장되어, 발광 셀들(111,112,113,114)의 외측에 노출될 수 있다. 상기 제2절연층(40)의 외측부는 상기 패드(91)의 주변에 배치된 제1절연층(30)의 일부(35)와 접촉될 수 있다. 상기 제2절연층(40)은 상기 제1절연층(30)과 동일한 재질이거나 다른 재질일 수 있다.
여기서, 상기 제1절연층(30)의 제2절연부(33)의 상단은 상기 활성층(12)의 상단보다 높게 배치될 수 있다. 상기 제1절연부(31)의 상단은 상기 활성층(12)의 상단보다 높게 배치될 수 있다. 상기 제1 및 제2절연부(31,33)의 상단은 상기 제1도전형 반도체층(11)의 상면보다는 낮게 배치될 수 있다. 상기 제1절연부(31)는 인접한 두 발광 셀(111,112,113,114) 사이의 갭(115)에 배치될 수 있다.
상기 제1절연층(30)의 제1절연부(31)는 상기 활성층(12)의 상단보다 높게 배치되고, 반사 재질로 배치된 경우, 인접한 발광 셀(111,112,113,114) 간의 광 간섭을 차단할 수 있다. 도 4와 같이, 상기 제1절연부(31)는 상기 복수의 발광 셀(111,112,113,114) 사이의 갭(115)에 노출되며 측벽으로 기능하여, 상호 간의 광 간섭을 차단할 수 있다. 다른 예로서, 상기 제2절연층(40)의 재질이 반사 재질인 경우, 상기 제1절연부(31)는 반사 재질이거나 투과 재질일 수 있다. 상기 제2절연층(40)의 제2돌출부(41)는 상기 발광 셀(111,112,113,114) 사이의 영역으로 돌출될 수 있다. 상기 제2돌출부(41)는 갭(115)로 돌출되며 상기 제1절연부(31)과 접촉될 수 있다. 상기 제2돌출부(41)의 상단은 상기 제2도전형 반도체층(13)의 하면보다는 높게 돌출될 수 있다. 상기 제1절연층(30)의 제1돌출부(p1)와 상기 제2절연층(40)의 제2돌출부(41)는 일체로 형성될 수 있다.
여기서, 상기 각 발광 셀(111,112,113,114)은 반도체층들 갖는 발광 구조물과 제1,2전극을 포함할 수 있다. 이 경우, 상기 제1발광 셀(111)의 제2전극은 상기 제2발광 셀(112)의 제1전극과 연결될 수 있고, 상기 제2발광 셀(112)의 제2전극은 상기 제3발광 셀(113)의 제1전극과 연결될 수 있으며, 상기 제3발광 셀(113)의 제2전극은 상기 제4발광 셀(114)의 제1전극과 연결될 수 있다.
상기 연결 전극(85,86,87)은 인접한 두 발광 셀들을 서로 연결해 준다. 상기 연결 전극(85,86,87)은 연결 회로 상에 배치된 서로 다른 발광 셀들의 두 전극을 서로 연결해 준다. 제1연결 전극(85)은 제1,2발광 셀(111,112)을 연결해 주며, 예를 들면 제1발광 셀(111)의 제2도전형 반도체층(13)과 상기 제2발광 셀(112)의 제1도전형 반도체층(11)을 연결해 준다. 상기 연결 전극(85,86,87) 각각은 상기 제2 내지 제4발광 셀(112,113,114)의 제1전극으로 기능하거나 제1전극을 포함할 수 있다.
상기 제2연결 전극(86)은 제2,3발광 셀(112,113)을 연결해 줄 수 있다. 상기 제2연결 전극(86)은 예를 들면, 제2발광 셀(112)의 제2도전형 반도체층(13)과 상기 제3발광 셀(113)의 제1도전형 반도체층(11)을 연결해 준다. 상기 제3연결 전극(87)은 제3,4발광 셀(113,114)을 연결해 주며, 예를 들면 제3발광 셀(113)의 제2도전형 반도체층(13)과 상기 제4발광 셀(114)의 제1도전형 반도체층(11)을 연결해 준다.
상기 제1연결 전극(85)는 제1발광 셀(111)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제2발광 셀(112)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다. 상기 제2연결 전극(86)은 제2발광 셀(112)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제3발광 셀(113)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다. 상기 제3연결 전극(87)은 제3발광 셀(113)의 제2도전형 반도체층(13)에 연결된 제2전극(60)과 상기 제4발광 셀(114)의 제1도전형 반도체층(11)에 연결된 제1접촉 전극(c1)을 연결해 준다.
상기 연결 전극(85,86,87)은 상기 제2절연층(40) 아래에 배치될 수 있다. 상기 연결 전극(85,86,87)은 제2연결부(c3) 및 제3연결부(c4)를 포함할 수 있다. 상기 제2연결부(c3)는 상기 제1,2,3발광 셀(112,113,114) 아래에 배치된 제2전극(60)에 연결되거나, 상기 제1,2,3발광 셀(112,113,114) 아래에 배치된 반사층(62)에 연결될 수 있다. 상기 제2연결부(c3)는 제2절연층(40)을 통해 제2,3,4발광 셀(112,113,114) 아래에 배치된 제2전극(60)에 연결될 수 있다. 상기 제3연결부(c4)는 상기 제2 내지 제4발광 셀(112,113,114)의 제1리세스(h1)와 수직 방향으로 중첩될 수 있다.
상기 제3연결부(c4)는 상기 제2절연층(40)을 통해 관통되고 제2 내지 제4발광 셀(112,113,114)의 제1리세스(h1) 내에 배치되며 상기 제1접촉 전극(c1)과 연결될 수 있다. 실시 예에서 제1 및 제3연결부(c2,c4)는 제1전극으로 기능할 수 있고, 상기 각 발광 셀의 제1리세스(h1) 내로 연장되며 각 발광 셀과 전기적으로 연결될 수 있다.
도 4와 같이, 각 연결 전극(85,86,87) 중에서 상기 제1돌출부(p1)와 수직 방향으로 중첩되는 돌기(p2)는 상기 제1돌출부(p1) 방향으로 돌출될 수 있다. 상기 돌기(p2)는 상기 발광 셀(111,112,113,114)의 하면 또는 제2도전형 반도체층(13)의 하면보다 높게 배치될 수 있다. 상기 돌기(p2)가 상기 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치되므로, 측면 누설 광을 반사시켜 줄 수 있다. 즉, 상기 돌기(p2)는 상기 발광 셀(111,112,113,114)의 하부 둘레를 감싸는 구조로 배치될 수 있어, 반사 효율을 개선시켜 줄 수 있다.
상기 각 발광 구조물을 포함하는 발광 셀(111,112,113,114) 각각은 회로적으로 저항 및 커패시턴스로 작용할 수 있다. 상기 각 발광 셀(111,112,113,114)이 커패시턴스로 작용할 경우, 복수개가 직렬로 연결된 발광 셀(111,112,113,114)들의 회로는 상기 커패시턴스들이 직렬로 연결된 회로로 제공될 수 있다. 이때의 발광 소자(100) 내에서 복수의 커패시턴스의 합의 값은 상기 발광 셀(111,112,113,114)의 연결 개수에 반비례할 수 있다. 도 13을 참조하면, 예컨대, 하나의 발광 셀(LS1,LS2,…,LSn)에서 커패시턴스(CD1)의 값이 1/CD1 이며, n개의 발광 셀들의 커패시턴스의 합은 1/CD1 + 1/CD2 + … + 1/CDn 의 값으로 구해질 수 있다. 이러한 발광 소자(100)는 발광 셀들이 직렬로 연결된 개수가 증가될수록, 발광 소자의 전체 커패시턴스의 값은 반비례로 줄어들게 된다. 상기 발광소자(100)는 전체 커패시턴스의 값이 줄어들게 되므로, 펄스폭 변조 신호의 응답 특성은 개선될 수 있다.
도 4를 참조하면, 상기 제1 내지 제3연결 전극(85,86,87) 각각의 상면 면적은 상기 제2,3,4발광 셀(112,113,114) 각각의 상면 면적보다 작거나 클 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 상면 면적은 상기 제2,3,4발광 셀(112,113,114) 각각의 상면 면적의 50% 이상일 수 있으며, 예컨대 50% 내지 120%의 범위에 배치될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 폭(b1)은 길이(b2)보다는 작을 수 있다. 상기 폭(b1)과 상기 길이(b2)는 직교하는 방향의 길이일 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각은 인접한 발광 셀(111,112,113,114)과 수직 방향으로 중첩될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 제1 내지 제3발광 셀(111,112,113)의 폭(b0)보다 작은 길이(예: b1)로 형성될 수 있다. 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 상기 각 발광 셀(111,112,113,114) 내에 배치된 제1리세스(h1) 간의 간격보다 클 수 있다. 상기 상기 제1 내지 제3연결 전극(85,86,87) 각각의 제2연결부(c3)는 원 형상, 또는 다각형 형상일 수 있다. 상기 제2연결부(c3) 각각의 길이(예: b1)는 적어도 두 개의 제1리세스(h1)의 간격보다 긴 길이로 배치될 수 있다. 또는 상기 제2연결부(c3)는 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 50% 이상일 수 있다. 상기 제2연결부(c3)는 발광 셀(111,112,113,114)의 하부에서 서로 이격된 복수의 컨텍을 갖고, 제2전극(60)과 연결될 수 있다. 상기 연결 전극(85,86,87)의 제2연결부(c3)를 상기 발광 셀(111,112,113,114)의 길이(b0)와 대응되는 길이 또는 분산시켜 배치해 줌으로써, 상기 제1리세스(r1)을 통해 제1도전형 반도체층(11)에 전달되는 전류가 상기 제2도전형 반도체층(13)에 접촉된 상기 제2전극(60) 및 제2연결부(c3)를 통해 확산되어 전달될 수 있다.
따라서, 상기 각 발광 셀(111,112,113,114)의 하부에서 전류가 확산됨으로써, 고 전압 또는 고 전류에서의 서로 다른 전극 계면에서의 파손 문제를 방지할 수 있다. 즉, 상기 각 발광 셀(111,112,113,114)의 하부에서 전류 뭉침 문제를 방지할 수 있다. 또한 각 발광 셀(111,112,113,114) 간의 광 간섭을 방지할 수 있어, 광도를 개선시켜 줄 수 있다.
상기 제2연결부(c3) 및 제3연결부(c4)는 상기 연결 전극(85,86,87)과 동일한 재질이거나 다른 재질일 수 있다. 상기 연결 전극(85,86,87)은 상기 제1전극(83)과 동일한 재질일 수 있다. 상기 제4연결부(c4)는 상기 제1리세스(h1) 내에서 상기 제1접촉 전극(c1)과 연결될 수 있다. 상기 연결 전극(85,86,87)은 상기 제2절연층(40)을 형성한 다음 형성될 수 있다. 상기 제1연결부(c2)와 상기 제3연결부(c4)는 동일한 재질로 형성될 수 있다.
상기 연결 전극(85,86,87)과 상기 도전성 기판(81) 사이에는 제3절연층(50)이 배치될 수 있다. 상기 제3절연층(50)의 일부(g1)은 상기 제1전극(83)과 연결 전극(85,86,87) 사이를 연결하거나, 돌출부(g2,g3)는 상기 제1리세스(h1) 방향 및 상기 갭(115) 방향으로 돌출될 수 있다. 여기서, 상기 돌출부(g2,g3)에는 연결 전극(85,86,87)의 하부 리세스(r2,r3)에 배치될 수 있다.
도 5는 도 3의 변형 예이다.
도 5를 참조하면, 상기 발광 셀들(111,112,113,114) 사이의 갭(115) 상에는 반사부(Ra)가 배치될 수 있다. 상기 반사부(Ra)는 인접한 두 발광 셀(111,112,113,114) 사이의 영역에서 입사된 광을 반사시켜 줄 수 있다. 상기 반사부(Ra)는 상기 제1절연층(30)의 제1절연부(31) 상에 배치될 수 있다. 상기 반사부(Ra)의 하면 폭은 상기 제1절연층(30)의 제1절연부(31)의 상면 폭보다 작을 수 있다. 상기 반사부(Ra)의 경사 면은 40도 내지 70도의 범위로 경사질 수 있어, 입사된 광을 상부 방향으로 반사시켜 줄 수 있다. 상기 반사부(Ra)의 높이는 5 마이크로 미터 이상 예컨대, 5 내지 20 마이크로 미터의 범위로 배치될 수 있다. 상기 반사부(Ra)의 높이는 상기 제1도전형 반도체층(11)의 두께의 50% 이상으로 배치되어, 상기 발광 셀(111,112,113,114)의 측 방향으로 진행되는 광을 반사시켜 줄 수 있다.
도 6을 참조하면, 외부 리세스(r1)는 상기 발광 셀들(111,112,113,114) 사이의 하부 영역과, 상기 각 발광 셀들(111,112,113,114)의 외곽 하부 영역에 배치될 수 있다. 이러한 외부 리세스(r1)이 상기 발광 셀들(111,112,113,114) 각각의 하부 둘레를 따라 배치됨으로써, 상기 발광 셀들(111,112,113,114)의 에지 부분에서의 전류 누설 문제를 방지할 수 있다. 상기 외부 리세스(r1)에는 제1,2절연층(30,40) 중 적어도 하나가 배치될 수 있다. 상기 외부 리세스(r1)의 구조는 도 3 및 도 5의 구조를 참조하기로 한다.
도 7은 도 1의 발광소자의 접촉 전극의 다른 예를 나타낸 평면도이다. 도 7의 구성은 상기의 구성에 선택적으로 적용될 수 있다.
도 7을 참조하면, 각 발광 셀(111,112,113,114) 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 제1방향과 직교하는 제2방향으로 긴 길이(b5)로 배치될 수 있다. 상기 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 동일한 길이를 갖고, 제1방향으로 적어도 일부가 중첩될 수 있다. 이에 따라 제1접촉 전극(c1)은 각 발광 셀(111,112,113,114)의 내부 전 영역에 균일하게 분포될 수 있어, 전류를 확산시켜 줄 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 10% 이상 예컨대, 10% 내지 60%의 범위로 배치될 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 연결 전극의 제2연결부(c3)의 길이보다 작을 수 있다.
도 8은 도 7의 발광소자의 접촉 전극의 변형 예를 나타낸 평면도이다. 도 8의 구성은 상기의 구성에 선택적으로 적용될 수 있다.
도 8을 참조하면, 각 발광 셀(111,112,113,114) 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 적어도 한 방향 또는 두 방향으로 긴 길이(b5)로 배치될 수 있다. 상기 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 동일한 길이를 갖고, 제1방향 및 제2방향으로 적어도 일부가 중첩될 수 있다. 이에 따라 제1접촉 전극(c1)은 각 발광 셀(111,112,113,114)의 내부 전 영역에 균일하게 분포될 수 있어, 전류를 확산시켜 줄 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 발광 셀(111,112,113,114)의 한 변의 길이(b0)의 10% 이상 예컨대, 10% 내지 60%의 범위로 배치될 수 있다. 상기 제1접촉 전극(c1)의 길이(b5)는 각 연결 전극의 제2연결부(c3)의 길이보다 작을 수 있다.
상기 제1접촉 전극(c1) 및 제1리세스(h1)는 각 발광 셀(111,112,113,114) 하부에서 서로 직교하는 방향으로 배치될 수 있다. 예컨대, 제1 및 제2발광 셀(111,112)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치되며, 예컨대, 제3 및 제4발광 셀(113,114)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치될 수 있다. 예컨대, 제2 및 제3발광 셀(112,113)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치되며, 예컨대, 제1 및 제4발광 셀(111,114)의 하부에 배치된 제1접촉 전극(c1) 및 제1리세스(h1)는 서로 직교하는 방향으로 배치될 수 있다. 상기 발광 셀들(111,112,113,114) 각각에 배치된 제1접촉 전극(c1)은 복수개가 전류가 흐르는 방향으로 배치될 수 있다. 예컨대, 제1접촉 전극(c1)은 제1발광 셀(111)에 배치된 경우, 제1발광 셀 내에서 제2발광 셀 방향으로 긴 길이로 배치될 수 있다. 마지막 제4발광 셀(114)에 배치된 제1접촉 전극(c1)은 제2발광 셀(111) 방향으로 긴 길이를 갖도록 배치될 수 있다.
도 9는 발명의 다른 실시 예에 따른 복수의 발광 셀을 갖는 발광소자의 평면도이다. 도 1 내지 도 8에 개시된 구성은 도 9에 적용될 수 있다.
도 9를 참조하면, 발광 소자는 복수의 발광 셀(131,132,133)이 제1방향(x)으로 이격되어 배치될 수 있다. 상기 각 발광 셀(131,132,133)은 제1방향의 길이 보다는 제2방향으로 더 긴 길이를 갖고 배치될 수 있으며, 제1접촉 전극(c31,c32,c33) 및 제1리세스(h1)는 제2방향으로 긴 길이를 갖고 배치될 수 있다. 연결 전극(88,89)의 제2연결부(c3)는 제2방향으로 긴 길이를 갖고 배치되거나, 상기 제1접촉 전극(c31,c32,c33)의 제2방향 길이보다는 길게 배치될 수 있다. 이에 따라 인접한 발광 셀(131,132,133) 사이의 영역 간의 전류를 확산시켜 줄 수 있다.
이러한 발광 셀(131,132,133) 사이의 갭(115) 하부에는 제1절연층(30)의 제1절연부(31)이 돌출된 구조로 배치되거나, 반사부가 배치될 수 있다.
도 10은 도 9의 발광소자의 다른 예이다.
도 10을 참조하면, 복수의 패드(91,92)는 복수의 발광 셀(131,132,133)의 그룹과 직렬로 연결될 수 있다. 직렬로 연결된 경우, 복수의 패드(91,92)는 제1 및 제3발광 셀(131,133)에 연결될 수 있다. 다른 예로서, 상기 제3발광 셀(133)의 제2전극에 복수의 패드(91,92)가 연결되어, 전원 경로를 분산시켜 줄 수 있다.
다른 예로서, 복수의 발광 셀(131,132,133)이 서로 병렬로 연결된 경우, 복수의 패드(91,92)는 각 발광 셀(131,132,133)과 병렬로 연결될 수 있다.
이러한 복수의 패드(91,92)를 갖는 경우, 하부의 도전성 기판은 발광 셀 중 어느 하나와 연결되거나, 단순 방열 부재로 기능할 수 있다.
<발광소자 패키지>
도 11은 상기에 개시된 발광소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 11을 참조하면, 발광소자 패키지는 지지부재(510), 상기 지지 부재(510) 위에 캐비티(512)를 갖는 반사부재(511), 상기 지지부재(510)의 위 및 상기 캐비티(512) 내에 발광 소자(100). 및 상기 지지부재(510) 상에 투광성 필름(515)을 포함한다.
상기 지지부재(510)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)와 같은 실리콘 계열, 질화 알루미늄(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(Polyphthalamide: PPA)와 같은 수지 계열, 고분자액정(Liquid Crystal Polymer), 바닥에 금속층을 갖는 PCB(MCPCB: Metal core PCB) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다.
상기 지지부재(510)는 제1패드부(531), 제2패드부(533), 제1연결 부재(538), 제2연결 부재(539), 제1프레임(535) 및 제2프레임(537)를 포함한다. 상기 제1패드부(531) 및 제2패드부(533)는 상기 지지부재(510)의 바닥에 서로 이격되게 배치된다. 상기 제1프레임(535) 및 제2프레임(537)은 상기 지지부재(510)의 상면에 서로 이격되게 배치된다. 상기 제1연결 부재(538)는 상기 지지부재(510)의 내부 또는 제1측면에 배치될 수 있으며, 상기 제1패드부(531)과 상기 제1프레임(535)을 서로 연결해 준다. 상기 제2연결 부재(539)는 상기 지지부재(510)의 내부 또는 제2측면에 배치될 수 있으며, 상기 제2패드부(533) 및 상기 제2프레임(537)를 서로 연결해 준다.
상기 제1패드부(531), 제2패드부(533), 제1프레임(535) 및 제2프레임(537)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나 또는 이들의 선택적 합금으로 형성될 수 있으며, 단일 금속층 또는 다층 금속층으로 형성될 수 있다.
상기 제1연결 부재(538) 및 상기 제2연결 부재(539)는 비아, 비아 홀, 쓰루 홀 중 적어도 하나를 포함한다.
상기 반사 부재(511)는 상기 지지부재(510) 상에서 상기 캐비티(512)의 둘레에 배치되며, 상기 발광 소자(100)로부터 방출된 파장 중에서 세기가 가장 큰 자외선 파장 영역을 반사시켜 줄 수 있다.
상기 반사부재(511)는 수지 계열의 인쇄회로기판(PCB), 실리콘(silicon) 또는 실리콘 카바이드(silicon carbide: SiC)과 같은 실리콘 계열, AlN(aluminum nitride; AlN)과 같은 세라믹 계열, 폴리프탈아마이드(polyphthalamide: PPA)과 같은 수지 계열, 고분자액정(Liquid Crystal Polymer) 중에서 적어도 하나로 형성될 수 있으며, 이러한 재질로 한정하지는 않는다. 상기 지지부재(510) 및 반사부재(511)는 세라믹 계열의 재질을 포함할 수 있으며, 이러한 세라믹 계열의 재질은 방열 효율이 수지 재질보다 높은 특징이 있다.
상기 발광 소자(100)는 상기 제2프레임(537) 상에 배치되거나 상기 지지 부재(510) 상에 배치될 수 있으며, 상기 제1프레임(535)과 상기 제2프레임(537)과 전기적으로 연결된다. 상기 발광 소자(100)는 와이어로 제1프레임(535)과 연결될 수 있다. 상기 발광 소자(100)는 자외선 파장을 발광할 수 있다.
상기 투광성 필름(515)은 상기 캐비티(512) 상에 배치되며, 상기 발광 소자(100)로부터 방출된 광을 방출하게 된다. 이러한 투광성 필름(515)은 유리 재질, 세라믹 재질, 또는 투광성 수지 재질을 포함할 수 있다. 또한 상기 캐비티(512) 상에는 광학 렌즈, 또는 형광체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 또는 발광 소자 패키지는, 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 하나 또는 복수의 발광소자 또는 발광소자 패키지를 갖는 어셈블리로서, 자외선 램프를 포함될 수 있다.
도 12는 상기에 개시된 발광소자의 구동 장치를 나타낸 블록 구성도이며, 도 13은 발명의 실시 예에 따른 발광소자의 구동 회로의 예를 나타낸 도면이다.
도 12 및 도 13을 참조하면, 발광소자 구동 장치는 온도 측정부(214), 제어부(211), 전류 공급부(140), 전압 검출부(213) 및 발광 소자(200)을 포함할 수 있다. 상기 발광소자(200)는 복수의 발광 셀(LS1,LS2,LS3,LSn)을 갖는 발광부(201)와 상기 발광부(201)를 지지하는 도전성 부재(203)를 포함할 수 있다. 상기 발광소자(200)는 도 1 내지 10에 개시된 발광소자이거나, 도 11에 개시된 발광소자 패키지를 포함할 수 있다. 상기 도전성 부재(203)는 도전성 기판이거나 리드 프레임 또는 패드부일 수 있다. 상기 도전성 부재(203)는 애노드와 캐소드 전극을 갖는 리드를 포함할 수 있다. 상기 도전성 부재(203)는 회로 기판에 탑재된 리드를 포함할 수 있다. 상기 발광소자(200)는 회로 기판 상에 배치되며 전기적으로 연결될 수 있다.
상기 발광소자(200)는 복수의 발광 셀(LS1,LS2,LS3,LSn)이 직렬로 연결되므로, 내부의 커패시턴스 값은 하나의 발광 셀이 갖는 커패시턴스의 값보다 줄어들 수 있다. 즉, 상기 발광소자(200)의 커패시턴스의 값은 발광 셀의 개수에 반비례하여 줄어들 수 있다. 상기 커패시턴스는 기생 커패시턴스를 포함할 수 있다.
상기 각 발광 구조물을 포함하는 발광 셀(111,112,113,114) 각각은 회로적으로 저항 및 커패시턴스로 작용할 수 있다. 상기 각 발광 셀(111,112,113,114)이 커패시턴스로 작용할 경우, 복수개가 직렬로 연결된 발광 셀(111,112,113,114)들의 회로는 상기 커패시턴스들이 직렬로 연결된 회로로 제공될 수 있다. 이때의 발광 소자(100) 내에서 복수의 커패시턴스의 합의 값은 상기 발광 셀(111,112,113,114)의 연결 개수에 반비례할 수 있다. 도 13을 참조하면, 예컨대, 하나의 발광 셀(LS1,LS2,…,LSn)에서 커패시턴스(CD1)의 값이 1/CD1 이며, n개의 발광 셀들의 커패시턴스의 합은 1/CD1 + 1/CD2 + … + 1/CDn 의 값으로 구해질 수 있다. 이러한 발광 소자(100)는 발광 셀들이 직렬로 연결된 개수가 증가될수록, 발광 소자의 전체 커패시턴스의 값은 반비례로 줄어들게 된다. 상기 발광소자(100)는 전체 커패시턴스의 값이 줄어들게 되므로, 펄스폭 변조 신호의 응답 특성은 개선될 수 있다. 즉, 시정수 값이 상기 커패시턴스의 값에 비례하여 작아질 수 있다.
상기 온도 측정부(214)는 상기 발광소자(200)로부터 발열된 온도를 측정하고 제어부(211)에 제공하게 된다. 상기 발광소자(200)가 방출된 광의 파장 중에서 세기가 가장 큰 자외선 영역의 광을 발광하는 경우, 청색 LED보다 WPE(wall plug efficiency)가 낮아 발열이 높게 나타난다. 이러한 발열은 자외선 발광소자의 수명을 단축시키는 원인이 될 수 있다. 발명의 실시 예는 발광 소자 내에 직렬로 연결된 복수의 발광 셀의 펄스 구동을 통해 발열을 낮출 수 있으며 전류 주입도 증가시켜 줄 수 있다.
상기 전압 검출부(213)는 전류 펄스들에 의해 구동되는 발광소자(200)의 순방향 전압들을 검출할 수 있다. 상기 전압 검출부(213)는 검출된 전압들을 제어부(211)에 제공한다.
상기 제어부(211)는 상기 발광소자(200)의 온도 및 전류 펄스들의 전류 값, 및 검출된 전압들에 대한 정보들을 제공받아 상기 발광소자(200)의 구동을 제어하게 된다. 메모리(211A)에는 상기 온도, 전류 및 전압 값들을 룩업 테이블(LUT:Look Up Table)로 테이블화하여 저장한다. 예를 들어, 제어부(211)는 메모리(211A)에 발광소자(200)의 온도들, 전류 펄스들의 전류 값들, 및 검출된 전압들에 대한 정보들을 룩업 테이블로서 테이블화하여 메모리(10)에 저장하고, 저장된 값들을 로딩하여 상기 발광 소자(200)를 제어하게 된다.
상기 제어부(211)는 발광소자(200)의 온도 정보와 상기 시정 수 값에 따른 펄스 신호를 전류 공급부(212)가 출력하도록 제어한다.
상기 제어부(211)는 상기 검출 온도가 제1기준 온도 이하일 경우, 상기 펄스 폭의 줄여주어 입력 전류를 증가시켜 줄 수 있다. 상기 제어부(211)는 상기 검출 온도가 제2기준 온도 초과인 경우, 펄스 폭을 증가시켜 주어 입력 전류를 감소시켜 줄 수 있다. 상기 입력 전류를 증가할 경우, 발광 소자의 발열 온도는 증가될 수 있고, 상기 입력 전류를 감소시키거나 턴-오픈한 경우, 발광 소자의 발열 온도는 감소될 수 있다.
상기 발광소자(100)는 복수의 발광 셀(LS1,LS2,LS3,LSn)을 동시에 턴-온 또는 턴-오프시켜 줄 수 있다. 상기 발광소자(100)는 복수의 발광 셀(LS1,LS2,LS3,LSn)에 대해 펄스 신호로 구동 전류의 증가 또는 감소로 제어할 수 있다.
상기 발광소자(100)로의 전류 주입은 펄스 신호의 듀티(duty)를 줄여 증가시켜 줄 수 있고, 상기 펄스 신호의 폭이 감소될 때의 시정 수의 값은 상기 커패시턴스의 값의 감소로 인해 펄스 신호의 응답 특성을 개선시켜 줄 수 있다. 도 16은 발명의 실시 예에 있어서, 시정수(time constants) 값에 따른 커패시턴스의 충전(charge) 및 방전(discharge)을 나타낸 그래프이다. 도 16과 같이, 시정수 값이 줄어들수록 충전 및 방전 그래프는 급격하게 증가 또는 감소하게 됨을 알 수 있다.
도 14 및 도 15를 참조하면, 듀티 싸이클(D)는 펄스 주기에 대한 펄스 폭의 비율이며, 예컨대 tp/T이며, 상기 tp는 펄스 폭이며, 상기 T는 펄스 주기입니다. 도 15에서 상기 듀티 싸이클이 1인 경우, 발광소자는 정격 전류 100mA에서 구동될 수 있으며, 0.5의 듀티 싸이클인 경우, 발광소자는 200mA에서 약 1ms 펄스 폭으로 구동되므로 2배 정도의 전류가 주입될 수 있습니다. 또한 듀티 싸이클이 0.005(20ms 마다 하나의 펄스) 이하인 경우, 최대 2.2A에서 100㎲ 펄스 폭으로 구동될 수 있습니다. 이에 따라 상기 펄스 폭을 좁혀 1A 이상의 고 전류에서도 구동될 수 있습니다. 여기서, 상기 듀티 싸이클은 튜티 비로 정의될 수 있으며, 펄스 폭과 주기의 비를 퍼센터로 나타낼 수 있다. 도면 14에서 IF는 증폭 레벨이다.
따라서, 듀티 싸이클에서 펄스 폭을 좁게할수록 더 높은 펄스 전류의 구동이 가능하며, 시정수 값에 의해 펄스 응답 특성의 저하를 방지할 수 있다. 이때 상기 펄스 폭의 감소 시 상기 시정 수 값과 대응되는 최소 펄스 폭으로 제공할 수 있다. 이에 따라 발광소자의 WPE 즉, 광 전력으로 변환하는 효율은 증가시켜 줄 수 있다.
도 17은 발명의 실시 예에 따른 발광소자의 구동 방법을 나타낸 흐름도이다.
도 17을 참조하면, 복수의 발광셀이 직렬로 연결된 발광소자가 제공되면(301), 상기 제어부는 전류 공급부를 통해 발광소자에 듀티 사이클의 펄스 폭을 갖는 입력 전류를 공급하여 구동시켜 준다(302). 이러한 발광 소자는 구동되며, 방출된 광의 파장 중에서 세기가 가장 큰 자외선 파장 예컨대, 200nm 내지 280nm의 파장을 발광하게 된다. 상기 발광소자는 복수의 발광 셀 각각이 상기의 200nm 내지 280nm의 파장을 발광하게 되므로, 광도를 높여줄 수 있다. 또한 상기 발광소자의 내부 각 발광 셀의 커패시턴스가 서로 직렬로 연결되므로, 전체 커패시스턴스의 값은 감소될 수 있다.
상기 발광소자의 구동에 따라 발광소자로부터 발열된 온도와 전압을 피드백받게 된다. 상기 발광소자의 구동에 따라 발열 온도가 제1기준 온도 이하이면, 상기 펄스 폭을 감소시켜 구동 전류를 높여주며, 상기 온도가 제2기준 온도 초과이면 상기 펄스 폭을 증가시키거나 구동 전류를 차단하게 된다. 상기 발광소자로부터 피드백된 전압을 기초로 정상 구동 여부를 체크하게 된다(305).
상기 발광소자로부터 검출된 온도 및 전압에 따라 상기 제어부는 펄스폭을 가변하게 된다(307). 이때 상기 제어부는 룩업 테이블을 참조하여 상기 온도 및 피드백된 전압에 매칭된 펄스 폭으로 구동될 수 있도록 상기 전류 공급부를 제어하게 된다. 또한 상기 발광 셀들의 연결에 따른 커패시턴스에 의해 최소 펄스 폭으로 구동시켜 줄 수 있다.
이러한 발광소자는 복수의 발광 셀이 직렬로 연결되며, 2개 이상이 서로 병렬로 연결될 수 있다.
발명의 실시 예는 자외선 파장 또는 280nm 이하의 파장을 발광하는 복수의 발광 셀들을 직렬 또는 병렬로 연결하는 연결 전극의 면적을 증가시켜 주어, 전류 확산을 개선시켜 줄 수 있다.
발명의 실시 예는 발광소자의 복수의 발광 셀을 직렬로 연결시켜 주어, 발광소자의 전체 커패시턴스를 줄여 주고 펄스 응답 특성을 개선시켜 줄 수 있다.
발명의 실시 예에 따른 발광소자는 복수의 발광 셀을 발광소자의 펄스 구동을 통해 발광 소자의 발열을 낮추고 입력 전류를 증가시켜 줄 수 있어, WPE를 개선시켜 줄 수 있다. 또한 자외선 파장을 발광하는 복수의 발광 셀을 갖는 발광소자를 이용하여 살균력을 높여줄 수 있다. 또한 자외선 발광소자 및 이를 갖는 패키지의 신뢰성을 개선시켜 줄 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
11: 제1 도전형 반도체층
12: 활성층
13: 제2 도전형 반도체층
30,40,50: 절연층
60: 제2전극
61: 접촉층
62: 반사층
c1: 제1접촉 전극
h1: 제1리세스
r1: 외부 리세스
81: 도전성 기판
83: 제1전극
85,86,87: 연결 전극
100: 발광 소자
111,112,113,114: 발광 셀

Claims (11)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀;
    상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;
    상기 복수의 발광 셀 각각에 배치된 제1리세스; 및
    상기 제1리세스 내에 배치되며, 상기 제1도전형 반도체층 및 상기 제1절연층과 접촉하는 제1접촉 전극을 포함하고,
    상기 복수의 발광 셀은 직렬로 연결되며,
    상기 복수의 발광 셀 각각은 방출되는 광의 파장 중 가장 세기가 큰 광의 파장이 자외선 파장 영역이며,
    상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고,
    상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고,
    상기 제1돌출부의 상면은 상기 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치되며,
    상기 복수의 발광 셀은 제1 내지 제4발광 셀을 포함하며, 상기 제1 내지 제4 발광셀 중 적어도 두 개는 제1방향으로 배치되거나, 상기 제1방향과 수직한 제2방향으로 배치되고,
    상기 제1접촉 전극의 상기 제1방향의 길이는 상기 복수의 발광 셀의 한 변의 길이의 10% 이상 60% 이하의 범위인 발광 소자.
  2. 제1항에 있어서, 상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 복수의 제1전극을 포함하며,
    상기 복수의 제1전극 중 적어도 하나는 상기 제1절연부와 수직 방향으로 중첩되는 제2돌출부를 포함하며,
    상기 제2돌출부는 상기 복수의 발광 셀의 하면 또는 상기 제2도전형 반도체층의 하면보다 높게 배치되는 발광 소자.
  3. 제2항에 있어서,
    상기 제1리세스는 상기 제2도전형 반도체층의 하면부터 상기 제1도전형 반도체층의 하부까지 관통되며,
    상기 제1전극은 상기 제1리세스 내부로 연장되고 상기 제1도전형 반도체층과 전기적으로 연결되는 발광 소자.
  4. 제3항에 있어서,
    상기 제1 내지 제3발광 셀은 하부에 배치된 제2전극과 전기적으로 연결되며,
    상기 제1 발광 셀에 연결된 제2 전극은 상기 제2 발광 셀에 연결된 제1 전극과 연결되고,
    상기 제2 발광 셀에 연결된 제2 전극은 상기 제3 발광 셀에 연결된 제1 전극과 연결되는 발광 소자.
  5. 제4항에 있어서,
    상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며,
    상기 제1돌출부는 상기 제2 발광 셀의 적어도 두 측면에 배치되는 발광 소자.
  6. 제4항에 있어서,
    상기 제2발광 셀은 상기 제1 및 3 발광 셀 사이에 배치되며,
    상기 제1돌출부는 상기 제2발광 셀과 상기 제1발광 셀이 서로 마주보는 영역과, 상기 제2발광 셀과 상기 제3발광 셀이 서로 마주보는 영역에 배치되는 발광 소자.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1절연층은 상기 제1리세스에 배치된 제2절연부를 포함하며,
    상기 제1절연부의 상면 폭은 상기 발광 셀들 간의 간격보다 넓으며,
    상기 각 발광 셀의 외측은 경사진 측면을 갖는 외부 리세스를 포함하며,
    상기 각 발광 셀의 외부 리세스의 깊이는 상기 제1리세스의 깊이와 동일한 발광 소자.
  8. 제7항에 있어서, 상기 제1전극은 상기 제1리세스 내에서 상기 제1도전형 반도체층에 연결된 연결부를 포함하며,
    상기 연결부의 길이는 상기 각 발광 셀들의 제1리세스 간의 간격보다 크며,
    상기 제1리세스의 길이는 일 방향으로 긴 길이를 갖고,
    상기 제1리세스의 길이 방향은 상기 각 발광 셀 내에서 서로 동일한 방향으로 배치되며,
    상기 제1리세스의 길이 방향은 인접한 발광 셀들에 대해 서로 직교하는 방향으로 배치되는 발광 소자.
  9. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 복수의 발광 셀의 상면은 요철부, 및 상기 복수의 발광 셀 사이의 영역에 배치된 반사부를 포함하는 발광 소자.
  10. 도전성 기판;
    상기 도전성 기판 상에 배치되며, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하며 서로 이격된 복수의 발광 셀;
    상기 복수의 발광 셀과 상기 도전성 기판 사이에 배치된 제1절연층;
    상기 복수의 발광 셀 각각에 배치된 제1리세스; 및
    상기 제1 리세스 내에 배치되며, 상기 제1도전형 반도체층 및 상기 제1 절연층과 접촉하는 제1접촉 전극을 포함하고,
    상기 제1절연층은 상기 복수의 발광 셀 사이에 배치된 제1절연부를 포함하고,
    상기 제1절연부는 상기 도전성 기판에서 상기 복수의 발광 셀의 상면을 향하는 방향으로 돌출된 제1돌출부를 포함하고,
    상기 제1돌출부의 상면은 상기 복수의 활성층의 상면보다 높고 상기 제1도전형 반도체층의 상면보다 낮게 배치되며,
    상기 복수의 발광 셀은 제1 내지 제4발광 셀을 포함하며, 상기 제1 내지 제4발광 셀 중 적어도 두 개는 제1방향으로 배치되거나, 상기 제1방향과 수직한 제2방향으로 배치되고,
    상기 제1접촉 전극의 상기 제1방향의 길이는 상기 복수의 발광 셀의 한 변의 길이의 10% 이상 60% 이하의 범위인 발광 소자를 포함하며,
    상기 발광 소자는 상기 복수의 발광 셀이 직렬로 연결되어 제공되며,
    미리 설정된 듀티 사이클의 펄스 폭으로 조절된 구동 전류에 의해 구동되는 단계;
    상기 구동 전류에 의해 상기 각 발광 셀로부터 방출된 광의 파장 중 세기가 가장 큰 자외선 파장을 발광하는 단계;
    상기 구동에 따른 발열 온도 및 피드백되는 전압에 의해 상기 펄스 폭이 가변되는 단계를 포함하는 발광 소자 구동 방법.
  11. 제10항에 있어서, 상기 펄스 폭은 상기 복수의 발광 셀이 갖는 커패시턴스 값들의 합에 의한 시정 수 값에 대응되는 최대 펄스 폭으로 감소되는 발광 소자 구동 방법.
KR1020180089783A 2018-08-01 2018-08-01 발광소자 및 그 구동방법 KR102600720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180089783A KR102600720B1 (ko) 2018-08-01 2018-08-01 발광소자 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180089783A KR102600720B1 (ko) 2018-08-01 2018-08-01 발광소자 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20200014522A KR20200014522A (ko) 2020-02-11
KR102600720B1 true KR102600720B1 (ko) 2023-11-10

Family

ID=69569019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180089783A KR102600720B1 (ko) 2018-08-01 2018-08-01 발광소자 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102600720B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156431A (ja) * 2014-02-20 2015-08-27 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656371B2 (en) * 2003-07-28 2010-02-02 Nichia Corporation Light emitting apparatus, LED lighting, LED light emitting apparatus, and control method of light emitting apparatus
KR101521574B1 (ko) * 2013-06-25 2015-05-19 비비에스에이 리미티드 반도체 발광소자를 제조하는 방법
KR102474695B1 (ko) * 2015-04-02 2022-12-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156431A (ja) * 2014-02-20 2015-08-27 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Also Published As

Publication number Publication date
KR20200014522A (ko) 2020-02-11

Similar Documents

Publication Publication Date Title
US10672959B2 (en) Light emitting device package and light source apparatus
US10347789B2 (en) Light emitting device and light emitting device package having same
KR102212666B1 (ko) 발광소자
US8928016B2 (en) Light emitting device, light emitting device package, and light system
EP3483943B1 (en) Light emitting device package
US10868228B2 (en) Semiconductor device
KR101864195B1 (ko) 발광 소자
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR102600720B1 (ko) 발광소자 및 그 구동방법
KR102618112B1 (ko) 발광소자
CN109564956B (zh) 半导体器件
KR102271173B1 (ko) 반도체 소자
KR102566046B1 (ko) 발광 소자 및 이를 구비한 발광 모듈
US20190074410A1 (en) Light emitting device package
KR102631075B1 (ko) 반도체 소자
KR102628787B1 (ko) 발광 소자
KR20120088985A (ko) 발광소자
KR102402917B1 (ko) 반도체 소자
KR102299745B1 (ko) 반도체 소자
KR102346649B1 (ko) 발광 소자 및 이를 구비한 발광 소자 패키지
KR102237152B1 (ko) 발광소자 및 라이팅 유닛
KR102181503B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20200009333A (ko) 반도체 소자
KR20200054500A (ko) 발광소자 패키지
KR20190115914A (ko) 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant