KR102597843B1 - Hybrid heat dissipation quad flat package and method of manufacturing the same - Google Patents

Hybrid heat dissipation quad flat package and method of manufacturing the same Download PDF

Info

Publication number
KR102597843B1
KR102597843B1 KR1020220046902A KR20220046902A KR102597843B1 KR 102597843 B1 KR102597843 B1 KR 102597843B1 KR 1020220046902 A KR1020220046902 A KR 1020220046902A KR 20220046902 A KR20220046902 A KR 20220046902A KR 102597843 B1 KR102597843 B1 KR 102597843B1
Authority
KR
South Korea
Prior art keywords
paddle
heat dissipation
quad flat
flat package
input
Prior art date
Application number
KR1020220046902A
Other languages
Korean (ko)
Other versions
KR20230147935A (en
Inventor
한규진
김학성
Original Assignee
(주)코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)코스텍시스 filed Critical (주)코스텍시스
Priority to KR1020220046902A priority Critical patent/KR102597843B1/en
Publication of KR20230147935A publication Critical patent/KR20230147935A/en
Application granted granted Critical
Publication of KR102597843B1 publication Critical patent/KR102597843B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법이 개시된다. 하이브리드 고방열 쿼드 플랫 패키지는, 몸체부, 상기 몸체부에서 상부로 돌출 형성되며 반도체 칩이 부착되기 위한 부착부를 포함하는 패들, 하면이 상기 몸체부 상부 모서리 부분에 결합되어, 상기 반도체 칩이 실장되기 위한 공간부를 형성하는 윈도우 프레임, 및 상기 윈도우 프레임을 관통하여 일측은 상기 공간부로 노출되고, 타측은 외부로 노출되는 입출력 터미널을 포함할 수 있다.A hybrid high heat dissipation quad flat package and a method for manufacturing a hybrid high heat dissipation quad flat package are disclosed. The hybrid high-heat dissipation quad flat package includes a body portion, a paddle that protrudes upward from the body portion and includes an attachment portion for attaching a semiconductor chip, and a lower surface coupled to an upper edge portion of the body portion to allow the semiconductor chip to be mounted. It may include a window frame forming a space for the window frame, and an input/output terminal penetrating the window frame so that one side is exposed to the space and the other side is exposed to the outside.

Description

하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법{Hybrid heat dissipation quad flat package and method of manufacturing the same}Hybrid heat dissipation quad flat package and method of manufacturing the hybrid heat dissipation quad flat package {Hybrid heat dissipation quad flat package and method of manufacturing the same}

본 발명은 반도체 패키지 및 반도체 패키지를 제조하기 위한 방법에 관한 것으로, 보다 상세하게는, 쿼드 플랫 패키지 형태의 반도체 패키지 및 이를 제조하기 위한 방법에 관한 것이다.The present invention relates to a semiconductor package and a method for manufacturing the semiconductor package, and more specifically, to a semiconductor package in the form of a quad flat package and a method for manufacturing the same.

반도체 디바이스는 반도체 칩이 기판이나 전자기기의 구성품으로서 필요한 위치에 장착되기 위해 그에 맞는 모양으로 전기적인 패키징이 이루어져야 한다. 패키징은 상호배선, 전력공급, 방열 그리고 반도체 칩 보호 등의 기능 및 역할을 한다. 이러한 패키징으로 플랫 노리드(Flat No-leads) 패키징이 있다.Semiconductor devices must be electrically packaged in an appropriate shape in order for the semiconductor chip to be mounted on a required location as a board or component of an electronic device. Packaging has functions and roles such as interconnection, power supply, heat dissipation, and semiconductor chip protection. Such packaging includes flat no-leads packaging.

플랫 노리드(Flat No-leads) 패키지는 표면 실장을 위한 집적 핀들을 갖는 집적 회로 패키지의 한 유형을 의미하며, 듀얼-플랫 노리드(DFN: dual-flat no-leads) 및 쿼드-플랫 노리드(QFN: quad-flat no-leads)를 포함한다. 플랫 노리드는 종종 마이크로 리드프레임(micro lead frames)이라고 지칭되며 플랫 노리드 패키지는 캡슐화 된 IC 부품과 인쇄 회로 기판(PCB) 등의 외부 회로 사이에 물리적 및 전기적 연결을 제공한다.Flat No-leads package refers to a type of integrated circuit package that has integrated pins for surface mounting, and includes dual-flat no-leads (DFN) and quad-flat no-leads. (QFN: quad-flat no-leads). Flat no-leads are often referred to as micro lead frames. Flat no-lead packages provide physical and electrical connections between encapsulated IC components and external circuitry, such as a printed circuit board (PCB).

일반적으로, 플랫 노리드 패키지의 컨택 핀들은 패키지의 가장자리를 넘어 연장되지 않는다. 그 컨택 핀들은 보통 집적 회로의 다이용 중앙 지지 구조체를 포함하는 단일 리드 프레임에 의해 형성된다. 리드 프레임 및 집적 회로는 전형적으로 플라스틱으로 만들어진 하우징에 캡슐화된다. Typically, the contact pins of a flat no-lead package do not extend beyond the edges of the package. The contact pins are usually formed by a single lead frame that contains a central support structure for the die of the integrated circuit. Lead frames and integrated circuits are typically encapsulated in housings made of plastic.

대한민국등록특허 10-1250529(공고일자 2013년 4월 3일)는 내부에 수용 공간을 가지는 그라운드 링 및 상기 그라운드 링과 이격되는 복수의 외부 연결부가 배치되는 리드 프레임을 준비하는 단계, 상기 수용 공간 내에 제1 면 및 상기 제1 면에 반대 면인 제2 면을 가지는 반도체 칩을 배치하는 단계, 상기 반도체 칩과 상기 그라운드 링을 연결하는 제1 본딩 와이어 및 상기 반도체 칩과 상기 복수의 외부 연결부를 연결하는 제2 본딩 와이어를 형성하는 단계, 및 상기 반도체 칩의 일부분과 상기 제1 및 제2 본딩 와이어를 감싸는 봉자재를 형성하는 단계를 포함하되, 상기 제1 및 제2 본딩 와이어를 형성하는 단계는, 상기 제1 및 제2 본딩 와이어 각각 상기 반도체 칩의 제1 면으로 연결되도록 형성하고, 상기 봉자재를 형성하는 단계는, 상기 봉자재가 상기 반도체 칩의 제1 면 및 상기 반도체 칩의 측면만을 덮는 것을 특징으로 하는 QFN(Quad Flat No-leads) 패키지의 제조방법을 개시하고 있다.Republic of Korea Patent No. 10-1250529 (announcement date: April 3, 2013) is a step of preparing a lead frame on which a ground ring having an internal receiving space and a plurality of external connections spaced apart from the ground ring are arranged, within the receiving space Disposing a semiconductor chip having a first surface and a second surface opposite to the first surface, a first bonding wire connecting the semiconductor chip and the ground ring, and connecting the semiconductor chip and the plurality of external connectors. Forming a second bonding wire, and forming a bar material surrounding a portion of the semiconductor chip and the first and second bonding wires, wherein forming the first and second bonding wires includes: Forming the first and second bonding wires to each be connected to the first side of the semiconductor chip, and forming the rod material, includes forming the rod material to cover only the first side of the semiconductor chip and the side surface of the semiconductor chip. A method of manufacturing a QFN (Quad Flat No-leads) package is disclosed.

대한민국공개특허 10-2017-0085500(공개일자 2017년 7월 24일)은 중앙 지지 구조체로부터 연장된 복수의 핀들 및 상기 중앙 지지 구조체로부터 멀리 이격된 복수의 핀들을 연결하는 바를 포함하는 리드 프레임의 중앙 지지 구조체에 IC 칩을 실장하는 단계, IC 칩을 복수 핀들 중 적어도 일부에 결합시키는 단계, 리드프레임 및 결합된 IC 칩을 캡슐화하는 단계, 바(bar)로부터 결합된 IC 패키지를 분리하지 않고 제1 톱(saw) 폭을 이용하여 커팅 라인들의 세트를 따라 캡슐화된 리드프레임 내로 스텝 커트부(step cut)를 소잉하여 복수의 핀들의 적어도 일부를 노출시키는 단계, 복수의 핀들의 노출된 부분을 도금하는 단계, 제1 톱보다 작은 제2 톱 폭을 이용하여 커팅 라인들의 세트에서 캡슐화된 리드 프레임을 커팅하여 바로부터 분리하여 IC 패키지를 커팅하는 플랫 노리드 패키지 내에 집적 회로(IC) 디바이스를 제공하기 위한 방법을 개시하고 있다.Korean Patent Publication No. 10-2017-0085500 (published on July 24, 2017) discloses a center of a lead frame including a plurality of pins extending from a central support structure and a bar connecting a plurality of pins spaced apart from the central support structure. Mounting the IC chip on the support structure, coupling the IC chip to at least some of the plurality of pins, encapsulating the leadframe and the coupled IC chip, forming a first bonded IC package without separating the coupled IC package from the bar. exposing at least a portion of the plurality of fins by sawing a step cut into the encapsulated leadframe along a set of cutting lines using a saw width, plating the exposed portions of the plurality of fins. steps, cutting the encapsulated lead frame at a set of cutting lines using a second saw width that is smaller than the first saw to separate the IC package from the bar, providing an integrated circuit (IC) device within a flat no-lead package. The method is disclosed.

본 발명이 해결하고자 하는 과제는, 쿼드 플랫 노리드 패키지(Quad Flat no-leads package)와 대응하는 형상 및 크기를 가져 플랫 노리드 패키지가 사용되는 PCB 기판에 사용 가능하면서, 플랫 노리드 패키지 보다 방열 특성이 우수한 하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법을 제공하는데 있다.The problem that the present invention aims to solve is that it has a shape and size corresponding to a quad flat no-leads package, so that it can be used on a PCB board where a flat no-lead package is used, while dissipating more heat than a flat no-lead package. The aim is to provide a hybrid high heat dissipation quad flat package with excellent characteristics and a method for manufacturing a hybrid high heat dissipation quad flat package.

본 발명이 해결하고자 하는 다른 과제는, 패키지 전체의 면적을 열방출에 사용할 수 있는 하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법을 제공하는데 있다.Another problem to be solved by the present invention is to provide a hybrid high heat dissipation quad flat package in which the entire area of the package can be used for heat dissipation and a method for manufacturing the hybrid high heat dissipation quad flat package.

본 발명이 해결하고자 하는 또 다른 과제는, 반도체 패키지의 방열 성능을 향상시키 위해, 반도체 패키지와 히트싱크를 연결하기 위한 PCB 상의 별도 방열 구조를 배제하여 PCB 제조 비용을 감소시키고 PCB 제조 공정을 단순화할 수 있는 하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법을 제공하는데 있다.Another problem that the present invention aims to solve is to reduce the PCB manufacturing cost and simplify the PCB manufacturing process by excluding a separate heat dissipation structure on the PCB for connecting the semiconductor package and the heat sink in order to improve the heat dissipation performance of the semiconductor package. The aim is to provide a hybrid high heat dissipation quad flat package and a method for manufacturing a hybrid high heat dissipation quad flat package.

본 발명이 해결하고자 하는 또 다른 과제는, 리드 프레임과 패들을 용이하게 조립시키고 상호 결합된 위치를 유지하며 동시에 이동시킬 수 있는 하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법을 제공하는데 있다.Another problem that the present invention aims to solve is a hybrid high heat dissipation quad flat package that can easily assemble the lead frame and paddle, maintain the mutually coupled position, and move it at the same time, and a method for manufacturing the hybrid high heat dissipation quad flat package. is to provide.

본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지는, 몸체부, 상기 몸체부에서 상부로 돌출 형성되며 반도체 칩이 부착되기 위한 부착부를 포함하는 패들, 하면이 상기 몸체부 상부 모서리 부분에 결합되어, 상기 반도체 칩이 실장되기 위한 공간부를 형성하는 윈도우 프레임, 및 상기 윈도우 프레임을 관통하여 일측은 상기 공간부로 노출되고, 타측은 외부로 노출되는 입출력 터미널을 포함할 수 있다. 상기 패들의 두께는 상기 입출력 터미널의 두께 보다 2.5배 이상 클 수 있다. 상기 패들의 두께는 0.5T 내지 1T이고 상기 입출력 터미널의 두께는 0.1T 내지 0.2T일 수 있다.The hybrid heat dissipation quad flat package according to the present invention includes a body portion, a paddle that protrudes upward from the body portion and includes an attachment portion for attaching a semiconductor chip, and a lower surface coupled to an upper edge portion of the body portion to attach the semiconductor chip. It may include a window frame that forms a space for mounting, and an input/output terminal that penetrates the window frame and has one side exposed to the space and the other side exposed to the outside. The thickness of the paddle may be 2.5 times greater than the thickness of the input/output terminal. The thickness of the paddle may be 0.5T to 1T and the thickness of the input/output terminal may be 0.1T to 0.2T.

상기 패들은, 상기 몸체부에서 상부로 돌출된 마킹부를 더 포함하고, 상기 윈도우 프레임을 관통하여 일측이 상기 마킹부에 고정되어, 상기 패들과 상기 입출력 터미널 간을 얼라인 하기 위한 고정용 터미널을 더 포함할 수 있다. 상기 입출력 터미널 및 상기 고정용 터미널은 하나의 리드 프레임이 절단되어 형성된 것일 수 있다.The paddle further includes a marking portion protruding upward from the body portion, one side of which penetrates the window frame and is fixed to the marking portion, and a fixing terminal for aligning the paddle and the input/output terminal. It can be included. The input/output terminal and the fixing terminal may be formed by cutting one lead frame.

상기 마킹부는, 상기 몸체부에서 상부로 돌출 형성되며, 상기 고정용 터미널을 지지하기 위한 받침부, 및 상기 받침부로부터 돌출형성되며, 상기 고정용 터미널에 삽입되기 위한 돌기를 포함할 수 있다. 상기 받침부는, 상기 부착부 보다 낮게 돌출될 수 있다.The marking portion protrudes upward from the body portion and may include a support portion for supporting the fixing terminal, and a protrusion protruding from the support portion and being inserted into the fixing terminal. The support portion may protrude lower than the attachment portion.

상기 부착부는, 상기 몸체부 상면 전후좌우측에 각각 전방홈, 후방홈, 좌측홈 및 우측홈이 형성되도록 돌출될 수 있다. 상기 좌측홈 및 상기 우측홈은, 전면 및 배면이 개방될 수 있다. 상기 입출력 터미널의 일측은, 상기 전방홈, 상기 후방홈, 상기 좌측홈 및 상기 우측홈 중 하나 상에 위치할 수 있다. 상기 좌측홈 및 상기 우측홈에는 전원용 입출력 터미널이 위치하고, 상기 전방홈 및 상기 후방홈에는 RF용 입출력 터미널이 위치할 수 있다. 상기 전방홈, 상기 후방홈, 상기 좌측홈 및 상기 우측홈은, 상기 패들이 에칭되어 형성될 수 있다.The attachment portion may protrude so that a front groove, a rear groove, a left groove, and a right groove are formed on the front, left, and right sides of the upper surface of the body, respectively. The left groove and the right groove may have open front and back surfaces. One side of the input/output terminal may be located on one of the front groove, the rear groove, the left groove, and the right groove. Input/output terminals for power may be located in the left groove and the right groove, and input/output terminals for RF may be located in the front groove and the rear groove. The front groove, the rear groove, the left groove, and the right groove may be formed by etching the paddle.

상기 마킹부는, 상기 전방홈 및 상기 좌측홈 사이에 배치된 제1 마킹부, 상기 전방홈 및 상기 우측홈 사이에 배치된 제2 마킹부, 상기 후방홈 및 상기 좌측홈 사이에 배치된 제3 마킹부, 및 상기 후방홈 및 상기 우측홈 사이에 배치된 제4 마킹부를 포함할 수 있다.The marking portion includes a first marking portion disposed between the front groove and the left groove, a second marking portion disposed between the front groove and the right groove, and a third marking portion disposed between the rear groove and the left groove. It may include a fourth marking part disposed between the rear groove and the right groove.

본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법은, 패들의 마킹부에 리드 프레임의 고정용 터미널을 부착하는 단계, 상기 패들 상면의 모서리 부분을 절연 소재로 몰딩하여 윈도우 프레임을 형성하는 단계, 입출력 터미널 및 상기 고정용 터미널이 외부로 노출되게, 상기 리드 프레임으로부터 상기 입출력 터미널 및 상기 고정용 터미널을 절단하는 단계를 포함할 수 있다.The method for manufacturing a hybrid heat dissipation quad flat package according to the present invention includes the steps of attaching a terminal for fixing a lead frame to a marking portion of a paddle, and forming a window frame by molding a corner portion of the upper surface of the paddle with an insulating material. , It may include the step of cutting the input/output terminal and the fixing terminal from the lead frame so that the input/output terminal and the fixing terminal are exposed to the outside.

본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법은, 상기 패들에 부착된 리드 프레임을 거치하여, 상기 패들을 몰딩 장비로 이동하는 단계를 더 포함할 수 있다. The method for manufacturing a hybrid heat dissipation quad flat package according to the present invention may further include the step of moving the paddle to a molding equipment by placing a lead frame attached to the paddle.

본 발명에 따른 하이브리드 고방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법에 의하면, 패들이 몸체부에서 돌출된 형성된 부착부를 구비하고 패들의 몸체부 모서리 부분에 결합된 윈도우 프레임을 관통하는 입출력 터미널이 형성되는 구조를 가짐에 따라 쿼드 플랫 노리드 패키지(Quad Flat no-leads package)의 형상 및 크기와 대응되고, 플랫 노리드 패키지가 사용되는 PCB 기판에 사용 가능하면서, 패키지 전체의 면적을 열방출에 사용할 수 있고 입출력 터미널 보다 더 두껍게 패들을 형성할 수 있어 종래의 QFN 패키지 보다 방열 특성이 우수하며, According to the hybrid high heat dissipation quad flat package and the method for manufacturing the hybrid high heat dissipation quad flat package according to the present invention, the paddle has a formed attachment portion protruding from the body portion and penetrates a window frame coupled to a corner portion of the body portion of the paddle. As it has a structure in which input and output terminals are formed, it corresponds to the shape and size of a quad flat no-leads package, and can be used on PCB boards where flat no-lead packages are used, while reducing the overall area of the package. can be used for heat dissipation and the paddle can be formed thicker than the input/output terminal, so it has superior heat dissipation characteristics than the conventional QFN package.

PCB 하부에 배치된 히트싱크와 직접 연결이 가능하여, 반도체 패키지와 히트싱크를 연결하기 위한 카퍼 필드(Copper filed) 및 처리 카퍼 코인(Copper Coin) 등 PCB 상의 별도 방열 구조를 배제하여 PCB 제조 비용을 감소시키고 PCB 제조 공정을 단순화할 수 있고, 리드 프레임과 패들을 용이하게 조립시키고 상호 결합된 위치를 유지하며 동시에 이동시킬 수 있어, 반도체 패키지의 제조 공정을 자동화할 수 있고 제조 비용을 절감할 수 있으면서 보다 정교한 반도체 패키지를 제작할 수 있다.Direct connection to the heat sink placed at the bottom of the PCB is possible, reducing PCB manufacturing costs by eliminating separate heat dissipation structures on the PCB, such as copper fields and processing copper coins for connecting the semiconductor package and heat sink. It can reduce and simplify the PCB manufacturing process, and the lead frame and paddle can be easily assembled, maintained in an interconnected position and moved at the same time, automating the manufacturing process of the semiconductor package and reducing manufacturing costs. More sophisticated semiconductor packages can be produced.

도 1은 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지에 대한 바람직한 일실시예의 단면도를 도시한 도면이다.
도 2는 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 사시도를 도시한 도면이다.
도 3은 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 평면도를 도시한 도면이다.
도 4는 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 측면도를 도시한 도면이다.
도 5는 본 발명에 따른 베이스부에 대한 바람직한 일실시에의 배면도를 도시한 도면이다.
도 6은 본 발명에 따른 패들에 대한 바람직한 일실시예의 사시도를 도시한 도면이다.
도 7은 본 발명에 따른 리드 프레임에 대한 바람직한 일실시예의 사시도를 도시한 도면이다.
도 8은 본 발명에 따른 베이스부가 인쇄회로기판(PCB : Printed Circuit Board)에 결합된 일실시예의 단면을 도시한 도면이다.
도 9는 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법에 대한 바람직한 일실시예의 수행과정을 도시한 순서도이다.
도 10은 리드 프레임이 패들에 부착된 상태를 도시한 도면이다.1 is a cross-sectional view of a preferred embodiment of a hybrid heat dissipation quad flat package according to the present invention.
Figure 2 is a diagram showing a perspective view of a preferred embodiment of the base portion according to the present invention.
Figure 3 is a plan view showing a preferred embodiment of the base portion according to the present invention.
Figure 4 is a side view of a preferred embodiment of the base portion according to the present invention.
Figure 5 is a diagram showing a rear view of a preferred embodiment of the base portion according to the present invention.
Figure 6 is a diagram showing a perspective view of a preferred embodiment of the paddle according to the present invention.
Figure 7 is a diagram showing a perspective view of a preferred embodiment of the lead frame according to the present invention.
Figure 8 is a cross-sectional view showing an embodiment in which the base portion according to the present invention is coupled to a printed circuit board (PCB).
Figure 9 is a flowchart showing the execution process of a preferred embodiment of the method for manufacturing a hybrid heat dissipation quad flat package according to the present invention.
Figure 10 is a diagram showing a state in which a lead frame is attached to a paddle.

이하에서 첨부된 도면들을 참조하여 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지 및 하이브리드 고방열 쿼드 플랫 패키지를 제조하기 위한 방법에 대해 상세하게 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, a method for manufacturing a hybrid heat dissipation quad flat package and a hybrid high heat dissipation quad flat package according to the present invention will be described in detail with reference to the attached drawings. At this time, the configuration and operation of the present invention shown in and explained by the drawings are explained as at least one embodiment, and the technical idea of the present invention and its core configuration and operation are not limited thereto.

본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당해 기술분야에 종사하는 기술자의 의도 또는 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 함을 밝혀 두고자 한다.The terms used in the present invention are general terms that are currently widely used as much as possible while considering the functions in the present invention, but this may vary depending on the intention or practice of a technician working in the relevant technical field or the emergence of new technology. In addition, in certain cases, there are terms arbitrarily selected by the applicant, and in this case, the meaning will be described in detail in the description of the relevant invention. Therefore, we would like to clarify that the terms used in the present invention should be defined based on the meaning of the term and the overall content of the present invention, not just the name of the term.

도 1은 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지에 대한 바람직한 일실시예의 단면도를 도시한 도면이다.1 is a cross-sectional view of a preferred embodiment of a hybrid heat dissipation quad flat package according to the present invention.

도 1을 참조하면, 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지(1)는 베이스부(10), 반도체 칩(20), 본딩 와이어(30, 30-2) 및 리드(lid)(40)를 포함할 수 있다. Referring to FIG. 1, the hybrid heat dissipation quad flat package 1 according to the present invention includes a base portion 10, a semiconductor chip 20, bonding wires 30 and 30-2, and a lead 40. can do.

도 2는 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 사시도를 도시한 도면이고, 도 3은 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 평면도를 도시한 도면이며, 도 4는 본 발명에 따른 베이스부에 대한 바람직한 일실시예의 측면도를 도시한 도면이고, 도 5는 본 발명에 따른 베이스부에 대한 바람직한 일실시에의 배면도를 도시한 도면이다.Figure 2 is a perspective view of a preferred embodiment of the base portion according to the present invention, Figure 3 is a plan view of a preferred embodiment of the base portion according to the present invention, and Figure 4 is a view showing a preferred embodiment of the base portion according to the present invention. It is a diagram showing a side view of a preferred embodiment of the base portion according to the present invention, and Figure 5 is a diagram showing a rear view of a preferred embodiment of the base portion according to the present invention.

도 2 내지 도 5를 참조하면, 베이스부(10)는 패들(100), 윈도우 프레임(200), 입출력 터미널(310) 및 고정용 터미널(360)을 포함할 수 있다.Referring to FIGS. 2 to 5 , the base portion 10 may include a paddle 100, a window frame 200, an input/output terminal 310, and a fixing terminal 360.

도 6은 본 발명에 따른 패들에 대한 바람직한 일실시예의 사시도를 도시한 도면이다.Figure 6 is a diagram showing a perspective view of a preferred embodiment of the paddle according to the present invention.

도 6을 참조하면, 리드(40)는 패들(100) 및 윈도우 프레임(200)의 상부를 덮으며, 윈도우 프레임(200)과 에폭시로 접착될 수 있다. 여기서 에폭시는 중간 경화 에폭시(B-Stage Epoxy)일 수 있다. 리드(40)는 세라믹(Ceramic), 액정고분자(LCP: Liquid Crystal Polymer) 또는 플라스틱 소재로 형성될 수 있다.Referring to FIG. 6, the lid 40 covers the upper part of the paddle 100 and the window frame 200, and may be bonded to the window frame 200 with epoxy. Here, the epoxy may be intermediate curing epoxy (B-Stage Epoxy). The lid 40 may be made of ceramic, liquid crystal polymer (LCP), or plastic material.

반도체 칩(20)은 리드(40), 패들(100) 및 윈도우 프레임(200)이 형성하는 밀폐된 공간 내부에 위치할 수 있다. 반도체 칩(20)은 고주파 반도체 디바이스 또는 고출력의 반도체 디바이스를 포함할 수 있다.The semiconductor chip 20 may be located inside a closed space formed by the lid 40, the paddle 100, and the window frame 200. The semiconductor chip 20 may include a high-frequency semiconductor device or a high-output semiconductor device.

패들(100)은 몸체부(110), 부착부(120), 마킹부(130), 전방홈(140), 후방홈(150), 좌측홈(160) 및 우측홈(170)을 포함할 수 있다. 패들(100)은 금속 소재로 형성될 수 있다. 바람직하게, 패들(100)은 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 여기서 구리(Cu) 복합소재는 sCMC, CMC, CPC, CuMO 및 CuW를 중 적어도 하나를 포함할 수 있다.The paddle 100 may include a body portion 110, an attachment portion 120, a marking portion 130, a front groove 140, a rear groove 150, a left groove 160, and a right groove 170. there is. Paddle 100 may be formed of a metal material. Preferably, the paddle 100 may be formed of copper (Cu) or a copper (Cu) composite material. Here, the copper (Cu) composite material may include at least one of sCMC, CMC, CPC, CuMO, and CuW.

일부 실시예로, 패들(100)은 0.5mm 내지 1.5mm의 두께를 가질 수 있다. 패들(100)은 입출력 터미널(310) 보다 2.5배 이상 두꺼울 수 있다. 패들(100)이 두꺼울 수록 반도체 패키지의 가용 주파수폭을 보다 광범위하게 만들 수 있고, 입출력 터미널(310)의 두께가 작을수록 보다 세밀하게 가공할 수 있다. In some embodiments, paddle 100 may have a thickness of 0.5 mm to 1.5 mm. The paddle 100 may be more than 2.5 times thicker than the input/output terminal 310. The thicker the paddle 100 is, the wider the available frequency range of the semiconductor package can be made, and the smaller the thickness of the input/output terminal 310 is, the more detailed processing can be.

부착부(120)는 몸체부(110)에서 상부로 돌출 형성되며, 반도체 칩(20)이 부착될 수 있다. 부착부(120)는 몸체부(110) 상면 전후좌우측에 각각 전방홈(140), 후방홈(150), 좌측홈(160) 및 우측홈(170)이 형성되게 돌출될 수 있다. 전방홈(140), 후방홈(150), 좌측홈(160) 및 우측홈(170)은 패들(100)이 에칭되어 형성될 수 있다.The attachment portion 120 protrudes upward from the body portion 110, and the semiconductor chip 20 can be attached thereto. The attachment portion 120 may protrude so that a front groove 140, a rear groove 150, a left groove 160, and a right groove 170 are formed on the front, left, and right sides of the upper surface of the body portion 110, respectively. The front groove 140, rear groove 150, left groove 160, and right groove 170 may be formed by etching the paddle 100.

마킹부(130)는 몸체부(110)에서 상부로 돌출되게 형성될 수 있다. 마킹부(130)는 받침부(131) 및 돌기(133)를 포함할 수 있다. 받침부(131)는 몸체부(110)에서 상부로 돌출 형성되며, 고정용 터미널(360)을 지지할 수 있다. 받침부(131)는 부착부(120) 보다 낮게 돌출될 수 있다. 이에 따라 받침부(13)는 부착부(120)와 단차가 형성되어, 고정용 터미널(360)이 반도체 칩 보다 낮은 위치에 부착될 수 있다. 돌기(133)는 받침부(131)로부터 돌출형성되며, 고정용 터미널(360)에 삽입될 수 있다.The marking portion 130 may be formed to protrude upward from the body portion 110. The marking portion 130 may include a support portion 131 and a protrusion 133. The support portion 131 protrudes upward from the body portion 110 and can support the fixing terminal 360. The support portion 131 may protrude lower than the attachment portion 120. Accordingly, a step is formed between the support portion 13 and the attachment portion 120, so that the fixing terminal 360 can be attached at a lower position than the semiconductor chip. The protrusion 133 protrudes from the support portion 131 and can be inserted into the fixing terminal 360.

마킹부(130)는 제1 마킹부(130-1), 제2 마킹부(130-2), 제3 마킹부(130-3) 및 제4 마킹부(130-4)를 포함할 수 있다. 제1 마킹부(130-1)는 전방홈(140) 및 좌측홈(160) 사이에 배치될 수 있고, 제2 마킹부(130-2)는 전방홈(140) 및 우측홈(170) 사이에 배치될 수 있다. 제3 마킹부(130-3)는 후방홈(150) 및 좌측홈(160) 사이에 배치될 수 있고, 제4 마킹부(130-4)는 후방홈(150) 및 우측홈(170) 사이에 배치될 수 있다.The marking unit 130 may include a first marking unit 130-1, a second marking unit 130-2, a third marking unit 130-3, and a fourth marking unit 130-4. . The first marking portion 130-1 may be disposed between the front groove 140 and the left groove 160, and the second marking portion 130-2 may be disposed between the front groove 140 and the right groove 170. can be placed in The third marking portion 130-3 may be disposed between the rear groove 150 and the left groove 160, and the fourth marking portion 130-4 may be disposed between the rear groove 150 and the right groove 170. can be placed in

부착부(120)는 몸체(121), 전방 좌측 연장부(126), 전방 우측 연장부(127), 후방 좌측 연장부(128) 및 후방 우측 연장부(129)를 포함할 수 있다. 몸체(121)는 몸체부(110)의 중앙부에서 돌출 형성될 수 있고, 사각형상을 가질 수 있으며, 반도체 칩(20)이 부착될 수 있다.The attachment portion 120 may include a body 121, a front left extension portion 126, a front right extension portion 127, a rear left extension portion 128, and a rear right extension portion 129. The body 121 may protrude from the central portion of the body 110, may have a rectangular shape, and may have a semiconductor chip 20 attached thereto.

전방 좌측 연장부(126)는 몸체(121)에서 전방홈(140) 및 제1 마킹부(130-1) 사이로 연장 형성되며, 전방 우측 연장부(127)는 몸체(121)에서 전방홈(140) 및 제2 마킹부(130-2) 사이로 연장 형성될 수 있다. The front left extension 126 extends from the body 121 between the front groove 140 and the first marking portion 130-1, and the front right extension 127 extends from the body 121 to the front groove 140. ) and the second marking portion 130-2.

후방 좌측 연장부(128)는 몸체(121)에서 후방홈(150) 및 제3 마킹부(130-3) 사이로 연장 형성되며, 후방 우측 연장부(129)는 몸체(121)에서 후방홈(150) 및 제4 마킹부(130-4) 사이로 연장 형성될 수 있다. The rear left extension portion 128 extends from the body 121 between the rear groove 150 and the third marking portion 130-3, and the rear right extension portion 129 extends from the body 121 to the rear groove 150. ) and the fourth marking portion 130-4.

전방 좌측 연장부(126), 전방 우측 연장부(127), 후방 좌측 연장부(128) 및 후방 우측 연장부(129)은 패들(100)과 윈도우 프레임(200) 간의 결합력을 보다 견고하게 하며, 윈도우 프레임(200)의 뒤틀림을 방지할 수 있다.The front left extension 126, front right extension 127, rear left extension 128, and rear right extension 129 make the coupling between the paddle 100 and the window frame 200 more robust, Distortion of the window frame 200 can be prevented.

좌측홈(160) 및 우측홈(170)은 정방 및 후방이 개방될 수 있다.The left groove 160 and the right groove 170 may be open forward and backward.

윈도우 프레임(200)은 하면이 몸체부(110) 상부 모서리 부분에 결합되어, 반도체 칩(20)이 실장되기 위한 공간부(103)를 형성할 수 있다. 윈도우 프레임(200)은 세라믹 서브스트레이트(ceramic substrate)일 수 있고, 알루미나(Al203)로 형성될 수 있으며, 일부 실시예로, 플라스틱 소재로 형성될 수 있고, 일부 실시예로, 액정고분자(LCP : Liquid Crystal Polymer) 또는 LCP를 포함하는 복합소재로 형성될 수 있다.The lower surface of the window frame 200 may be coupled to the upper corner of the body 110 to form a space 103 for mounting the semiconductor chip 20. The window frame 200 may be a ceramic substrate, may be formed of alumina (Al203), may be formed of a plastic material in some embodiments, and may be formed of a liquid crystal polymer (LCP: It can be formed of a composite material containing Liquid Crystal Polymer (LCP) or LCP.

도 7은 본 발명에 따른 리드 프레임에 대한 바람직한 일실시예의 사시도를 도시한 도면이다.Figure 7 is a diagram showing a perspective view of a preferred embodiment of the lead frame according to the present invention.

도 7을 참조하면, 입출력 터미널(310) 및 고정용 터미널(360)은 하나의 리드프레임(400)이 절단되어 형성된 것일 수 있다. 리드프레임(400)은 패들(100)과 동일한 소재로 형성될 수 있고, 바람직하게, 구리(Cu) 또는 구리(Cu) 복합소재로 형성될 수 있다. 패들(100)은 리드프레임(400) 보다 2.5배 이상 두꺼울 수 있다. 패들(100)이 두꺼울 수록 반도체 패키지의 가용 주파수 폭을 보다 광범위하게 만들 수 있고, 리드프레임(400)의 두께가 작을수록 리드프레임(400)을 보다 세밀하게 가공할 수 있다.Referring to FIG. 7, the input/output terminal 310 and the fixing terminal 360 may be formed by cutting one lead frame 400. The lead frame 400 may be formed of the same material as the paddle 100, and may preferably be formed of copper (Cu) or a copper (Cu) composite material. The paddle 100 may be more than 2.5 times thicker than the lead frame 400. The thicker the paddle 100 is, the wider the available frequency range of the semiconductor package can be made, and the smaller the thickness of the lead frame 400 is, the more precisely the lead frame 400 can be processed.

입출력 터미널(310)은 윈도우 프레임(200)을 관통하여 일측은 공간부(103)로 노출되고, 타측은 외부로 노출될 수 있다. 전방홈(140), 후방홈(150), 좌측홈(160) 및 우측홈(170) 각각에 하나 또는 하나 이상의 입출력 터미널(310)이 위치할 수 있다. 전방홈(140), 후방홈(150), 좌측홈(160) 및 우측홈(170)의 바닥면은 받침부(131) 보다 낮을 수 있다. 이에 따라 입출력 터미널(310)은 패들(100)과 이격되게 배치될 수 있고, 입출력 터미널(300)과 패들(100) 사이에 윈도우 프레임(200)이 게재될 수 있으며, 패들(100)과 입출력터미널(310) 사이의 전기적 연결이 차단될 수 있다.The input/output terminal 310 may penetrate the window frame 200 so that one side is exposed to the space 103 and the other side is exposed to the outside. One or more input/output terminals 310 may be located in each of the front groove 140, rear groove 150, left groove 160, and right groove 170. The bottom surfaces of the front groove 140, rear groove 150, left groove 160, and right groove 170 may be lower than the support portion 131. Accordingly, the input/output terminal 310 may be arranged to be spaced apart from the paddle 100, and a window frame 200 may be placed between the input/output terminal 300 and the paddle 100, and the paddle 100 and the input/output terminal The electrical connection between (310) may be blocked.

본 발명에 다른 하이브리드 방열 쿼드 플랫 패키지(1)는 입출력 터미널(310)이 패들(100)의 몸체부(110)의 상부에 위치함에 따라, 하면층 전영역이 히트싱크 기능을 함으로써, 종래의 입출력 터미널이 하면층 일부를 구성하는 플랫 노리드 패키지 보다 방열특성이 보다 우수한 효과가 있다.In the hybrid heat dissipation quad flat package 1 according to the present invention, the input/output terminal 310 is located on the upper part of the body 110 of the paddle 100, and the entire bottom layer functions as a heat sink, thus providing the conventional input/output It has better heat dissipation characteristics than a flat no-lead package in which the terminal forms part of the bottom layer.

입출력 터미널(300)은 두께는 0.1mm 내지 0.2mm일 수 있다.The input/output terminal 300 may have a thickness of 0.1 mm to 0.2 mm.

전방홈(140) 및 후방홈(150)에는 RF용 입출력 터미널(311, 312)이 위치할 수 있고, 좌측홈(160) 및 우측홈(170)에는 전원용 입출력 터미널(313, 314)이 위치할 수 있다. RF용 입출력 터미널(311)이 전방 좌측 연장부(126) 및 전방 우측 연장부(127) 사이에 위치하고, RF용 입출력 터미널(312)이 후방 좌측 연장부(128) 및 후방 우측 연장부(129) 사이에 위치함에 따라, 전방 좌측 연장부(126), 전방 우측 연장부(127), 후방 좌측 연장부(128) 및 후방 우측 연장부(129)로 인해 RF용 입출력 터미널(311, 312) 주변의 방열 성능이 보다 개선되고 다른 입출력 터미널과의 신호 간섭이 상쇄되고 이에 따라 보다 높은 초고주파 영역에서 신뢰성 있게 작동이 가능하여, 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지(1)는 가용 주파수 범위를 보다 광범위 하게 제공할 수 있다.RF input/output terminals 311, 312 may be located in the front groove 140 and rear groove 150, and power input/output terminals 313, 314 may be located in the left groove 160 and right groove 170. You can. The RF input/output terminal 311 is located between the front left extension 126 and the front right extension 127, and the RF input/output terminal 312 is located between the rear left extension 128 and the rear right extension 129. As it is located in between, the front left extension 126, front right extension 127, rear left extension 128, and rear right extension 129 are located around the RF input/output terminals 311 and 312. As heat dissipation performance is further improved, signal interference with other input/output terminals is canceled out, and thus it is possible to operate reliably in a higher ultra-high frequency range, the hybrid heat dissipation quad flat package (1) according to the present invention has a wider usable frequency range. can be provided.

고정용 터미널(360)은 윈도우 프레임을(200)을 관통하여 일측이 마킹부(130)에 고정되며, 패들(100)과 입출력 터미널(310) 간의 결합시에 얼라인 기능을 수행할 수 있다. 고정용 터미널(360)은 일측에 돌기(133)가 삽입되기 위한 고정홀(361)이 형성될 수 있고, 받침부(131)에 안착될 있다.The fixing terminal 360 penetrates the window frame 200 and is fixed on one side to the marking portion 130, and can perform an alignment function when the paddle 100 and the input/output terminal 310 are combined. The fixing terminal 360 may have a fixing hole 361 formed on one side into which the protrusion 133 is inserted, and may be seated on the support portion 131.

본딩 와이어(30, 30-2)는 입출력 터미널(310)와 반도체 칩(20)을 전기적으로 연결시킨다. 본딩 와이어(30, 30-2)의 일측은 반도체 디바이스(20)와 직접 연결되고, 타측은 입출력 터미널(310)과 직접 연결될 수 있다. 즉 본딩 와이어(30, 30-2)를 통해 반도체 칩(20)은 입출력터미널(120)과 전기적으로 연결될 수 있다. 여기서 윈도우 프레임(200)는 입출력터미널(310)과 패들(100) 간의 전기적 연결을 차단한다.Bonding wires 30 and 30-2 electrically connect the input/output terminal 310 and the semiconductor chip 20. One side of the bonding wires 30 and 30-2 may be directly connected to the semiconductor device 20, and the other side may be directly connected to the input/output terminal 310. That is, the semiconductor chip 20 may be electrically connected to the input/output terminal 120 through the bonding wires 30 and 30-2. Here, the window frame 200 blocks the electrical connection between the input/output terminal 310 and the paddle 100.

도 8은 본 발명에 따른 베이스부가 인쇄회로기판(PCB : Printed Circuit Board)에 결합된 일실시예의 단면을 도시한 도면이다.Figure 8 is a cross-sectional view showing an embodiment in which the base portion according to the present invention is coupled to a printed circuit board (PCB).

도 8을 참조하면, 본 발명에 따른 방열 쿼드 플랫 패키지(1)는 PCB(60)에 형성된 홀에 삽입되어, PCB(60) 하부에 배치된 히트싱크(70)와 직접 접착될 수 있다. 즉, 패들(100)이 PCB 하부에 배치된 히트싱크(70)와 직접 연결 됨에 따라, 반도체 패키지와 히트싱크를 연결하기 위한 카퍼 필드(Copper filed) 및 처리 카퍼 코인(Copper Coin) 등의 PCB 상의 별도 방열 구조를 배제하여 PCB 제조 비용을 감소시키고 PCB 제조 공정을 단순화할 수 있으면서, 방열특성이 보다 향상될 수 있다.Referring to FIG. 8, the heat dissipation quad flat package 1 according to the present invention can be inserted into a hole formed in the PCB 60 and directly bonded to the heat sink 70 disposed below the PCB 60. That is, as the paddle 100 is directly connected to the heat sink 70 disposed at the bottom of the PCB, copper fields for connecting the semiconductor package and the heat sink and processing copper coins on the PCB, etc. By excluding a separate heat dissipation structure, PCB manufacturing costs can be reduced and the PCB manufacturing process can be simplified, while heat dissipation characteristics can be further improved.

도 9는 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법에 대한 바람직한 일실시예의 수행과정을 도시한 순서도이다.Figure 9 is a flowchart showing the execution process of a preferred embodiment of the method for manufacturing a hybrid heat dissipation quad flat package according to the present invention.

도 9를 참조하면, 본 발명에 따른 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법은 부착단계(S100), 이동단계(S110), 몰딩단계(S120) 및 절단단계(S130)를 포함할 수 있다.Referring to FIG. 9, the method for manufacturing a hybrid heat dissipation quad flat package according to the present invention may include an attaching step (S100), a moving step (S110), a molding step (S120), and a cutting step (S130).

도 10은 리드 프레임이 패들에 부착된 상태를 도시한 도면이다.Figure 10 is a diagram showing a state in which a lead frame is attached to a paddle.

도 10을 참조하면, 부착단계(S100)에서, 패들(100)의 마킹부(130)에 리드 프레임(400)의 고정용 터미널(360)을 부착할 수 있다. 여기서, 고정용 터미널(360)은 받침부(131)에 안착되고, 돌기(133)는 고정용 터미널(360)의 고정홈(361)에 삽입되어 고정용 터미널(360)이 패들(100)에 고정될 수 있다. 리드 프레임(400)의 4개의 고정용 터미널(360-1 내지 360-4)이 피들(100)의 4개의 마킹부(130-1 내지 130-4)에 각각 고정됨에 따라 리드 프레임(400)은 패들(100)에 안정적으로 결합되고, 이에 따라, 입출력 터미널(360)은 이동단계(S110) 및 몰딩단계(S120)에서도 패들(100)에 대해 일정한 위치를 안정으로 유지할 수 있다.Referring to FIG. 10, in the attachment step (S100), the fixing terminal 360 of the lead frame 400 may be attached to the marking portion 130 of the paddle 100. Here, the fixing terminal 360 is seated on the support portion 131, and the protrusion 133 is inserted into the fixing groove 361 of the fixing terminal 360 so that the fixing terminal 360 is attached to the paddle 100. It can be fixed. As the four fixing terminals 360-1 to 360-4 of the lead frame 400 are respectively fixed to the four marking parts 130-1 to 130-4 of the fiddle 100, the lead frame 400 is It is stably coupled to the paddle 100, and accordingly, the input/output terminal 360 can stably maintain a constant position with respect to the paddle 100 even in the moving step (S110) and the molding step (S120).

이동단계(S110)에서, 패들(100)에 부착된 리드 프레임(400)을 거치하여, 패들(100)을 몰딩 장비로 이동할 수 있다. 이동시에 고정용 터미널(360)이 입출력 터미널(310)의 위치를 유지시킴에 따라, 패들(100)과 입출력 터미널(310)은 정확하게 얼라인이 되고, 얼라인 위치를 유지할 수 있다.In the moving step (S110), the paddle 100 can be moved to the molding equipment by holding the lead frame 400 attached to the paddle 100. As the fixing terminal 360 maintains the position of the input/output terminal 310 during movement, the paddle 100 and the input/output terminal 310 are accurately aligned and can maintain the aligned position.

몰딩단계(S120)에서, 몰딩 장비를 통해 패들(100) 상면의 모서리 부분을 절연 소재로 몰딩하여 윈도우 프레임(200)을 형성할 수 있다.In the molding step (S120), the window frame 200 can be formed by molding the corner portion of the upper surface of the paddle 100 with an insulating material using molding equipment.

절단단계(S130)에서, 입출력 터미널(310) 및 고정용 터미널(360)이 외부로 노출되게, 리드 프레임(400)으로부터 입출력 터미널(310) 및 고정용 터미널(360)을 절단할 수 있다.In the cutting step (S130), the input/output terminal 310 and the fixing terminal 360 may be cut from the lead frame 400 so that the input/output terminal 310 and the fixing terminal 360 are exposed to the outside.

이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.Although preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific preferred embodiments described above, and can be used in the technical field to which the invention pertains without departing from the gist of the present invention as claimed in the claims. Anyone skilled in the art can make various modifications, and such modifications fall within the scope of the claims.

하이브리드 방열 쿼드 플랫 패키지1 반도체 칩 20
본딩 와이어 30, 30-2 리드(lid) 40
패들 100 윈도우 프레임 200
입출력 터미널 310 고정용 터미널 360
Hybrid heat dissipation quad flat package 1 semiconductor chip 20
Bonding wire 30, 30-2 lead (lid) 40
Paddle 100 Window Frame 200
Input/output terminal 310 Fixed terminal 360

Claims (6)

몸체부, 상기 몸체부에서 상부로 돌출 형성되며 반도체 칩이 부착되기 위한 부착부를 포함하는 패들;
하면이 상기 몸체부 상부 모서리 부분에 결합되어, 상기 반도체 칩이 실장되기 위한 공간부를 형성하는 윈도우 프레임; 및
상기 윈도우 프레임을 관통하여 일측은 상기 공간부로 노출되고, 타측은 외부로 노출되는 입출력 터미널을 포함하고,
상기 몸체부의 하면이 상기 윈도우 프레임의 하면보다 낮게 형성된 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지.a body portion, a paddle protruding upward from the body portion and including an attachment portion for attaching a semiconductor chip;
a window frame whose lower surface is coupled to an upper corner of the body to form a space for mounting the semiconductor chip; and
An input/output terminal penetrating through the window frame, one side of which is exposed to the space, and the other side of which is exposed to the outside;
A hybrid heat dissipation quad flat package, characterized in that the lower surface of the body portion is formed lower than the lower surface of the window frame. 제 1항에 있어서,
상기 패들은,
상기 몸체부에서 상부로 돌출된 마킹부를 더 포함하고,
상기 윈도우 프레임을 관통하여 일측이 상기 마킹부에 고정되며, 상기 패들과 상기 입출력 터미널 간을 얼라인 하기 위한 고정용 터미널을 더 포함하는 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지.According to clause 1,
The paddle is,
Further comprising a marking portion protruding upward from the body portion,
A hybrid heat dissipation quad flat package, one side of which penetrates the window frame and is fixed to the marking part, and further includes a fixing terminal for aligning the paddle and the input/output terminal. 제 2항에 있어서,
상기 마킹부는,
상기 몸체부에서 상부로 돌출 형성되며, 상기 고정용 터미널을 지지하기 위한 받침부; 및
상기 받침부로부터 돌출형성되며, 상기 고정용 터미널에 삽입되기 위한 돌기를 포함하는 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지.According to clause 2,
The marking part,
a support portion protruding upward from the body portion and supporting the fixing terminal; and
A hybrid heat dissipation quad flat package that protrudes from the support portion and includes a protrusion for insertion into the fixing terminal. 제 1항에 있어서,
상기 부착부는,
상기 몸체부 상면 전후좌우측에 각각 전방홈, 후방홈, 좌측홈 및 우측홈이 형성되도록 돌출되며,
상기 입출력 터미널의 일측은, 상기 전방홈, 상기 후방홈, 상기 좌측홈 및 상기 우측홈 중 하나 상에 위치하는 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지.According to clause 1,
The attachment part,
The upper surface of the body protrudes to form front grooves, rear grooves, left grooves, and right grooves on the front, left, and right sides, respectively,
A hybrid heat dissipation quad flat package, characterized in that one side of the input/output terminal is located on one of the front groove, the rear groove, the left groove, and the right groove. 패들의 마킹부에 리드 프레임의 고정용 터미널을 부착하는 단계;
상기 패들 상면의 모서리 부분을 절연 소재로 몰딩하여 윈도우 프레임을 형성하는 단계; 및
입출력 터미널 및 상기 고정용 터미널이 외부로 노출되게, 상기 리드 프레임으로부터 상기 입출력 터미널 및 상기 고정용 터미널을 절단하는 단계를 포함하고,
상기 윈도우 프레임을 형성하는 단계는,
상기 패들의 몸체부의 하면이 상기 윈도우 프레임의 하면보다 낮게 형성하는 단계를 포함하는 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법.Attaching a terminal for fixing the lead frame to the marking portion of the paddle;
Forming a window frame by molding corners of the upper surface of the paddle with an insulating material; and
Cutting the input/output terminal and the fixing terminal from the lead frame so that the input/output terminal and the fixing terminal are exposed to the outside,
The step of forming the window frame is,
A method for manufacturing a hybrid heat dissipation quad flat package, comprising forming a lower surface of the body portion of the paddle lower than a lower surface of the window frame. 제 5항에 있어서,
상기 패들에 부착된 리드 프레임을 거치하여, 상기 패들을 몰딩 장비로 이동하는 단계를 더 포함하는 것을 특징으로 하는 하이브리드 방열 쿼드 플랫 패키지를 제조하기 위한 방법.
According to clause 5,
A method for manufacturing a hybrid heat dissipation quad flat package, further comprising the step of moving the paddle to a molding equipment by placing a lead frame attached to the paddle.
KR1020220046902A 2022-04-15 2022-04-15 Hybrid heat dissipation quad flat package and method of manufacturing the same KR102597843B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220046902A KR102597843B1 (en) 2022-04-15 2022-04-15 Hybrid heat dissipation quad flat package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220046902A KR102597843B1 (en) 2022-04-15 2022-04-15 Hybrid heat dissipation quad flat package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20230147935A KR20230147935A (en) 2023-10-24
KR102597843B1 true KR102597843B1 (en) 2023-11-03

Family

ID=88515260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220046902A KR102597843B1 (en) 2022-04-15 2022-04-15 Hybrid heat dissipation quad flat package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102597843B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068430A (en) * 1998-08-19 2000-03-03 Goto Seisakusho:Kk Resin-sealing type semiconductor device provided with heat sink
KR100733074B1 (en) * 2006-02-07 2007-06-27 럭스피아(주) Leadframe structure and semiconductor package using the same and method for manufacturing the semiconductor package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401140B1 (en) * 1999-11-01 2003-10-10 앰코 테크놀로지 코리아 주식회사 Heater block for manufacturing semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068430A (en) * 1998-08-19 2000-03-03 Goto Seisakusho:Kk Resin-sealing type semiconductor device provided with heat sink
KR100733074B1 (en) * 2006-02-07 2007-06-27 럭스피아(주) Leadframe structure and semiconductor package using the same and method for manufacturing the semiconductor package

Also Published As

Publication number Publication date
KR20230147935A (en) 2023-10-24

Similar Documents

Publication Publication Date Title
US5172214A (en) Leadless semiconductor device and method for making the same
US6813154B2 (en) Reversible heat sink packaging assembly for an integrated circuit
US8072047B2 (en) Integrated circuit package system with shield and tie bar
US7944062B2 (en) Air cavity package for a semiconductor die and methods of forming the air cavity package
US20050056914A1 (en) Lead frame
US20070085199A1 (en) Integrated circuit package system using etched leadframe
EP2557593A1 (en) Integrated-terminal-type metal base package module and a method for packaging an integrated terminal for a metal base package module
SG173394A1 (en) Integrated circuit leadframe and fabrication method therefor
EP0880176B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
KR100283299B1 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
KR20020066483A (en) Semiconductor Package And Mounting Structure On Substrate Thereof And Stack Structure Thereof
US6847115B2 (en) Packaged semiconductor device for radio frequency shielding
KR100286906B1 (en) Method for manufacturing a semiconductor device having a pair of heat dissipation terminals and a plurality of lead terminals formed from a single lead frame, and a single lead frame
KR102218766B1 (en) Semiconductor device package
KR102597843B1 (en) Hybrid heat dissipation quad flat package and method of manufacturing the same
US20040159929A1 (en) Semiconductor die package having two die paddles
KR102225628B1 (en) Plastic qfn package with improved heat characteristic
JP2651427B2 (en) Method for manufacturing semiconductor device
KR102191728B1 (en) Flat no-leads package
KR102648997B1 (en) Guide type flange package and method of manufacturing the same
JP2533012B2 (en) Surface mount semiconductor device
KR102260622B1 (en) Qfn package with improved heat characteristic
KR20020093250A (en) ELP type leadframe and ELP using the same
US11659663B2 (en) Mechanical support within moulded chip package
KR100342811B1 (en) Area array bumped semiconductor package with chips

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant