KR102596074B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102596074B1
KR102596074B1 KR1020160090689A KR20160090689A KR102596074B1 KR 102596074 B1 KR102596074 B1 KR 102596074B1 KR 1020160090689 A KR1020160090689 A KR 1020160090689A KR 20160090689 A KR20160090689 A KR 20160090689A KR 102596074 B1 KR102596074 B1 KR 102596074B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
pattern
data
dummy pattern
Prior art date
Application number
KR1020160090689A
Other languages
English (en)
Other versions
KR20180009417A (ko
Inventor
김향율
양동주
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160090689A priority Critical patent/KR102596074B1/ko
Priority to US15/601,984 priority patent/US10355024B2/en
Priority to CN201710584812.9A priority patent/CN107634069B/zh
Publication of KR20180009417A publication Critical patent/KR20180009417A/ko
Priority to US16/439,261 priority patent/US10734416B2/en
Application granted granted Critical
Publication of KR102596074B1 publication Critical patent/KR102596074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 차광 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고, 제1 방향으로 연장되는 게이트라인에 전기적으로 연결되는 게이트 전극, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인에 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자, 상기 스위칭 소자 상에 배치되는 컬러 필터층, 상기 컬러 필터층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 절연층, 상기 절연층 상에 배치되며 슬릿을 갖는 제2 전극, 상기 제2 전극과 동일한 층에 배치되며, 상기 데이터 라인과 중첩하는 더미 패턴 및 상기 더미 패턴 상에 직접 배치되며, 상기 데이터 라인과 동일한 폭을 갖는 데이터 차광 패턴을 포함한다.

Description

표시 기판 및 이의 제조 방법 {DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 표시 기판의 제조 방법에 관한 것으로, 보다 상세하게는 얼룩 등의 불량을 감소시킬 수 있는 표시 기판 및 표시 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 패널은 박막 트랜지스터 기판, 박막 트랜지스터 기판과 마주하는 상부 기판, 및 박막 트랜지스터 기판과 상부 기판과의 사이에 개재된 액정층으로 이루어진다. 박막 트랜지스터 기판은 복수의 신호 배선들과 상기 신호 배선들에 연결된 복수의 박막 트랜지스터들이 형성된다.
일반적으로 액정 표시 패널은 TN(twisted nematic) 모드를 이용하고 있으며, 최근에는 광시야각 확보를 위해 PLS (plane to line switching) 모드를 많이 이용하고 있다.
상기 PLS 모드의 액정 표시 패널은 박막 트랜지스터가 형성되는 박막 트랜지스터(thin film Transistor) 기판 상에 화소 전극 및 상기 화소 전극과 중첩되는 공통 전극을 형성하여 상기 화소 전극과 상기 공통 전극 간에 인가된 전계에 의해 수평 배향된 액정 분자들이 회전함에 따라 계조를 구현한다.
상기 PLS 모드의 액정 표시 패널에서는 투과율을 높이기 위해 데이터 라인과 중첩하는 차광 패턴을 생략한다. 그러나, 데이터 라인과 중첩하는 차광 패턴이 생략되어 데이터 라인으로부터 반사되는 광을 차단할 수 없게 된다. 이에 따라, 반사광의 간섭으로 인한 얼룩 등의 불량이 발생할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 얼룩 등의 불량을 감소시킬 수 있는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상술한 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 차광 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고, 제1 방향으로 연장되는 게이트라인에 전기적으로 연결되는 게이트 전극, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인에 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자, 상기 스위칭 소자 상에 배치되는 컬러 필터층, 상기 컬러 필터층 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 절연층, 상기 절연층 상에 배치되며 슬릿을 갖는 제2 전극, 상기 제2 전극과 동일한 층에 배치되며, 상기 데이터 라인과 중첩하는 더미 패턴 및 상기 더미 패턴 상에 직접 배치되며, 상기 데이터 라인과 동일한 폭을 갖는 데이터 차광 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 더미 패턴은 상기 제2 전극과 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의폭 보다 좁을 수 있다.
본 발명의 일 실시예에 있어서, 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 넓을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 차광 패턴과 일체로 형성되며, 상기 게이트 라인, 상기게이트 전극, 상기 소스 전극 및 상기 드레인 전극과 전체적으로 중첩하는 게이트 차광 패턴을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 직사각형 형상의 홀을 가지며, 평면도 상에서 상기 드레인 전극은 상기 홀을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 차광 영역에 배치되고 상기 게이트 라인에 연결되는 게이트 금속 배선 및 상기 차광 영역에 배치되고, 상기 데이터 라인에 연결되는 데이터 금속 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 게이트 금속 배선과 부분적으로 중첩하고, 상기 데이터 라인과 동일한 층에 배치되는 데이터 더미 패턴을 더 포함할 수 있다. 상기 데이터 더미 패턴은 평면도 상에서 상기 게이트 금속 배선과 인접하는 게이트 금속 배선 사이의 공간을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 데이터 금속 배선과 부분적으로 중첩하고, 상기 게이트 라인과 동일한 층에 배치되는 게이트 더미 패턴을 더 포함할 수 있다. 상기 게이트 더미 패턴은 평면도 상에서 상기 데이터 금속 배선과 인접하는 데이터 금속 배선 사이의 공간을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계, 상기 게이트 금속 패턴이 형성된 베이스 기판 상에 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계, 상기 데이터 금속 패턴 상에 컬러 필터층을 형성하는 단계, 상기 컬러 필터층 상에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 절연층을 형성하는 단계, 상기 절연층 상에 슬릿을 갖는 제2 전극 및 상기 데이터 라인과 중첩하는 더미 패턴을 형성하는 단계, 상기 더미 패턴 상에 차광층을 형성하고 상기 데이터 라인으로부터 상기 더미 패턴 방향으로 노광하는 단계 및 상기 노광된 차광층을 현상하여 차광 패턴을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 더미 패턴은 상기 제2 전극과 동일한 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의폭 보다 좁을 수 있다.
본 발명의 일 실시예에 있어서, 상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 넓을 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광층은 포지티브 타입의 감광성 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 전극은 직사각형 형상의 홀을 가지며, 상기 드레인 전극은 상기 홀을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 금속 패턴을 형성하는 단계는 상기 베이스 기판의 차광 영역에 상기 게이트 라인에 연결되는 게이트 금속 배선을 형성하는 단계를 더 포함할 수 있다. 상기 데이터 금속 패턴을 형성하는 단계는 상기 베이스 기판의 차광 영역에 상기 데이터 라인과 전기적으로 연결되는 데이터 금속 배선을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 금속 패턴을 형성하는 단계는 상기 게이트 금속 배선과 부분적으로 중첩하고, 상기 데이터 라인과 동일한 층에 배치되는 데이터 더미 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 데이터 더미 패턴은 평면도 상에서 상기 게이트 금속 배선과 인접하는 게이트 금속 배선 사이의 공간을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 금속 패턴을 형성하는 단계는 상기 데이터 금속 배선과 부분적으로 중첩하고, 상기 게이트 라인과 동일한 층에 배치되는 게이트 더미 패턴을 형성하는 단계를 더 포함할 수 있다. 상기 게이트 더미 패턴은 평면도 상에서 상기 데이터 금속 배선과 인접하는 데이터 금속 배선 사이의 공간을 완전히 커버할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결될 수 있다.
본 발명의 실시예에 따르면, 표시 기판은 데이터 라인과 중첩하는 데이터 차광 패턴을 포함한다. 따라서, 데이터 라인에 반사되는 반사광의 간섭으로 인한 얼룩 등의 불량이 감소될 수 있다.
또한, 상기 데이터 차광 패턴은 포지티브 타입의 감광성 물질을 포함하며, 배면 노광에 의해 형성된다. 따라서, 데이터 라인의 폭과 상기 데이터 차광 패턴의 폭이 실질적으로 동일하게 형성될 수 있다. 따라서, 투과율의 감소없이 표시 기판의 불량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다.
도 2는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 3 내지 도 9는 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다.
도 11은 도 10의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.
도 12 내지 도 18는 도 11의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 19는 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다.
도 20은 도 19의 A 부분을확대한 평면도이다.
도 21은 도 19의 B 부분을확대한 평면도이다.
도 22는 도 20의 V-V'선 및 VI-VI'선을 따라 절단한 단면도이다.
도 23 내지 도 25는 도 22의 표시 기판의 제조 방법을 나타낸 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다. 도 2는 도 1의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 베이스 기판(110), 게이트 라인(GL) 및 게이트 전극(GE)을 포함하는 게이트 금속 패턴, 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 금속 패턴, 제1 절연층(120), 액티브 패턴(AP), 제2 절연층(130), 컬러 필터층(140), 유기막(150), 공통 전극(160), 제3 절연층(170), 화소 전극(180), 더미 패턴(DP) 및 게이트 차광 패턴(GBM) 및 데이터 차광 패턴(DBM)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 스위칭 소자(SW)의 게이트 전극(GE)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 게이트 전극(GE)을 형성할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 데이터 금속 패턴이 형성된다. 상기 데이터 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 게이트 전극(GE)은 직사각형 형상을 홀을 갖는다. 상기 드레인 전극(DE)은 상기 게이트 전극(GE)에 형성되는 홀 보다 큰 사이즈를 갖는다. 상기 드레인 전극(DE)은 직사각형 형상을 가질 수 있다. 상기 드레인 전극(DE)은 상기 게이트 전극(GE)에 형성되는 홀과 완전히 중첩된다. 따라서, 평면도 상에서 상기 드레인 전극(DE)은 상기 홀을 완전히 커버할 수 있다.
상기 소스 전극(SE) 및 상기 드레인 전극(DE) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130) 상에는 컬러 필터층(140)이 형성된다. 상기 컬러 필터층(140)은 제1 서브 컬러 필터층, 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층을 포함할 수 있다.
상기 제1 서브 컬러 필터층은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층은 상기 제1 서브 컬러 필터층과 인접하게 배치되고, 상기 제3 서브 컬러 필터층은 상기 제2 서브 컬러 필터층과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층, 상기 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층이 순차적으로 형성되어 상기 컬러 필터층(140)을 형성할 수 있다.
상기 컬러 필터층(140) 상에는 유기막(150)이 형성된다. 상기 유기막(150)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다.
상기 유기막(150) 상에는 상기 공통 전극(160)이 형성된다. 상기 공통 전극(160)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(160)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 공통 전극(160)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(160)에는 공통 전압이 인가된다.
상기 공통 전극(160) 상에는 제3 절연층(170)이 형성된다. 상기 제3 절연층(170)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(170)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제3 절연층(170)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제3 절연층(170)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(170) 상에는 상기 화소 전극(180)이 형성된다. 상기 화소 전극(180)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(180)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(180)은 슬릿 형상을 가질 수 있다. 상기 화소 전극(180)은 상기 공통 전극(160)과 중첩한다. 이에 따라, 상기 화소 전극(180)과 상기 공통 전극(160)간에 인가된 전계에 의해 수평 배향된 액정 분자들이 회전함에 따라 계조를 구현한다.
상기 제3 절연층(170) 상에는 더미 패턴(DP)이 형성될 수 있다. 상기 더미 패턴(DP)은 상기 데이터 라인(DL)과 중첩한다. 상기 더미 패턴(DP)은 상기 화소 전극(180)과 동일한 층에 배치될 수 있다. 상기 더미 패턴(DP)은 상기 화소 전극(180)과 동일한 물질을 포함할 수 있다. 상기 더미 패턴(DP)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 더미 패턴(DP)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 본 실시예에서, 상기 더미 패턴(DP)은 상기 데이터 라인(DL)의 폭 보다 좁은 폭을 가질 수 있다.
상기 화소 전극(180)및 상기 더미 패턴(DP)이 형성된 베이스 기판(110) 상에는 차광 패턴이 형성된다. 상기 차광 패턴은 데이터 차광 패턴(DBM) 및 게이트 차광 패턴(GBM)을 포함할 수 있다.
상기 데이터 차광 패턴(DBM)은 상기 더미 패턴(DP) 상에 직접 형성된다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인(DL)과 실질적으로 동일한 폭을 가질 수 있다. 상기 데이터 차광 패턴(DBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인과 동일한 방향으로 연장된다.
상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 일체로 형성된다. 상기 게이트 차광 패턴(GBM)은 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 전체적으로 중첩한다. 상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 동일한 물질을 포함할 수 있다. 상기 게이트 차광 패턴(GBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다.
도 3 내지 도 9는 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 상에 게이트 전극(GE) 및 제1 절연층(120)을 형성한다.
예를 들어, 상기 베이스 기판(110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 제1 절연층(120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 4를 참조하면, 상기 제1 절연층(120)이 형성된 베이스 기판(110) 상에 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 제2 절연층(130)을 형성한다.
상기 제1 절연층(120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 데이터 금속 패턴이 형성된다. 상기 데이터 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 전극(DE) 및 드레인 전극(DE) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 5를 참조하면, 상기 제2 절연층(130)이 형성된 베이스 기판(110) 상에 컬러 필터층(140)이 형성된다.
상기 제2 절연층(130) 상에는 컬러 필터층(140)이 형성된다. 상기 컬러 필터층(140)은 제1 서브 컬러 필터층, 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층을 포함할 수 있다.
상기 제1 서브 컬러 필터층은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층은 상기 제1 서브 컬러 필터층과 인접하게 배치되고, 상기 제3 서브 컬러 필터층은 상기 제2 서브 컬러 필터층과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층, 상기 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층이 순차적으로 형성되어 상기 컬러 필터층(140)을 형성할 수 있다.
도 6을 참조하면, 상기 컬러 필터층(140)이 형성된 베이스 기판(110) 상에 유기막(150)이 형성된다.
상기 컬러 필터층(140) 상에는 유기막(150)이 형성된다. 상기 유기막(150)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(150)은 유기 물질을 포함하는 절연층일 수 있다.
도 7을 참조하면, 상기 유기막(150)이 형성된 베이스 기판(110) 상에 공통 전극(160)이 형성된다.
상기 유기막(150) 상에는 상기 공통 전극(160)이 형성된다. 상기 공통 전극(160)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(160)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 공통 전극(160)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(160)에는 공통 전압이 인가된다.
도 8을 참조하면, 상기 공통 전극(160)이 형성된 베이스 기판(110) 상에 제3 절연층(170)이 형성된다. 이후, 상기 제3 절연층(170) 상에 화소 전극(180) 및 더미 패턴(DP)이 형성된다.
상기 공통 전극(160) 상에는 제3 절연층(170)이 형성된다. 상기 제3 절연층(170)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(170)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제3 절연층(170)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제3 절연층(170)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(170) 상에는 상기 화소 전극(180)이 형성된다. 상기 화소 전극(180)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(180)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(180)은 슬릿 형상을 가질 수 있다. 상기 화소 전극(180)은 상기 공통 전극(160)과 중첩한다. 이에 따라, 상기 화소 전극(180)과 상기 공통 전극(160)간에 인가된 전계에 의해 수평 배향된 액정 분자들이 회전함에 따라 계조를 구현한다.
상기 제3 절연층(170) 상에는 더미 패턴(DP)이 형성될 수 있다. 상기 더미 패턴(DP)은 상기 데이터 라인(DL)과 중첩한다. 상기 더미 패턴(DP)은 상기 화소 전극(180)과 동일한 층에 배치될 수 있다. 상기 더미 패턴(DP)은 상기 화소 전극(180)과 동일한 물질을 포함할 수 있다. 상기 더미 패턴(DP)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 더미 패턴(DP)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 본 실시예에서, 상기 더미 패턴(DP)은 상기 데이터 라인(DL)의 폭 보다 좁은 폭을 가질 수 있다.
도 9를 참조하면, 상기 화소 전극(180)및 상기 더미 패턴(DP)이 형성된 베이스 기판(110) 상에는 차광층(BML)이 형성된다. 이후, 게이트 금속 패턴 및 데이터 금속 패턴을 마스크로 이용하여 배면 노광을 진행한다.
상기 차광층(BML) 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 포지티브 타입의 감광성 물질은 광에 의해 반응하여 노광 영역은 현상액에 용해될 수 있는 상태로 변화되고, 반대로 차광 영역은 현상액에 용해되지 않는 특성을 갖는다. 따라서, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하지 않는 영역에 형성되는 차광층(BML)은 현상액에 의해 용해되어 제거되고, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하는 영역에 배치되는 차광층(BML)만 남게 된다.
도 2를 참조하면, 상기 배면 노광된 차광층(BML)을 현상하여, 차광 패턴을 형성한다.
상기 차광 패턴은 데이터 차광 패턴(DBM) 및 게이트 차광 패턴(GBM)을 포함할 수 있다.
상기 데이터 차광 패턴(DBM)은 상기 더미 패턴(DP) 상에 직접 형성된다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인(DL)과 실질적으로 동일한 폭을 가질 수 있다. 상기 데이터 차광 패턴(DBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인과 동일한 방향으로 연장된다.
상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 일체로 형성된다. 상기 게이트 차광 패턴(GBM)은 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 전체적으로 중첩한다. 상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 동일한 물질을 포함할 수 있다. 상기 게이트 차광 패턴(GBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다. 도 11은 도 10의 III-III'선 및 IV-IV'선을 따라 절단한 단면도이다.
본 실시예에 따른 표시 기판은 데이터 차광 패턴(DBM)을 제외하고는 도 1 및 도 2의 표시 기판과 실질적으로 동일하다. 따라서, 도 1 및 도 2의 표시 기판과 동일한 구성 요소는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.
도 10 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 베이스 기판(1110), 게이트 라인(GL) 및 게이트 전극(GE)을 포함하는 게이트 금속 패턴, 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 데이터 금속 패턴, 제1 절연층(1120), 액티브 패턴(AP), 제2 절연층(1130), 컬러 필터층(1140), 유기막(1150), 공통 전극(1160), 제3 절연층(1170), 화소 전극(1180), 더미 패턴(DP) 및 게이트 차광 패턴(GBM) 및 데이터 차광 패턴(DBM)을 포함한다.
제3 절연층(1170) 상에는 더미 패턴(DP)이 형성될 수 있다. 상기 더미 패턴(DP)은 상기 데이터 라인(DL)과 중첩한다. 상기 더미 패턴(DP)은 상기 화소 전극(1180)과 동일한 층에 배치될 수 있다. 상기 더미 패턴(DP)은 상기 화소 전극(1180)과 동일한 물질을 포함할 수 있다. 상기 더미 패턴(DP)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 더미 패턴(DP)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 본 실시예에서, 상기 더미 패턴(DP)은 상기 데이터 라인(DL)의 폭 보다 넓은 폭을 가질 수 있다.
도 12 내지 도 18는 도 11의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 12를 참조하면, 베이스 기판(1110) 상에 게이트 전극(GE) 및 제1 절연층(1120)을 형성한다.
예를 들어, 상기 베이스 기판(1110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 라인 및 상기 게이트 전극(GE)을 형성한다. 상기 베이스 기판(1110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
다음으로, 상기 게이트 라인 및 상기 게이트 전극(GE)을 커버하는 제1 절연층(1120)을 형성한다. 상기 제1 절연층(1120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 제1 절연층(1120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(1120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 13을 참조하면, 상기 제1 절연층(1120)이 형성된 베이스 기판(1110) 상에 액티브 패턴(AP), 소스 전극(SE), 드레인 전극(DE) 및 제2 절연층(1130)을 형성한다.
상기 제1 절연층(1120) 상에 액티브 패턴(AP)이 형성된다. 상기 액티브 패턴(AP)은 산화물 반도체를 포함할 수 있다. 예를 들어, 상기 산화물 반도체는, 산화 아연(ZnO), 아연 주석 산화물(ZTO), 아연 인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐 갈륨 아연 산화물(IGZO) 또는 인듐 아연 주석 산화물(IZTO)을 포함할 수 있다. 이들은 각각 단독으로 또는 혼합되어 사용될 수 있다. 바람직하게, 상기 산화물 반도체는 인듐 갈륨 아연 산화물을 포함할 수 있다.
상기 액티브 패턴(AP) 상에 소스 금속 패턴이 형성된다. 상기 소스 금속 패턴은 상기 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 데이터 라인(DL)은 상기 소스 전극(SE)과 전기적으로 연결된다. 상기 데이터 라인(DL)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 소스 전극(DE) 및 드레인 전극(DE) 상에는 제2 절연층(1130)이 형성된다. 상기 제2 절연층(1130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(1130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 14를 참조하면, 상기 제2 절연층(1130)이 형성된 베이스 기판(1110) 상에 컬러 필터층(1140)이 형성된다.
상기 제2 절연층(1130) 상에는 컬러 필터층(1140)이 형성된다. 상기 컬러 필터층(1140)은 제1 서브 컬러 필터층, 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층을 포함할 수 있다.
상기 제1 서브 컬러 필터층은 적색 물질을 포함하고, 상기 제2 서브 컬러 필터층은 녹색 물질을 포함하고, 상기 제3 서브 컬러 필터층은 청색 물질을 포함할 수 있다. 상기 제2 서브 컬러 필터층은 상기 제1 서브 컬러 필터층과 인접하게 배치되고, 상기 제3 서브 컬러 필터층은 상기 제2 서브 컬러 필터층과 인접하게 배치될 수 있다. 상기 제1 서브 컬러 필터층, 상기 제2 서브 컬러 필터층 및 제3 서브 컬러 필터층이 순차적으로 형성되어 상기 컬러 필터층(1140)을 형성할 수 있다.
도 15를 참조하면, 상기 컬러 필터층(1140)이 형성된 베이스 기판(1110) 상에 유기막(1150)이 형성된다.
상기 컬러 필터층(1140) 상에는 유기막(1150)이 형성된다. 상기 유기막(1150)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(1150)은 유기 물질을 포함하는 절연층일 수 있다.
도 16을 참조하면, 상기 유기막(1150)이 형성된 베이스 기판(1110) 상에 공통 전극(1160)이 형성된다.
상기 유기막(1150) 상에는 상기 공통 전극(1160)이 형성된다. 상기 공통 전극(1160)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(1160)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 공통 전극(1160)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 공통 전극(1160)에는 공통 전압이 인가된다.
도 17을 참조하면, 상기 공통 전극(1160)이 형성된 베이스 기판(1110) 상에 제3 절연층(1170)이 형성된다. 이후, 상기 제3 절연층(1170) 상에 화소 전극(1180) 및 더미 패턴(DP)이 형성된다.
상기 공통 전극(1160) 상에는 제3 절연층(1170)이 형성된다. 상기 제3 절연층(1170)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제3 절연층(1170)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제3 절연층(1170)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제3 절연층(1170)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제3 절연층(1170) 상에는 상기 화소 전극(1180)이 형성된다. 상기 화소 전극(1180)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 화소 전극(1180)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 상기 화소 전극(1180)은 슬릿 형상을 가질 수 있다. 상기 화소 전극(1180)은 상기 공통 전극(1160)과 중첩한다. 이에 따라, 상기 화소 전극(1180)과 상기 공통 전극(1160)간에 인가된 전계에 의해 수평 배향된 액정 분자들이 회전함에 따라 계조를 구현한다.
상기 제3 절연층(1170) 상에는 더미 패턴(DP)이 형성될 수 있다. 상기 더미 패턴(DP)은 상기 데이터 라인(DL)과 중첩한다. 상기 더미 패턴(DP)은 상기 화소 전극(1180)과 동일한 층에 배치될 수 있다. 상기 더미 패턴(DP)은 상기 화소 전극(1180)과 동일한 물질을 포함할 수 있다. 상기 더미 패턴(DP)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 더미 패턴(DP)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다. 본 실시예에서, 상기 더미 패턴(DP)은 상기 데이터 라인(DL)의 폭 보다 넓은 폭을 가질 수 있다.
도 19을 참조하면, 상기 화소 전극(1180)및 상기 더미 패턴(DP)이 형성된 베이스 기판(1110) 상에는 차광층(BML)이 형성된다. 이후, 게이트 금속 패턴 및 데이터 금속 패턴을 마스크로 이용하여 배면 노광을 진행한다.
상기 차광층(BML) 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 포지티브 타입의 감광성 물질은 광에 의해 반응하여 노광 영역은 현상액에 용해될 수 있는 상태로 변화되고, 반대로 차광 영역은 현상액에 용해되지 않는 특성을 갖는다. 따라서, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하지 않는 영역에 형성되는 차광층(BML)은 현상액에 의해 용해되어 제거되고, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하는 영역에 배치되는 차광층(BML)만 남게된다.
도 11을 참조하면, 상기 배면 노광된 차광층(BML)을 현상하여, 차광 패턴을 형성한다.
상기 차광 패턴은 데이터 차광 패턴(DBM) 및 게이트 차광 패턴(GBM)을 포함할 수 있다.
상기 데이터 차광 패턴(DBM)은 상기 더미 패턴(DP) 상에 직접 형성된다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인(DL)과 실질적으로 동일한 폭을 가질 수 있다. 상기 데이터 차광 패턴(DBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 데이터 차광 패턴(DBM)은 상기 데이터 라인과 동일한 방향으로 연장된다.
상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 일체로 형성된다. 상기 게이트 차광 패턴(GBM)은 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 전체적으로 중첩한다. 상기 게이트 차광 패턴(GBM)은 상기 데이터 차광 패턴(DBM)과 동일한 물질을 포함할 수 있다. 상기 게이트 차광 패턴(GBM)은 포지티브 타입의 감광성 물질을 포함할 수 있다.
도 19는 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다. 도 20은 도 19의 A 부분을확대한 평면도이다. 도 21은 도 19의 B 부분을 확대한 평면도이다. 도 22는 도 20의 V-V'선 및 VI-VI'선을 따라 절단한 단면도이다.
도 19 내지 도 22를 참조하면, 본 발명의 일 실시예에 따른 표시기판은 표시 영역(DA) 및 차광 영역(BA)을 포함한다. 상기 차광 영역(BA)에는 차광 패턴이 형성되어, 상기 표시 영역(DA)의 주변에 배치되는 배선들을 가리는 역할을 할 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 상기 차광 영역에 배치되고 상기 게이트 라인에 연결되는 게이트 금속 배선(GML) 및 상기 차광 영역에 배치되고, 상기 데이터 라인에 연결되는 데이터 금속 배선(DML)을 포함할 수 있다. 상기 게이트 금속 배선(GML)은 상기 게이트 라인과 게이트 패드부(미도시)를 연결하며, 상기 데이터 금속 배선(DML)은 상기 데이터 라인과 데이터 패드부(미도시)를 연결할 수 있다.
본 발명의 일 실시예에 따른 표시 기판은 상기 데이터 금속 배선(DML)과 부분적으로 중첩하고, 상기 게이트 라인(GL)과 동일한 층에 배치되는 게이트 더미 패턴(GDP) 및 상기 게이트 금속 배선(GML)과 부분적으로 중첩하고, 상기 데이터 라인(DL)과 동일한 층에 배치되는 데이터 더미 패턴(DDP)을 포함할 수 있다. 상기 게이트 더미 패턴(GDP)은 평면도 상에서 상기 데이터 금속 배선(DML)과 인접하는 데이터 금속 배선(DML) 사이의 공간을 완전히 커버하며, 상기 데이터 더미 패턴(DDP)은 평면도 상에서 상기 게이트 금속 배선(GML)과 인접하는 게이트 금속 배선(GML) 사이의 공간을 완전히 커버할 수 있다.
상기 차광 영역(BA)에는 외부 차광 패턴(BM)이 형성된다. 상기 외부 차광 패턴(BM)은 포지티브 타입의 감광성 물질을 포함하며, 배면 노광에 의해 형성된다. 따라서, 평면도 상에서 상기 게이트 더미 패턴(GDP) 과 상기 데이터 금속 배선(DML) 및 상기 데이터 더미 패턴(DDP)과 상기 게이트 금속 배선(GML)에 의해 완전히 커버되는 상기 차광 영역(BA)에 상기 외부 차광 패턴(BM)이 전체적으로 형성될 수 있다.
도 23 내지 도 25는 도 22의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 23을 참조하면, 베이스 기판(110) 상에 게이트 금속 배선(GML) 및 게이트 더미 패턴(GDP)을 형성한다. 이후, 상기 게이트 금속 배선(GML) 및 게이트 더미 패턴(GDP)이 형성된 베이스 기판(110) 상에 제1 절연층(120)을 형성한다.
예를 들어, 상기 베이스 기판(110) 위에 게이트 금속층을 형성한 후, 이를 패터닝하여, 상기 게이트 금속 배선(GML) 및 상기 게이트 더미 패턴(GDP)을 형성한다. 상기 베이스 기판(110)으로는 유리 기판, 쿼츠 기판, 실리콘 기판, 플라스틱 기판 등이 사용될 수 있다.
상기 게이트 금속층은 구리, 은, 크롬, 몰리브덴, 알루미늄, 티타늄, 망간, 알루미늄 또는 이들의 합금을 포함할 수 있으며, 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층은, 구리층 및 상기 구리층의 상부 및/또는 하부에 형성된 티타늄층을 포함할 수 있다.
상기 게이트 금속 배선(GML) 및 상기 게이트 더미 패턴(GDP)은 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)과 동일한 층으로 형성될 수 있다.
다음으로, 상기 게이트 금속 배선(GML) 및 상기 게이트 더미 패턴(GDP)을 커버하는 제1 절연층(120)을 형성한다. 상기 제1 절연층(120)은 실리콘 질화물, 실리콘 산화물 등을 포함할 수 있다. 상기 제1 절연층(120)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 상기 제1 절연층(120)은 실리콘 질화물을 포함하는 하부 절연층과 실리콘 산화물을 포함하는 하부 절연층을 포함할 수 있다.
도 24를 참조하면, 상기 제1 절연층(120)이 형성된 베이스 기판(110) 상에 데이터 금속 배선(DML), 데이터 더미 패턴(DDP) 및 제2 절연층(130)을 형성한다.
상기 제1 절연층(120) 상에 상기 데이터 금속 배선(DML) 및 상기 데이터 더미 패턴(DDP)이 형성된다. 상기 데이터 금속 배선(DML) 및 상기 데이터 더미 패턴(DDP)은 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 층으로부터 형성될 수 있다.
상기 데이터 금속 배선(DML) 및 상기 데이터 더미 패턴(DDP) 상에는 상기 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
도 25를 참조하면, 상기 제2 절연층(130)이 형성된 베이스 기판(110) 상에 차광층(BML)이 형성된다. 이후, 게이트 금속 패턴 및 데이터 금속 패턴을 마스크로 이용하여 배면 노광을 진행한다.
상기 차광층(BML) 포지티브 타입의 감광성 물질을 포함할 수 있다. 상기 포지티브 타입의 감광성 물질은 광에 의해 반응하여 노광 영역은 현상액에 용해될 수 있는 상태로 변화되고, 반대로 차광 영역은 현상액에 용해되지 않는 특성을 갖는다. 따라서, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하지 않는 영역에 형성되는 차광층(BML)은 현상액에 의해 용해되어 제거되고, 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴과 중첩하는 영역에 배치되는 차광층(BML)만 남게된다.
도 22를 참조하면, 상기 배면 노광된 차광층(BML)을 현상하여, 차광 패턴을 형성한다.
상기 차광 영역(BA)에는 외부 차광 패턴(BM)이 형성된다. 상기 외부 차광 패턴(BM)은 포지티브 타입의 감광성 물질을 포함하며, 배면 노광에 의해 형성된다. 따라서, 평면도 상에서 상기 게이트 더미 패턴(GDP) 과 상기 데이터 금속 배선(DML) 및 상기 데이터 더미 패턴(DDP)과 상기 게이트 금속 배선(GML)에 의해 완전히 커버되는 상기 차광 영역(BA)에 상기 외부 차광 패턴(BM)이 전체적으로 형성될 수 있다.
본 발명의 실시예에 따르면, 표시 기판은 데이터 라인과 중첩하는 데이터 차광 패턴을 포함한다. 따라서, 데이터 라인에 반사되는 반사광의 간섭으로 인한 얼룩 등의 불량이 감소될 수 있다.
또한, 상기 데이터 차광 패턴은 포지티브 타입의 감광성 물질을 포함하며, 배면 노광에 의해 형성된다. 따라서, 데이터 라인의 폭과 상기 데이터 차광 패턴의 폭이 실질적으로 동일하게 형성될 수 있다. 따라서, 투과율의 감소없이 표시 기판의 불량을 감소시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 GL: 게이트 라인
DL: 데이터 라인 SE: 소스 전극
DE: 드레인 전극 AP: 액티브 패턴
140: 컬러 필터층 150: 유기막
160: 공통 전극 180: 화소 전극
DP: 더미 패턴 DBM: 데이터 차광 패턴
GBM: 게이트 차광 패턴

Claims (20)

  1. 표시 영역 및 상기 표시 영역을 둘러싸는 차광 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되고, 제1 방향으로 연장되는 게이트라인에 전기적으로 연결되는 게이트 전극, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인에 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되는 드레인 전극을 포함하는 스위칭 소자;
    상기 스위칭 소자 상에 배치되는 컬러 필터층;
    상기 컬러 필터층 상에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 절연층;
    상기 절연층 상에 배치되며 슬릿을 갖는 제2 전극;
    상기 제2 전극과 동일한 층에 배치되며, 상기 데이터 라인과 중첩하는 더미 패턴; 및
    상기 더미 패턴 상에 직접 배치되며, 상기 데이터 라인과 동일한 폭을 갖는 데이터 차광 패턴을 포함하고,
    상기 제2 전극은 화소 전극인 것을 특징으로 하는 표시 기판.
  2. 제1항에 있어서,
    상기 더미 패턴은 상기 제2 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서,
    상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 좁은 것을 특징으로 하는 표시 기판.
  4. 제2항에 있어서,
    더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 넓은 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서,
    상기 데이터 차광 패턴과 일체로 형성되며, 상기 게이트 라인, 상기게이트 전극, 상기 소스 전극 및 상기 드레인 전극과 전체적으로 중첩하는 게이트 차광 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  6. 제5항에 있어서,
    상기 게이트 전극은 직사각형 형상의 홀을 가지며, 평면도 상에서 상기 드레인 전극은 상기 홀을 완전히 커버하는 것을 특징으로 하는 표시 기판.
  7. 제1항에 있어서,
    상기 차광 영역에 배치되고 상기 게이트 라인에 연결되는 게이트 금속 배선; 및
    상기 차광 영역에 배치되고, 상기 데이터 라인에 연결되는 데이터 금속 배선을 더 포함하는 것을 특징으로 하는 표시 기판.
  8. 제7항에 있어서,
    상기 게이트 금속 배선과 부분적으로 중첩하고, 상기 데이터 라인과 동일한 층에 배치되는 데이터 더미 패턴을 더 포함하며,
    상기 데이터 더미 패턴은 평면도 상에서 상기 게이트 금속 배선과 인접하는 게이트 금속 배선 사이의 공간을 완전히 커버하는 것을 특징으로 하는 표시 기판.
  9. 제7항에 있어서,
    상기 데이터 금속 배선과 부분적으로 중첩하고, 상기 게이트 라인과 동일한 층에 배치되는 게이트 더미 패턴을 더 포함하며,
    상기 게이트 더미 패턴은 평면도 상에서 상기 데이터 금속 배선과 인접하는 데이터 금속 배선 사이의 공간을 완전히 커버하는 것을 특징으로 하는 표시 기판.
  10. 제1항에 있어서, 상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  11. 베이스 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 금속 패턴을 형성하는 단계;
    상기 게이트 금속 패턴이 형성된 베이스 기판 상에 데이터 라인, 소스 전극 및 드레인 전극을 포함하는 데이터 금속 패턴을 형성하는 단계;
    상기 데이터 금속 패턴 상에 컬러 필터층을 형성하는 단계;
    상기 컬러 필터층 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 절연층을 형성하는 단계;
    상기 절연층 상에 슬릿을 갖는 제2 전극 및 상기 데이터 라인과 중첩하는 더미 패턴을 형성하는 단계;
    상기 더미 패턴 상에 차광층을 형성하고 상기 데이터 라인으로부터 상기 더미 패턴 방향으로 노광하는 단계; 및
    상기 노광된 차광층을 현상하여 차광 패턴을 형성하는 단계를 포함하고,
    상기 제2 전극은 화소 전극인 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 더미 패턴은 상기 제2 전극과 동일한 물질을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 좁은 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제12항에 있어서,
    상기 더미 패턴의 폭은 상기 데이터 라인의 폭 및 상기 차광 패턴의 폭 보다 넓은 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제11항에 있어서,
    상기 차광층은 포지티브 타입의 감광성 물질을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제11항에 있어서,
    상기 게이트 전극은 직사각형 형상의 홀을 가지며, 상기 드레인 전극은 상기 홀을 완전히 커버하는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제11항에 있어서,
    상기 게이트 금속 패턴을 형성하는 단계는 상기 베이스 기판의 차광 영역에 상기 게이트 라인에 연결되는 게이트 금속 배선을 형성하는 단계를 더 포함하고,
    상기 데이터 금속 패턴을 형성하는 단계는 상기 베이스 기판의 차광 영역에 상기 데이터 라인과 전기적으로 연결되는 데이터 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제17항에 있어서,
    상기 데이터 금속 패턴을 형성하는 단계는 상기 게이트 금속 배선과 부분적으로 중첩하고, 상기 데이터 라인과 동일한 층에 배치되는 데이터 더미 패턴을 형성하는 단계를 더 포함하며,
    상기 데이터 더미 패턴은 평면도 상에서 상기 게이트 금속 배선과 인접하는 게이트 금속 배선 사이의 공간을 완전히 커버하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제17항에 있어서,
    상기 게이트 금속 패턴을 형성하는 단계는 상기 데이터 금속 배선과 부분적으로 중첩하고, 상기 게이트 라인과 동일한 층에 배치되는 게이트 더미 패턴을 형성하는 단계를 더 포함하며,
    상기 게이트 더미 패턴은 평면도 상에서 상기 데이터 금속 배선과 인접하는 데이터 금속 배선 사이의 공간을 완전히 커버하는 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제11항에 있어서,
    상기 제2 전극은 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020160090689A 2016-07-18 2016-07-18 표시 기판 및 이의 제조 방법 KR102596074B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160090689A KR102596074B1 (ko) 2016-07-18 2016-07-18 표시 기판 및 이의 제조 방법
US15/601,984 US10355024B2 (en) 2016-07-18 2017-05-22 Display substrate and method of manufacturing the same
CN201710584812.9A CN107634069B (zh) 2016-07-18 2017-07-18 显示基底及其制造方法
US16/439,261 US10734416B2 (en) 2016-07-18 2019-06-12 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160090689A KR102596074B1 (ko) 2016-07-18 2016-07-18 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180009417A KR20180009417A (ko) 2018-01-29
KR102596074B1 true KR102596074B1 (ko) 2023-11-01

Family

ID=60940712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160090689A KR102596074B1 (ko) 2016-07-18 2016-07-18 표시 기판 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US10355024B2 (ko)
KR (1) KR102596074B1 (ko)
CN (1) CN107634069B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107329342A (zh) * 2017-08-28 2017-11-07 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及制造方法、显示装置
KR20210081162A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008758A (ja) * 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450701B1 (ko) * 2001-12-28 2004-10-01 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100779425B1 (ko) * 2001-12-29 2007-11-26 엘지.필립스 엘시디 주식회사 배면 노광을 이용한 비오에이 구조 액정표시장치 및 그의제조방법
US7879390B2 (en) 2007-05-30 2011-02-01 Palo Alto Research Center Incorporated Surface energy control methods for color filter printing
KR101595818B1 (ko) * 2009-08-26 2016-02-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20110043166A (ko) * 2009-10-21 2011-04-27 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101642346B1 (ko) * 2010-08-06 2016-07-26 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101809657B1 (ko) * 2011-09-22 2017-12-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101925983B1 (ko) * 2011-12-14 2018-12-07 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102105485B1 (ko) * 2012-11-23 2020-04-29 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102129606B1 (ko) * 2013-10-14 2020-07-03 삼성디스플레이 주식회사 액정표시장치
KR102084177B1 (ko) * 2013-11-07 2020-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
KR102250264B1 (ko) * 2013-12-05 2021-05-11 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102185102B1 (ko) * 2014-01-10 2020-12-02 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
KR102244758B1 (ko) * 2014-10-27 2021-04-28 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20160053262A (ko) 2014-10-31 2016-05-13 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102318870B1 (ko) * 2015-03-10 2021-10-29 삼성디스플레이 주식회사 액정 표시장치
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010008758A (ja) * 2008-06-27 2010-01-14 Epson Imaging Devices Corp 液晶表示パネル

Also Published As

Publication number Publication date
US20190296053A1 (en) 2019-09-26
US20180019264A1 (en) 2018-01-18
CN107634069B (zh) 2023-07-14
US10734416B2 (en) 2020-08-04
US10355024B2 (en) 2019-07-16
CN107634069A (zh) 2018-01-26
KR20180009417A (ko) 2018-01-29

Similar Documents

Publication Publication Date Title
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
CN106802519B (zh) 液晶显示装置及其制造方法
US9711542B2 (en) Method for fabricating display panel
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
KR20120014749A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
US10032800B2 (en) Array substrate and display device
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
US9691790B2 (en) Display substrate and method of manufacturing the same
WO2016169305A1 (zh) 显示基板及其制备方法、显示面板和显示装置
KR20160006894A (ko) 표시 기판 및 이의 제조 방법
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR102596074B1 (ko) 표시 기판 및 이의 제조 방법
CN106066551A (zh) 一种阵列基板及显示装置
US8357937B2 (en) Thin film transistor liquid crystal display device
KR20170005327A (ko) 박막 트랜지스터 기판의 제조 방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
US9383608B2 (en) Array substrate and manufacturing method thereof
KR101988926B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20160114232A (ko) 표시장치용 마스크 및 이를 이용하여 제조된 표시장치
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR20150069386A (ko) 표시 기판 및 표시 기판의 제조 방법
KR20180063414A (ko) 표시 장치
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant