KR102589899B1 - Light emitting display device and method for driving the same - Google Patents

Light emitting display device and method for driving the same Download PDF

Info

Publication number
KR102589899B1
KR102589899B1 KR1020170178610A KR20170178610A KR102589899B1 KR 102589899 B1 KR102589899 B1 KR 102589899B1 KR 1020170178610 A KR1020170178610 A KR 1020170178610A KR 20170178610 A KR20170178610 A KR 20170178610A KR 102589899 B1 KR102589899 B1 KR 102589899B1
Authority
KR
South Korea
Prior art keywords
emission control
light emission
scan
light emitting
transistor
Prior art date
Application number
KR1020170178610A
Other languages
Korean (ko)
Other versions
KR20190076643A (en
Inventor
심재호
석승원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170178610A priority Critical patent/KR102589899B1/en
Publication of KR20190076643A publication Critical patent/KR20190076643A/en
Application granted granted Critical
Publication of KR102589899B1 publication Critical patent/KR102589899B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서는 저계조 얼룩이 시인되는 것을 방지할 수 있는 발광 표시장치와 그의 구동방법에 관한 것이다. 본 명세서의 일 실시예에 따른 발광 표시장치는 발광 제어 라인들, 및 발광 제어 라인들에 접속된 화소들을 포함하는 표시패널, 발광 타이밍 제어 신호에 따라 화소들의 발광 기간을 제어하는 발광 제어 신호들을 생성하여 발광 제어 라인들에 출력하는 발광 제어 구동부, 및 온도 센서의 온도 값을 입력받고 온도 값에 따라 발광 제어 신호들의 듀티비를 조정하기 위해 상기 발광 타이밍 제어신호를 변경하여 출력하는 타이밍 제어부를 구비한다.This specification relates to a light emitting display device that can prevent low-gradation stains from being recognized and a method of driving the same. A light emitting display device according to an embodiment of the present specification includes a display panel including light emission control lines and pixels connected to the light emission control lines, and generating light emission control signals that control the light emission period of the pixels according to a light emission timing control signal. and a timing control unit that receives the temperature value of the temperature sensor and changes and outputs the emission timing control signal to adjust the duty ratio of the emission control signals according to the temperature value. .

Figure R1020170178610
Figure R1020170178610

Description

발광 표시장치와 그의 구동방법{LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}Light emitting display device and its driving method {LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

본 명세서는 발광 표시장치와 그의 구동방법에 관한 것이다.This specification relates to a light emitting display device and a method of driving the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display), 발광 표시장치(LED: Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 발광 표시장치는 발광 소자(light emitting element)로서 유기발광 다이오드(organic light emitting diode)를 이용하는 유기발광 표시장치, 발광 소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 마이크로 발광 다이오드 표시장치 등으로 구분될 수 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. As a display device, various display devices such as liquid crystal display (LCD) and light emitting display (LED) are used. Among these, light emitting displays include organic light emitting displays that use organic light emitting diodes as light emitting elements, micro light emitting diode displays that use micro light emitting diodes as light emitting elements, etc. It can be divided into:

발광 표시장치는 데이터 라인들, 스캔 라인들, 데이터 라인들과 스캔 라인들의 교차부들에 형성된 화소들을 구비하는 표시패널, 스캔 라인들에 스캔 신호들을 공급하는 스캔 구동부, 및 데이터 라인들에 데이터전압들을 공급하는 데이터 구동부를 포함한다. 화소들 각각은 발광 소자(light emitting device), 게이트 전극의 전압에 따라 발광 소자에 공급되는 드레인-소스간 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하는 스캔 트랜지스터, 및 구동 트랜지스터의 게이트 전극의 전압을 소정의 기간 동안 유지하기 위한 스토리지 커패시터를 포함한다.A light emitting display device includes a display panel including data lines, scan lines, pixels formed at intersections of the data lines and scan lines, a scan driver that supplies scan signals to the scan lines, and a scan driver that supplies data voltages to the data lines. It includes a data driver that supplies data. Each of the pixels includes a light emitting device, a driving transistor that adjusts the amount of drain-source current supplied to the light emitting device according to the voltage of the gate electrode, and a data line in response to the scan signal of the scan line. It includes a scan transistor that supplies a data voltage to the gate electrode of the driving transistor, and a storage capacitor to maintain the voltage of the gate electrode of the driving transistor for a predetermined period of time.

하지만, 구동 트랜지스터의 게이트 전극에 동일한 데이터 전압을 인가하더라도, 공정 편차로 인해 구동 트랜지스터의 드레인-소스간 전류는 화소마다 달라질 수 있다. 즉, 화소들에 동일한 데이터전압을 인가하는 경우 발광 소자에 공급되는 드레인-소스간 전류는 동일하여야 하나, 공정 편차로 인해 화소마다 달라질 수 있다. 따라서, 화소들에 동일한 데이터 전압을 인가하더라도, 발광 소자의 발광량은 화소마다 달라질 수 있다. 특히, 저계조의 데이터 전압이 화소들에 인가되는 경우, 화소들 간의 휘도 차이(저계조 얼룩)가 사용자에게 시인될 수 있다.However, even if the same data voltage is applied to the gate electrode of the driving transistor, the drain-source current of the driving transistor may vary for each pixel due to process deviation. That is, when the same data voltage is applied to the pixels, the drain-source current supplied to the light emitting device must be the same, but may vary for each pixel due to process variation. Therefore, even if the same data voltage is applied to the pixels, the amount of light emitted from the light emitting device may vary for each pixel. In particular, when a low gray level data voltage is applied to pixels, a difference in luminance (low gray level spotting) between pixels may be visible to the user.

본 명세서는 저계조 얼룩이 시인되는 것을 방지할 수 있는 발광 표시장치와 그의 구동방법을 제공하기 위한 것이다.The purpose of this specification is to provide a light emitting display device and a method of driving the same that can prevent low-gradation stains from being recognized.

본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved according to the embodiments of the present specification are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 명세서의 일 실시예에 따른 발광 표시장치는 발광 제어 라인들, 및 발광 제어 라인들에 접속된 화소들을 포함하는 표시패널, 발광 타이밍 제어 신호에 따라 화소들의 발광 기간을 제어하는 발광 제어 신호들을 생성하여 발광 제어 라인들에 출력하는 발광 제어 구동부, 및 온도 센서의 온도 값을 입력받고 온도 값에 따라 발광 제어 신호들의 듀티비를 조정하기 위해 상기 발광 타이밍 제어신호를 변경하여 출력하는 타이밍 제어부를 구비한다.A light emitting display device according to an embodiment of the present specification includes a display panel including light emission control lines and pixels connected to the light emission control lines, and generating light emission control signals that control the light emission period of the pixels according to a light emission timing control signal. and a timing control unit that receives the temperature value of the temperature sensor and changes and outputs the emission timing control signal to adjust the duty ratio of the emission control signals according to the temperature value. .

본 명세서의 일 실시예에 따른 발광 표시장치의 구동방법은 발광 라인들 및 발광 라인들에 접속된 화소들을 포함하는 표시패널을 구비하는 발광 표시장치의 구동방법에 있어서, 온도 센서의 온도 값이 제1 임계 값 이상인 경우 제1 듀티비를 갖는 발광 신호들을 발광 라인들로 출력하는 단계, 온도 값이 제1 임계 값보다 작고 제2 임계 값 이상인 경우 제1 듀티비보다 낮은 제2 듀티비를 갖는 발광 신호들을 발광 라인들로 출력하는 단계, 및 온도 값이 제2 임계 값보다 작은 경우 제2 듀티비보다 낮은 제3 듀티비를 갖는 발광 신호들을 발광 라인들로 출력하는 단계를 포함한다.A method of driving a light-emitting display device according to an embodiment of the present specification includes a display panel including light-emitting lines and pixels connected to the light-emitting lines, wherein the temperature value of the temperature sensor is Outputting light emitting signals having a first duty ratio to light emitting lines when the temperature value is 1 or more than the first threshold, emitting light with a second duty ratio lower than the first duty ratio when the temperature value is less than the first threshold and more than the second threshold. Outputting signals to the light emitting lines, and outputting light emitting signals having a third duty ratio lower than the second duty ratio to the light emitting lines when the temperature value is less than the second threshold.

본 명세서의 일 실시예는 발광 제어 신호들이 소정의 듀티비로 발광 제어 라인들에 인가됨으로써, 화소들의 발광 소자들은 원래 휘도보다 감소된 휘도로 발광할 수 있다. 그 결과, 본 명세서의 일 실시예는 화소들 간의 휘도 차이를 줄일 수 있으므로, 저계조 얼룩이 사용자에게 시인되는 것을 개선할 수 있다.In one embodiment of the present specification, light emission control signals are applied to the light emission control lines at a predetermined duty ratio, so that the light emitting elements of the pixels can emit light with a reduced brightness than the original brightness. As a result, an embodiment of the present specification can reduce the difference in luminance between pixels, thereby improving the visibility of low-gradation spots to the user.

또한, 본 명세서의 일 실시예는 발광 표시장치가 고온 환경에서 구동하고 있다고 판단되는 경우, 일반 환경에서 구동하는 경우보다 발광 제어 신호들의 듀티비를 높인다. 그 결과, 본 명세서의 일 실시예는 수직 크로스토크가 발생하는 것을 방지할 수 있다.Additionally, in an embodiment of the present specification, when it is determined that the light emitting display device is operating in a high temperature environment, the duty ratio of the light emitting control signals is increased compared to when the light emitting display device is driven in a normal environment. As a result, an embodiment of the present specification can prevent vertical crosstalk from occurring.

또한, 본 명세서의 일 실시예는 스캔 라인에 접속된 제2 게이트 전극을 제1 트랜지스터에 추가함으로써, 스캔 라인에 게이트 오프 전압의 스캔 신호가 인가되는 경우, 제1 트랜지스터의 드레인-소스간 전류 곡선을 네거티브 쉬프트시킬 수 있다. 따라서, 본 명세서의 일 실시예는 고온 환경에서 화소들이 발광 제어 신호들의 듀티비에 따라 발광을 하더라도, 수직 크로스토크가 발생하는 것을 방지할 수 있다.In addition, an embodiment of the present specification adds a second gate electrode connected to the scan line to the first transistor, so that when a scan signal of the gate-off voltage is applied to the scan line, the drain-source current curve of the first transistor can be negatively shifted. Accordingly, an embodiment of the present specification can prevent vertical crosstalk from occurring even if pixels emit light according to the duty ratio of the emission control signals in a high temperature environment.

도 1은 본 명세서의 일 실시예에 따른 발광 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.
도 2는 본 명세서의 일 실시예에 따른 발광 표시장치를 보여주는 사시도이다.
도 3은 본 명세서의 일 실시예에 따른 발광 표시장치를 보여주는 블록도이다.
도 4는 본 명세서의 일 실시예에 따른 화소를 상세히 보여주는 회로도이다.
도 5는 도 4에 도시된 제k-1 스캔 라인에 인가되는 제k-1 스캔 신호, 제k 스캔 라인에 인가되는 제k 스캔 신호, 및 제k 발광 제어 라인에 인가되는 제k 발광 제어 신호를 보여주는 파형도이다.
도 6a 내지 도 6d는 도 5의 제1 내지 제4 기간들 동안 도 4의 화소의 동작을 보여주는 회로도들이다.
도 7은 고온 고습에서 제1 트랜지스터의 드레인-소스간 전류 곡선의 변화를 보여주는 일 예시도면이다.
도 8은 고온 고습 환경에서 발생한 수직 크로스토크를 보여주는 일 예시도면이다.
도 9는 본 명세서의 일 실시예에 따른 발광 표시장치의 구동방법을 보여주는 흐름도이다.
도 10a 내지 도 10c는 온도 센서의 온도 값에 따른 발광 신호의 듀티비 변화를 보여주는 파형도이다.
도 11은 본 명세서의 다른 실시예에 따른 화소를 상세히 보여주는 회로도이다.1 is a perspective view showing a portable electronic device including a light-emitting display device according to an embodiment of the present specification.
Figure 2 is a perspective view showing a light emitting display device according to an embodiment of the present specification.
Figure 3 is a block diagram showing a light emitting display device according to an embodiment of the present specification.
Figure 4 is a circuit diagram showing in detail a pixel according to an embodiment of the present specification.
5 shows the k-1th scan signal applied to the k-1th scan line shown in FIG. 4, the kth scan signal applied to the kth scan line, and the kth emission control signal applied to the kth emission control line. This is a waveform diagram showing .
FIGS. 6A to 6D are circuit diagrams showing the operation of the pixel of FIG. 4 during the first to fourth periods of FIG. 5 .
Figure 7 is an example diagram showing a change in the current curve between the drain and source of the first transistor at high temperature and high humidity.
Figure 8 is an example diagram showing vertical crosstalk occurring in a high temperature and high humidity environment.
Figure 9 is a flowchart showing a method of driving a light emitting display device according to an embodiment of the present specification.
Figures 10A to 10C are waveform diagrams showing changes in the duty ratio of the light emitting signal according to the temperature value of the temperature sensor.
Figure 11 is a circuit diagram showing in detail a pixel according to another embodiment of the present specification.

명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.Like reference numerals refer to substantially the same elements throughout the specification. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Additionally, the component names used in the following description may have been selected in consideration of ease of specification preparation, and may be different from the component names of the actual product.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete and that common knowledge in the technical field to which the present invention pertains is not limited. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the attached drawings.

도 1은 본 명세서의 일 실시예에 따른 발광 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.1 is a perspective view showing a portable electronic device including a light-emitting display device according to an embodiment of the present specification.

도 1을 참조하면, 본 명세서의 일 실시예에 따른 휴대용 전자 장치(PED)는 스마트폰(smart phone)인 것을 예시하였으나, 이에 한정되지 않는다. 즉, 본 명세서의 일 실시예에 따른 휴대용 전자 장치는 태블릿(tablet) 또는 노트북 컴퓨터(notebook computer)일 수 있다. 또한, 본 명세서의 일 실시예에 따른 발광 표시장치는 휴대용 전자 장치(PED)뿐만 아니라 모니터(monitor), TV 등과 같은 다양한 전자 장치에 적용될 수 있다.Referring to FIG. 1, the portable electronic device (PED) according to an embodiment of the present specification is illustrated as a smart phone, but is not limited thereto. That is, the portable electronic device according to an embodiment of the present specification may be a tablet or a laptop computer. Additionally, the light emitting display device according to an embodiment of the present specification can be applied to various electronic devices such as monitors, TVs, etc., as well as portable electronic devices (PEDs).

휴대용 전자 장치(PED)는 외관을 이루는 케이스(CS), 발광 표시장치(DIS), 음향출력 모듈(SOM), 이미지 센서(CAM), 조도 센서(IS), 온도 센서(TS), 스피커(SPK), 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)를 포함한다. 휴대용 전자 장치(PED)는 어플리케이션 칩을 이용해 발광 표시장치(DIS), 음향출력 모듈(SOM), 이미지 센서(CAM), 조도 센서(IS), 온도 센서(TS), 스피커(SPK), 마이크(MIC), 이어폰 포트(EP), 충전 포트(CP) 등을 제어한다.A portable electronic device (PED) consists of a case (CS), a light emitting display (DIS), a sound output module (SOM), an image sensor (CAM), an illumination sensor (IS), a temperature sensor (TS), and a speaker (SPK). ), microphone (MIC), earphone port (EP), and charging port (CP). Portable electronic devices (PED) use application chips to include a light emitting display (DIS), sound output module (SOM), image sensor (CAM), illuminance sensor (IS), temperature sensor (TS), speaker (SPK), and microphone ( MIC), earphone port (EP), charging port (CP), etc.

케이스(CS)는 휴대용 전자 장치(PED)의 전면(前面), 측면(側面), 및 배면(背面)을 커버하도록 형성될 수 있다. 케이스(CS)는 플라스틱으로 형성될 수 있다. 케이스(CS)의 전면(前面)에는 발광 표시장치(DIS), 음향 출력 모듈(SOM), 카메라(CAM), 및 조도 센서(IS)가 배치될 수 있다. 케이스(CS)의 일 측면에는 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)가 배치될 수 있다.Case CS may be formed to cover the front, side, and back of the portable electronic device (PED). The case CS may be formed of plastic. A light emitting display device (DIS), a sound output module (SOM), a camera (CAM), and an illumination sensor (IS) may be disposed on the front of the case CS. A microphone (MIC), an earphone port (EP), and a charging port (CP) may be placed on one side of the case (CS).

발광 표시장치(DIS)는 휴대용 전자 장치(PED)의 전면(前面)의 대부분을 차지한다. 발광 표시장치(DIS)에 대한 자세한 설명은 도 2 및 도 3을 결부하여 후술한다.A light emitting display (DIS) occupies most of the front surface of a portable electronic device (PED). A detailed description of the light emitting display device (DIS) will be described later in conjunction with FIGS. 2 and 3 .

음향출력 모듈(SOM)은 상대방과 통화 시 상대방의 음성을 출력하는 수신 장치이다. 이미지 센서(CAM)는 휴대용 전자 장치(PED)의 전면(前面)에 보이는 이미지를 촬영하기 위한 장치로, 휴대용 전자 장치(PED)의 배면(背面)에는 다른 이미지 센서가 추가로 배치될 수 있다. 조도 센서(IS)는 입사되는 빛의 양을 감지하여 발광 표시장치(DIS)의 휘도를 조정하기 위한 장치이다. 온도 센서(TS)는 온도를 감지하여 발광 표시장치(DIS)의 발광 듀티비를 조정하기 위한 장치이다.The sound output module (SOM) is a receiving device that outputs the other party's voice when making a call. An image sensor (CAM) is a device for capturing images visible on the front of a portable electronic device (PED), and other image sensors may be additionally placed on the back of the portable electronic device (PED). An illuminance sensor (IS) is a device that detects the amount of incident light and adjusts the brightness of a light emitting display device (DIS). The temperature sensor (TS) is a device that detects temperature and adjusts the light emission duty ratio of the light emitting display device (DIS).

마이크(MIC)는 상대방과 통화시 사용자의 음성의 음파를 전기신호로 변환하여 전송하기 위한 송신 장치이다. 스피커(SPK)는 휴대용 전자 장치(PED)에서 수행되는 기능 또는 어플리케이션과 관련된 음향 신호를 출력한다. 이어폰 포트(EP)는 이어폰을 꽂는 경우, 스피커(SPK)를 대신하여 이어폰으로 음향 신호를 출력하는 포트이다. 충전 포트(CP)는 휴대용 전자 장치(PED)의 배터리를 충전하기 위한 충전기가 연결되는 포트이다.A microphone (MIC) is a transmitting device that converts the sound waves of the user's voice into electrical signals and transmits them when making a call with the other party. The speaker (SPK) outputs sound signals related to functions or applications performed on the portable electronic device (PED). The earphone port (EP) is a port that outputs sound signals to the earphone instead of the speaker (SPK) when plugging in the earphone. The charging port (CP) is a port to which a charger for charging the battery of a portable electronic device (PED) is connected.

도 2는 본 명세서의 일 실시예에 따른 발광 표시장치를 보여주는 사시도이다. 도 3은 본 명세서의 일 실시예에 따른 발광 표시장치를 보여주는 블록도이다.Figure 2 is a perspective view showing a light emitting display device according to an embodiment of the present specification. Figure 3 is a block diagram showing a light emitting display device according to an embodiment of the present specification.

도 2 및 도 3을 참조하면, 본 명세서의 일 실시예에 따른 발광 표시장치는 발광 소자로 유기발광 다이오드를 이용하는 유기발광 표시장치 또는 발광 소자로 마이크로 발광 다이오드를 이용하는 마이크로 발광 표시장치일 수 있다.Referring to FIGS. 2 and 3 , the light emitting display device according to an embodiment of the present specification may be an organic light emitting display device using an organic light emitting diode as a light emitting device or a micro light emitting display device using a micro light emitting diode as a light emitting device.

본 명세서의 일 실시예에 따른 표시장치는 표시패널(10), 통합 구동부(20), 스캔 구동부(30), 발광 제어 구동부(40), 및 연성 회로보드(50)를 포함한다. 통합 구동부(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.A display device according to an embodiment of the present specification includes a display panel 10, an integrated driver 20, a scan driver 30, an emission control driver 40, and a flexible circuit board 50. The integrated driver 20 may include a data driver 21 and a timing controller 22.

표시패널(10)은 제1 기판(11)과 제2 기판(12)을 포함한다. 제1 기판(11)은 플라스틱 필름(11a)과 지지 기판(11b)을 포함할 수 있다. 플라스틱 필름(11a)은 폴리이미드(polyimide) 필름일 수 있으며, 지지 기판(11b)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)일 수 있다. 제2 기판(12)은 봉지 필름(배리어 필름)일 수 있다.The display panel 10 includes a first substrate 11 and a second substrate 12. The first substrate 11 may include a plastic film 11a and a support substrate 11b. The plastic film 11a may be a polyimide film, and the support substrate 11b may be polyethylene terephthalate (PET). The second substrate 12 may be an encapsulation film (barrier film).

표시패널(10)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 표시패널(10)에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 스캔 라인들(S1~Sn, n은 2 이상의 양의 정수), 및 발광 제어 라인들(E1~En)이 형성된다. 데이터 라인들(D1~Dm)은 스캔 라인들(S1~Sn)과 발광 제어 라인들(E1~En)과 교차되도록 형성될 수 있다. 스캔 라인들(S1~Sn)과 발광 제어 라인들(E1~En)은 서로 나란하게 형성될 수 있다. 또한, 표시패널(10)에는 고전위 전압에 해당하는 제1 전원전압을 공급하기 위한 제1 전원 라인, 저전위 전압에 해당하는 제2 전원전압을 공급하기 위한 제2 전원 라인이 형성될 수 있다.The display panel 10 includes a display area (AA) and a non-display area (NDA) provided around the display area (AA). The display area AA is an area where pixels P are provided to display an image. The display panel 10 includes data lines (D1 to Dm, m is a positive integer of 2 or more), scan lines (S1 to Sn, n is a positive integer of 2 or more), and emission control lines (E1 to En). This is formed. The data lines D1 to Dm may be formed to intersect the scan lines S1 to Sn and the emission control lines E1 to En. The scan lines (S1 to Sn) and the emission control lines (E1 to En) may be formed parallel to each other. Additionally, a first power line for supplying a first power voltage corresponding to a high potential voltage and a second power line for supplying a second power supply voltage corresponding to a low potential voltage may be formed in the display panel 10. .

표시패널(10)의 화소(P)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나, 스캔 라인들(S1~Sn) 중 어느 두 개, 및 발광 제어 라인들(E1~En) 중 어느 하나에 접속될 수 있다. 표시패널(10)의 화소(P)들 각각은 구동 트랜지스터(transistor), 스캔 라인들의 스캔 신호들과 발광 제어 라인의 발광 제어 신호에 의해 제어되는 복수의 스위칭 트랜지스터들, 발광 소자(light emitting element), 및 커패시터(capacitor)를 포함할 수 있다. 이 경우, 구동 트랜지스터와 복수의 스위칭 트랜지스터들 각각은 박막 트랜지스터(thin film transistor)일 수 있다. 화소(P)에 대한 자세한 설명은 도 4를 결부하여 후술한다.Each of the pixels P of the display panel 10 is one of the data lines D1 to Dm, any two of the scan lines S1 to Sn, and one of the emission control lines E1 to En. Can be connected to one. Each of the pixels P of the display panel 10 includes a driving transistor, a plurality of switching transistors controlled by scan signals of scan lines and light emission control signals of light emission control lines, and a light emitting element. , and may include a capacitor. In this case, each of the driving transistor and the plurality of switching transistors may be a thin film transistor. A detailed description of the pixel P will be described later in conjunction with FIG. 4.

또한, 표시패널(10)에는 스캔 구동부(30)와 발광 제어 구동부(40)가 GIP(Gate Driver in Panel) 방식으로 형성될 수 있다. 스캔 구동부(30)와 발광 제어 구동부(40)는 표시패널(10)의 일 측에만 배치되거나, 표시패널(10)의 양 측 각각에 배치될 수 있다. 또는, 스캔 구동부(30)가 표시패널(10)의 일 측에 배치되고 발광 제어 구동부(40)가 표시패널(10)의 타 측에 배치될 수 있다.Additionally, the scan driver 30 and the emission control driver 40 may be formed in the display panel 10 using a GIP (Gate Driver in Panel) method. The scan driver 30 and the emission control driver 40 may be disposed on only one side of the display panel 10 or may be disposed on both sides of the display panel 10 . Alternatively, the scan driver 30 may be disposed on one side of the display panel 10 and the emission control driver 40 may be disposed on the other side of the display panel 10 .

스캔 구동부(30)는 스캔 라인들(S1~Sn)에 접속되어 스캔 신호들을 공급한다. 스캔 구동부(30)는 타이밍 제어부(50)로부터 입력되는 스캔 제어신호(SCS)에 따라 스캔 라인들(S1~Sn)에 스캔 신호들을 순차적으로 공급한다.The scan driver 30 is connected to the scan lines (S1 to Sn) and supplies scan signals. The scan driver 30 sequentially supplies scan signals to the scan lines S1 to Sn according to the scan control signal SCS input from the timing controller 50.

발광 제어 구동부(40)는 발광 제어 라인들(E1~En)에 접속되어 발광 제어 신호들을 공급한다. 구체적으로, 발광 제어 구동부(40)는 타이밍 제어부(50)로부터 입력되는 발광 타이밍 제어신호(ECS)에 따라 발광 제어 라인들(E1~En)에 발광 제어 신호들을 공급한다.The emission control driver 40 is connected to the emission control lines E1 to En and supplies emission control signals. Specifically, the emission control driver 40 supplies emission control signals to the emission control lines E1 to En according to the emission timing control signal ECS input from the timing control unit 50.

통합 구동부(20)는 집적회로(integrated circuit, IC)와 같이 칩 형태로 형성되어 연성 회로보드(50) 상에 부착될 수 있다. 통합 구동부(20)는 데이터 구동부(21), 타이밍 제어부(22), 전원 공급부, 및 감마전압 출력부가 통합된 구동회로일 수 있다.The integrated driver 20 may be formed in a chip form like an integrated circuit (IC) and attached to the flexible circuit board 50 . The integrated driver 20 may be a driving circuit that integrates a data driver 21, a timing controller 22, a power supply, and a gamma voltage output.

데이터 구동부(21)는 데이터 라인들(D1~Dm)에 접속되어 데이터 전압들을 공급한다. 데이터 구동부(20)는 타이밍 제어부(50)로부터 디지털 비디오 데이터(DATA)와 소스 타이밍 제어신호(DCS)를 입력받는다. 데이터 구동부(20)는 소스 타이밍 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 데이터전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다.The data driver 21 is connected to the data lines D1 to Dm and supplies data voltages. The data driver 20 receives digital video data (DATA) and source timing control signal (DCS) from the timing control unit 50. The data driver 20 converts digital video data (DATA) into data voltages according to the source timing control signal (DCS) and supplies them to the data lines (D1 to Dm).

타이밍 제어부(22)는 도 1의 휴대용 전자 장치(PED)의 어플리케이션 칩으로부터 디지털 비디오 데이터(DATA)를 입력받는다. 타이밍 제어부(22)는 데이터 구동부(21), 스캔 구동부(30), 및 발광 제어 구동부(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS), 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 발광 제어 구동부(40)의 동작 타이밍을 제어하기 위한 발광 타이밍 제어신호(ECS)를 포함한다.The timing control unit 22 receives digital video data (DATA) from the application chip of the portable electronic device (PED) of FIG. 1. The timing control unit 22 generates timing control signals for controlling the operation timing of the data driver 21, the scan driver 30, and the emission control driver 40. The timing control signals include a data timing control signal (DCS) for controlling the operation timing of the data driver 21, a scan timing control signal (SCS) for controlling the operation timing of the scan driver 30, and a light emission control driver 40. ) includes an emission timing control signal (ECS) for controlling the operation timing of the device.

타이밍 제어부(22)는 디지털 비디오 데이터(DATA)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(22)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(30)로 출력한다. 타이밍 제어부(22)는 초기화 타이밍 제어신호(SENCS)를 초기화 구동부(40)로 출력한다.The timing control unit 22 outputs digital video data (DATA) and a data timing control signal (DCS) to the data driver 20. The timing control unit 22 outputs a scan timing control signal (SCS) to the scan driver 30. The timing control unit 22 outputs an initialization timing control signal (SENCS) to the initialization driver 40.

타이밍 제어부(22)는 도 1의 휴대용 전자 장치(PED)의 어플리케이션 칩으로부터 온도 센서(TS)의 온도 값(TV)을 입력받을 수 있다. 타이밍 제어부(22)는 온도 값(TV)에 기초하여 발광 타이밍 제어신호(ECS)를 변경함으로써 발광 라인들(E1~En)에 출력되는 발광 신호들의 듀티비를 조정할 수 있다. 이에 대한 자세한 설명은 도 7을 결부하여 후술한다.The timing control unit 22 may receive the temperature value (TV) of the temperature sensor (TS) from the application chip of the portable electronic device (PED) of FIG. 1 . The timing control unit 22 may adjust the duty ratio of the light emission signals output to the light emission lines E1 to En by changing the light emission timing control signal ECS based on the temperature value TV. A detailed description of this will be provided later in conjunction with FIG. 7 .

전원 공급부는 도 1의 휴대용 전자 장치(PED)의 배터리로부터 메인 전압을 인가받고, 메인 전압으로부터 제1 전원전압을 생성하여 제1 전원 라인에 공급하고, 제2 전원전압을 생성하여 제2 전원 라인에 공급한다. 또한, 전원 공급회로는 구동 전압들을 통합 구동부(20)의 데이터 구동부(21), 타이밍 제어부(22), 스캔 구동부(30), 및 발광 제어 구동부(40)에 공급할 수 있다.The power supply unit receives the main voltage from the battery of the portable electronic device (PED) of FIG. 1, generates a first power voltage from the main voltage, supplies it to the first power line, and generates a second power voltage to supply it to the second power line. supply to. Additionally, the power supply circuit may supply driving voltages to the data driver 21, timing control unit 22, scan driver 30, and light emission control driver 40 of the integrated driver 20.

감마전압 출력부는 감마전압들을 생성하여 데이터 구동부(21)에 공급한다.The gamma voltage output unit generates gamma voltages and supplies them to the data driver 21.

도 4는 본 명세서의 일 실시예에 따른 화소를 상세히 보여주는 회로도이다.Figure 4 is a circuit diagram showing in detail a pixel according to an embodiment of the present specification.

도 4를 참조하면, 화소(P)는 구동 트랜지스터(transistor)(DT), 발광 소자(Light Emitting Device, LE), 스위치 소자들, 및 커패시터(capacitor, C1)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함할 수 있다.Referring to FIG. 4, the pixel P includes a driving transistor (DT), a light emitting device (LE), switch elements, and a capacitor (C1). The switch elements may include first to sixth transistors (ST1, ST2, ST3, ST4, ST5, and ST6).

화소(P)는 제k-1(k는 2≤k≤n+1을 만족하는 양의 정수) 스캔 라인(Sk-1), 제k 스캔 라인(Sk), 제k 발광 제어 라인(Ek), 및 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터 라인(Dj)에 접속된다. 또한, 화소(P)는 제1 전원전압(ELVSS)이 공급되는 제1 전원전압 라인(VSSL), 초기화 전압(Vini)이 공급되는 초기화 전압선(VIL), 및 제2 전원전압(ELVDD)이 공급되는 제2 전원전압 라인(VDDL)에 접속된다.The pixel (P) has a k-1 (k is a positive integer satisfying 2≤k≤n+1) scan line (Sk-1), kth scan line (Sk), and kth emission control line (Ek). , and the jth (j is a positive integer satisfying 1≤j≤m) is connected to the data line Dj. In addition, the pixel P has a first power supply voltage line (VSSL) supplied with the first power supply voltage (ELVSS), an initialization voltage line (VIL) supplied with an initialization voltage (Vini), and a second power supply voltage (ELVDD) supplied. It is connected to the second power supply voltage line (VDDL).

구동 트랜지스터(DT)는 게이트 전극(DG)의 전압에 따라 드레인-소스간 전류(Ids)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 드레인-소스간 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 게이트-소스 간의 전압과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.The driving transistor (DT) controls the drain-source current (Ids) according to the voltage of the gate electrode (DG). The drain-source current (Ids) flowing through the channel of the driving transistor (DT) is proportional to the square of the difference between the gate-source voltage of the driving transistor (DT) and the threshold voltage, as shown in Equation 1.

Figure 112017128497621-pat00001
Figure 112017128497621-pat00001

발광 소자(LE)는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 따라 발광한다. 발광 소자(LE)의 발광량은 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 비례할 수 있다. 발광 소자(LE)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제5 트랜지스터(ST5)의 제2 전극에 접속되며, 캐소드 전극은 저전위 전압 라인(VSSL)에 접속된다.The light emitting element (LE) emits light according to the drain-source current (Ids) of the driving transistor (DT). The amount of light emitted from the light emitting element LE may be proportional to the drain-source current Ids of the driving transistor DT. The anode electrode of the light emitting element LE is connected to the first electrode of the fourth transistor ST4 and the second electrode of the fifth transistor ST5, and the cathode electrode is connected to the low potential voltage line VSSL.

제1 트랜지스터(ST1)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 소스 전극(DS)과 제j 데이터 라인(Dj)을 접속시킨다. 제1 트랜지스터(ST1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 제j 데이터 라인(Dj)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극(DS)에 접속된다.The first transistor ST1 is turned on by the scan signal of the kth scan line Sk to connect the source electrode DS of the driving transistor DT to the jth data line Dj. The gate electrode of the first transistor (ST1) is connected to the kth scan line (Sk), the first electrode is connected to the jth data line (Dj), and the second electrode is connected to the source electrode (DS) of the driving transistor (DT). ) is connected to.

제2 트랜지스터(ST2)는 제k 발광 제어 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 소스 전극(DS)과 제2 전원전압 라인(VDDL)을 접속시킨다. 제2 트랜지스터(ST)의 게이트 전극은 제k 발광 제어 라인(Ek)에 접속되고, 제1 전극은 제2 전원전압 라인(VDDL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극(DS)에 접속된다.The second transistor ST2 is turned on by the emission control signal of the kth emission control line Ek to connect the source electrode DS of the driving transistor DT to the second power voltage line VDDL. The gate electrode of the second transistor (ST) is connected to the kth emission control line (Ek), the first electrode is connected to the second power voltage line (VDDL), and the second electrode is the source electrode of the driving transistor (DT). It is connected to (DS).

제3 트랜지스터(ST3)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극(DG)과 드레인 전극(DD)을 접속시킨다. 즉, 제3 트랜지스터(ST3)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극(DG)과 드레인 전극(DD)가 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제3 트랜지스터(ST3)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 드레인 전극(DD)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극(DG)에 접속된다.The third transistor ST3 is turned on by the scan signal of the kth scan line Sk to connect the gate electrode DG and the drain electrode DD of the driving transistor DT. That is, when the third transistor ST3 is turned on, the gate electrode DG and the drain electrode DD of the driving transistor DT are connected, so the driving transistor DT is driven as a diode. The gate electrode of the third transistor (ST3) is connected to the kth scan line (Sk), the first electrode is connected to the drain electrode (DD) of the driving transistor (DT), and the second electrode is connected to the drain electrode (DD) of the driving transistor (DT). It is connected to the gate electrode (DG).

제4 트랜지스터(ST4)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 유기발광다이오드(OLED)의 애노드 전극과 초기화 전압 라인(VIL)을 접속한다. 이로 인해, 유기발광다이오드(OLED)의 애노드 전극은 초기화 전압(Vini)으로 방전e될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속된다.The fourth transistor (ST4) is turned on by the scan signal of the k-1th scan line (Sk-1) and connects the anode electrode of the organic light emitting diode (OLED) and the initialization voltage line (VIL). Because of this, the anode electrode of the organic light emitting diode (OLED) may be discharged to the initialization voltage (Vini). The gate electrode of the fourth transistor (ST4) is connected to the k-1th scan line (Sk-1), the first electrode is connected to the anode electrode of the organic light emitting diode (OLED), and the second electrode is connected to the initialization voltage line (Sk-1). connected to VIL).

제5 트랜지스터(ST5)는 구동 트랜지스터(DT)의 드레인 전극(DD)과 유기발광다이오드(OLED)의 애노드 전극 사이에 접속된다. 제5 트랜지스터(ST5)는 제k 발광 제어 라인(Ek)의 발광 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 드레인 전극(DD)과 유기발광다이오드(OLED)의 애노드 전극을 접속한다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 라인(EMLk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 드레인 전극(DD)에 접속되며, 제2 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다. 제2 및 제5 트랜지스터(T2, T5)가 턴-온되는 경우, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)가 유기발광다이오드(OLED)에 공급된다.The fifth transistor (ST5) is connected between the drain electrode (DD) of the driving transistor (DT) and the anode electrode of the organic light emitting diode (OLED). The fifth transistor (ST5) is turned on by the light emission signal of the kth light emission control line (Ek) and connects the drain electrode (DD) of the driving transistor (DT) and the anode electrode of the organic light emitting diode (OLED). The gate electrode of the fifth transistor (ST5) is connected to the k-th emission line (EMLk), the first electrode is connected to the drain electrode (DD) of the driving transistor (DT), and the second electrode is connected to the organic light emitting diode (OLED). is connected to the anode electrode. When the second and fifth transistors T2 and T5 are turned on, the drain-source current (Ids) of the driving transistor (DT) is supplied to the organic light emitting diode (OLED).

제6 트랜지스터(ST6)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극(DG)을 초기화 전압 라인(VIL)에 접속한다. 제4 트랜지스터(ST4)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극(DG)에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속된다.The sixth transistor ST6 is turned on by the scan signal of the k-1th scan line Sk-1 to connect the gate electrode DG of the driving transistor DT to the initialization voltage line VIL. The gate electrode of the fourth transistor (ST4) is connected to the k-1th scan line (Sk-1), the first electrode is connected to the gate electrode (DG) of the driving transistor (DT), and the second electrode is connected to the initialization voltage. It is connected to the line (VIL).

커패시터(C1)는 구동 트랜지스터(DT)의 게이트 전극(DG)과 제2 전원전압 라인(VDDL) 사이에 형성되어 구동 트랜지스터(DT)의 게이트 전극(DG)의 전압을 소정의 기간 동안 유지시킨다. 커패시터의 일측 전극은 구동 트랜지스터(DT)의 게이트 전극(DG)에 접속되고, 타측 전극은 제2 전원전압 라인(VDDL)에 접속된다.The capacitor C1 is formed between the gate electrode DG of the driving transistor DT and the second power voltage line VDDL to maintain the voltage of the gate electrode DG of the driving transistor DT for a predetermined period. One electrode of the capacitor is connected to the gate electrode (DG) of the driving transistor (DT), and the other electrode is connected to the second power voltage line (VDDL).

제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.The semiconductor layer of each of the first to sixth transistors (ST1, ST2, ST3, ST4, ST5, ST6) and the driving transistor (DT) may be formed of any one of poly silicon, amorphous silicon, and oxide semiconductor. It may be possible. When the semiconductor layers of each of the first to sixth transistors (ST1, ST2, ST3, ST4, ST5, ST6) and the driving transistor (DT) are formed of polysilicon, the process for forming them is low temperature polysilicon (Low Temperature). It may be a Poly Silicon: LTPS) process.

또한, 도 4에서는 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다. 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, N 타입 MOSFET의 특성에 맞도록 도 8의 타이밍 도는 수정되어야 할 것이다.In addition, in FIG. 4, the description focuses on the fact that the first to sixth transistors (ST1, ST2, ST3, ST4, ST5, ST6) and the driving transistor (DT) are formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor). , but is not limited to this, and may be formed as an N-type MOSFET. When the first to sixth transistors (ST1, ST2, ST3, ST4, ST5, ST6) and the driving transistor (DT) are formed of N-type MOSFETs, the timing diagram of FIG. 8 must be modified to match the characteristics of the N-type MOSFET. something to do.

제1 전원전압(EVSS), 제2 전원전압(ELVDD), 초기화 전압(Vini)은 구동 트랜지스터(DT)의 특성, 발광 소자(LE)의 특성 등을 고려하여 설정될 수 있다. 이때, 초기화 전압(Vini)은 초기화 전압(Vini)과 화소(P)들에 공급되는 데이터 전압(Vdata) 간의 차가 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압보다 크도록 설정될 수 있다.The first power voltage (EVSS), the second power voltage (ELVDD), and the initialization voltage (Vini) may be set in consideration of the characteristics of the driving transistor (DT), the characteristics of the light emitting element (LE), etc. At this time, the initialization voltage Vini can be set so that the difference between the initialization voltage Vini and the data voltage Vdata supplied to the pixels P is greater than the threshold voltage of the driving transistor DT of each pixel P. there is.

도 5는 도 4에 도시된 제k-1 스캔 라인에 인가되는 제k-1 스캔 신호, 제k 스캔 라인에 인가되는 제k 스캔 신호, 및 제k 발광 제어 라인에 인가되는 제k 발광 제어 신호를 보여주는 파형도이다.5 shows the k-1th scan signal applied to the k-1th scan line shown in FIG. 4, the kth scan signal applied to the kth scan line, and the kth emission control signal applied to the kth emission control line. This is a waveform diagram showing .

도 5를 참조하면, 제k-1 스캔 신호(SCANk-1)는 제6 트랜지스터(ST6)를 제어하기 위한 신호이고, 제k 스캔 신호(SCANk)는 제1, 제3 및 제4 트랜지스터들(ST1, ST3, ST4)을 제어하기 위한 신호이며, 제k 발광 제어 신호(EMk)는 제2 및 제5 트랜지스터들(ST2, ST5)을 제어하기 위한 신호이다. 스캔 신호들과 발광 신호들 각각은 1 프레임 기간을 주기로 발생할 수 있다.Referring to FIG. 5, the k-1th scan signal (SCANk-1) is a signal for controlling the sixth transistor (ST6), and the kth scan signal (SCANk) is a signal for controlling the first, third and fourth transistors ( ST1, ST3, and ST4), and the kth emission control signal EMk is a signal for controlling the second and fifth transistors ST2 and ST5. Each of the scan signals and the light emission signals may occur in a period of 1 frame.

1 프레임 기간은 제1 내지 제4 기간들(t1~t4)로 구분될 수 있으며, 제3 및 제4 기간들(t3, t4)은 도 5와 같이 복수 회 반복될 수 있다.One frame period may be divided into first to fourth periods (t1 to t4), and the third and fourth periods (t3, t4) may be repeated multiple times as shown in FIG. 5.

제1 기간(t1)은 구동 트랜지스터(DT)의 게이트 전극(DG)을 초기화하는 기간이고, 제2 기간(t2)은 발광 소자(LE)의 애노드 전극을 초기화하고 구동 트랜지스터(DT)의 소스 전극(DS)에 데이터 전압을 공급하며 구동 트랜지스터(DT)의 게이트 전극(DG)에 문턱전압을 샘플링하는 기간이며, 제3 기간(t3)은 발광 소자(LE)를 발광하는 기간이고, 제4 기간(t4)은 발광 소자(LE)를 발광하지 않는 기간이다.The first period (t1) is a period for initializing the gate electrode (DG) of the driving transistor (DT), and the second period (t2) is a period for initializing the anode electrode of the light emitting element (LE) and the source electrode of the driving transistor (DT). A data voltage is supplied to (DS) and a threshold voltage is sampled at the gate electrode (DG) of the driving transistor (DT). The third period (t3) is a period during which the light emitting element (LE) emits light, and the fourth period is. (t4) is a period during which the light emitting element LE does not emit light.

제k-1 스캔 신호(SCANk-1)는 제1 기간(t1) 동안 게이트 온 전압(Von)으로 발생하고, 제k 스캔 신호(SCANk)는 제2 기간(t2) 동안 게이트 온 전압(Von)으로 발생한다. 제k 발광 신호(EMk)는 제3 기간(t3) 동안 게이트 온 전압(Von)으로 발생한다.The k-1th scan signal (SCANk-1) is generated with the gate-on voltage (Von) during the first period (t1), and the kth scan signal (SCANk) is generated with the gate-on voltage (Von) during the second period (t2). It occurs as The kth emission signal EMk is generated at the gate-on voltage Von during the third period t3.

도 5에서는 제1 및 제2 기간들(t1, t2) 각각이 1 수평 기간(1H)인 것으로 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 1 수평 기간(1H)은 표시패널(10)의 어느 스캔 라인에 접속된 화소(P)들 각각에 데이터 전압이 공급되는 1 수평 라인 스캔 기간을 가리킨다. 데이터 전압들은 스캔 신호들에 동기화하여 데이터 라인들(D1~Dm)에 공급된다.In FIG. 5 , each of the first and second periods t1 and t2 is illustrated as one horizontal period (1H), but the embodiments of the present specification are not limited thereto. One horizontal period (1H) refers to one horizontal line scan period in which a data voltage is supplied to each of the pixels (P) connected to a certain scan line of the display panel 10. Data voltages are supplied to the data lines (D1 to Dm) in synchronization with the scan signals.

게이트 온 전압(Von)은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-온시킬 수 있는 턴-온 전압에 해당한다. 게이트 오프 전압(Voff)은 제1 내지 제6 트랜지스터(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-오프시킬 수 있는 턴-오프 전압에 해당한다.The gate-on voltage (Von) corresponds to a turn-on voltage that can turn on each of the first to sixth transistors (ST1, ST2, ST3, ST4, ST5, and ST6). The gate-off voltage Voff corresponds to a turn-off voltage capable of turning off each of the first to sixth transistors ST1, ST2, ST3, ST4, ST5, and ST6.

이하에서, 도 5, 도 6a 내지 도 6d를 결부하여 제1 내지 제4 기간들(t1~t4) 동안 화소(P)의 동작을 상세히 설명한다.Hereinafter, the operation of the pixel P during the first to fourth periods t1 to t4 will be described in detail with reference to FIGS. 5 and 6A to 6D.

첫 번째로, 제1 기간(t1) 동안 화소(P)에는 도 5와 같이 제k-1 스캔 라인(Sk-1)을 통해 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)가 공급된다. 제1 기간(t1) 동안 도 6a와 같이 제6 트랜지스터(ST6)는 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)에 의해 턴-온된다.First, during the first period t1, the pixel P is provided with a k-1th scan signal (SCANk-) having a gate-on voltage (Von) through the k-1th scan line (Sk-1) as shown in FIG. 5. 1) is supplied. During the first period t1, as shown in FIG. 6A, the sixth transistor ST6 is turned on by the k-1th scan signal SCANk-1 having the gate-on voltage Von.

제6 트랜지스터(ST6)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극(DG)은 초기화 전압(Vini)으로 초기화된다. 제4 트랜지스터(ST4)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극(DG)은 초기화 전압(Vini)으로 초기화된다.Due to the turn-on of the sixth transistor (ST6), the gate electrode (DG) of the driving transistor (DT) is initialized to the initialization voltage (Vini). Due to the turn-on of the fourth transistor (ST4), the gate electrode (DG) of the driving transistor (DT) is initialized to the initialization voltage (Vini).

두 번째로, 제2 기간(t2) 동안 화소(P)에는 도 5와 같이 제k 스캔 라인(Sk)을 통해 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)가 공급된다. 제2 기간(t2) 동안 도 6b와 같이 제1, 제3 및 제4 트랜지스터들(ST1, ST3, ST4) 각각은 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)에 의해 턴-온된다.Second, during the second period t2, the kth scan signal SCANk having the gate-on voltage Von is supplied to the pixel P through the kth scan line Sk as shown in FIG. 5. During the second period t2, as shown in FIG. 6B, each of the first, third, and fourth transistors ST1, ST3, and ST4 is turned on by the kth scan signal SCANk having the gate-on voltage Von. do.

제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극(DG)이 드레인 전극(DD)과 접속되므로, 구동 트랜지스터(DT)는 다이오드로 구동한다. 제3 트랜지스터(ST3)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극(DS)에는 데이터 전압(Vdata)이 공급된다. 이때, 구동 트랜지스터(DT)의 게이트 전극(DG)과 소스 전극(DS) 간의 전압 차(Vgs=Vini-Vdata)가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극(DG)의 전압은 제2 기간(t2) 동안 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)을 합한 전압(Vdata+Vth)까지 상승한다. 도 6와 같이 구동 트랜지스터(DT)가 P 타입 MOSFET으로 형성되는 경우, 문턱전압(Vth)은 네거티브 값으로 설정될 수 있다.Due to the turn-on of the first transistor (ST1), the gate electrode (DG) of the driving transistor (DT) is connected to the drain electrode (DD), so the driving transistor (DT) is driven by a diode. Due to the turn-on of the third transistor ST3, the data voltage Vdata is supplied to the source electrode DS of the driving transistor DT. At this time, since the voltage difference (Vgs=Vini-Vdata) between the gate electrode (DG) and the source electrode (DS) of the driving transistor (DT) is greater than the threshold voltage (Vth), the driving transistor (DT) is connected to the gate electrode and the source electrode. A current path is formed until the voltage difference (Vgs) between the two reaches the threshold voltage (Vth). As a result, the voltage of the gate electrode (DG) of the driving transistor (DT) reaches a voltage (Vdata + Vth) that is the sum of the data voltage (Vdata) and the threshold voltage (Vth) of the driving transistor (DT) during the second period (t2). rises As shown in FIG. 6, when the driving transistor DT is formed of a P-type MOSFET, the threshold voltage Vth may be set to a negative value.

또한, 제4 트랜지스터(ST4)의 턴-온으로 인해, 발광 소자(LE)의 애노드 전극은 초기화 전압(Vini)으로 초기화된다.Additionally, due to the turn-on of the fourth transistor ST4, the anode electrode of the light emitting element LE is initialized to the initialization voltage Vini.

세 번째로, 제3 기간(t3) 동안 화소(P)에는 도 5와 같이 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)가 공급된다. 제3 기간(t3) 동안 도 6c와 같이 제2 및 제5 트랜지스터들(ST2, ST5) 각각은 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.Third, during the third period t3, the kth emission signal EMk having the gate-on voltage Von is supplied to the pixel P, as shown in FIG. 5. During the third period t3, each of the second and fifth transistors ST2 and ST5 is turned on by the kth emission signal EMk having the gate-on voltage Von, as shown in FIG. 6C.

제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극(DS)은 제1 전원전압 라인(VDDL)에 접속된다. 제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)의 드레인 전극(DD)은 발광 소자(LE)의 애노드 전극에 접속된다.Due to the turn-on of the second transistor ST2, the source electrode DS of the driving transistor DT is connected to the first power voltage line VDDL. Due to the turn-on of the fifth transistor ST5, the drain electrode DD of the driving transistor DT is connected to the anode electrode of the light emitting element LE.

결국, 제2 및 제5 트랜지스터들(ST2, ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)는 게이트 전극(DG)의 전압에 따라 드레인-소스간 전류(Ids)를 발광 소자(LE)에 공급한다. 이때, 구동 트랜지스터(DT)의 게이트 전극(DG)의 전압은 "Vdata+Vth"일 수 있으며, 이로 인해 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 수학식 2와 같이 정의될 수 있다.Ultimately, due to the turn-on of the second and fifth transistors (ST2 and ST5), the driving transistor (DT) transmits the drain-source current (Ids) to the light emitting element (LE) according to the voltage of the gate electrode (DG). supply to. At this time, the voltage of the gate electrode (DG) of the driving transistor (DT) may be “Vdata+Vth”, and because of this, the drain-source current (Ids) of the driving transistor (DT) can be defined as Equation 2: there is.

Figure 112017128497621-pat00002
Figure 112017128497621-pat00002

수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 구동 트랜지스터(DT)의 문턱전압, ELVDD는 제2 전원전압, Vdata는 데이터 전압을 가리킨다. 구동 트랜지스터(DT)의 게이트 전압(Vg)은 (Vdata+Vth)이고, 소스 전압(Vs)은 ELVDD이다. 수학식 2를 정리하면, 수학식 3이 도출된다.In Equation 2, k' is a proportional coefficient determined by the structure and physical characteristics of the driving transistor (DT), Vth is the threshold voltage of the driving transistor (DT), ELVDD is the second power supply voltage, and Vdata is the data voltage. The gate voltage (Vg) of the driving transistor (DT) is (Vdata+Vth), and the source voltage (Vs) is ELVDD. By organizing Equation 2, Equation 3 is derived.

Figure 112017128497621-pat00003
Figure 112017128497621-pat00003

결국, 수학식 3과 같이 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다.Ultimately, as shown in Equation 3, the drain-source current (Ids) of the driving transistor (DT) does not depend on the threshold voltage (Vth) of the driving transistor (DT). That is, the threshold voltage (Vth) of the driving transistor (DT) is compensated.

이상에서 살펴본 바와 같이, 본 명세서의 일 실시 예는 구동 트랜지스터(DT)의 문턱전압을 보상할 수 있다. 그 결과, 본 명세서의 일 실시 예에서는 발광 소자(LE)에 공급되는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않으므로, 표시패널(10)의 화소(P)들이 서로 균일한 휘도로 발광할 수 있다.As discussed above, an embodiment of the present specification can compensate for the threshold voltage of the driving transistor DT. As a result, in one embodiment of the present specification, the drain-source current (Ids) of the driving transistor (DT) supplied to the light emitting element (LE) does not depend on the threshold voltage (Vth) of the driving transistor (DT), so the display The pixels P of the panel 10 may emit light with uniform luminance.

네 번째로, 제4 기간(t4) 동안 화소(P)에는 도 5와 같이 게이트 온 전압(Von)을 갖는 신호가 공급되지 않는다. 이로 인해, 제4 기간(t4) 동안 도 6d와 같이 제1 내지 제6 트랜지스터들(ST1, ST6)은 턴-오프된다.Fourth, during the fourth period t4, a signal having the gate-on voltage Von is not supplied to the pixel P, as shown in FIG. 5. As a result, the first to sixth transistors ST1 and ST6 are turned off during the fourth period t4, as shown in FIG. 6D.

이에 따라, 제4 기간(t4) 동안 구동 트랜지스터(DT)의 소스 전극(DS)에는 제2 전원전압(ELVDD)가 공급되지 않으며, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 발광 소자(LE)에 공급되지 않는다. 따라서, 발광 소자(LE)는 발광하지 않는다.Accordingly, the second power voltage ELVDD is not supplied to the source electrode DS of the driving transistor DT during the fourth period t4, and the drain-source current Ids of the driving transistor DT emits light. It is not supplied to the element (LE). Therefore, the light emitting element LE does not emit light.

도 5와 같이 제3 및 제4 기간들(t3, t4)은 복수 회 반복될 수 있으며, 이로 인해 화소(P)의 발광 소자(LE)는 발광과 비발광을 반복할 수 있다. 제4 기간(t4)의 길이에 따라 제k 발광 제어 신호(EMk)의 듀티비(duty ratio, DR)가 정해질 수 있다. 듀티비(DR)는 수학식 4와 같이 정의될 수 있다.As shown in FIG. 5 , the third and fourth periods t3 and t4 may be repeated multiple times, and as a result, the light emitting element LE of the pixel P may repeatedly emit light and not emit light. The duty ratio (DR) of the kth emission control signal EMk may be determined according to the length of the fourth period t4. Duty ratio (DR) can be defined as Equation 4.

Figure 112017128497621-pat00004
Figure 112017128497621-pat00004

수학식 4에서, T3는 1 프레임 기간 동안 제k 발광 제어 신호(EMk)가 게이트 온 전압(Von)을 갖는 제3 기간(t3)들을 모두 합한 기간, T4는 1 프레임 기간 동안 제k 발광 제어 신호(EMk)가 게이트 오프 전압(Voff)을 갖는 제4 기간(t4)들을 모두 합한 기간일 수 있다.In Equation 4, T3 is the sum of all the third periods (t3) in which the kth emission control signal (EMk) has the gate-on voltage (Von) during one frame period, and T4 is the kth emission control signal during one frame period. (EMk) may be the sum of all fourth periods (t4) having the gate-off voltage (Voff).

이상에서 살펴본 바와 같이, 본 명세서의 일 실시예는 제k 발광 제어 신호(EMk)가 소정의 듀티비로 제k 발광 제어 라인(Ek)에 인가됨으로써, 화소(P)들의 발광 소자(LE)들은 원래 휘도보다 감소된 휘도로 발광할 수 있다. 그 결과, 본 명세서의 일 실시예는 화소들 간의 휘도 차이를 줄일 수 있으므로, 저계조 얼룩이 사용자에게 시인되는 것을 개선할 수 있다.As discussed above, in one embodiment of the present specification, the kth emission control signal EMk is applied to the kth emission control line Ek at a predetermined duty ratio, so that the light emitting elements LE of the pixels P are originally It can emit light with reduced luminance. As a result, an embodiment of the present specification can reduce the difference in luminance between pixels, thereby improving the visibility of low-gradation spots to the user.

한편, 제1 트랜지스터(T1)의 드레인-소스간 전류 곡선은 도 7과 같이 고온 환경에서 포지티브 쉬프트될 수 있다. 여기서, 고온은 온도가 50 도 이상인 경우를 가리킨다. 도 7에서는 포지티브 쉬프트되기 전의 제1 트랜지스터(T1)의 드레인-소스간 전류 곡선을 제1 곡선(C1)으로 정의하고, 포지티브 쉬프트된 후의 제1 트랜지스터(T1)의 드레인-소스간 전류 곡선을 제2 곡선(C2)으로 정의할 수 있다.Meanwhile, the drain-source current curve of the first transistor T1 may be positively shifted in a high temperature environment as shown in FIG. 7 . Here, high temperature refers to a case where the temperature is 50 degrees or higher. In FIG. 7, the current curve between the drain and source of the first transistor T1 before being positively shifted is defined as the first curve C1, and the current curve between the drain and source of the first transistor T1 after being positively shifted is defined as the first curve C1. 2 It can be defined as a curve (C2).

제1 트랜지스터(T1)의 게이트-소스간 전압(Vgs)이 제1 전압(V1)인 경우, 제1 곡선(C1)에서의 드레인-소스간 전류(Ids)와 제2 곡선(C2)에서의 드레인-소스간 전류(Ids) 사이에 도 7과 같이 차이(D)가 발생한다. 제1 곡선(C1)을 갖는 제1 트랜지스터(T1)는 게이트-소스간 전압(Vgs)이 제1 전압(V1)인 경우, 도 7과 같이 드레인-소스간 전류(Ids)가 거의 흐르지 않는 턴-오프 상태에 있다. 하지만, 제2 곡선(C2)을 갖는 제1 트랜지스터(T1)는 게이트-소스간 전압(Vgs)이 제1 전압(V1)인 경우, 미세하게 턴-온될 수 있으며, 이로 인해 도 7과 같이 드레인-소스간 전류(Ids)가 흐를 수 있다.When the gate-source voltage (Vgs) of the first transistor (T1) is the first voltage (V1), the drain-source current (Ids) in the first curve (C1) and the drain-source current (Ids) in the second curve (C2) A difference (D) occurs between the drain-source current (Ids) as shown in FIG. 7. When the gate-to-source voltage (Vgs) of the first transistor (T1) having the first curve (C1) is the first voltage (V1), the drain-to-source current (Ids) hardly flows as shown in FIG. 7. -It is in the off state. However, the first transistor T1 having the second curve C2 may be slightly turned on when the gate-source voltage Vgs is the first voltage V1, which causes the drain as shown in FIG. 7. -Current (Ids) can flow between sources.

즉, 제1 트랜지스터(T1)는 도 5의 제4 기간(t4) 동안 턴-오프되어야 하는데, 고온 환경으로 인해 제1 트랜지스터(T1)의 드레인-소스간 전류 곡선이 포지티브 쉬프트되는 경우, 제j 데이터 라인(Dj)으로부터 구동 트랜지스터(DT)의 소스 전극(DS)으로 누설 전류가 흐를 수 있다. 이 경우, 도 8과 같이 수직 크로스토크(vertical crosstalk)가 발생할 수 있다. 수직 크로스토크는 도 8와 같이 그레이 계조(GR)를 바탕으로 하여 가운데에 블랙 계조의 윈도우 박스 패턴(box)을 표시하는 경우, 윈도우 박스 패턴(box)에 인접한 상부 또는 하부 그레이 영역에서 화소들이 그레이 계조(GR)보다 낮은 계조를 표시하는 것을 가리킨다. 도 8에서는 상부 그레이 영역(UGA)에서 화소들이 그레이 계조(GR)보다 낮은 계조를 표시하는 것을 예시하였다.That is, the first transistor T1 must be turned off during the fourth period t4 of FIG. 5, and when the drain-source current curve of the first transistor T1 shifts positively due to a high temperature environment, the jth Leakage current may flow from the data line Dj to the source electrode DS of the driving transistor DT. In this case, vertical crosstalk may occur as shown in FIG. 8. Vertical crosstalk occurs when a window box pattern (box) of black gradation is displayed in the center based on a gray gradation (GR) as shown in FIG. 8, and pixels are gray in the upper or lower gray area adjacent to the window box pattern (box). This refers to displaying a gray level lower than the gray level (GR). Figure 8 illustrates that pixels in the upper gray area (UGA) display a gray level lower than the gray level (GR).

구체적으로, 윈도우 박스 패턴에 인접한 상부 또는 하부 그레이 영역은 제4 기간(t4) 동안 제1 트랜지스터(T1)의 누설 전류로 인해 구동 트랜지스터(DT)의 소스 전극(DS)은 블랙 계조의 데이터 전압으로 변동될 수 있다. 구동 트랜지스터(DT)의 소스 전극의 전압 변동으로 인해, 구동 트랜지스터(DT)가 턴-온될 수 있다. 이 경우, 구동 트랜지스터(DT)의 드레인 전극(DD)이 블랙 계조의 데이터 전압으로 변동될 수 있다. 이로 인해, 제3 트랜지스터(T3)가 미세하게 턴-온됨으로써 구동 트랜지스터(DT)의 드레인 전극(DD)으로부터 게이트 전극(DG)으로 누설 전류가 흐를 수 있으며, 그러므로 구동 트랜지스터(DT)의 게이트 전극(DG)의 전압이 변동될 수 있다. 이때, 제4 기간(t4) 이후에 제3 기간(t3)이 반복되어 구동 트랜지스터(DT)의 소스 전극에 제2 전원전압(ELVDD)이 인가되는 경우, 구동 트랜지스터(DT)의 게이트 전극(DG)의 전압 변동으로 인해 발광 소자(EL)에 공급되는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 이전보다 작을 수 있다. 따라서, 발광 소자(EL)는 원래보다 낮은 휘도로 발광하게 되며, 도 8과 같이 수직 크로스토크가 발생할 수 있다. 이에 따라, 고온 환경에서 화소(P)들이 발광 제어 신호들의 듀티비에 따라 발광을 하는 경우, 수직 크로스토크가 발생하는 것을 방지할 필요가 있다.Specifically, in the upper or lower gray area adjacent to the window box pattern, the source electrode DS of the driving transistor DT is converted to a black gray data voltage due to the leakage current of the first transistor T1 during the fourth period t4. It may change. Due to a voltage change at the source electrode of the driving transistor DT, the driving transistor DT may be turned on. In this case, the drain electrode DD of the driving transistor DT may change to a black grayscale data voltage. As a result, the third transistor T3 is slightly turned on, allowing leakage current to flow from the drain electrode DD of the driving transistor DT to the gate electrode DG, and therefore the gate electrode of the driving transistor DT The voltage of (DG) may fluctuate. At this time, when the third period (t3) is repeated after the fourth period (t4) and the second power voltage (ELVDD) is applied to the source electrode of the driving transistor (DT), the gate electrode (DG) of the driving transistor (DT) ), the drain-source current (Ids) of the driving transistor (DT) supplied to the light emitting device (EL) may be smaller than before. Accordingly, the light emitting element EL emits light with lower luminance than the original, and vertical crosstalk may occur as shown in FIG. 8. Accordingly, when the pixels P emit light according to the duty ratio of the light emission control signals in a high temperature environment, it is necessary to prevent vertical crosstalk from occurring.

도 9는 본 명세서의 일 실시예에 따른 발광 표시장치의 구동방법을 보여주는 흐름도이다. 도 10a 내지 도 10c는 온도 센서의 온도 값에 따른 제k 발광 제어 신호의 듀티비 변화를 보여주는 파형도이다.Figure 9 is a flowchart showing a method of driving a light emitting display device according to an embodiment of the present specification. Figures 10A to 10C are waveform diagrams showing changes in the duty ratio of the kth emission control signal according to the temperature value of the temperature sensor.

도 9를 참조하면, 첫 번째로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)을 입력받는다. 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값 이상인지 판단한다. 제1 임계 값은 고온을 나타내는 온도 값으로, 예를 들어, 50도 또는 60도일 수 있다. (도 9의 S101)Referring to FIG. 9, first, the timing control unit 22 receives the temperature value TV of the temperature sensor TS. The timing control unit 22 determines whether the temperature value TV of the temperature sensor TS is greater than or equal to the first threshold value. The first threshold value is a temperature value indicating high temperature, for example, 50 degrees or 60 degrees. (S101 in Figure 9)

두 번째로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값 이상인 경우, 도 10a와 같이 발광 제어 구동부(40)가 제1 듀티비(DR1)를 갖는 발광 제어 신호들을 출력하도록 제어한다. (도 9의 S102)Second, when the temperature value TV of the temperature sensor TS is greater than or equal to the first threshold, the timing control unit 22 causes the light emission control driver 40 to emit light with the first duty ratio DR1, as shown in FIG. 10A. Controls to output control signals. (S102 in FIG. 9)

구체적으로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값 이상인 경우, 발광 표시장치(DIS)가 고온 환경에서 구동하고 있다고 판단할 수 있으므로, 제1 듀티비(DR1)를 갖는 발광 제어 신호들을 출력하도록 제어한다. 도 10a에서는 제2 듀티비(DR2)가 100%인 것을 예시하였다.Specifically, the timing control unit 22 may determine that the light emitting display device (DIS) is operating in a high temperature environment when the temperature value (TV) of the temperature sensor (TS) is greater than or equal to the first threshold value, so that the first duty ratio Controls to output light emission control signals having (DR1). Figure 10a illustrates that the second duty ratio (DR2) is 100%.

타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값 이상인 경우, 제1 발광 타이밍 제어신호(ECS1)를 생성하여 발광 제어 구동부(40)로 출력한다. 제1 발광 타이밍 제어신호(ECS1)는 제1 발광 스타트 신호와 제1 클럭 신호들을 포함할 수 있다. 제1 발광 스타트 신호는 발광 제어 신호들과 동일한 제1 듀티비(DR1)를 가질 수 있다. 발광 제어 구동부(40)는 제1 발광 제어 신호(ECS1)에 따라 제1 듀티비(DR1)를 갖는 발광 제어 신호들을 발광 라인들(E1~Em)로 순차적으로 출력한다.When the temperature value TV of the temperature sensor TS is greater than or equal to the first threshold, the timing control unit 22 generates a first emission timing control signal ECS1 and outputs the first emission timing control signal ECS1 to the emission control driver 40 . The first emission timing control signal ECS1 may include a first emission start signal and first clock signals. The first emission start signal may have the same first duty ratio DR1 as the emission control signals. The emission control driver 40 sequentially outputs emission control signals having a first duty ratio DR1 to the emission lines E1 to Em according to the first emission control signal ECS1.

이상에서 살펴본 바와 같이, 본 명세서의 일 실시예는 발광 표시장치(DIS)가 고온 환경에서 구동하고 있다고 판단되는 경우, 일반 환경에서 구동하는 경우보다 도 8과 같이 수직 크로스토크가 발생할 수 있으므로, 발광 제어 신호들의 듀티비를 높인다. 그 결과, 본 명세서의 일 실시예는 수직 크로스토크가 발생하는 것을 방지할 수 있다.As discussed above, in an embodiment of the present specification, when it is determined that the light emitting display device (DIS) is being driven in a high temperature environment, vertical crosstalk may occur as shown in FIG. 8 compared to the case of being driven in a normal environment, so the light emission Increase the duty ratio of control signals. As a result, an embodiment of the present specification can prevent vertical crosstalk from occurring.

세 번째로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값보다 작은 경우, 제2 임계 값 이상인지 판단한다. 제2 임계 값은 고온에 근접한 온도 값으로, 예를 들어, 40도일 수 있다. (도 9의 S103)Third, when the temperature value TV of the temperature sensor TS is less than the first threshold, the timing control unit 22 determines whether it is greater than or equal to the second threshold. The second threshold value may be a temperature value close to high temperature, for example, 40 degrees. (S103 in Figure 9)

네 번째로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값보다 작고 제2 임계 값 이상인 경우, 도 10b와 같이 발광 제어 구동부(40)가 제2 듀티비(DR2)를 갖는 발광 제어 신호들을 출력하도록 제어한다. (도 9의 S104)Fourth, when the temperature value TV of the temperature sensor TS is less than the first threshold value and greater than the second threshold value, the timing control unit 22 sets the light emission control driver 40 to a second duty ratio as shown in FIG. 10B. Controls to output light emission control signals having (DR2). (S104 in FIG. 9)

구체적으로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값보다 작고 제2 임계 값 이상인 경우, 발광 표시장치(DIS)가 고온과 근접한 환경에서 구동하고 있다고 판단할 수 있으므로, 제2 듀티비(DR2)를 갖는 발광 제어 신호들을 출력하도록 제어한다. 도 10b에서는 제2 듀티비(DR2)가 75%인 것을 예시하였다.Specifically, when the temperature value TV of the temperature sensor TS is less than the first threshold value and more than the second threshold value, the timing control unit 22 determines that the light emitting display device DIS is operating in an environment close to high temperature. Therefore, control is performed to output emission control signals having the second duty ratio DR2. Figure 10b illustrates that the second duty ratio (DR2) is 75%.

타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제1 임계 값보다 작고 제2 임계 값 이상인 경우, 제2 발광 타이밍 제어신호(ECS2)를 생성하여 발광 제어 구동부(40)로 출력한다. 제2 발광 타이밍 제어신호(ECS2)는 제2 발광 스타트 신호와 제2 클럭 신호들을 포함할 수 있다. 제2 발광 스타트 신호는 발광 제어 신호들과 동일한 제2 듀티비(DR2)를 가질 수 있다. 제2 발광 타이밍 제어신호(ECS2)의 제2 클럭 신호들은 제1 발광 타이밍 제어신호(ECS1)의 제1 클럭 신호들과 실질적으로 동일할 수 있다. 발광 제어 구동부(40)는 제2 발광 타이밍 제어신호(ECS2)에 따라 제2 듀티비(DR2)를 갖는 발광 제어 신호들을 발광 라인들(E1~Em)로 순차적으로 출력한다.When the temperature value TV of the temperature sensor TS is less than the first threshold and is greater than or equal to the second threshold, the timing control unit 22 generates the second emission timing control signal ECS2 and sends it to the emission control driver 40. Print out. The second emission timing control signal ECS2 may include a second emission start signal and second clock signals. The second emission start signal may have the same second duty ratio DR2 as the emission control signals. The second clock signals of the second emission timing control signal ECS2 may be substantially the same as the first clock signals of the first emission timing control signal ECS1. The emission control driver 40 sequentially outputs emission control signals having a second duty ratio DR2 to the emission lines E1 to Em according to the second emission timing control signal ECS2.

이상에서 살펴본 바와 같이, 본 명세서의 일 실시예는 발광 표시장치(DIS)가 고온에 근접한 환경에서 구동하고 있다고 판단되는 경우, 일반 환경에서 구동하는 경우보다 도 8과 같이 수직 크로스토크가 발생할 수 있으므로, 발광 제어 신호들의 듀티비를 높인다. 그 결과, 본 명세서의 일 실시예는 고온에 근접한 환경에서 수직 크로스토크가 발생하는 것을 방지할 수 있다.As discussed above, in an embodiment of the present specification, when it is determined that the light emitting display device (DIS) is being driven in an environment close to a high temperature, vertical crosstalk may occur as shown in FIG. 8 compared to when being driven in a normal environment. , increases the duty ratio of light emission control signals. As a result, an embodiment of the present specification can prevent vertical crosstalk from occurring in an environment close to high temperature.

다섯 번째로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제2 임계 값보다 작은 경우, 도 10c와 같이 발광 제어 구동부(40)가 제3 듀티비(DR3)를 갖는 발광 제어 신호들을 출력하도록 제어한다. (도 9의 S105)Fifth, when the temperature value TV of the temperature sensor TS is less than the second threshold value, the timing control unit 22 causes the light emission control driver 40 to have the third duty ratio DR3 as shown in FIG. 10C. Controls to output light emission control signals. (S105 in Figure 9)

구체적으로, 타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제2 임계 값보다 작은 경우, 발광 표시장치(DIS)가 고온과 근접한 환경에서 구동하고 있다고 판단할 수 있으므로, 제3 듀티비(DR3)를 갖는 발광 제어 신호들을 출력하도록 제어한다. 도 10c에서는 제2 듀티비(DR2)가 50%인 것을 예시하였다.Specifically, when the temperature value TV of the temperature sensor TS is less than the second threshold, the timing control unit 22 may determine that the light emitting display device DIS is operating in an environment close to high temperature. Controls to output light emission control signals with a duty ratio of 3 (DR3). Figure 10c illustrates that the second duty ratio (DR2) is 50%.

타이밍 제어부(22)는 온도 센서(TS)의 온도 값(TV)이 제2 임계 값보다 작은 경우, 제3 발광 타이밍 제어신호(ECS3)를 생성하여 발광 제어 구동부(40)로 출력한다. 제3 발광 타이밍 제어신호(ECS3)는 제3 발광 스타트 신호와 제3 클럭 신호들을 포함할 수 있다. 제3 발광 스타트 신호는 발광 제어 신호들과 동일한 제3 듀티비(DR3)를 가질 수 있다. 제3 발광 타이밍 제어신호(ECS3)의 제3 클럭 신호들은 제1 발광 타이밍 제어신호(ECS1)의 제1 클럭 신호들과 실질적으로 동일할 수 있다. 발광 제어 구동부(40)는 제3 발광 타이밍 제어신호(ECS3)에 따라 제3 듀티비(DR3)를 갖는 발광 제어 신호들을 발광 라인들(E1~Em)로 순차적으로 출력한다.When the temperature value TV of the temperature sensor TS is less than the second threshold, the timing control unit 22 generates a third emission timing control signal ECS3 and outputs it to the emission control driver 40. The third emission timing control signal (ECS3) may include a third emission start signal and third clock signals. The third emission start signal may have the same third duty ratio DR3 as the emission control signals. The third clock signals of the third emission timing control signal ECS3 may be substantially the same as the first clock signals of the first emission timing control signal ECS1. The emission control driver 40 sequentially outputs emission control signals having a third duty ratio DR3 to the emission lines E1 to Em according to the third emission timing control signal ECS3.

이상에서 살펴본 바와 같이, 본 명세서의 일 실시예는 발광 표시장치(DIS)가 일반 환경에서 구동하고 있다고 판단되는 경우, 도 8과 같이 수직 크로스토크가 발생할 가능성이 적으므로, 발광 제어 신호들의 듀티비를 낮춘다.As discussed above, in an embodiment of the present specification, when it is determined that the light emitting display device (DIS) is operating in a general environment, vertical crosstalk is unlikely to occur as shown in FIG. 8, so the duty ratio of the light emission control signals lower the

도 11은 본 명세서의 다른 실시예에 따른 화소를 상세히 보여주는 회로도이다.Figure 11 is a circuit diagram showing in detail a pixel according to another embodiment of the present specification.

도 11에서는 제1 트랜지스터(T1)가 더블 게이트 구조로 형성된 것을 제외하고는 도 4를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 도 11에서는 도 4와 중복된 설명은 생략한다.FIG. 11 is substantially the same as that described in connection with FIG. 4 except that the first transistor T1 is formed in a double gate structure. Therefore, in FIG. 11, descriptions overlapping with FIG. 4 are omitted.

도 11을 참조하면, 제1 트랜지스터(T1)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 소스 전극(DS)과 제j 데이터 라인(Dj)을 접속시킨다. 제1 트랜지스터(ST1)의 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)은 모두 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 제j 데이터 라인(Dj)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극(DS)에 접속된다. 제1 트랜지스터(ST1)의 제1 게이트 전극(GE1)은 상부 게이트 전극이고, 제2 게이트 전극(GE2)은 하부 게이트 전극일 수 있다.Referring to FIG. 11, the first transistor T1 is turned on by the scan signal of the kth scan line Sk to connect the source electrode DS of the driving transistor DT to the jth data line Dj. I order it. The first gate electrode (GE1) and the second gate electrode (GE2) of the first transistor (ST1) are both connected to the kth scan line (Sk), and the first electrode is connected to the jth data line (Dj), The second electrode is connected to the source electrode DS of the driving transistor DT. The first gate electrode GE1 of the first transistor ST1 may be an upper gate electrode, and the second gate electrode GE2 may be a lower gate electrode.

이상에서 살펴본 바와 같이, 본 명세서의 일 실시예는 제k 스캔 라인(Sk)에 접속된 제2 게이트 전극(GE2)을 제1 트랜지스터(T1)에 추가함으로써, 제k 스캔 라인(Sk)에 게이트 오프 전압(Voff)의 제k 스캔 신호(SCANk)가 인가되는 경우, 제1 트랜지스터(T1)의 드레인-소스간 전류 곡선을 네거티브 쉬프트시킬 수 있다. 따라서, 본 명세서의 일 실시예는 고온 환경에서 화소(P)들이 발광 제어 신호들의 듀티비에 따라 발광을 하더라도, 수직 크로스토크가 발생하는 것을 방지할 수 있다.As discussed above, an embodiment of the present specification adds the second gate electrode GE2 connected to the kth scan line Sk to the first transistor T1, thereby providing a gate to the kth scan line Sk. When the kth scan signal SCANk of the off voltage Voff is applied, the drain-source current curve of the first transistor T1 may be negatively shifted. Accordingly, an embodiment of the present specification can prevent vertical crosstalk from occurring even if the pixels P emit light according to the duty ratio of the emission control signals in a high temperature environment.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

10: 표시패널 11: 제1 기판
11a: 플라스틱 필름 11b: 지지 기판
12: 제2 기판 20: 통합 구동부
21: 데이터 구동부 22: 타이밍 제어부
30: 스캔 구동부 40: 발광 제어 구동부
50: 연성 회로보드 P: 화소
OLED: 유기발광다이오드 DT: 구동 트랜지스터
ST1: 제1 트랜지스터 ST2: 제2 트랜지스터
ST3: 제3 트랜지스터 ST4: 제4 트랜지스터
ST5: 제5 트랜지스터 ST6: 제6 트랜지스터
C1: 커패시터10: display panel 11: first substrate
11a: plastic film 11b: support substrate
12: second substrate 20: integrated driving unit
21: data driver 22: timing control unit
30: Scan driving unit 40: Light emission control driving unit
50: Flexible circuit board P: Pixel
OLED: Organic light emitting diode DT: Driving transistor
ST1: first transistor ST2: second transistor
ST3: Third transistor ST4: Fourth transistor
ST5: Fifth transistor ST6: Sixth transistor
C1: capacitor

Claims (17)

외관을 이루는 케이스;
상기 케이스에 배치되는 조도 센서와 온도 센서;
지지 기판과 상기 지지 기판 상부의 플라스틱 필름으로 구성된 제1 기판, 상기 제1 기판에 대향하는 제2 기판, 및 상기 제1 기판과 상기 제2 기판 사이에 형성되고 발광 제어 라인들, 상기 발광 제어 라인들과 교차하는 데이터 라인들, 상기 발광 제어 라인들과 나란한 스캔 라인들, 및 상기 데이터 라인들 중 어느 하나, 상기 스캔 라인들 중 어느 두 개, 상기 발광 제어 라인들 중 어느 하나에 접속된 화소들을 포함하는 표시패널;
상기 표시 패널의 일측에 배치되고, 스캔 제어신호에 따라 스캔 라인들에 스캔 신호들을 순차적으로 공급하는 스캔 구동부;
상기 표시 패널의 타측에 배치되고, 발광 타이밍 제어 신호에 따라 상기 화소들의 발광 기간을 제어하는 발광 제어 신호들을 생성하여 상기 스캔 라인들과 나란한 상기 발광 제어 라인들에 출력하는 발광 제어 구동부;
상기 온도 센서의 온도 값을 입력받고, 상기 온도 값이 상승하면 상기 발광 제어 신호들의 듀티비가 증가하도록 조정하기 위해 상기 발광 타이밍 제어신호를 변경하여 출력하는 타이밍 제어부;
상기 발광 제어 라인들과 교차하는 데이터 라인들; 및
상기 지지 기판 상에 형성되고, 데이터 구동부 및 상기 타이밍 제어부를 포함하며, 상기 제1 기판의 일측보다 더욱 외측으로 연장되어 형성되는 통합 구동부를 구비하되,
상기 화소들 각각은,
발광 소자;
게이트 전극, 소스 전극, 및 상기 발광 소자에 접속된 드레인 전극을 포함하는 구동 트랜지스터;
상기 스캔 라인들 중에서 제1 스캔 라인의 제1 스캔 신호에 의해 턴-온되어 상기 데이터 라인을 상기 구동 트랜지스터의 게이트 전극에 접속하는 제1 트랜지스터;
상기 발광 제어 라인의 발광 제어 신호에 의해 턴-온되어 제1 전원전압 라인을 상기 구동 트랜지스터의 소스 전극에 접속하는 제2 트랜지스터; 및
상기 제1 스캔 라인의 상기 제1 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 게이트 전극과 상기 드레인 전극을 접속하는 제3 트랜지스터를 포함하고,
상기 제1 트랜지스터의 게이트 전극은 상기 제1 스캔 라인에 접속된 상부 게이트 전극과 하부 게이트 전극을 포함하고,
상기 타이밍 제어부는, 수직 크로스토크가 발생하는 것을 방지하기 위해,
상기 온도 값이 제1 임계값 이상인 경우, 제1 발광 타이밍 제어신호를 생성하여 상기 발광 제어 신호들이 제1 듀티비를 갖게 하고,
상기 온도 값이 상기 제1 임계값보다 작고 제2 임계값 이상인 경우, 제2 발광 타이밍 제어신호를 생성하여 상기 발광 제어 신호들이 상기 제1 듀티비보다 작은 제2 듀티비를 갖게 하고,
상기 제1 임계값은 50도 또는 60도이고,
상기 제2 임계값은 40도이고,
k (k는 임의의 자연수)번째 화소 행에 정렬된 화소는 k번째 스캔 라인 및 k-1번째 스캔 라인을 통해 상기 스캔 신호를 공급받는 발광 표시장치.The case that makes up the exterior;
an illuminance sensor and a temperature sensor disposed in the case;
A first substrate consisting of a support substrate and a plastic film on the support substrate, a second substrate facing the first substrate, and emission control lines formed between the first substrate and the second substrate, the emission control lines data lines that intersect, scan lines parallel to the emission control lines, and pixels connected to any one of the data lines, any two of the scan lines, or any one of the emission control lines. A display panel including;
a scan driver disposed on one side of the display panel and sequentially supplying scan signals to scan lines according to a scan control signal;
an emission control driver disposed on the other side of the display panel and generating emission control signals that control emission periods of the pixels according to an emission timing control signal and outputting the emission control signals to the emission control lines parallel to the scan lines;
a timing control unit that receives the temperature value of the temperature sensor and changes and outputs the light emission timing control signal to adjust the duty ratio of the light emission control signals to increase when the temperature value increases;
data lines intersecting the emission control lines; and
An integrated driver is formed on the support substrate, includes a data driver and the timing controller, and extends further outward than one side of the first substrate,
Each of the pixels is,
light emitting device;
a driving transistor including a gate electrode, a source electrode, and a drain electrode connected to the light emitting element;
a first transistor that is turned on by a first scan signal of a first scan line among the scan lines and connects the data line to a gate electrode of the driving transistor;
a second transistor that is turned on by an emission control signal of the emission control line and connects a first power voltage line to the source electrode of the driving transistor; and
A third transistor is turned on by the first scan signal of the first scan line and connects the gate electrode and the drain electrode of the driving transistor,
The gate electrode of the first transistor includes an upper gate electrode and a lower gate electrode connected to the first scan line,
The timing control unit, in order to prevent vertical crosstalk from occurring,
When the temperature value is greater than or equal to a first threshold, a first emission timing control signal is generated to cause the emission control signals to have a first duty ratio,
When the temperature value is less than the first threshold and more than the second threshold, generate a second emission timing control signal so that the emission control signals have a second duty ratio less than the first duty ratio,
the first threshold is 50 degrees or 60 degrees,
the second threshold is 40 degrees,
A light-emitting display device in which pixels arranged in the k (k is an arbitrary natural number)-th pixel row receive the scan signal through the k-th scan line and the k-1-th scan line. 제 1 항에 있어서,
상기 타이밍 제어부는 상기 온도 값이 제1 임계 값 이상인 경우, 제1 발광 타이밍 제어신호를 상기 발광 제어 구동부로 출력하고,
상기 발광 제어 구동부는 상기 제1 발광 타이밍 제어신호에 따라 제1 듀티비를 갖는 발광 제어 신호들을 생성하여 상기 발광 제어 라인들에 출력하는 것을 특징으로 하는 발광 표시장치.According to claim 1,
The timing control unit outputs a first emission timing control signal to the emission control driver when the temperature value is greater than or equal to a first threshold value,
The light emitting display device wherein the light emission control driver generates light emission control signals having a first duty ratio according to the first light emission timing control signal and outputs the light emission control signals to the light emission control lines. 제 2 항에 있어서,
상기 제1 발광 타이밍 제어신호는 제1 발광 스타트 신호 및 제1 클럭 신호들을 포함하고,
상기 제1 발광 스타트 신호는 상기 제1 듀티비를 갖는 것을 특징으로 하는 발광 표시장치.According to claim 2,
The first emission timing control signal includes a first emission start signal and first clock signals,
The first light emission start signal has the first duty ratio. 제 2 항에 있어서,
상기 타이밍 제어부는 상기 온도 값이 상기 제1 임계 값보다 작고 제2 임계 값 이상인 경우, 제2 발광 타이밍 제어신호를 상기 발광 제어 구동부로 출력하고,
상기 발광 제어 구동부는 상기 제2 발광 타이밍 제어신호에 따라 상기 제1 듀티비보다 낮은 제2 듀티비를 갖는 발광 제어 신호들을 생성하여 상기 발광 제어 라인들에 출력하는 것을 특징으로 하는 발광 표시장치.According to claim 2,
The timing control unit outputs a second emission timing control signal to the emission control driver when the temperature value is less than the first threshold value and greater than the second threshold value,
The light emitting display device wherein the light emission control driver generates light emission control signals having a second duty ratio lower than the first duty ratio according to the second light emission timing control signal and outputs the light emission control signals to the light emission control lines. 제 4 항에 있어서,
상기 제2 발광 타이밍 제어신호는 제2 발광 스타트 신호 및 제2 클럭 신호들을 포함하고,
상기 제2 발광 스타트 신호는 상기 제2 듀티비를 갖는 것을 특징으로 하는 발광 표시장치.According to claim 4,
The second light emission timing control signal includes a second light emission start signal and a second clock signal,
The second light emission start signal has the second duty ratio. 제 4 항에 있어서,
상기 타이밍 제어부는 상기 온도 값이 상기 제2 임계 값보다 작은 경우, 제3 발광 타이밍 제어신호를 상기 발광 제어 구동부로 출력하고,
상기 발광 제어 구동부는 상기 제3 발광 타이밍 제어신호에 따라 상기 제2 듀티비보다 낮은 제3 듀티비를 갖는 발광 제어 신호들을 생성하여 상기 발광 제어 라인들에 출력하는 것을 특징으로 하는 발광 표시장치.According to claim 4,
The timing control unit outputs a third light emission timing control signal to the light emission control driver when the temperature value is less than the second threshold value,
The light emitting display device wherein the light emission control driver generates light emission control signals having a third duty ratio lower than the second duty ratio according to the third light emission timing control signal and outputs the light emission control signals to the light emission control lines. 제 6 항에 있어서,
상기 제3 발광 타이밍 제어신호는 제3 발광 스타트 신호 및 제3 클럭 신호들을 포함하고,
상기 제3 발광 스타트 신호는 상기 제3 듀티비를 갖는 것을 특징으로 하는 발광 표시장치.According to claim 6,
The third light emission timing control signal includes a third light emission start signal and a third clock signal,
The third light emission start signal has the third duty ratio. 삭제delete 삭제delete 제 1 항에 있어서,
상기 화소들 각각은,
상기 제1 스캔 라인의 상기 제1 스캔 신호에 의해 턴-온되어 상기 발광 소자의 애노드 전극을 초기화 전압 라인에 접속하는 제4 트랜지스터;
상기 발광 제어 라인의 상기 발광 제어 신호에 의해 턴-온되어 상기 발광 소자의 애노드 전극을 상기 구동 트랜지스터의 상기 드레인 전극에 접속하는 제5 트랜지스터;
상기 스캔 라인들 중에서 제2 스캔 라인의 제2 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 게이트 전극을 상기 초기화 전압 라인에 접속하는 제6 트랜지스터; 및
상기 제1 전원전압 라인과 상기 구동 트랜지스터의 게이트 전극 사이에 형성된 커패시터를 포함하는 것을 특징으로 하는 발광 표시장치. According to claim 1,
Each of the pixels is,
a fourth transistor turned on by the first scan signal of the first scan line to connect the anode electrode of the light emitting device to an initialization voltage line;
a fifth transistor that is turned on by the light emission control signal of the light emission control line and connects the anode electrode of the light emitting element to the drain electrode of the driving transistor;
a sixth transistor that is turned on by a second scan signal of a second scan line among the scan lines and connects the gate electrode of the driving transistor to the initialization voltage line; and
A light emitting display device comprising a capacitor formed between the first power voltage line and the gate electrode of the driving transistor. 삭제delete 삭제delete 제 1 항에 있어서,
상기 제2 기판은 봉지 필름 또는 배리어 필름인 발광 표시장치.According to claim 1,
A light emitting display device wherein the second substrate is an encapsulation film or a barrier film. 삭제delete 제1항에 있어서,
상기 구동 트랜지스터, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 반도체층은 폴리 실리콘으로 형성되는 발광 표시장치.According to paragraph 1,
A light emitting display device in which semiconductor layers of the driving transistor, the first transistor, the second transistor, and the third transistor are formed of polysilicon. 제15항에 있어서,
상기 반도체층은 저온 폴리 실리콘 공정으로 형성되는 발광 표시장치.According to clause 15,
A light emitting display device in which the semiconductor layer is formed through a low-temperature polysilicon process. 제1항에 있어서,
상기 구동 트랜지스터의 상기 게이트 전극의 전압은 해당 화소에 인가된 데이터 전압 및 상기 구동 트랜지스터의 문턱 전압의 합인 발광 표시장치.According to paragraph 1,
A light emitting display device wherein the voltage of the gate electrode of the driving transistor is the sum of the data voltage applied to the corresponding pixel and the threshold voltage of the driving transistor.
KR1020170178610A 2017-12-22 2017-12-22 Light emitting display device and method for driving the same KR102589899B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170178610A KR102589899B1 (en) 2017-12-22 2017-12-22 Light emitting display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170178610A KR102589899B1 (en) 2017-12-22 2017-12-22 Light emitting display device and method for driving the same

Publications (2)

Publication Number Publication Date
KR20190076643A KR20190076643A (en) 2019-07-02
KR102589899B1 true KR102589899B1 (en) 2023-10-16

Family

ID=67258606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170178610A KR102589899B1 (en) 2017-12-22 2017-12-22 Light emitting display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR102589899B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250171A (en) * 2009-04-17 2010-11-04 Seiko Epson Corp Self-light-emitting display device and electronic equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244816B1 (en) * 2014-08-25 2021-04-28 삼성디스플레이 주식회사 Pixel and substrate for organic light emitting display having the same
KR102343894B1 (en) * 2015-04-07 2021-12-27 삼성디스플레이 주식회사 Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010250171A (en) * 2009-04-17 2010-11-04 Seiko Epson Corp Self-light-emitting display device and electronic equipment

Also Published As

Publication number Publication date
KR20190076643A (en) 2019-07-02

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN110021264B (en) Pixel circuit, driving method thereof and display panel
US10672346B2 (en) Double sided display
CN113838421B (en) Pixel circuit, driving method thereof and display panel
US20180074569A1 (en) Display apparatus
KR102111747B1 (en) Organic light emitting display device
CN106297666B (en) Pixel, method of driving the same, and organic light emitting display device including the same
CN110176213A (en) Pixel circuit and its driving method, display panel
US20200211464A1 (en) Pixel circuit and driving method thereof, and display panel
WO2017053477A1 (en) Hybrid micro-driver architectures having time multiplexing for driving displays
WO2018032899A1 (en) Pixel circuit, method for driving same, display panel, and display device
US9024929B2 (en) Display device and electronic apparatus
US10403203B2 (en) Organic light emitting display device
JP2007316639A (en) Pixel and display panel
KR102653575B1 (en) Display device
KR101850149B1 (en) Organic Light Emitting Diode Display Device
WO2019205671A1 (en) Pixel circuit and driving method therefor, and display panel and display device
KR20180117761A (en) Organic light emitting display device
WO2019047701A1 (en) Pixel circuit, driving method therefor, and display device
US20230075449A1 (en) Display panel and display device having emission control driver
KR20090132859A (en) Display device and driving method thereof
WO2019114429A1 (en) Pixel driving circuit, pixel circuit, and display device and driving method thereof
GB2620507A (en) Pixel circuit and driving method therefor and display panel
KR20150051364A (en) Organic light emitting display device and method for driving the same
KR102171466B1 (en) Organic Light Emitting diode Display and Driving Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant