KR102589284B1 - 고속통신기반의 전력변환장치용 제어장치 - Google Patents

고속통신기반의 전력변환장치용 제어장치 Download PDF

Info

Publication number
KR102589284B1
KR102589284B1 KR1020210154495A KR20210154495A KR102589284B1 KR 102589284 B1 KR102589284 B1 KR 102589284B1 KR 1020210154495 A KR1020210154495 A KR 1020210154495A KR 20210154495 A KR20210154495 A KR 20210154495A KR 102589284 B1 KR102589284 B1 KR 102589284B1
Authority
KR
South Korea
Prior art keywords
central processing
processing unit
mcu
esc
microprocessor
Prior art date
Application number
KR1020210154495A
Other languages
English (en)
Other versions
KR20230068568A (ko
Inventor
정동근
김명호
김호성
박시호
백주원
유명효
윤혁진
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020210154495A priority Critical patent/KR102589284B1/ko
Priority to PCT/KR2021/016492 priority patent/WO2023085465A1/ko
Publication of KR20230068568A publication Critical patent/KR20230068568A/ko
Application granted granted Critical
Publication of KR102589284B1 publication Critical patent/KR102589284B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M11/00—Power conversion systems not covered by the preceding groups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25126—Synchronize communication based on internal clock of microprocessor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25474—Synchronize microprocessor with process or I-O

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 고속통신기반의 전력변환장치용 제어장치에 관한 것으로서, 이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되, 상기 마이크로프로세서(MCU)는 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키는 것을 특징으로 함.

Description

고속통신기반의 전력변환장치용 제어장치{CONTROL DEVICE FOR POWER CONDITIONING SYSTEM BASED ON HIGH SPEED COMMUNICATION}
본 발명은 고속통신기반의 전력변환장치용 제어장치에 관한 것으로서, 보다 구체적으로는 이더캣(EtherCAT) 통신을 기반으로 전력변환장치를 제어할 수 있는 전력변환장치용 제어장치에 관한 것이다.
Si Mosfet, SiC Mosfet, GaN-FET, IGBT 등과 같은 전력반도체소자의 제조 및 공정 기술이 발전함에 따라 고압의 전력변환장치에 대한 연구개발이 활발히 진행되고 있다. 전력변환장치는 일반적으로 고속의 제어주기를 필요로 한다. 특히, 고압이나 대전류형 전력변환장치의 경우, 다수의 컨버터가 직렬이나 병렬로 구성되며, 다수의 컨버터를 안정적으로 제어하기 위해서는 많은 양의 데이터를 고속 통신을 이용하여 처리할 필요가 있다. 따라서, 많은 양의 데이터를 고속으로 통신할 수 있는 이더캣(EtherCAT) 통신을 필요로 한다.
이더캣은 이더넷(Ethernet) 표준인 IEEE 802.3에 정의된 프레임을 사용하는 고속의 산업용 표준 통신이다. 가령, 도 1에 도시된 바와 같이, 이더캣 프레임은 표준 이더넷 프레임(10) 안에 존재하므로 범용으로 사용 가능하다. 이더캣 통신은 하나의 이더캣 마스터 장치(EtherCAT Master)와 복수의 이더캣 슬레이브 장치들(EtherCAT Slave)로 구성된다. 각각의 이더캣 슬레이브 장치는 이더캣 슬레이브 컨트롤러(EtherCAT Slave Controller, ESC)와 마이크로프로세서(Micro Controller Unit, MCU)로 구성된다.
이더캣 통신은 이더캣 마스터 장치와 이더캣 슬레이브 장치들 간에 입출력 데이터들에 대한 어플리케이션 처리 인터페이스를 담당하는 SM(Sync Manager) 동기화 방식과, 실시간 분산 제어 시스템에서 이더캣 슬레이브 장치 간에 고도로 동기화된 기능을 가능하게 하는 DC(Distributed Clock) 동기화 방식이 존재한다. SM 동기화 방식은 다수의 이더캣 슬레이브 장치가 연결되면, 처음 이더캣 슬레이브 장치부터 마지막 이더캣 슬레이브 장치까지 데이터가 송수신될 때 전송지연과 전파지연이 존재한다. 이에 반해, DC 동기화 방식은 다수의 이더캣 슬레이브 장치들 간에 전송 및 전파지연 없이 동기를 맞춰 데이터를 송수신하기 때문에, 다수의 단위모듈 제어기를 필요로 하는 전력변환장치에는 DC 동기화 방식의 이더캣 통신을 적용한다.
이와 같은 이더캣 통신은 공장의 산업 자동화 및 생산 공정에 많이 사용되고 있다. 일반적인 산업 자동화 및 생산 공정에서는 고속의 제어주기를 필요로 하지 않아, 통상 1ms 이상의 통신 주기를 적용하고 있다. 하지만, 전력변환장치의 경우, 50us, 100us, 200us와 같이 고속의 제어주기를 요구하기 때문에, 이더캣 통신을 전력변환장치에 적용하였을 때 몇 가지 문제점이 존재한다.
도 2a 및 도 2b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 싱글코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다. 도 2a 및 도 2b에 도시된 바와 같이, 종래의 전력변환장치용 제어장치(20)는 이더캣 슬레이브 컨트롤러(ESC, 21)와 싱글코어를 지원하는 마이크로프로세서(MCU, 22)를 포함할 수 있다. 싱글코어를 지원하는 마이크로프로세서(MCU, 22)의 경우, 하나의 중앙처리장치(Central Processing Unit, CPU)만으로 이더캣 통신, 제어연산 및 기타 여러 기능에 대한 연산이 요구된다. 상기 ESC(21)와 MCU(23) 사이에는 데이터를 송수신하기 위해 SPI(Serial Peripheral Interface)나 EMIF(External Memory Interface) 통신 인터페이스를 필요로 한다. 전력변환장치를 제어하기 위한 데이터의 양이 많아지면, SPI나 EMIF 통신 인터페이스를 통한 데이터의 송수신 시간 역시 증가하므로, 제어기 연산 가능 시간 내에 모든 기능의 연산을 수행하지 못하는 문제점이 존재한다.
도 3a 및 도 3b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다. 도 3a 및 도 3b에 도시된 바와 같이, 종래의 전력변환장치용 제어장치(30)는 이더캣 슬레이브 컨트롤러(ESC, 31)와 듀얼코어를 지원하는 마이크로프로세서(MCU, 32)를 포함할 수 있다. 듀얼코어를 지원하는 마이크로프로세서(MCU, 32)의 경우, 두 개의 중앙처리장치(CPU1, CPU2)를 이용하여 이더캣 통신, 제어연산 및 기타 여러 기능에 대한 연산을 수행한다. 제1 중앙처리장치(CPU1)에서는 ESC(31)와 MCU(32) 간의 데이터 송수신 시간을 제외한 제어기 연산 가능 시간이 존재하고, 제2 중앙처리장치(CPU2)에서는 이더캣 통신 주기에 해당하는 시간이 존재한다.
이상적인 제어기의 연산은 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터를 이용한 제어기 연산 과정, 연산된 제어기 출력 데이터 발신 과정을 수행하여야 한다. 만약 이더캣 통신 주기 시간 내에 제어기 연산을 다 하지 못하게 되면 이전 데이터를 이용한 제어기 연산 결과값이 다음 주기로 넘어가므로, 전력변환장치의 제어특성에 영향을 미친다. 제1 중앙처리장치(CPU1)의 경우, ESC(31)에서 보내주는 동기신호를 이용한 외부 인터럽트(Interrupt)를 사용하여 ESC(31)와 MCU(32) 간에 데이터를 송수신하므로, ESC(31)와 MCU(32)의 제1 중앙처리장치(CPU1)는 서로 동기를 맞춰 동작한다. 하지만, 제1 중앙처리장치(CPU1)와 제2 중앙처리장치(CPU2)의 클럭(Clock)은 비동기 클럭이므로, 제2 중앙처리장치(CPU2)에서 제어기 연산을 위하여 발생시키는 ADC, PWM 및 Timer Interrupt 등의 시간 클럭과 제1 중앙처리장치(CPU1) 및 이더캣 통신의 시간 클럭이 서로 다르다. 따라서, 제2 중앙처리장치(CPU2)에서 제어기 연산을 위한 자체 인터럽트가 발생하였을 때, 제2 중앙처리장치(CPU2)에서 수신된 데이터가 이전 데이터인지 아니면 새로운 데이터인지 판별할 수 없게 된다. 이에 따라, 이더캣 통신을 통해 수신 받은 데이터를 이용하여 연산하는 제어기 연산은 제2 중앙처리장치(CPU2)에서 수행할 수 없다. 제어기 연산은 제1 중앙처리장치(CPU1)에서만 가능하며, 제2 중앙처리장치(CPU2)에서는 이더캣 통신을 이용한 데이터와 관련 없는 기타 연산 및 기능 구현만을 수행하게 된다. 싱글코어를 지원하는 MCU와 비교하였을 때, 듀얼코어를 사용하더라도, 중앙처리장치들(CPUs) 간의 비동기화로 인해 많은 연산이나 복잡한 제어기를 제어하기엔 여전히 시간이 부족한 문제가 존재한다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs)을 동기화하여 제어기 연산 시간을 증가시킬 수 있는 마이크로프로세서(MCU)를 포함하는 고속통신기반 전력변환장치용 제어장치를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되, 상기 마이크로프로세서(MCU)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치를 제공한다. 여기서, 상기 이더캣 슬레이브 컨트롤러(ESC)는 동기신호를 출력하기 위한 동기신호 핀을 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 마이크로프로세서(MCU)는 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀과 제2 중앙처리장치(CPU2)에 할당된 제2 GPIO핀을 포함하며, 동기신호 핀과 제1 및 제2 GPIO 핀이 전기적으로 연결되는 것을 특징으로 한다. 상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시키는 것을 특징으로 한다. 또한, 상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 통신 주기의 동일한 시 구간에 상기 제어기 연산 기능을 수행하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 제1 중앙처리장치(CPU1)는 외부 인터럽트(XINT)에 대응하여 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 한다. 상기 제2 중앙처리장치(CPU2)는 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 시간을 계산하고, 상기 계산된 데이터 송수신 시간과 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 데이터 송수신의 완료 시점을 검출하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 마이크로프로세서(MCU)는 제1 중앙처리장치에 할당된 제1 및 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀을 포함하고, 동기신호 판과 제1 중앙처리장치에 할당된 제1 GPIO 핀이 전기적으로 연결되고, 제1 중앙처리장치에 할당된 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀이 전기적으로 연결되는 것을 특징으로 한다. 상기 제1 중앙처리장치는 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)에 대응하여 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 제1 중앙처리장치는 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하고, 상기 검출된 데이터 송수신 완료 시점에 플래그 신호를 제2 중앙처리장치로 전송하는 것을 특징으로 한다. 상기 플래그 신호는 제1 중앙처리장치에 할당된 제2 GPIO 핀에서 제2 중앙처리장치에 할당된 제3 GPIO 핀으로 전송되는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 제2 중앙처리장치는 제1 중앙처리장치로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하는 것을 특징으로 한다. 상기 제2 중앙처리장치는, ESC와 MCU 간의 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치로부터 수신된 데이터를 기반으로 제어기 연산 기능을 수행하는 것을 특징으로 한다.
본 발명의 실시 예들에 따른 고속통신기반 전력변환장치용 제어장치의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs)에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs) 중 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀을 연결하고, 상기 제1 중앙처리장치(CPU1)에 할당된 제2 GPIO 핀과 상기 제1 중앙처리장치를 제외한 나머지 중앙처리장치들에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 고속통신기반 전력변환장치용 제어장치가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 이더캣 프레임의 구조를 나타내는 도면;
도 2a 및 도 2b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 싱글코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 3a 및 도 3b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 4는 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템의 구성을 나타내는 도면;
도 5는 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면;
도 6은 도 5의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 7은 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면;
도 8은 도 7의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs)을 동기화하여 제어기 연산 시간을 증가시킬 수 있는 마이크로프로세서(MCU)를 포함하는 고속통신기반 전력변환장치용 제어장치를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템의 구성을 나타내는 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템(100)은 이더캣 마스터 장치(110)와 복수의 이더캣 슬레이브 장치(120)와 복수의 전력변환장치(130)를 포함할 수 있다. 여기서, 각각의 이더캣 슬레이브 장치(120)와 그에 대응하는 전력변환장치(130)는 하나의 단위모듈을 구성할 수 있다.
이더캣 마스터 장치(110)는 이더캣 통신 네트워크를 통해 복수의 이더캣 슬레이브 장치(120)와 연결되며, 상기 이더캣 통신 네트워크를 통해 복수의 이더캣 슬레이브 장치(120)와 데이터를 송/수신할 수 있다. 상기 이더캣 마스터 장치(110)는 고성능 PC 기반으로서, 이더캣 통신을 관장하는 이더캣 마스터 역할을 수행할 수 있다.
이더캣 마스터 장치(110)는 전력변환시스템(100)의 전반적인 동작을 제어하기 위한 상위 제어기(미도시)를 포함할 수 있다. 상기 상위 제어기는 복수의 이더캣 슬레이브 장치(120)로부터 수신된 데이터를 기반으로 전력변환장치용 제어 및 보호 알고리즘을 수행할 수 있다. 또한, 상기 상위 제어기는 제어 및 보호 알고리즘을 통해 생성된 제어 및 보호 명령을 복수의 이더캣 슬레이브 장치(120)로 제공할 수 있다.
한편, 본 실시 예에서는, 상위 제어기가 이더캣 마스터 장치(110) 내에 설치되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 상기 상위 제어기가 별도의 이더캣 슬레이브 장치 내에 구현될 수 있음은 당업자에게 자명할 것이다.
각각의 이더캣 슬레이브 장치(120)는 이더캣 통신 네트워크를 통해 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 연결되며, 상기 이더캣 통신 네트워크를 통해 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 데이터를 송/수신할 수 있다.
각각의 이더캣 슬레이브 장치(120)는 개별 전력변환장치(130)의 동작을 제어하기 위한 하위 제어기를 포함할 수 있다. 상기 하위 제어기(120)는 이더캣 마스터 장치(110)로부터 수신된 제어 명령에 기초하여 개별 전력변환장치(130)의 동작을 제어할 수 있다. 상기 하위 제어기는 이더캣 슬레이브의 동작을 제어하기 위한 이더캣 슬레이브 컨트롤러(ESC, 121)와, 전력변환장치(130)의 제어와 관련된 연산 기능을 수행하기 위한 마이크로프로세서(MCU, 123)를 포함할 수 있다. 이하, 본 실시 예에서는, 상기 하위 제어기를 '전력변환장치용 제어장치'라 지칭하도록 한다.
이더캣 슬레이브 컨트롤러(ESC, 121)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 121)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 123)와 데이터를 송수신할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 121)는 이더캣 마스터 장치(110)로부터 수신된 데이터를 마이크로프로세서(MCU, 123)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 121)는 마이크로프로세서(MCU, 123)로부터 수신된 데이터를 이더캣 마스터 장치(110)로 제공할 수 있다.
마이크로프로세서(MCU, 123)는 이더캣 슬레이브 컨트롤러(ESC, 121)로부터 수신된 데이터를 기반으로 전력변환장치(130)의 동작을 제어하기 위한 연산을 수행하고, 상기 연산 결과를 기반으로 구동신호(가령, PWM 신호)를 생성할 수 있다. 마이크로프로세서(MCU, 123)는 상기 생성된 구동신호를 전력변환장치(130)로 제공할 수 있다. 또한, 마이크로프로세서(MCU, 123)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 121)로 제공할 수 있다.
마이크로프로세서(MCU, 123)는 둘 이상의 중앙처리장치들(CPUs)을 포함하는 멀티코어(multi core)를 지원할 수 있다. 이하, 본 실시 예에서는, 설명의 편의상, 듀얼코어(dual core)를 지원하는 마이크로프로세서(MCU, 123)를 예시하여 설명하도록 한다.
각각의 전력변환장치(130)는 AC 전원을 DC 전원으로 변환하기 위한 AC/DC 컨버터(131)와 DC 전원을 DC 전원으로 변환하기 위한 DC/DC 컨버터(133)를 포함할 수 있다. 상기 전력변환장치(130)는 마이크로프로세서(MCU, 123)로부터 수신된 구동신호에 따라 전력 변환 동작을 수행할 수 있다.
고압이나 대전류형 전력변환장치의 경우, 다수의 컨버터가 직렬 및 병렬로 구성된다. 다수의 컨버터를 안정적으로 제어하기 위해서는 고속의 통신을 요구하며, 복잡한 제어기 연산을 필요로 하기 때문에 충분한 연산 시간을 필요로 한다. 또한, 다수의 컨버터를 안정적으로 제어하기 위해서는 다수의 MCU들 간의 동기를 필요로 한다. 특히, 직렬로 연결되는 컨버터들의 MCU의 경우, 연산된 하나의 제어기 출력값으로 다수의 개별 단위모듈에 알맞은 PWM 신호를 발생시키기 때문에, PWM 신호의 동기를 맞추기 위하여, 다수의 MCU들 간의 동기가 필수적이다. 또한, 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터 연산 과정, 연산된 결과값 발신 과정을 모두 수행하여야 한다.
다수의 단위모듈로 구성된 고압이나 대전류형 전력변환장치에 이더캣 통신을 적용할 때 요구되는 사양으로는, a) 복잡한 연산을 수행할 수 있는 충분한 연산 시간과, b) 고속의 통신 주기와, c) PWM 동기화와, d) 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터 연산 과정, 연산된 결과값 발신 과정의 수행 완료가 있다.
이러한 사양들을 만족시키기 위하여, 본 발명에 따른 전력변환시스템(100)은 제어기 연산 시간을 확보하기 위해, 듀얼코어 이상의 멀티코어를 지원하는 마이크로프로세서(MCU, 123)를 사용한다. 상기 전력변환시스템(100)은 DC 동기화 방식의 이더캣 통신을 이용하기 때문에, 이더캣 슬레이브 장치(120)의 이더캣 슬레이브 컨트롤러(ESC, 121)와 마이크로프로세서(MCU)의 제1 중앙처리장치(CPU1) 간의 동기는 서로 일치한다. 즉, 마이크로프로세서(MCU) 내 제1 중앙처리장치(CPU1)의 경우, 이더캣 슬레이브 컨트롤러(ESC, 121)에서 전송하는 동기신호를 이용한 외부 인터럽트(Interrupt)를 사용하여 이더캣 슬레이브 컨트롤러(ESC, 121)와 마이크로프로세서(MCU, 123) 간에 데이터를 송수신하므로 이더캣 슬레이브 컨트롤러(ESC, 121)와 제1 중앙처리장치(CPU1)는 서로 동기를 맞춰 동작한다. 하지만, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간에는 서로 동기가 일치하지 않으므로, 다수의 중앙처리장치들(CPUs) 간에 동기를 맞춰줄 필요가 있다.
도 5는 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면이고, 도 6은 도 5의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다.
도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치(500)는 이더캣 슬레이브 컨트롤러(ESC, 510)와 마이크로프로세서(MCU, 520)를 포함할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(미도시)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 510)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 520)와 데이터를 송수신할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 마스터 장치로부터 수신된 데이터를 마이크로프로세서(MCU, 520)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 510)는 마이크로프로세서(MCU, 520)로부터 수신된 데이터를 이더캣 마스터 장치로 제공할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 통신 주기를 식별하기 위한 동기신호를 마이크로프로세서(MCU, 520)에 전송할 수 있다. 이때, 상기 이더캣 슬레이브 컨트롤러(ESC, 510)는 미리 결정된 이더캣 통신 주기마다 동기신호를 주기적으로 전송할 수 있다. 또한, 상기 이더캣 슬레이브 컨트롤러(ESC, 510)는 동기신호를 출력하기 위한 동기신호 핀(511)을 구비할 수 있다.
마이크로프로세서(MCU, 520)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산을 수행할 수 있다. 상기 마이크로프로세서(MCU, 520)는 제어기 연산 과정을 통해 생성된 구동신호를 전력변환장치로 전송할 수 있다. 또한, 상기 마이크로프로세서(MCU, 520)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 510)로 제공할 수 있다.
마이크로프로세서(MCU, 520)는 듀얼코어를 지원하는 제1 중앙처리장치(CPU1, 521)와 제2 중앙처리장치(CPU2, 522)를 포함할 수 있다. 또한, 마이크로프로세서(MCU, 520)는 제1 중앙처리장치(CPU1, 521)에 할당된 제1 GPIO(General Purpose Input Output) 핀(523)과 제2 중앙처리장치(CPU2, 522)에 할당된 제2 GPIO 핀(524)을 포함할 수 있다.
마이크로프로세서(MCU, 520)의 제1 중앙처리장치(CPU1, 521)에 할당된 제1 GPIO 핀(523)은 이더캣 슬레이브 컨트롤러(ESC, 510)의 동기신호 핀(511)과 전기적으로 연결될 수 있다. 또한, 마이크로프로세서(MCU, 520)의 제2 중앙처리장치(CPU2, 522)에 할당된 제2 GPIO 핀(524)은 이더캣 슬레이브 컨트롤러(ESC, 510)의 동기신호 핀(511)과 전기적으로 연결될 수 있다. 이에 따라, 제1 중앙처리장치(CPU1, 521)는 제1 GPIO 핀(523)을 통해 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 동기신호를 수신할 수 있다. 이와 동시에, 제2 중앙처리장치(CPU2, 522)는 제2 GPIO 핀(524)을 통해 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 동일한 동기신호를 수신할 수 있다. 즉, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 이더캣 통신 주기마다 동기신호를 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신할 수 있다.
제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시킬 수 있다. 따라서, 본 발명에 따른 마이크로프로세서(520)는, 종래의 마이크로프로세서와 달리, 이더캣 통신 주기, CPU1 인터럽트, CPU2 인터럽트 간의 동기를 모두 일치시킬 수 있다.
좀 더 구체적으로, 제1 중앙처리장치(CPU1, 521)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제1 중앙처리장치(CPU1, 521)는 외부 인터럽트(XINT)에 대응하여 ESC(510)와 MCU(520) 간의 데이터 송수신 기능을 처리한다. 이후, 제1 중앙처리장치(CPU1, 521)는 전력변환장치를 제어하기 위한 제어기 연산 기능을 처리한다. 제1 중앙처리장치(CPU1, 521)에서는 이더캣 통신 주기 내에 ESC(510)와 MCU(520) 간의 데이터 송수신을 처리하는 시간(이하, 설명의 편의상 '데이터 송수신 시간'이라 칭함)과 제어기 연산 가능 시간이 존재한다. 여기서, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 비례하며 일정한 시간을 가진다. 또한, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 미리 계산될 수 있다.
제2 중앙처리장치(CPU2, 522)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제2 중앙처리장치(CPU2, 522)는 외부 인터럽트(XINT)의 발생 시점과 ESC(510)와 MCU(520) 간의 데이터 송수신 시간을 기반으로 ESC(510)와 MCU(520) 간의 데이터 송수신 완료 시점을 검출할 수 있다.
제2 중앙처리장치(CPU2, 522)는, 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치(CPU1, 521)와 데이터를 송수신할 수 있다. 이때, 제2 중앙처리장치(CPU2, 522)는 IPC(Inter-Processor Communication) 통신 프로토콜을 이용하여 데이터를 송수신할 수 있다.
제2 중앙처리장치(CPU2, 522)는 제1 중앙처리장치(CPU1, 521)로부터 수신된 데이터를 이용하여 제어기 연산을 수행할 수 있다. 이때, 상기 제2 중앙처리장치(CPU2, 522)는 제1 중앙처리장치(CPU1, 521)와 동일한 시 구간, 즉 데이터 송수신 완료 시점으로부터 다음 외부 인터럽트 발생 시점까지의 시 구간에 제어기 연산을 수행할 수 있다.
제2 중앙처리장치(CPU2, 522)는 제어기 연산 과정을 통해 생성된 데이터를 제1 중앙처리장치(CPU1, 521)로 전송할 수 있다. 제1 중앙처리장치(CPU1, 521)는 제2 중앙처리장치(CPU2, 522)로부터 수신된 데이터를 이더캣 슬레이브 컨트롤러(510)에 전송할 수 있다.
제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 동일한 시 구간에 제어기 연산을 수행할 수 있으므로, 기존의 싱글코어 MCU를 사용하거나 혹은 기존의 듀얼코어 MCU를 사용한 경우와 비교하였을 때 2배 이상의 제어기 연산 시간을 확보할 수 있다. 또한, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 모두 외부 인터럽트(XINT)를 사용하므로, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)에서 모두 PWM 기능을 구현할 수 있고, PWM 동기를 맞출 수 있다.
이상, 상술한 바와 같이, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치는 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs)에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다.
도 7은 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면이고, 도 8은 도 7의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치(700)는 이더캣 슬레이브 컨트롤러(ESC, 710)와 마이크로프로세서(MCU, 720)를 포함할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(미도시)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 710)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 720)와 데이터를 송수신할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 마스터 장치로부터 수신된 데이터를 마이크로프로세서(MCU, 720)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 710)는 마이크로프로세서(MCU, 720)로부터 수신된 데이터를 이더캣 마스터 장치로 제공할 수 있다.
이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 주기를 식별하기 위한 동기신호를 마이크로프로세서(MCU, 720)에 전송할 수 있다. 이때, 상기 이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 주기마다 동기신호를 주기적으로 전송할 수 있다. 또한, 상기 이더캣 슬레이브 컨트롤러(ESC, 710)는 동기신호를 출력하기 위한 동기신호 핀(711)을 구비할 수 있다.
마이크로프로세서(MCU, 720)는 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산을 수행할 수 있다. 상기 마이크로프로세서(MCU, 720)는 제어기 연산 과정을 통해 생성된 구동신호를 전력변환장치로 전송할 수 있다. 또한, 상기 마이크로프로세서(MCU, 720)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 710)로 제공할 수 있다.
마이크로프로세서(MCU, 720)는 듀얼코어를 지원하는 제1 중앙처리장치(CPU1, 721)와 제2 중앙처리장치(CPU2, 722)를 포함할 수 있다. 또한, 마이크로프로세서(MCU, 720)는 제1 중앙처리장치(CPU1, 721)에 할당된 두 개의 GPIO 핀(723, 724)과 제2 중앙처리장치(CPU2, 722)에 할당된 하나의 GPIO 핀(725)을 포함할 수 있다.
마이크로프로세서(MCU, 720)의 제1 중앙처리장치(CPU1, 721)에 할당된 제1 GPIO 핀(723)은 이더캣 슬레이브 컨트롤러(ESC, 710)의 동기신호 핀(711)과 전기적으로 연결될 수 있다. 또한, 마이크로프로세서(MCU, 720)의 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)은 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)과 전기적으로 연결될 수 있다. 이더캣 슬레이브 컨트롤러(ESC, 710)의 동기신호 핀(711)과 제1 중앙처리장치(CPU1, 721)에 할당된 제1 GPIO 핀(723)은 SPI나 EMIF 통신 인터페이스를 이용한 이더캣 통신 데이터의 송수신을 위해 사용될 수 있으며, 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)과 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)은 이더캣 통신 데이터의 송수신 완료 시점을 판단하기 위해 사용될 수 있다.
제1 중앙처리장치(CPU1, 721)는 제1 GPIO 핀(723)을 통해 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 동기신호를 수신할 수 있다. 제1 중앙처리장치(CPU1, 721)는 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킨다. 제1 중앙처리장치(CPU1, 721)는 외부 인터럽트(XINT)에 대응하여 ESC(710)와 MCU(720) 간의 데이터 송수신 기능을 처리한다. 이후, 제1 중앙처리장치(CPU1, 721)는 전력변환장치를 제어하기 위한 제어기 연산 기능을 처리한다. 제1 중앙처리장치(CPU1, 721)에서는 이더캣 통신 주기 내에 ESC(710)와 MCU(720) 간의 데이터 송수신 시간과 제어기 연산 가능 시간이 존재한다. 여기서, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 비례하며 일정한 시간을 가진다.
제1 중앙처리장치(CPU1, 721)는 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점을 검출할 수 있다. 제1 중앙처리장치(CPU1, 721)는 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점에 플래그(flag) 신호를 제2 중앙처리장치(CPU1, 722)로 전송할 수 있다. 이때, 상기 플래그 신호는 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)에서 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)으로 전송될 수 있다.
제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제2 중앙처리장치(CPU2, 722)는 외부 인터럽트(XINT)의 발생 시점을 기반으로 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점을 검출할 수 있다.
제2 중앙처리장치(CPU2, 722)는, 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치(CPU1, 721)와 데이터를 송수신할 수 있다. 이때, 제2 중앙처리장치(CPU2, 722)는 IPC 통신 프로토콜을 이용하여 데이터를 송수신할 수 있다.
제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)로부터 수신된 데이터를 이용하여 제어기 연산을 수행할 수 있다. 이때, 상기 제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)와 동일한 시 구간, 즉 데이터 송수신 완료 시점으로부터 다음 외부 인터럽트 발생 시점까지의 시 구간에 제어기 연산을 수행할 수 있다.
제2 중앙처리장치(CPU2, 722)는 제어기 연산 과정을 통해 생성된 데이터를 제1 중앙처리장치(CPU1, 721)로 전송할 수 있다. 제1 중앙처리장치(CPU1, 721)는 제2 중앙처리장치(CPU2, 722)로부터 수신된 데이터를 이더캣 슬레이브 컨트롤러(710)에 전송할 수 있다.
제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)는 동일한 시 구간에 제어기 연산을 수행할 수 있으므로, 기존의 싱글코어 MCU를 사용하거나 혹은 기존의 듀얼코어 MCU를 사용한 경우와 비교하였을 때 2배 이상의 제어기 연산 시간을 확보할 수 있다. 또한, 제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)는 모두 외부 인터럽트(XINT)를 사용하므로, 제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)에서 모두 PWM 기능을 구현할 수 있고, PWM 동기를 맞출 수 있다.
본 실시 예에 따른 마이크로프로세서(720)는, 상술한 도 5의 마이크로프로세서(520)와 달리, 제1 중앙처리장치(CPU1, 721)와 제2 중앙처리장치(CPU2, 722) 간의 동기를 맞추기 위하여 추가적인 GPIO 핀을 사용하여야 하지만, SPI나 EMIF 통신 인터페이스를 이용한 이더캣 통신 데이터의 송수신 완료 시점을 계산할 필요가 없다.
이상, 상술한 바와 같이, 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치는 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs) 중 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀을 연결하고, 상기 제1 중앙처리장치(CPU1)에 할당된 제2 GPIO 핀과 상기 제1 중앙처리장치를 제외한 나머지 중앙처리장치들에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다.
이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 전력변환시스템 110: 이더캣 마스터 장치
120: 이더캣 슬레이브 장치 130: 전력변환장치
121: 이더캣 슬레이브 컨트롤러 123: 마이크로프로세서

Claims (13)

  1. 이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및
    상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되,
    상기 마이크로프로세서(MCU)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키고,
    상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 상기 마이크로프로세서(MCU)의 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 통신 주기의 동일한 시 구간에서 상기 제어기 연산 기능을 수행하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  2. 제1항에 있어서,
    상기 이더캣 슬레이브 컨트롤러(ESC)는, 상기 동기신호를 출력하기 위한 동기신호 핀을 포함하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  3. 제2항에 있어서,
    상기 마이크로프로세서(MCU)는 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀과 제2 중앙처리장치(CPU2)에 할당된 제2 GPIO핀을 포함하며,
    상기 동기신호 핀과 상기 제1 및 제2 GPIO 핀이 전기적으로 연결되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  4. 제3항에 있어서,
    상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시키는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  5. 제4항에 있어서,
    상기 제1 중앙처리장치(CPU1)는, 상기 외부 인터럽트(XINT)에 대응하여 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  6. 제4항에 있어서,
    상기 제2 중앙처리장치(CPU2)는, 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 시간을 계산하고, 상기 계산된 데이터 송수신 시간과 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 데이터 송수신의 완료 시점을 검출하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  7. 삭제
  8. 제2항에 있어서,
    상기 마이크로프로세서(MCU)는 제1 중앙처리장치에 할당된 제1 및 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀을 포함하고,
    상기 동기신호 핀과 상기 제1 중앙처리장치에 할당된 제1 GPIO 핀이 전기적으로 연결되고, 상기 제1 중앙처리장치에 할당된 제2 GPIO 핀과 상기 제2 중앙처리장치에 할당된 제3 GPIO 핀이 전기적으로 연결되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  9. 제8항에 있어서,
    상기 제1 중앙처리장치는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)에 대응하여 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  10. 제8항에 있어서,
    상기 제1 중앙처리장치는, 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하고, 상기 검출된 데이터 송수신 완료 시점에 플래그 신호를 상기 제2 중앙처리장치로 전송하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  11. 제10항에 있어서,
    상기 플래그 신호는, 상기 제1 중앙처리장치에 할당된 제2 GPIO 핀에서 상기 제2 중앙처리장치에 할당된 제3 GPIO 핀으로 전송되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  12. 제10항에 있어서,
    상기 제2 중앙처리장치는, 상기 제1 중앙처리장치로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
  13. 제12항에 있어서,
    상기 제2 중앙처리장치는, 상기 데이터 송수신 완료 시점 검출 시, 상기 제1 중앙처리장치로부터 수신된 데이터를 기반으로 상기 제어기 연산 기능을 수행하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.
KR1020210154495A 2021-11-11 2021-11-11 고속통신기반의 전력변환장치용 제어장치 KR102589284B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210154495A KR102589284B1 (ko) 2021-11-11 2021-11-11 고속통신기반의 전력변환장치용 제어장치
PCT/KR2021/016492 WO2023085465A1 (ko) 2021-11-11 2021-11-12 고속통신기반의 전력변환장치용 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154495A KR102589284B1 (ko) 2021-11-11 2021-11-11 고속통신기반의 전력변환장치용 제어장치

Publications (2)

Publication Number Publication Date
KR20230068568A KR20230068568A (ko) 2023-05-18
KR102589284B1 true KR102589284B1 (ko) 2023-10-16

Family

ID=86335961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154495A KR102589284B1 (ko) 2021-11-11 2021-11-11 고속통신기반의 전력변환장치용 제어장치

Country Status (2)

Country Link
KR (1) KR102589284B1 (ko)
WO (1) WO2023085465A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210124421A1 (en) * 2019-10-04 2021-04-29 Hrk-Brk Societa' A Responsabilita' Limitata Semplificata Device for human-machine interfacing by means of brain signals and associated interfacing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269338B1 (ko) * 1997-12-27 2000-10-16 서평원 통신시스템의사설교환기및이에구비된모듈간에데이터통신방법
KR100608652B1 (ko) * 2004-12-22 2006-08-08 엘지전자 주식회사 Ｒｉｌ을 이용한 듀얼 ｃｐｕ의 ｇｐｉｏ 제어 시스템
KR102225329B1 (ko) * 2014-03-03 2021-03-09 삼성전자주식회사 이더캣 제어 장치 및 이를 포함하는 공장 자동화 시스템
KR20170089209A (ko) * 2016-01-26 2017-08-03 주식회사 혁신전공사 분산처리 연동시스템에서 소프트웨어 안전성 구현방법
KR102291573B1 (ko) * 2017-12-19 2021-08-18 한국전기연구원 이더캣 기반의 슬레이브 시스템에 포함된 복수의 마이크로 프로세서간 동기화 방법 및 시스템
KR102064327B1 (ko) * 2018-02-19 2020-01-10 주식회사 아미텍 전력 관리 시스템 및 전력 관리 시스템 운영 단말

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210124421A1 (en) * 2019-10-04 2021-04-29 Hrk-Brk Societa' A Responsabilita' Limitata Semplificata Device for human-machine interfacing by means of brain signals and associated interfacing method

Also Published As

Publication number Publication date
KR20230068568A (ko) 2023-05-18
WO2023085465A1 (ko) 2023-05-19

Similar Documents

Publication Publication Date Title
US20130179622A1 (en) System and method for transmitting and receiving data using an industrial expansion bus
CN107707447B (zh) 一种基于EtherCAT的从站***及控制方法
EP2816428B1 (en) Control device, and control method
CN106603367A (zh) 一种用于时间同步的can总线通信方法
US10474598B2 (en) Microcomputer
CN107947888B (zh) 一种基于网络通信的任务级同步方法
JP6055019B2 (ja) 複数のｃｐｕモジュールを備えるｐｌｃシステム及び制御方法
CN104683335A (zh) Modbus-MechatrolinkIII协议转换装置及其协议转换方法
CN110247936B (zh) 一种通讯协议转换卡及通讯协议转换***
KR102589284B1 (ko) 고속통신기반의 전력변환장치용 제어장치
KR20180124340A (ko) 프로그래머블 논리 제어 장치
KR101240703B1 (ko) Ｐｌｃ 네트워크 증설방법 및 이를 이용한 네트워크 증설시스템
WO2015068891A1 (ko) 멀티프로세서 기반 모션 제어 소프트웨어의 파이프라인 스케줄링을 위한 방법 및 장치
CN109756361B (zh) 基于通用平台的实时以太网设计方法
KR20230056527A (ko) 고속통신기반의 전력변환 제어시스템
KR101275640B1 (ko) 다수의 버스를 이용하는 논리연산 제어장치
JP2001265716A (ja) 情報伝達装置及び情報伝達方法
CN111052683A (zh) 网络***
JP5239752B2 (ja) 同期メッセージ発行システム、同期メッセージ発行方法および同期メッセージ発行プログラム
CN211180818U (zh) 视频处理设备
WO1988009532A1 (en) Serial data link for numerical control device
CN211296700U (zh) 一种基于异构多核人工智能芯片的信号复位***
CN113721703A (zh) 一种多路cpu***中时钟同步控制装置、***及控制方法
JPS6053342B2 (ja) 情報伝送方式
KR930003450B1 (ko) 패리티변환방식을 이용한 프로세서간 데이터 송수신 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant