KR102585395B1 - Method for manufacturing epitaxial wafers - Google Patents

Method for manufacturing epitaxial wafers Download PDF

Info

Publication number
KR102585395B1
KR102585395B1 KR1020207003605A KR20207003605A KR102585395B1 KR 102585395 B1 KR102585395 B1 KR 102585395B1 KR 1020207003605 A KR1020207003605 A KR 1020207003605A KR 20207003605 A KR20207003605 A KR 20207003605A KR 102585395 B1 KR102585395 B1 KR 102585395B1
Authority
KR
South Korea
Prior art keywords
substrate
concentration
atmosphere
substrate storage
epitaxial
Prior art date
Application number
KR1020207003605A
Other languages
Korean (ko)
Other versions
KR20200070215A (en
Inventor
료스케 이와모토
마사토 오니시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20200070215A publication Critical patent/KR20200070215A/en
Application granted granted Critical
Publication of KR102585395B1 publication Critical patent/KR102585395B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

이면이 연마된 실리콘 반도체 기판을 준비하고, 준비한 기판을 세정한 후, 복수매를 1로트로 하여 기판 보관부(2)에 넣는다. 기판 보관부(2)의 분위기 중의 NO2와 NO3의 합계 농도가 140ng/m3 이하가 되도록 관리한다. 기판 보관부(2)에 보관된 기판을 1매씩 반응로(5)에 반송하여 실리콘 에피택셜층을 기상 성장시킨다. 이것에 의해 기판 세정 후로부터의 시간 경과에 의존한 이면 할로의 발생을 억제하고, 고품위의 에피택셜 웨이퍼의 제조가 가능하게 되는 방법을 제공한다. A silicon semiconductor substrate with the back side polished is prepared, and after cleaning the prepared substrate, multiple sheets are grouped into one lot and placed in the substrate storage unit 2. The total concentration of NO 2 and NO 3 in the atmosphere of the substrate storage unit 2 is managed so that it is 140 ng/m 3 or less. The substrates stored in the substrate storage unit 2 are transferred one by one to the reaction furnace 5, and a silicon epitaxial layer is grown in vapor phase. This provides a method that suppresses the occurrence of backside halo depending on the passage of time after substrate cleaning and enables the production of high-quality epitaxial wafers.

Description

에피택셜 웨이퍼의 제조 방법 Method for manufacturing epitaxial wafers

본 발명은 실리콘 반도체 기판 상에 실리콘 에피택셜층을 형성하여 에피택셜 웨이퍼를 얻는 방법에 관한 것이다. The present invention relates to a method of obtaining an epitaxial wafer by forming a silicon epitaxial layer on a silicon semiconductor substrate.

종래부터, 실리콘 반도체 기판 등의 반도체 기판의 제조 공정에 사용되는 기판 처리 장치로서 CVD(Chemical Vapour Deposition) 장치 등이 알려져 있다. 실리콘 반도체 기판의 에피택셜 처리의 일례로서, 실리콘 반도체 기판의 표면에 단결정 실리콘으로 이루어지는 에피택셜층을 기상 에피택셜 성장시키는 수법이 개발되어 있다. 그 제조 방법으로서는 에피택셜 성장용 반응로에 수납된 서셉터에 기판을 수평 배치하고, 그 후, 수직인 회전축을 중심으로 하여 서셉터를 회전시키면서 기판을 할로겐 램프 등의 열원에 의해 고온 가열(1000℃~1200℃)하고, 실리콘 소스 가스를 흘린다. 이것에 의해 기판 표면에 반응 가스의 열분해(및 환원)에 의해 생성된 실리콘이 석출되고, 기판 표면에 단결정 실리콘으로 이루어지는 에피택셜층이 성장한다. Conventionally, CVD (Chemical Vapor Deposition) equipment and the like have been known as substrate processing equipment used in the manufacturing process of semiconductor substrates such as silicon semiconductor substrates. As an example of epitaxial processing of a silicon semiconductor substrate, a method has been developed to vapor-phase epitaxially grow an epitaxial layer made of single crystal silicon on the surface of a silicon semiconductor substrate. The manufacturing method involves placing a substrate horizontally on a susceptor housed in an epitaxial growth reactor, and then rotating the susceptor around a vertical rotation axis while heating the substrate to a high temperature using a heat source such as a halogen lamp (1000°C). ℃ ~ 1200℃) and flow the silicon source gas. As a result, silicon produced by thermal decomposition (and reduction) of the reaction gas precipitates on the surface of the substrate, and an epitaxial layer made of single crystal silicon grows on the surface of the substrate.

여기서, 통상적으로 에피택셜 웨이퍼의 제조는 고청정도로 유지된 클린룸 내에서 행해지는데, 클린룸에 관하여 특허문헌 1, 2에는, 클린룸 등의 청정 작업 공간으로부터의 배기를 받아들여 청정화를 행한 후, 이 청정 작업 공간에 순환 공급함에 있어서, 이 청정화로서 암모니아, 질소 산화물(NOx), 유황 산화물(SOx) 등의 각종 오염 물질을 일정 농도 이하로 하는 것이 기재되어 있다. 예를 들면 오염 물질의 하나로서 질소 산화물(NOx)에 대해서 말하면 1ppb 이하(특허문헌 1), 0.1ppb 이하(특허문헌 2)로 하는 것이 기재되어 있다. Here, the production of epitaxial wafers is usually performed in a clean room maintained at a high level of cleanliness, and in Patent Documents 1 and 2 regarding clean rooms, exhaust air from a clean work space such as a clean room is received and purified, and then , In circulating supply to this clean work space, it is described that various contaminants such as ammonia, nitrogen oxides (NOx), and sulfur oxides (SOx) are kept below a certain concentration as this purification. For example, regarding nitrogen oxides (NOx) as one of the pollutants, it is described that the concentration is 1 ppb or less (Patent Document 1) and 0.1 ppb or less (Patent Document 2).

일본 특개 2009-138977호 공보Japanese Patent Application Publication No. 2009-138977 일본 특개 2009-138978호 공보Japanese Patent Application Publication No. 2009-138978

그런데, 실리콘 반도체 기판 상에 실리콘 에피택셜층을 형성할 때, 기판 이면이 실리콘 연마면인 경우, 실리콘 소스 가스의 이면으로의 유입 등에 의해, 이면에도 미량의 Poly-Si가 퇴적되는 일이 있다. 그 미량의 Poly-Si의 발생이 기판 이면 내에서 불균일한 경우에 할로라고 불리는 흐림, 면 거칠음이 발생한다고 생각되고 있다. 이면 할로의 발생은 기판 세정 후로부터 에피택셜 반응을 행할 때까지의 시간이 길어짐에 따라 현저하게 되고, 할로 패턴도 짙어지는 경향이 있다. 이면 할로의 발생은 외관 불량에 의한 실리콘 에피택셜 공정의 수율 악화로 이어져, 과제가 되고 있다. 만일 특허문헌 1, 2에 제안된 클린룸 내에서 에피택셜 웨이퍼의 제조를 했다고 해도 상기 과제는 존재하며, 즉 기판 세정 후로부터 에피택셜 반응을 행할 때까지의 시간이 길어짐에 따라 이면 할로가 현저하게 되고, 할로 패턴도 짙어진다. However, when forming a silicon epitaxial layer on a silicon semiconductor substrate, if the back side of the substrate is a silicon polished surface, a trace amount of Poly-Si may be deposited on the back side due to the inflow of silicon source gas into the back side. It is thought that when the generation of trace amounts of Poly-Si is uneven within the back surface of the substrate, halo and surface roughness occur. The occurrence of backside halo becomes more noticeable as the time from cleaning the substrate until the epitaxial reaction is performed increases, and the halo pattern also tends to become darker. The occurrence of backside halo has become a problem as it leads to a deterioration in the yield of the silicon epitaxial process due to poor appearance. Even if the epitaxial wafer is manufactured in the clean room proposed in Patent Documents 1 and 2, the above problem exists, that is, as the time from cleaning the substrate to performing the epitaxial reaction increases, backside halo becomes noticeable. And the halo pattern becomes darker.

본 개시는 상기 과제를 감안하여 이루어진 것으로, 기판 세정 후로부터의 시간 경과에 의존한 이면 할로의 발생을 억제하고, 고품위의 에피택셜 웨이퍼의 제조가 가능하게 되는 방법을 제공하는 것을 목적으로 한다. The present disclosure was made in view of the above problems, and its purpose is to provide a method that suppresses the occurrence of backside halo depending on the passage of time after substrate cleaning and enables the production of high-quality epitaxial wafers.

본 발명자는 이면 할로의 발생이 기판의 폭로(暴露) 시간(세정 후로부터 에피택셜성장에 이르기까지의 시간)에 따라 상이한 것, 폭로 환경의 차이에 따른 할로 발생 경향의 차이로부터, 기판의 폭로 분위기의 영향에 따른다고 추정했다. 그래서, 폭로 분위기를 평가한 바, 폭로 분위기 중의 NO2 및 NO3의 농도와 이면 할로의 발생에 상관이 있는 것, 특히 NO2와 NO3의 농도의 합계가 140ng/m3 이하의 폭로 분위기에서 보관된 이면 연마 실리콘 기판을 사용함으로써 이면 할로의 발생을 억제할 수 있는 것을 알아내어, 본 발명에 이르렀다. The present inventor found that the occurrence of backside halo differs depending on the exposure time (time from cleaning to epitaxial growth) of the substrate, and the difference in halo generation tendency depending on the exposure environment, determines the exposure atmosphere of the substrate. It was assumed that it was due to the influence of . Therefore, when the exposure atmosphere was evaluated, there was a correlation between the concentrations of NO 2 and NO 3 in the exposure atmosphere and the occurrence of back halo, especially in an exposure atmosphere where the total concentration of NO 2 and NO 3 was 140 ng/m 3 or less. It was discovered that the occurrence of backside halo could be suppressed by using a stored backside polished silicon substrate, leading to the present invention.

즉, 본 개시의 하나의 양태에 의한 에피택셜 웨이퍼의 제조 방법은, 이면 연마된 실리콘 반도체 기판을 세정 후에 NO2와 NO3의 농도의 합계가 140ng/m3 이하의 환경 분위기 중에서 보관하고, 이 실리콘 반도체 기판 상에 실리콘 에피택셜층을 기상 성장시키는 제조 방법이다. That is, in the method of manufacturing an epitaxial wafer according to one aspect of the present disclosure, the back-side polished silicon semiconductor substrate is cleaned and then stored in an environmental atmosphere in which the total concentration of NO 2 and NO 3 is 140 ng/m 3 or less. This is a manufacturing method of vapor-phase growing a silicon epitaxial layer on a silicon semiconductor substrate.

본 개시의 하나의 양태에 의하면, 이면 할로의 발생을 억제한 고품위의 에피택셜 웨이퍼의 제조가 가능하게 된다. According to one aspect of the present disclosure, it is possible to manufacture high-quality epitaxial wafers with suppressed occurrence of backside halo.

또 NO2와 NO3의 농도의 합계가 10ng/m3 이하의 환경 분위기 중에서 실리콘 반도체 기판을 보관하는 것이 보다 바람직하다. 이것에 의하면, 실리콘 반도체 기판 상에 실리콘 에피택셜층을 기상 성장시켰을 때, 기판 이면에 있어서의 헤이즈 레벨을 한층 더 억제할 수 있고, 이면 할로의 발생을 한층 더 억제할 수 있다. Moreover, it is more preferable to store the silicon semiconductor substrate in an environmental atmosphere where the total concentration of NO 2 and NO 3 is 10 ng/m 3 or less. According to this, when a silicon epitaxial layer is vapor-phase grown on a silicon semiconductor substrate, the haze level on the back side of the substrate can be further suppressed, and the occurrence of back side halo can be further suppressed.

도 1은 매엽식 에피택셜 성장 장치의 개략 구성도이다.
도 2는 에피택셜 웨이퍼의 제조 순서를 나타낸 플로우차트이다.
도 3은 실시예, 비교예에 있어서의 평가 순서를 나타낸 플로우차트이다.
도 4는 기판 세정 후의 폭로 분위기 중의 NO2 농도와, 에피택셜 웨이퍼의 이면에 있어서의 DWN-HazePeak값의 관계를 나타낸 도면이다.
도 5는 기판 세정 후의 폭로 분위기 중의 NO3 농도와, 에피택셜 웨이퍼의 이면에 있어서의 DWN-HazePeak값의 관계를 나타낸 도면이다. 1 is a schematic configuration diagram of a single wafer type epitaxial growth device.
Figure 2 is a flow chart showing the manufacturing sequence of an epitaxial wafer.
Figure 3 is a flowchart showing the evaluation procedure in Examples and Comparative Examples.
FIG. 4 is a diagram showing the relationship between the NO 2 concentration in the exposure atmosphere after substrate cleaning and the DWN-HazePeak value on the back side of the epitaxial wafer.
Figure 5 is a diagram showing the relationship between the NO 3 concentration in the exposure atmosphere after substrate cleaning and the DWN-HazePeak value on the back side of the epitaxial wafer.

(발명을 실시하기 위한 형태) (Form for carrying out the invention)

이하, 본 발명의 실시형태를 도면을 참조하면서 설명한다. 본 실시형태에서는 매엽식 에피택셜 성장 장치를 사용한 에피택셜 웨이퍼의 제조에 본 발명을 적용한 예를 설명한다. 우선, 도 1을 참조하여 매엽식 에피택셜 성장 장치의 구성을 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention will be described with reference to the drawings. In this embodiment, an example of applying the present invention to the production of an epitaxial wafer using a single-wafer epitaxial growth apparatus will be described. First, the configuration of the single-wafer epitaxial growth device will be described with reference to FIG. 1.

도 1의 매엽식 에피택셜 성장 장치(1)는, 세정 후의 실리콘 반도체 기판(W)(이하, 간단히 기판(W)이라고 기재하는 경우가 있음)이 복수매를 1로트로 하여 보관되는 기판 보관부(2)와, 그 기판 보관부(2)에 인접하도록 설치된 반송로(3)와, 반송로(3) 내에 설치되고 기판 보관부(2)에 보관된 기판(W)의 1개를 후술하는 반응로(5)에 반송하는 반송 로보트(4)와, 반송로(3)에 인접하도록 설치되어 반송 로보트(4)에 의해 반송된 기판(W)의 표면 상에 실리콘 에피택셜층을 기상 성장시키는 반응을 행하기 위한 반응로(5)와, 반응로(5) 내에 설치되어 기판(W)의 표리면이 수평이 되도록 기판(W)이 재치되는 서셉터(6)와, 반응로(5)의 주위에 설치되어 반응로(5) 내를 가열하는 램프(7)를 구비하고 있다. 또 에피택셜 성장 장치(1)는 에피택셜 성장시에 서셉터(6)를 회전시키는 구동부(도시하지 않음)도 구비하고 있다. The single-wafer epitaxial growth device 1 in FIG. 1 includes a substrate storage unit in which a plurality of cleaned silicon semiconductor substrates W (hereinafter sometimes simply referred to as substrates W) are stored as one lot. (2), a transfer path 3 installed adjacent to the substrate storage unit 2, and one substrate W installed in the transfer route 3 and stored in the substrate storage unit 2, as described later. A transfer robot (4) for transferring to the reaction furnace (5), and a method installed adjacent to the transfer path (3) to vapor-phase grow a silicon epitaxial layer on the surface of the substrate (W) transferred by the transfer robot (4). A reaction furnace 5 for performing a reaction, a susceptor 6 installed in the reaction furnace 5 and on which the substrate W is placed so that the front and back surfaces of the substrate W are horizontal, and the reaction furnace 5 It is provided with a lamp (7) installed around the reactor (5) to heat the inside. Additionally, the epitaxial growth device 1 also includes a driving unit (not shown) that rotates the susceptor 6 during epitaxial growth.

서셉터(6)는 원반 형상으로 형성되어 상면이 수평이 되도록 서포트 샤프트(8)에 의해 지지되어 있다. 서셉터(6)의 상면에는 기판(W)을 재치하기 위한 포켓부(61)가 형성되어 있다. 포켓부(61)는 기판(W)보다 약간 큰 직경의 원형으로 형성되어 있다. 또 포켓부(61)는 예를 들면 기판(W)의 이면 외주부와만 접촉하고, 그 이외의 기판 이면 부위와의 사이에서는 간극을 형성하도록 단차 형상으로 형성된다. 또한 포켓부(61)는 기판(W)의 이면 전체면과 접촉하도록 형성된 것으로 해도 된다. The susceptor 6 is formed in a disk shape and is supported by a support shaft 8 so that its upper surface is horizontal. A pocket portion 61 for placing the substrate W is formed on the upper surface of the susceptor 6. The pocket portion 61 is formed in a circular shape with a diameter slightly larger than that of the substrate W. In addition, the pocket portion 61 is formed in a stepped shape so as to contact only the outer peripheral portion of the back surface of the substrate W, for example, and to form a gap between the pocket portion and the other portion of the back surface of the substrate W. Additionally, the pocket portion 61 may be formed so as to contact the entire back surface of the substrate W.

기판 보관부(2)와 반송로(3) 사이에는 게이트 밸브(도시하지 않음)가 설치되어 있다. 게이트 밸브가 닫혀 있을 때는 기판 보관부(2)와 반송로(3) 사이는 기판(W)의 출입이 불가능하게 차단된다. 게이트 밸브가 열렸을 때는 기판 보관부(2)와 반송로(3) 사이는 기판(W)의 출입이 가능하도록 도통한다. 마찬가지로 반송로(3)와 반응로(5) 사이에도 그들의 도통, 차단을 전환하기 위한 게이트 밸브(도시하지 않음)가 설치되어 있다. A gate valve (not shown) is installed between the substrate storage unit 2 and the transfer path 3. When the gate valve is closed, entry and exit of the substrate W is blocked between the substrate storage unit 2 and the transfer path 3. When the gate valve is opened, the connection between the substrate storage unit 2 and the transfer path 3 is made to allow entry and exit of the substrate W. Similarly, a gate valve (not shown) is installed between the conveyance path 3 and the reaction path 5 to switch their conduction and interruption.

기판 보관부(2), 반송로(3) 및 반응로(5)는 대기로부터 차단되어 있다. 또 기판 보관부(2)에 이물(수분, 산소, 금속 등)이 혼입되는 것을 방지하기 위해서, 기판 보관부(2)에는 질소 등의 불활성 가스로 치환하기 위한 구성이 설치되어 있다. 구체적으로는 기판 보관부(2) 내를 진공화하는 펌프(도시하지 않음)나, 기판 보관부(2) 내에 질소 등의 불활성 가스를 도입하는 가스관(도시하지 않음)이 접속되어 있다. 이 가스관은 질소 등의 불활성 가스(기판 보관부(2)의 분위기 가스)를 저장하는 용기(도시하지 않음)에 접속되어 있다. 마찬가지로 반송로(3)에도 질소 등의 불활성 가스를 도입하는 가스관(도시하지 않음)이 접속되어 있다. 또한 도 1에는 기판 보관부(2) 내의 분위기를 평가하기 위해서, 순수 등의 포집액을 넣은 인핀저(10)와, 기판 보관부(2) 내의 분위기의 일부를 인핀저(10) 내로 이끄는 관(11)을 도시하고 있다. The substrate storage unit 2, the transfer path 3, and the reaction furnace 5 are blocked from the atmosphere. Additionally, in order to prevent foreign substances (moisture, oxygen, metal, etc.) from entering the substrate storage section 2, the substrate storage section 2 is provided with a structure for replacing the substrate with an inert gas such as nitrogen. Specifically, a pump (not shown) that evacuates the substrate storage unit 2 and a gas pipe (not shown) that introduces an inert gas such as nitrogen into the substrate storage unit 2 are connected. This gas pipe is connected to a container (not shown) storing an inert gas such as nitrogen (atmospheric gas of the substrate storage unit 2). Similarly, a gas pipe (not shown) for introducing an inert gas such as nitrogen is connected to the conveyance path 3. In addition, in order to evaluate the atmosphere within the substrate storage unit 2, FIG. 1 shows an infinger 10 containing a collection liquid such as pure water, and a pipe that leads part of the atmosphere within the substrate storage unit 2 into the infinger 10. (11) is shown.

이어서 본 실시형태의 에피택셜 웨이퍼의 제조 순서를 설명한다. 도 2는 그 순서를 나타낸 플로우차트이다. 우선, 실리콘 반도체 기판(W)을 준비한다(S1). 준비하는 기판(W)의 직경, 결정 방위, 도전형, 저항률 등은 특별히 한정되지 않는다. 준비하는 기판(W)으로서, 표면, 이면의 양쪽에 대하여 경면 연마 가공이 시행된 폴리시드 웨이퍼를 준비한다. Next, the manufacturing procedure of the epitaxial wafer of this embodiment will be described. Figure 2 is a flow chart showing the procedure. First, prepare a silicon semiconductor substrate (W) (S1). The diameter, crystal orientation, conductivity type, resistivity, etc. of the prepared substrate W are not particularly limited. As a substrate (W) to be prepared, a polished wafer on which mirror polishing has been applied to both the front and back sides is prepared.

폴리시드 웨이퍼의 일반적인 제조 방법을 설명하면, 초크랄스키(Czochral ski;CZ)법 등을 사용하여 특정의 결정 방위를 가진 단결정 잉곳을 제조한다(단결정 성장 공정). 제조한 단결정 잉곳의 측면을 연삭하여 외경을 조정하고, 단결정 잉곳의 외주에 결정 방위를 나타내는 노치를 1개 형성한다(원통 연삭 공정). 단결정 잉곳을 특정의 결정 방위를 따라 얇은 원판 형상의 웨이퍼로 슬라이스하고(슬라이스 공정), 이 슬라이스한 웨이퍼의 깨짐, 떨어져나감을 방지하기 위해서 그 외주부를 모따기한다(모따기 공정). 그 후, 모따기한 웨이퍼의 양면을 동시에 연삭하여 평탄화하고(양두 연삭 공정), 모따기 및 연삭된 웨이퍼에 잔류하는 가공 왜곡을 에칭하여 제거한다(에칭 공정). 또한 웨이퍼 표면 및 이면을 연마하여 경면화한다(연마 공정). 이들 공정을 거쳐 폴리시드 웨이퍼가 얻어진다. Explaining the general manufacturing method of a polished wafer, a single crystal ingot with a specific crystal orientation is manufactured using the Czochral ski (CZ) method, etc. (single crystal growth process). The outer diameter is adjusted by grinding the side surfaces of the manufactured single crystal ingot, and one notch indicating the crystal orientation is formed on the outer circumference of the single crystal ingot (cylindrical grinding process). A single crystal ingot is sliced into a thin disc-shaped wafer along a specific crystal orientation (slicing process), and the outer periphery of the sliced wafer is chamfered to prevent it from breaking or falling off (chamfering process). Afterwards, both sides of the chamfered wafer are ground simultaneously to flatten them (double-head grinding process), and processing distortions remaining on the chamfered and ground wafer are removed by etching (etching process). Additionally, the front and back surfaces of the wafer are polished to a mirror finish (polishing process). Through these processes, a polished wafer is obtained.

이어서 준비한 기판(W)(폴리시드 웨이퍼)에 대하여 SC-1 세정 및 SC-2 세정 등으로 구성되는 RCA 세정 등의 세정을 행하여, 기판(W)으로부터 연마제나 이물 등을 제거한다(S2). Next, cleaning such as RCA cleaning consisting of SC-1 cleaning and SC-2 cleaning is performed on the prepared substrate W (polished wafer) to remove abrasives and foreign substances from the substrate W (S2).

이어서 세정 후의 기판(W)을 복수매를 1로트로 하여 기판 보관부(2)에 세트하고, 에피택셜 반응을 행할 때까지 이 기판 보관부(2)에서 대기시킨다(S3). 이 때, 기판 보관부(2) 내의 분위기 중의 NO2와 NO3의 농도의 합계가 140ng/m3 이하가 되도록 이 분위기를 관리한다. 예를 들면 NO2, NO3의 각 농도가 70ng/m3 이하가 되도록 관리하면, NO2와 NO3의 농도의 합계는 140ng/m3 이하가 된다. 또한 NO2, NO3의 합계 농도가 140ng/m3 이하로 되어 있으면, NO2, NO3의 일방의 농도가 70ng/m3를 넘고 있어도 된다. 또한 기판 보관부(2) 내의 분위기 중의 NO2와 NO3의 합계 농도를 10ng/m3 이하로 하는 것이 보다 바람직하다. 후술하는 실시예에서 나타내는 바와 같이, 합계 농도를 10ng/m3 이하로 함으로써, 얻어지는 에피택셜 웨이퍼의 이면에 있어서의 헤이즈 레벨을 한층 더 억제할 수 있기 때문이다. Next, a plurality of the cleaned substrates W are set in one lot in the substrate storage section 2, and the substrates are kept on standby in the substrate storage section 2 until an epitaxial reaction is performed (S3). At this time, the atmosphere in the substrate storage unit 2 is managed so that the total concentration of NO 2 and NO 3 is 140 ng/m 3 or less. For example, if the concentrations of NO 2 and NO 3 are managed to be 70 ng/m 3 or less, the total concentration of NO 2 and NO 3 will be 140 ng/m 3 or less. Additionally, if the total concentration of NO 2 and NO 3 is 140 ng/m 3 or less, the concentration of either NO 2 or NO 3 may exceed 70 ng/m 3 . Moreover, it is more preferable that the total concentration of NO 2 and NO 3 in the atmosphere within the substrate storage unit 2 is 10 ng/m 3 or less. As shown in the examples described later, by setting the total concentration to 10 ng/m 3 or less, the haze level on the back side of the resulting epitaxial wafer can be further suppressed.

또한 상기 합계 농도가 140ng/m3 이하가 되어 있는지는 예를 들면 이하와 같이 하여 확인할 수 있다. 즉, 기판 보관부(2) 내의 분위기의 일부를 펌프(도시하지 않음) 등에 의해 관(11)을 통과시켜 인핀저(10) 내의 순수(純水) 등의 포집액에 통기하여 이 포집액에 용해시킨다. 이 포집액 중의 NO2 - 이온 농도 및 NO3 - 이온 농도를 이온 크로마토그래피 분석 등의 수법에 의해 측정한다. 얻어진 NO2 - 이온 농도 및 NO3 - 이온 농도를 각각 기판 보관부(2)의 분위기 중의 NO2 농도 및 NO3 농도를 나타내는 것이 되도록 환산하고, 환산 후의 NO2 농도 및 NO3 농도의 합계가 140ng/m3 이하인 것을 확인한다. Additionally, whether the total concentration is 140 ng/m 3 or less can be confirmed, for example, as follows. That is, a part of the atmosphere in the substrate storage unit 2 is passed through the pipe 11 by a pump (not shown) or the like and ventilated to a collection liquid such as pure water in the infinger 10. Dissolve. The NO 2 - ion concentration and NO 3 - ion concentration in this collection liquid are measured by methods such as ion chromatography analysis. The obtained NO 2 - ion concentration and NO 3 - ion concentration were converted to represent the NO 2 concentration and NO 3 concentration in the atmosphere of the substrate storage section 2, respectively, and the total of the converted NO 2 concentration and NO 3 concentration was 140 ng. Check that it is less than /m 3 .

NO2, NO3 농도의 저감은 예를 들면 기판 보관부(2) 내를 펌프로 진공화한 후, 질소 등의 고순도 불활성 가스를 기판 보관부(2) 내에 도입하는 것이 생각된다. 또 기판 보관부(2)의 순환 분위기 중의 NOx를 포집, 제거하는 케미컬 필터를 가스 도입관에 설치하여, 순환 분위기의 순도를 개선하는 것도 생각된다. It is conceivable to reduce the NO 2 and NO 3 concentrations by, for example, evacuating the inside of the substrate storage section 2 with a pump and then introducing a high-purity inert gas such as nitrogen into the substrate storage section 2. It is also conceivable to improve the purity of the circulating atmosphere by installing a chemical filter that collects and removes NOx in the circulating atmosphere of the substrate storage unit 2 in the gas introduction pipe.

이어서 기판 보관부(2)에 보관된 기판(W) 중에서 1개를 선택하여, 선택한 기판(W)을 반응로(5)에 반송한다(S4). 구체적으로는 기판 보관부(2)와 반송로(3) 사이의 게이트 밸브 및 반송로(3)와 반응로(5) 사이의 게이트 밸브를 각각 열고, 반송 로보트(4)에 기판 보관부(2)에 보관된 기판(W)의 1개를 반응로(5)까지 반송시켜, 반송한 기판(W)을 서셉터(6)의 포켓부(61)에 재치시킨다. 그 후, 각 게이트 밸브를 닫는다. 도 1의 예에서는 기판 보관부(2)에 기판(W)을 상하 방향으로 수용하는 카세트(도시하지 않음)가 설치되고, 이 카세트의 하측에 수용된 기판(W)으로부터 순서대로 반응이 행해지는 예를 나타내고 있다. 또한 반송로(3) 내의 분위기는 예를 들면 질소 등의 불활성 가스로 치환되어 있다. Next, one of the substrates W stored in the substrate storage unit 2 is selected, and the selected substrate W is transported to the reaction furnace 5 (S4). Specifically, the gate valve between the substrate storage unit 2 and the transfer path 3 and the gate valve between the transfer path 3 and the reaction furnace 5 are opened, respectively, and the substrate storage unit 2 is placed in the transfer robot 4. ) is transported to the reaction furnace 5, and the transported substrate W is placed in the pocket portion 61 of the susceptor 6. Afterwards, close each gate valve. In the example of FIG. 1, a cassette (not shown) accommodating the substrate W in the vertical direction is installed in the substrate storage unit 2, and the reaction is sequentially performed from the substrate W accommodated below the cassette. It represents. Additionally, the atmosphere within the conveyance path 3 is replaced with an inert gas such as nitrogen, for example.

이어서 반응로(5)에 있어서 기판(W)의 표면 상에 실리콘 단결정막을 기상 성장에 의해 형성한다(S5). 구체적으로는 서셉터(6)를 회전시키면서, 램프(7)에 의해 기판(W)을 열처리 온도(예를 들면 1050℃~1200℃)까지 가열한다. 이어서 반응로(5) 내에 수소 가스를 도입하여, 기판(W)의 표면에 형성되어 있는 자연 산화막을 제거하기 위한 기상 에칭을 행한다. 또한 이 기상 에칭은 다음 공정인 기상 성장의 직전까지 행해진다. 이어서 기판(W)을 기상 성장 온도(예를 들면 1050℃~1180℃)까지 강온하고, 반응로(5) 내에 기상 성장 가스 즉 원료 가스(예를 들면 트리클로로실란), 캐리어 가스(예를 들면 수소) 및 필요에 따라 도펀트 가스(예를 들면 PH3)를 각각 대략 수평으로 공급함으로써 기판(W)의 표면 상에 소정 막두께의 실리콘 단결정막을 기상 성장시켜 실리콘 에피택셜 웨이퍼로 한다. Next, a silicon single crystal film is formed on the surface of the substrate W in the reaction furnace 5 by vapor phase growth (S5). Specifically, while rotating the susceptor 6, the substrate W is heated to a heat treatment temperature (for example, 1050°C to 1200°C) by the lamp 7. Next, hydrogen gas is introduced into the reaction furnace 5, and gas phase etching is performed to remove the natural oxide film formed on the surface of the substrate W. Additionally, this vapor phase etching is performed right before the next process, vapor phase growth. Next, the substrate W is cooled to the vapor phase growth temperature (e.g., 1050°C to 1180°C), and a vapor phase growth gas, that is, a raw material gas (e.g., trichlorosilane), and a carrier gas (e.g., Hydrogen) and, if necessary, a dopant gas (e.g. PH 3 ) are supplied approximately horizontally to vapor-grow a silicon single crystal film with a predetermined film thickness on the surface of the substrate W to form a silicon epitaxial wafer.

그 후, 반응로(5)를 취출 온도(예를 들면 650℃)까지 강온한 후, 게이트 밸브를 열고, 반송 로보트(4)에 의해 반응로(5)로부터 실리콘 에피택셜 웨이퍼를 반출한다(S6). 그리고, 반출한 실리콘 에피택셜 웨이퍼를 쿨링 챔버실(도시하지 않음)에 반송하고, 그 쿨링 챔버실에서 냉각한 후, 에피택셜 성장 장치(1) 밖으로 반출한다. After that, the reaction furnace 5 is cooled to the extraction temperature (for example, 650°C), the gate valve is opened, and the silicon epitaxial wafer is transported from the reaction furnace 5 by the transfer robot 4 (S6) ). Then, the transported silicon epitaxial wafer is transferred to a cooling chamber (not shown), cooled in the cooling chamber, and then transported out of the epitaxial growth apparatus 1.

상기 S4~S6의 공정을 기판 보관부(2)에 보관된 1로트분의 기판(W)에 대하여 순서대로 1매씩 실시한다. The above processes S4 to S6 are sequentially performed one by one for one lot of substrates W stored in the substrate storage unit 2.

이상이 본 실시형태의 에피택셜 웨이퍼의 제조 순서이다. 여기서, 종래에는 로트의 초기의 기판에서는 이면 할로는 발생하지 않지만, 로트 후반이 됨에 따라(기판 보관부에서의 보관 시간이 길어짐에 따라), 이면 할로가 발생하는 경향이 있다. 한편, 본 실시형태에서는 분위기 중의 NO2, NO3의 합계 농도가 140ng/m3 이하로 관리된 기판 보관부(2)에서 보관된 기판을 사용하므로, 하기 실시예에서 나타내는 바와 같이, 기판 보관부(2)에서의 보관 시간이 길어졌다고 해도, 이면 할로의 발생(헤이즈 레벨)을 억제한 고품위의 에피택셜 웨이퍼를 얻을 수 있다. The above is the manufacturing procedure of the epitaxial wafer of this embodiment. Here, conventionally, backside halo does not occur in substrates at the beginning of a lot, but as the latter part of the lot progresses (as the storage time in the substrate storage section increases), backside halo tends to occur. On the other hand, in this embodiment, since the substrate stored in the substrate storage unit 2 in which the total concentration of NO 2 and NO 3 in the atmosphere is managed to be 140 ng/m 3 or less is used, as shown in the examples below, the substrate storage unit Even if the storage time in (2) is prolonged, a high-quality epitaxial wafer with suppressed occurrence of backside halo (haze level) can be obtained.

또한 기판 보관부(2)의 분위기에 존재하는 NO2, NO3의 저감에 의해 이면 할로를 억제할 수 있는 것의 메커니즘에 대해서 추정하면, 기판 보관부(2)의 분위기에 NO2, NO3이 존재함으로써 기판의 표면, 이면이 산화성 분위기에 노출되어 서서히 산화가 진행되고, 표면, 이면에 산화막이 형성된다. 산화막의 형성 방식은 분위기 가스의 기판으로의 흐르는 방식, 닿는 방식에 따라 면 내에서 산화막이 두꺼운 장소, 얇은 장소가 생긴다고 예상된다. 이 산화막이 에피택셜 성장 전의 열처리로 완전히 제거되지 않고 끊어진 장소와 남은 장소에서, 기판 이면에서의 Poly-Si의 부착량에 불균일이 생김으로써 할로가 발생한다. 따라서, NO2와 NO3의 합계 농도가 140ng/m3 이하가 되도록 기판 보관부(2)의 분위기를 관리함으로써, 기판 보관부(2) 내가 산화성 분위기가 되는 것을 억제하고, 할로 발생을 억제할 수 있다고 생각된다. Additionally, if we estimate the mechanism by which backside halo can be suppressed by reducing NO 2 and NO 3 present in the atmosphere of the substrate storage section 2, NO 2 and NO 3 are present in the atmosphere of the substrate storage section 2. Due to its presence, the front and back surfaces of the substrate are exposed to an oxidizing atmosphere and oxidation gradually progresses, forming an oxide film on the front and back surfaces. The method of forming the oxide film is expected to produce places where the oxide film is thick and places where the oxide film is thin within the surface, depending on how the atmospheric gas flows and touches the substrate. This oxide film is not completely removed by heat treatment before epitaxial growth, and halos are generated in places where it is broken and where it remains, causing unevenness in the amount of Poly-Si attached to the back side of the substrate. Therefore, by managing the atmosphere of the substrate storage unit 2 so that the total concentration of NO 2 and NO 3 is 140 ng/m 3 or less, an oxidizing atmosphere in the substrate storage unit 2 can be suppressed and halo generation can be suppressed. I think it can be done.

(실시예) (Example)

이하, 실시예 및 비교예를 들어 본 발명을 더욱 구체적으로 설명하는데, 이들은 본 발명을 한정하는 것은 아니다. Hereinafter, the present invention will be described in more detail through examples and comparative examples, but these do not limit the present invention.

(실시예, 비교예) (Examples, comparative examples)

도 1과 마찬가지의 구성의 매엽식 에피택셜 성장 장치에 있어서, 직경 300mm, 주표면의 면방위(100)의 P형 실리콘 단결정 기판을 사용하여 성막을 행했다. 실리콘 단결정 기판은 이면 연마되어 있는 기판을 준비했다. 그 후, 실시예로서 NO2와 NO3의 합계 농도가 140ng/m3 이하가 되도록 분위기를 관리한 2예의 기판 보관부와, 비교예로서 NO2와 NO3의 합계 농도가 140ng/m3를 넘는 분위기의 2예의 기판 보관부에 각각 준비한 기판을 세정 후 6시간 폭로하고, 동일 장치로 에피택셜 성장을 행했다. 그 때, 기판 보관부의 NO2 농도 및 NO3 농도의 측정을 이온 크로마토그래피 분석으로 행했다. 구체적으로는 기판 보관부의 분위기를 펌프로 끌어올려, 인핀저 내의 순수에 통기하여 용해시키고, 이 순수 중의 NO2 - 이온 농도 및 NO3 - 이온 농도를 이온 크로마토그래피에 의해 측정했다. 얻어진 순수 중의 NO2 - 이온 농도 및 NO3 - 이온 농도를 각각 기판 보관부의 분위기 중의 NO2 농도 및 NO3 농도를 나타내는 것이 되도록 환산했다. 또한 상기 6시간은 1로트의 후반의 기판에 있어서의 분위기 폭로 시간을 상정하고 있다. In a single-wafer type epitaxial growth device with the same configuration as in Fig. 1, film formation was performed using a P-type silicon single crystal substrate with a diameter of 300 mm and a main surface orientation (100). The silicon single crystal substrate was prepared with its back side polished. Thereafter, as an example, two examples of substrate storage units in which the atmosphere was controlled so that the total concentration of NO 2 and NO 3 were 140 ng/m 3 or less, and as a comparative example, a total concentration of NO 2 and NO 3 of 140 ng/m 3 were used. The substrates prepared in the two substrate storage sections in an overheated atmosphere were washed and then exposed for 6 hours, and epitaxial growth was performed using the same equipment. At that time, the NO 2 concentration and NO 3 concentration in the substrate storage area were measured using ion chromatography analysis. Specifically, the atmosphere in the substrate storage area was raised by a pump, the substrate was dissolved by aeration in the pure water in the infinger, and the NO 2 - ion concentration and NO 3 - ion concentration in this pure water were measured by ion chromatography. The NO 2 - ion concentration and NO 3 - ion concentration in the obtained pure water were converted to represent the NO 2 concentration and NO 3 concentration in the atmosphere of the substrate storage area, respectively. Additionally, the above 6 hours assumes the atmosphere exposure time for the second half of one lot of substrates.

에피택셜층 성막에서는 원료 가스를 TCS(트리클로로실란)로 하고, TCS의 유량을 10L/min으로 하고, 캐리어 가스로서 수소의 유량을 50L/min으로 하여, 막두께 10μm의 논도프층의 반응을 행했다. 그리고, 반응한 에피택셜 웨이퍼의 이면 외관 평가, 헤이즈 레벨을 평가했다. 또한 헤이즈는 에피택셜 웨이퍼의 표면, 이면에 발생한 미소한 요철이며, 암실 내에서 집광 램프 등을 사용하여 에피택셜 웨이퍼의 표면, 이면을 관찰하면, 광이 난반사하여 하얗게 흐려 보이는 것이다. 헤이즈 레벨은 이면 할로의 발생에 상관하는 지표이며, 헤이즈 레벨이 크면 이면 할로가 발생할 가능성이 높다. In the epitaxial layer deposition, the raw material gas is TCS (trichlorosilane), the flow rate of TCS is 10 L/min, the flow rate of hydrogen as the carrier gas is 50 L/min, and the reaction of the non-doped layer with a film thickness of 10 μm is performed. did it Then, the back surface appearance and haze level of the reacted epitaxial wafer were evaluated. Additionally, haze is a small irregularity that occurs on the surface and back of an epitaxial wafer. When the surface and back of an epitaxial wafer are observed in a dark room using a condensing lamp, it appears white and cloudy due to diffuse reflection of light. The haze level is an index that correlates with the occurrence of back halo, and if the haze level is high, there is a high possibility that back halo will occur.

이면 외관 평가는 암실에서 집광등 하(20만럭스)에서의 이면 관찰, 평가를 행했다. 헤이즈 레벨은 KLATencor사의 파티클 카운터 SP1에 있어서의 DW(Darkfield Wide) 모드에서 얻어지는 DWN-HazePeak값으로 평가했다. The back surface appearance was evaluated by observing and evaluating the back surface under a concentrated light (200,000 lux) in a dark room. The haze level was evaluated using the DWN-HazePeak value obtained in DW (Darkfield Wide) mode in KLATencor's particle counter SP1.

또 참고예로서, 기판 세정 후 10분 이내에 에피택셜 반응을 한 에피택셜 웨이퍼도 준비하여, 동일 평가를 행했다. 참고예에서는 실시예의 2예 및 비교예의 2예의 각 NO2 농도 및 NO3 농도의 폭로 분위기에 대하여, 기판 세정 후 10분 이내에 에피택셜 반응을 행했다. Additionally, as a reference example, an epitaxial wafer that underwent an epitaxial reaction within 10 minutes after substrate cleaning was also prepared and the same evaluation was performed. In the reference example, the epitaxial reaction was performed within 10 minutes after substrate cleaning in the exposure atmosphere with each NO 2 concentration and NO 3 concentration in the two examples and the two comparative examples.

상기 평가 순서를 도 3에 나타낸다. 도 3에 있어서, 실시예에 있어서의 S31의 공정은 도 2의 S3의 공정과 동일하며, 즉, 기판 보관부의 분위기 중의 NO2 농도 및 NO3 농도의 합계가 140ng/m3 이하가 되도록 관리했다. 이에 대해 비교예에 있어서의 S31의 공정에서는, 기판 보관부의 분위기 중의 NO2 농도 및 NO3 농도의 합계가 140ng/m3를 넘도록 관리했다. 또 도 3에서는 S6의 공정 후에 S7의 공정(상기 이면 외관 평가 및 헤이즈 레벨 평가)을 추가하고 있다. 그 이외에는 도 2의 순서와 동일하다. The above evaluation procedure is shown in Figure 3. In FIG. 3, the process S31 in the example is the same as the process S3 in FIG. 2, that is, the sum of the NO 2 concentration and the NO 3 concentration in the atmosphere of the substrate storage section was managed so that it was 140 ng/m 3 or less. . On the other hand, in step S31 in the comparative example, the total of the NO 2 concentration and the NO 3 concentration in the atmosphere of the substrate storage section was controlled to exceed 140 ng/m 3 . Additionally, in FIG. 3, the step S7 (evaluation of the back surface appearance and haze level evaluation) is added after the step S6. Other than that, the sequence is the same as in Figure 2.

(참고예) (reference example)

참고예에서는 어느 NO2 농도 및 NO3 농도에 있어서도 웨이퍼 이면에 할로라고 생각되는 흐림은 확인되지 않고, DWN-HazePeak값은 10ppm정도였다. In the reference example, haze thought to be halo was not observed on the back side of the wafer at any NO 2 concentration or NO 3 concentration, and the DWN-HazePeak value was about 10 ppm.

(실시예) (Example)

실시예에서의 이온 크로마토그래피 분석에 의해 얻어진 NO2/NO3 농도(즉, 분위기를 용해시킨 순수 중의 NO2 -/NO3 - 이온 농도를 기판 보관부의 분위기 중의 NO2/NO3 농도를 나타내는 것이 되도록 환산한 것)는 첫번째 예에서는 1.2/1.5(ng/m3), 두번째 예에서는 54.1/63.2(ng/m3)였다. 이면 외관 평가에서는 어느 웨이퍼도 할로라고 생각되는 흐림은 확인되지 않고, DWN-HazePeak값도 10ppm 이하로 참고예와 동등한 품질이었다. 특히, 첫번째 예 쪽이 보다 낮은 값(8ppm 이하)을 나타내고, 보다 좋은 결과였다. The NO 2 /NO 3 concentration obtained by ion chromatography analysis in the examples (that is, the NO 2 - /NO 3 - ion concentration in pure water dissolved in the atmosphere represents the NO 2 /NO 3 concentration in the atmosphere of the substrate storage section). (converted as much as possible) was 1.2/1.5 (ng/m 3 ) in the first example and 54.1/63.2 (ng/m 3 ) in the second example. In the back-side appearance evaluation, no haze that could be considered halo was observed in any of the wafers, and the DWN-HazePeak value was 10 ppm or less, showing the same quality as the reference example. In particular, the first example showed a lower value (8 ppm or less) and was a better result.

(비교예) (Comparative example)

비교예에서의 이온 크로마토그래피 분석에 의해 얻어진 NO2/NO3 농도(즉, 분위기를 용해시킨 순수 중의 NO2 -/NO3 - 이온 농도를 기판 보관부의 분위기 중의 NO2/NO3 농도를 나타내는 것이 되도록 환산한 것)는 첫번째 예에서는 161.0/122.7(ng/m3), 두번째 예에서는 451.2/223.8(ng/m3)이었다. 이면 외관 평가에서는 어느 웨이퍼도 할로라고 생각되는 흐림이 확인되며, DWN-HazePeak값은 첫번째 예에서는 33.5ppm, 두번째 예에서는 59.8ppm으로 참고예에 비해 악화되었다. The NO 2 /NO 3 concentration obtained by ion chromatography analysis in the comparative example (i.e., the NO 2 - /NO 3 - ion concentration in pure water dissolved in the atmosphere represents the NO 2 /NO 3 concentration in the atmosphere of the substrate storage section). (converted as much as possible) was 161.0/122.7 (ng/m 3 ) in the first example and 451.2/223.8 (ng/m 3 ) in the second example. In the back-side appearance evaluation, haze that could be considered halo was confirmed in all wafers, and the DWN-HazePeak value was 33.5ppm in the first example and 59.8ppm in the second example, which was worse than the reference example.

실시예와 비교예에서의 NOx 이온 농도와 DWN-HazePeak값의 관계를 도 4, 도 5에 나타낸다. 도 4는 NO2 농도와 DWN-HazePeak값의 관계를 나타내고, 도 5는 NO3 농도와 DWN-HazePeak값의 관계를 나타내고 있다. 도 4, 도 5로부터, NO2, NO3의 감소에 따라, DWN-HazePeak값이 저하되고 있고, 70ng/m3 부근 이하에서는 참고예와 동등하며 DWN-HazePeak값에 변동이 없는 것을 알 수 있다. The relationship between NOx ion concentration and DWN-HazePeak value in Examples and Comparative Examples is shown in Figures 4 and 5. Figure 4 shows the relationship between NO 2 concentration and DWN-HazePeak value, and Figure 5 shows the relationship between NO 3 concentration and DWN-HazePeak value. 4 and 5, it can be seen that the DWN-HazePeak value is decreasing as NO 2 and NO 3 decrease, and that below around 70 ng/m 3 , it is equivalent to the reference example and there is no change in the DWN-HazePeak value. .

이와 같이, 본 발명을 적용함으로써, 기판 보관부에서의 보관 시간(분위기 폭로 시간)이 긴 에피택셜 웨이퍼여도 이면 할로 저감이 가능한 것을 나타내고 있고, 특히 기판 보관부의 분위기 중의 NO2 및 NO3의 합계 농도를 140ng/m3 이하(보다 바람직하게는 10ng/m3 이하)로 함으로써, 이면 할로 억제를 효과적으로 실시할 수 있다. In this way, by applying the present invention, it is shown that backside halo can be reduced even for epitaxial wafers with a long storage time (atmospheric exposure time) in the substrate storage section, and in particular, the total concentration of NO 2 and NO 3 in the atmosphere of the substrate storage section By setting it to 140 ng/m 3 or less (more preferably 10 ng/m 3 or less), back halo can be effectively suppressed.

또한 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 마찬가지의 작용 효과를 나타내는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다. 예를 들면 기판 사이즈는 300mm에 한정되지 않고, 200mm 이하의 기판이나, 300mm보다 큰 기판에도 적용할 수 있다. 또 실리콘을 성막하는 기상 성장 장치이면, 매엽식 에피택셜 성장로에 한정되지 않고, 배치식 등에 적용해도 된다. Additionally, the present invention is not limited to the above embodiments. The above embodiments are examples, and anything that has substantially the same structure as the technical idea described in the claims of the present invention and exhibits similar functions and effects is included in the technical scope of the present invention. For example, the substrate size is not limited to 300 mm, and can also be applied to substrates less than 200 mm or larger than 300 mm. Additionally, as long as it is a vapor phase growth device for forming a silicon film, it is not limited to a single-wafer type epitaxial growth furnace and can be applied to a batch type, etc.

1…매엽식 에피택셜 성장 장치 2…기판 보관부
3…반송로 4…반송 로보트
5…반응로 6…서셉터
61…서셉터의 포켓부 7…램프
8…서포트 샤프트 10…인핀저 One… Single-fed epitaxial growth device 2… Substrate storage section
3… Bansong-ro 4… transfer robot
5… Reactor 6… susceptor
61… Susceptor pocket part 7… lamp
8… Support shaft 10… Infingers

Claims (2)

이면 연마된 실리콘 반도체 기판을 세정 후에 NO2와 NO3의 농도의 합계가 10ng/m3 이하의 환경 분위기 중에서 보관하고, 이 실리콘 반도체 기판 상에 실리콘 에피택셜층을 기상 성장시키는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법. An epitaxial method characterized by storing a back-polished silicon semiconductor substrate in an environmental atmosphere with a total concentration of NO 2 and NO 3 of 10 ng/m 3 or less after cleaning, and vapor-phase growing a silicon epitaxial layer on the silicon semiconductor substrate. Method for manufacturing a taxial wafer. 제1항에 있어서, 세정 후의 상기 실리콘 반도체 기판이 보관되는 기판 보관부 내의 분위기를 인핀저 내의 포집액에 용해시켜, 상기 포집액 중의 NO2 - 이온 농도 및 NO3 - 이온 농도를 측정하고, 얻어진 NO2 - 이온 농도 및 NO3 - 이온 농도를 NO2 농도 및 NO3 농도를 나타내는 것이 되도록 환산함으로써 상기 합계를 확인하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법. The method according to claim 1, wherein the atmosphere in the substrate storage section where the cleaned silicon semiconductor substrate is stored is dissolved in the collection liquid in the infinger, the NO 2 - ion concentration and the NO 3 - ion concentration in the collection liquid are measured, and the obtained A method of producing an epitaxial wafer, characterized in that the sum is confirmed by converting the NO 2 - ion concentration and the NO 3 - ion concentration to represent the NO 2 concentration and the NO 3 concentration.
KR1020207003605A 2017-10-27 2018-07-09 Method for manufacturing epitaxial wafers KR102585395B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-208267 2017-10-27
JP2017208267A JP6770720B2 (en) 2017-10-27 2017-10-27 Manufacturing method of epitaxial wafer
PCT/JP2018/025857 WO2019082450A1 (en) 2017-10-27 2018-07-09 Epitaxial wafer manufacturing method

Publications (2)

Publication Number Publication Date
KR20200070215A KR20200070215A (en) 2020-06-17
KR102585395B1 true KR102585395B1 (en) 2023-10-10

Family

ID=66246829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207003605A KR102585395B1 (en) 2017-10-27 2018-07-09 Method for manufacturing epitaxial wafers

Country Status (5)

Country Link
JP (1) JP6770720B2 (en)
KR (1) KR102585395B1 (en)
CN (1) CN111095487B (en)
TW (1) TWI788399B (en)
WO (1) WO2019082450A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7485729B2 (en) * 2021-07-07 2024-05-16 アプライド マテリアルズ インコーポレイテッド Integrated Wet Cleaning for Epitaxial Growth
CN113463181B (en) * 2021-09-03 2021-11-02 江苏矽时代材料科技有限公司 Semiconductor monocrystalline silicon growth device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004176978A (en) 2002-11-26 2004-06-24 Nippon Shokubai Co Ltd Cleaning/air-conditioning method of air supplied to semiconductor manufacturing device and air cleaning/air-conditioning unit of semiconductor manufacturing device
WO2016190360A1 (en) * 2015-05-25 2016-12-01 伸和コントロールズ株式会社 Air purification system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070949B2 (en) * 1999-09-29 2008-04-02 三益半導体工業株式会社 Wafer, epitaxial wafer and manufacturing method thereof
WO2001023649A1 (en) * 1999-09-29 2001-04-05 Shin-Etsu Handotai Co., Ltd. Wafer, epitaxial filter, and method of manufacture thereof
WO2002053267A1 (en) * 2000-12-27 2002-07-11 Nikon Corporation Fan filter unit and method of manufacturing the unit, exposure device, and method of manufacturing device
JP2009138977A (en) 2007-12-04 2009-06-25 Shinwa Controls Co Ltd Method of preparing air of high purity
JP5202934B2 (en) 2007-12-04 2013-06-05 伸和コントロールズ株式会社 Preparation method of ultra-high purity air
JP2012054364A (en) * 2010-08-31 2012-03-15 Nobuyuki Akiyama Manufacturing method of silicon thin film, manufacturing method of silicon thin film solar cell, silicon thin film, silicon thin film solar cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004176978A (en) 2002-11-26 2004-06-24 Nippon Shokubai Co Ltd Cleaning/air-conditioning method of air supplied to semiconductor manufacturing device and air cleaning/air-conditioning unit of semiconductor manufacturing device
WO2016190360A1 (en) * 2015-05-25 2016-12-01 伸和コントロールズ株式会社 Air purification system

Also Published As

Publication number Publication date
JP6770720B2 (en) 2020-10-21
TW201923847A (en) 2019-06-16
CN111095487A (en) 2020-05-01
JP2019080026A (en) 2019-05-23
CN111095487B (en) 2023-08-15
WO2019082450A1 (en) 2019-05-02
KR20200070215A (en) 2020-06-17
TWI788399B (en) 2023-01-01

Similar Documents

Publication Publication Date Title
KR102360082B1 (en) Integrated epitaxy system with high selectivity oxide removal and high temperature contaminant removal
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
TWI651767B (en) Method of forming strain-relaxed buffer layers
JP5304713B2 (en) Silicon carbide single crystal substrate, silicon carbide epitaxial wafer, and thin film epitaxial wafer
TWI446409B (en) Cluster tool for epitaxial film formation
JP4263410B2 (en) Epitaxial silicon wafers without autodoping and backside halo
KR20010092733A (en) An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
KR20010107686A (en) Method for the Production of an Epitaxially Grown Semiconductor Wafer
JP2007273911A (en) Manufacturing method of silicon wafer
KR102585395B1 (en) Method for manufacturing epitaxial wafers
JP2004503086A (en) Method and apparatus for manufacturing a silicon wafer having a denuded area
JP2010034330A (en) Epitaxial wafer and method of manufacturing the same
JP5273150B2 (en) Manufacturing method of silicon epitaxial wafer
TW201005803A (en) Silicon epitaxial wafer and method for manufacturing the same
CN113913926A (en) Recovery method of epitaxial reaction chamber, epitaxial growth device and epitaxial wafer
JP2003273037A (en) Method for epitaxially coating surface side of semiconductor wafer in cvd reaction vessel, coated semiconductor wafer and susceptor for cvd reaction vessel
JP5228857B2 (en) Manufacturing method of silicon epitaxial wafer
TWI547975B (en) Method for treating a substrate in a process chamber, method and apparatus for treating a substrate, method for preparing a substrate for deposition in a process chamber and semiconductor structure
JP2012094615A (en) Deposition method for silicon oxide film and manufacturing method for silicon epitaxial wafer
JPH09266212A (en) Silicon wafer
JP2002164286A (en) Method of manufacturing silicon single-crystal substrate and silicon epitaxial wafer
JP7063259B2 (en) Manufacturing method of silicon epitaxial wafer
JP2023108951A (en) Method for producing silicon epitaxial wafer
JP2015035460A (en) Method of manufacturing epitaxial wafer
JP2023113512A (en) Epitaxial wafer manufacturing method

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right