KR102580611B1 - Half-bridge type GaN power semiconductor module - Google Patents
Half-bridge type GaN power semiconductor module Download PDFInfo
- Publication number
- KR102580611B1 KR102580611B1 KR1020210158473A KR20210158473A KR102580611B1 KR 102580611 B1 KR102580611 B1 KR 102580611B1 KR 1020210158473 A KR1020210158473 A KR 1020210158473A KR 20210158473 A KR20210158473 A KR 20210158473A KR 102580611 B1 KR102580611 B1 KR 102580611B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- terminal
- lead terminal
- semiconductor device
- gan semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 175
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 141
- 229910002601 GaN Inorganic materials 0.000 description 140
- 230000010355 oscillation Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40101—Connecting bonding areas at the same height, e.g. horizontal bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/40177—Connecting the strap to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다. 본 발명의 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 복수의 리드 단자를 포함하는 리드 프레임, 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 리드 프레임 상에 적층되는 제1GaN 반도체 소자, 리드 단자 중 하나에 소스가 연결되도록 리드 프레임 상에 적층되는 제2GaN 반도체 소자, 제1GaN 반도체 소자의 소스와 제2GaN 반도체 소자의 드레인을 연결하고 리드 단자 중 하나에 연결되는 제1연결 리드, 및 제2GaN 반도체 소자의 게이트와 리드 단자 중 하나를 연결하는 제2연결 리드를 포함한다. 여기서, 제1연결 리드가 연결되는 리드 단자는 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되며, 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결된다.A half-bridge type GaN power semiconductor module is provided. A half-bridge type GaN power semiconductor module according to an embodiment of the present invention includes a lead frame including a plurality of lead terminals, a first GaN semiconductor device stacked on the lead frame such that the drain and the gate are each connected to one of the lead terminals, and a lead. A second GaN semiconductor device stacked on the lead frame so that the source is connected to one of the terminals, a first connection lead connecting the source of the first GaN semiconductor device and the drain of the second GaN semiconductor device and connected to one of the lead terminals, and a second GaN semiconductor device. It includes a second connection lead connecting the gate of the semiconductor device and one of the lead terminals. Here, the lead terminal to which the first connection lead is connected is connected to the gate driving terminal and the output terminal of the first GaN semiconductor device, respectively, and the lead terminal to which the source of the second GaN semiconductor device is connected is ground to the gate driving terminal of the second GaN semiconductor device. are connected to each terminal.
Description
본 발명은 하프 브리지 타입 GaN 전력 반도체 모듈에 관한 것으로, 특히, 스위칭시 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있고, 두 개의 GaN을 윈칩화한 리드리스 패키지로 구현하여 기생성분 및 방열 성능의 최적화를 달성할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈에 관한 것이다. The present invention relates to a half-bridge type GaN power semiconductor module. In particular, stable switching operation can be achieved by preventing oscillation during switching, and the parasitic components and heat dissipation performance are improved by implementing two GaN in a leadless package on a win-chip. It relates to a half-bridge type GaN power semiconductor module that can achieve optimization.
일반적으로 전력 밀도(kW/m3)가 높은 전력변환 장치에 사용되는 질화갈륨(GaN) 계열 전력 반도체 소자는 실리콘(Si) 계열 소자보다 스위칭 속도가 빨라서 on/off 스위칭 손실이 적다. 따라서 최근에 GaN 계열 전력 반도체 소자가 USB PD4 등의 규격에 많이 사용되고 있다.In general, gallium nitride (GaN)-based power semiconductor devices used in power conversion devices with high power density (kW/m 3 ) have faster switching speeds than silicon (Si)-based devices, resulting in less on/off switching loss. Therefore, recently, GaN-based power semiconductor devices have been widely used in standards such as USB PD4.
한편, 100W 이상의 전력 회로단에는 기존의 단일 소자가 아닌 하프 브리지 타입 회로가 적용된다. 이때, 전력 변환 장치의 경우, PFC 정류단과 DC-DC 전압 강하단으로 나뉘는데, 1차단과 2차단의 전력 밀도 및 전력 변환 효율을 향상시키기 위해서는 기존의 단일 소자로 구성된 회로보다는 하프 브리지 타입의 토템폴(Totem-pole) 회로 및 LLC 공진회로 등이 사용된다. Meanwhile, the power circuit stage of 100W or more uses a half-bridge type circuit rather than the existing single element. At this time, the power conversion device is divided into a PFC rectifier stage and a DC-DC voltage drop stage. In order to improve the power density and power conversion efficiency of the first and second blocks, a half-bridge type totem pole (totem pole) is used rather than the existing circuit composed of a single element. Totem-pole) circuits and LLC resonance circuits are used.
그러나 100W 이상의 전력 회로단에 적용하기 위해서는 기존의 단일 소자의 PCB 레이아웃(layout) 상 게이트 신호와 전력 흐름의 교차 가능성으로 인해 스위칭시 오실레이션으로 안정적인 스위칭 동작 구현이 어려운 문제점이 있다. However, in order to apply it to a power circuit of 100W or more, there is a problem in implementing stable switching operation due to oscillation during switching due to the possibility of intersection of gate signal and power flow in the existing PCB layout of a single element.
아울러, 기존의 단일 소자를 이용하여 하프 브리지를 구성하기 위해서는 게이트 드라이버 IC와 GaN 전력 반도체 소자 두 개를 연결해야 하는데, 기생 성분과 게이트 패턴의 최적 설계가 곤란하기 때문에 PCB 상에서 두 개의 GaN 전력 반도체 소자를 연결하는 방식의 설계에 어려움이 있다. In addition, in order to construct a half bridge using a single existing device, a gate driver IC and two GaN power semiconductor devices must be connected. However, since optimal design of parasitic components and gate patterns is difficult, two GaN power semiconductor devices are used on the PCB. There are difficulties in designing a way to connect.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명의 일 실시예는 스위칭시 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈을 제공하고자 한다.In order to solve the problems of the prior art as described above, an embodiment of the present invention seeks to provide a half-bridge type GaN power semiconductor module that can implement stable switching operation by preventing oscillation during switching.
또한, 본 발명의 일 실시예는 두 개의 GaN을 윈칩화한 리드리스 패키지로 구현하여 기생성분 및 방열 성능의 최적화를 달성할 수 있는 하프 브리지 타입 GaN 전력 반도체 모듈을 제공하고자 한다.In addition, an embodiment of the present invention seeks to provide a half-bridge type GaN power semiconductor module that can achieve optimization of parasitic components and heat dissipation performance by implementing two GaN in a leadless package on a win-chip.
위와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 복수의 리드 단자를 포함하는 리드 프레임; 상기 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 상기 리드 프레임 상에 적층되는 제1GaN 반도체 소자; 상기 리드 단자 중 하나에 소스가 연결되도록 상기 리드 프레임 상에 적층되는 제2GaN 반도체 소자; 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 드레인을 연결하고 상기 리드 단자 중 하나에 연결되는 제1연결 리드; 및 상기 제2GaN 반도체 소자의 게이트와 상기 리드 단자 중 하나를 연결하는 제2연결 리드;를 포함하고, 상기 제1연결 리드가 연결되는 리드 단자는 상기 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되며, 상기 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 상기 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다.According to one aspect of the present invention for solving the above problem, a lead frame including a plurality of lead terminals; a first GaN semiconductor device stacked on the lead frame so that its drain and gate are respectively connected to one of the lead terminals; a second GaN semiconductor device stacked on the lead frame so that a source is connected to one of the lead terminals; a first connection lead connecting the source of the first GaN semiconductor device and the drain of the second GaN semiconductor device and connected to one of the lead terminals; and a second connection lead connecting the gate of the second GaN semiconductor device and one of the lead terminals, wherein the lead terminal to which the first connection lead is connected is connected to the gate driving terminal and the output terminal of the first GaN semiconductor device. A half-bridge type GaN power semiconductor module is provided, where the lead terminal to which the source of the second GaN semiconductor device is connected is connected to the gate driving terminal and ground terminal of the second GaN semiconductor device, respectively.
일 실시예에서, 상기 리드 단자는, 상기 제1연결 리드가 연결되는 제1리드 단자; 상기 제1GaN 반도체 소자의 게이트가 연결되는 제2리드 단자; 상기 제1GaN 반도체 소자의 드레인이 연결되는 제3리드 단자; 상기 제2GaN 반도체 소자의 소스가 연결되는 제4리드 단자; 상기 제2GaN 반도체 소자의 소스가 연결되되, 상기 제4리드 단자와 이격되는 제5리드 단자; 상기 제2GaN 반도체 소자의 게이트가 연결되는 제6리드 단자; 및 상기 제1연결 리드가 연결되되, 상기 제1리드 단자와 이격되는 제7리드 단자를 포함할 수 있다.In one embodiment, the lead terminal includes: a first lead terminal to which the first connection lead is connected; a second lead terminal to which the gate of the first GaN semiconductor device is connected; a third lead terminal to which the drain of the first GaN semiconductor device is connected; a fourth lead terminal to which the source of the second GaN semiconductor device is connected; a fifth lead terminal to which the source of the second GaN semiconductor device is connected and spaced apart from the fourth lead terminal; a sixth lead terminal to which the gate of the second GaN semiconductor device is connected; and a seventh lead terminal connected to the first connection lead and spaced apart from the first lead terminal.
일 실시예에서, 상기 제3리드 단자는 상기 리드 프레임의 중앙에서 제1변에서 상기 제1변에 대향하는 제2변으로 연장되도록 형성되고, 상기 제1리드 단자, 상기 제2리드 단자 및 상기 제7리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 일측에 형성되며, 상기 제4리드 단자, 제5리드 단자 및 제6리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 타측에 형성될 수 있다.In one embodiment, the third lead terminal is formed to extend from a first side at the center of the lead frame to a second side opposite the first side, and the first lead terminal, the second lead terminal, and the The seventh lead terminal is formed on one side of the lead frame around the third lead terminal, and the fourth lead terminal, fifth lead terminal, and sixth lead terminal are formed on one side of the lead frame around the third lead terminal. It can be formed on the other side.
일 실시예에서, 상기 제1리드 단자 및 상기 제2리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고, 상기 제7리드 단자는 상기 리드 프레임의 중앙에서 상기 제2변까지 상기 제1리드 단자와 상기 제2리드 단자에 대응하는 폭으로 형성될 수 있다.In one embodiment, the first lead terminal and the second lead terminal extend from the first side of the lead frame to the center and are spaced apart from each other, and the seventh lead terminal is formed at the center of the lead frame. Up to two sides may be formed with a width corresponding to the first lead terminal and the second lead terminal.
일 실시예에서, 상기 제4리드 단자, 상기 제5리드 단자 및 상기 제6리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고, 상기 제4리드 단자는 상기 리드 프레임의 제2변으로 연장되되, 상기 제5리드 단자 및 상기 제6리드 단자에 대응하는 폭으로 형성될 수 있다.In one embodiment, the fourth lead terminal, the fifth lead terminal, and the sixth lead terminal extend from the first side of the lead frame to the center and are spaced apart from each other, and the fourth lead terminal is the lead terminal. It extends to the second side of the frame and may be formed to have a width corresponding to the fifth lead terminal and the sixth lead terminal.
일 실시예에서, 상기 제1연결 리드는 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 게이트를 동일 평면 상에서 연결하고, 일측이 상기 제1리드 단자 및 상기 제7리드 단자에 수직 방향으로 각각 연결될 수 있다.In one embodiment, the first connection lead connects the source of the first GaN semiconductor device and the gate of the second GaN semiconductor device on the same plane, and one side is vertical to the first lead terminal and the seventh lead terminal. Each can be connected.
일 실시예에서, 상기 제2연결 리드는 일측이 상기 제2GaN 반도체 소자의 게이트에 연결되고 타측이 상기 제6리드 단자에 수직 방향으로 연결되되, 상기 제2연결 리드의 일측은 상기 제2연결 리드의 타측과 평면상 상이한 위치에 배치될 수 있다.In one embodiment, one side of the second connection lead is connected to the gate of the second GaN semiconductor device and the other side is connected in a vertical direction to the sixth lead terminal, and one side of the second connection lead is connected to the second connection lead. It may be placed in a different position on the other side of the plane.
본 발명의 다른 측면에 따르면, 제1GaN 반도체 소자; 상기 제1GaN 반도체 소자와 직렬 연결되되, 드레인이 상기 제1GaN 반도체 소자의 소스에 연결되는 제2GaN 반도체 소자; 제1GaN 반도체 소자와 상기 제2GaN 반도체 소자의 연결 지점에서 인출되는 출력 단자; 상기 제1GaN 반도체 소자의 드레인으로부터 인출되는 전원인가 단자; 상기 제2GaN 반도체 소자의 소스로부터 인출되는 접지 단자; 제1GaN 반도체 소자의 게이트로부터 인출되는 제1제어 단자; 제2GaN 반도체 소자의 게이트로부터 인출되는 제2제어 단자; 제1GaN 반도체 소자의 소스로부터 인출되는 제1게이트 구동 단자; 및 제2GaN 반도체 소자의 소스로부터 인출되는 제2게이트 구동 단자;를 포함하며, 리드리스(leadless) 패키지로 구성되되, 상기 제1GaN 반도체 소자의 소스 및 상기 제2GaN 반도체 소자의 드레인과 상기 출력 단자 사이, 및 상기 제2GaN 반도체 소자의 게이트와 상기 제2제어 단자는 리드 프레임으로 연결되는 하프 브리지 타입 GaN 전력 반도체 모듈이 제공된다. According to another aspect of the present invention, a first GaN semiconductor device; A second GaN semiconductor device connected in series with the first GaN semiconductor device, the drain of which is connected to the source of the first GaN semiconductor device; an output terminal drawn from a connection point between the first GaN semiconductor device and the second GaN semiconductor device; a power supply terminal drawn from the drain of the first GaN semiconductor device; a ground terminal drawn from the source of the second GaN semiconductor device; a first control terminal drawn from the gate of the first GaN semiconductor device; a second control terminal drawn from the gate of the second GaN semiconductor device; a first gate driving terminal drawn from the source of the first GaN semiconductor device; and a second gate driving terminal drawn from the source of the second GaN semiconductor device, and configured as a leadless package, between the source of the first GaN semiconductor device and the drain of the second GaN semiconductor device and the output terminal. , and a half-bridge type GaN power semiconductor module in which the gate of the second GaN semiconductor device and the second control terminal are connected to a lead frame.
본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 두 개의 GaN 전력 반도체 소자를 원칩화하는 동시에 게이트 경로(gate path)와 전력 경로(power path)를 분리함으로써, 게이트 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있으므로 제품의 신뢰성을 향상시킬 수 있다. The half-bridge type GaN power semiconductor module according to an embodiment of the present invention combines two GaN power semiconductor devices into one chip and separates the gate path and power path, thereby preventing gate oscillation and providing stable operation. Since switching operations can be implemented, product reliability can be improved.
또한, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 하나의 GaN 소자는 소스 업으로 배치하고, 다른 하나의 GaN 소자는 소스 다운으로 배치함으로써, 리드 프레임에 의해 연결하여 기생 성분을 최소화할 수 있으므로 제품의 사용성을 향상시킬 수 있다. In addition, the half-bridge type GaN power semiconductor module according to an embodiment of the present invention arranges one GaN element with the source up and the other GaN element with the source down, and is connected by a lead frame to eliminate parasitic components. Since it can be minimized, the usability of the product can be improved.
또한, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈은 와이어 본딩을 생략하고, 리드 프레임에 의해 회로 패턴을 구현하여 리드리스 패키지로 구현함으로써, 방열 성능을 향상시킬 수 있으므로 제품의 수명을 연장시킬 수 있다.In addition, the half-bridge type GaN power semiconductor module according to an embodiment of the present invention omits wire bonding and implements a circuit pattern using a lead frame in a leadless package, thereby improving heat dissipation performance and thus improving product lifespan. can be extended.
도 1은 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 사시도이다.
도 2는 도 1의 다른 방향의 사시도이다.
도 3은 도 1에서 X-X'을 따라 절단한 단면도이다.
도 4는 도 3의 리드 프레임의 평면도이다.
도 5는 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 등가회로도이다. 1 is a perspective view of a half-bridge type GaN power semiconductor module according to an embodiment of the present invention.
Figure 2 is a perspective view of Figure 1 in another direction.
Figure 3 is a cross-sectional view taken along XX' in Figure 1.
FIG. 4 is a plan view of the lead frame of FIG. 3.
Figure 5 is an equivalent circuit diagram of a half-bridge type GaN power semiconductor module according to an embodiment of the present invention.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention. The present invention may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present invention in the drawings, parts not related to the description are omitted, and identical or similar components are given the same reference numerals throughout the specification.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈을 보다 상세히 설명하도록 한다. 도 1은 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 사시도이고, 도 2는 도 1의 다른 방향의 사시도이며, 도 3은 도 1에서 X-X'을 따라 절단한 단면도이고, 도 4는 도 3의 리드 프레임의 평면도이며, 도 5는 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈의 등가회로도이다.Hereinafter, a half-bridge type GaN power semiconductor module according to an embodiment of the present invention will be described in more detail with reference to the drawings. FIG. 1 is a perspective view of a half-bridge type GaN power semiconductor module according to an embodiment of the present invention, FIG. 2 is a perspective view in another direction of FIG. 1, and FIG. 3 is a cross-sectional view taken along XX' in FIG. 1. , FIG. 4 is a plan view of the lead frame of FIG. 3, and FIG. 5 is an equivalent circuit diagram of a half-bridge type GaN power semiconductor module according to an embodiment of the present invention.
도 1, 도 2 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 복수의 단자들(101~109)을 포함하는 리드리스 패키지(Leadless Package)이다. 여기서, 복수의 단자들(101~109)은 본체(100a)의 가장자리에 배치될 수 있다. Referring to FIGS. 1, 2, and 5, the half-bridge type GaN
도면에서 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 단자들(101~109)이 2분할되어 본체(100a)의 양측으로 구비되는 DFN(Dual Flat No-lead) 타입으로 구성되는 것으로 도시되고 설명되지만, 이에 한정되지 않고, 단자들(101~109)이 4분할되어 본체(100a)의 둘레를 따라 4변에 균등 배치되는 QFN(Quad-Flat No-lead) 타입으로 구성될 수도 있다. In the drawing, the half-bridge type GaN
이러한 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 GaN 계열 전력 반도체 소자(Q1, Q2)를 윈칩화한 것으로, 도 5에 도시된 바와 같이, GaN 계열 전력 반도체 소자(Q1, Q2)가 직렬로 연결된 것이다. This half-bridge type GaN
한편, GaN 전력 반도체 소자는 일반적으로 게이트 전하량(Qg)이 작기 때문에 스위칭 속도가 빠르다. 여기서 게이트 전하(Qg)는 MOSFET과 같은 반도체 소자를 온(구동)시키기 위해 게이트에 주입이 필요한 전하량을 의미한다. 그러나 낮은 Qg로 인해, GaN 전력 반도체 소자는 기생 인덕턴스에 따라 게이트 오실레이션이 증가한다. 여기서, 게이트 오실레이션은 드레인-소스간 전압이 고속으로 ON/OFF를 반복하면 게이트-드레인 커패시턴스(Cgd)와 게이트 인덕턴스(Lg)에 의해 형성되는 공진 회로에서 기생 발진을 의미한다. Meanwhile, GaN power semiconductor devices generally have a fast switching speed because the gate charge (Qg) is small. Here, the gate charge (Qg) refers to the amount of charge that needs to be injected into the gate to turn on (drive) a semiconductor device such as a MOSFET. However, due to low Qg, GaN power semiconductor devices experience increased gate oscillation due to parasitic inductance. Here, gate oscillation refers to parasitic oscillation in a resonance circuit formed by gate-drain capacitance (Cgd) and gate inductance (Lg) when the drain-source voltage repeats ON/OFF at high speed.
이를 해결하기 위해, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 DFN이나 QFN과 같은 리드리스 패키지로 구성함으로써, 기생 인덕턴스를 감소시킬 수 있다. To solve this problem, the half-bridge type GaN
아울러, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 GaN 전력 반도체 소자의 빠른 스위칭 동작에도 게이트 오실레이션을 억제하기 위해 켈빈 접속(Kelvin Connection) 구조를 적용하여 신호선(게이트 경로)와 전력선(전력 경로)의 중첩되는 부분을 최소화한다. 즉, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 게이트 경로와 높은 전류가 흐르는 전력 경로를 분리한다. In addition, the half-bridge type GaN
제1게이트 구동 단자(101)는 제1GaN 반도체 소자(Q1)의 소스로부터 인출될 수 있다. 여기서, 제1게이트 구동 단자(101)는 제1GaN 반도체 소자(Q1)의 소스에 연결된 출력 단자(HB)와 분리된 단자(HO_R)일 수 있다. 일례로, 제1게이트 구동 단자(101)는 본체(100a)의 일측에서 전방에 구비될 수 있다. The first gate driving terminal 101 may be drawn from the source of the first GaN semiconductor device Q1. Here, the first gate driving terminal 101 may be a terminal (HO_R) separated from the output terminal (HB) connected to the source of the first GaN semiconductor device (Q1). For example, the first gate driving terminal 101 may be provided on the front side of the
제1제어 단자(102) 제1GaN 반도체 소자(Q1)의 게이트로부터 인출될 수 있다. 여기서, 제1제어 단자(102)는 제1GaN 반도체 소자(Q1)의 게이트에 제어 신호를 인가하기 위한 단자(HO)일 수 있다. 일례로, 제1제어 단자(102)는 본체(100a)의 일측에서 제1게이트 구동 단자(101)에 인접하게 배치될 수 있다.The
전원인가 단자(103, 108)는 제1GaN 반도체 소자(Q1)의 드레인으로부터 인출될 수 있다. 여기서, 전원인가 단자(103, 108)는 제1GaN 반도체 소자(Q1)의 드레인에 전원을 인가하기 위한 단자(VDC)일 수 있다. 일례로, 전원인가 단자(103)는 본체(100a)의 일측에서 제1제어 단자(102)와 접지 단자(104) 사이에 구비될 수 있다. 아울러, 전원인가 단자(108)는 본체(100a)의 타측에도 구비될 수 있다. 즉, 전원인가 단자(108)는 본체(100a)의 타측에서 전원인가 단자(103)에 대향하는 위치에 구비될 수 있다.The
접지 단자(104, 109)는 제2GaN 반도체 소자(Q2)의 소스로부터 인출될 수 있다. 여기서, 접지 단자(104, 109)는 제2GaN 반도체 소자(Q2)의 소스에 접지를 연결하기 위한 단자(PGND)일 수 있다. 일례로, 접지 단자(104)는 본체(100a)의 일측에서 전원인가 단자(103)와 제2게이트 구동 단자(105) 사이에 구비될 수 있다. 아울러, 접지 단자(109)는 본체(100a)의 타측에도 구비될 수 있다. 즉, 접지 단자(109)는 본체(100a)의 타측에서 접지 단자(104), 제2게이트 구동 단자(105) 및 제2제어 단자(106)에 대향하는 위치에 구비될 수 있다.The
제2게이트 구동 단자(105)는 제2GaN 반도체 소자(Q2)의 소스로부터 인출될 수 있다. 여기서, 제2게이트 구동 단자(105)는 제2GaN 반도체 소자(Q2)의 소스에 연결되는 접지 단자(PGND)와 분리된 단자(LO_R)일 수 있다. 일례로, 제2게이트 구동 단자(105)는 본체(100a)의 일측에서 접지 단자(104)와 제2제어 단자(106) 사이에 구비될 수 있다. The second gate driving terminal 105 may be drawn from the source of the second GaN semiconductor device Q2. Here, the second gate driving terminal 105 may be a terminal (LO_R) separated from the ground terminal (PGND) connected to the source of the second GaN semiconductor device (Q2). For example, the second gate driving terminal 105 may be provided between the
제2제어 단자(106)는 제2GaN 반도체 소자(Q2)의 게이트로부터 인출될 수 있다. 여기서, 제2제어 단자(106)는 제2GaN 반도체 소자(Q2)의 게이에 제어 신호를 인가하기 위한 단자(LO)일 수 있다. 일례로, 제2제어 단자(106)는 본체(100a)의 일측에서 제2게이트 구동 단자(105)에 인접하게 배치될 수 있다.The
출력 단자(107)는 제1GaN 반도체 소자(Q1)와 제2GaN 반도체 소자(Q2)의 연결 지점에서 인출될 수 있다. 여기서, 출력 단자(107)는 하프 브리지 타입 GaN 전력 반도체 모듈(100)에서 출력 신호를 인출하기 위한 단자(HB)일 수 있다. 일례로, 출력 단자(107)는 본체(100a)의 타측에서 제1게이트 구동 단자(101) 및 제1제어 단자(102)에 대향하는 위치에 구비될 수 있다.The
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 리드 프레임(110), 전력 반도체 소자(120), 연결 리드 프레임(130) 및 몰드부(140)를 포함할 수 있다.Referring to Figures 3 and 4, the half-bridge type GaN
리드 프레임(110)은 복수의 리드 단자를 포함할 수 있다. 즉, 리드 프레임(110)은 제1리드 단자(111), 제2리드 단자(112), 제3리드 단자(113), 제4리드 단자(114), 제5리드 단자(115), 제6리드 단자(116) 및 제7리드 단자(117)를 포함할 수 있다.The
도 4를 참조하면, 리드 프레임(110)은 제3리드 단자(113)를 중심으로 이분할될 수 있다. 즉, 제3리드 단자(113)는 리드 프레임(110)의 중앙에서 제1변에서 제2변으로 연장되도록 형성될 수 있다. 여기서, 제2변은 제1변에 대향하는 변일 수 있다. 도면에서, 제1변은 리드 프레임(110)의 하측으로서 제1리드 단자(111)가 접한 변이고, 제2변은 리드 프레임(110)의 상측으로서, 제7리드 단자(117)가 접한 변이다. Referring to FIG. 4 , the
이때, 제1리드 단자(111), 제2리드 단자(112) 및 제7리드 단자(117)는 제3리드 단자(113)를 중심으로 리드 프레임(110)의 일측(도면에서 좌측)에 형성될 수 있다. 아울러, 제4리드 단자(114), 제5리드 단자(115) 및 제6리드 단자(116)는 제3리드 단자(113)를 중심으로 리드 프레임(110)의 타측(도면에서 우측)에 형성될 수 있다.At this time, the first lead terminal 111, the
제1리드 단자(111)는 후술하는 제1연결 리드(132)가 연결될 수 있다. 이때, 제1리드 단자(111)는 제1연결 리드(132)를 통하여 제1GaN 반도체 소자(122)의 소스(122s)에 연결될 수 있다. 일례로, 제1리드 단자(111)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제1리드 단자(111)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 여기서, 리드 프레임(110)의 폭은 제1변에서 제2변까지의 길이를 의미한다. 또한, 제1리드 단자(111)는 제3리드 단자(113)로부터 제2리드 단자(112)를 사이에 둔 위치에 배치될 수 있다.The first lead terminal 111 may be connected to a
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향으로 중앙에 위치하기 때문에, 도 3에는 제1리드 단자(111)가 도시되지 않고, 제1리드 단자(111)와 대향하여 배치되는 제7리드 단자(117)만 도시된다. 이때, 제1리드 단자(111)는 제7리드 단자(117)와 이격되게 구비될 수 있다.Since the cutting line (X-X') in FIG. 1 is located at the center in the width direction of the
아울러, 제1리드 단자(111)는 연결 리드(미도시)에 의해 본체(100a)의 제1게이트 구동 단자(101)에 연결될 수 있다. 즉, 제1리드 단자(111)는 제1GaN 반도체 소자(Q1)의 HO_R 단자에 대응할 수 있다.In addition, the first lead terminal 111 may be connected to the first
제2리드 단자(112)는 제1GaN 반도체 소자(122)의 게이트(122g)가 연결될 수 있다. 일례로, 제2리드 단자(112)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제2리드 단자(112)는 리드 프레임(110) 폭의 대략 2/4보다 조금 큰 길이로 구비될 수 있다. 이에 의해, 제2리드 단자(112)는 별도의 연결 리드 없이 중앙에 배치되는 제1GaN 반도체 소자(122)의 게이트(122g)와 직접 연결될 수 있다. 여기서, 제2리드 단자(112)는 제1리드 단자(111)와 제3리드 단자(113) 사이에서 각각에 대하여 이격되게 구비될 수 있다.The
아울러, 제2리드 단자(112)는 연결 리드(미도시)에 의해 본체(100a)의 제1제어 단자(102)에 연결될 수 있다. 즉, 제2리드 단자(112)는 제1GaN 반도체 소자(Q1)의 HO 단자에 대응할 수 있다.In addition, the
제3리드 단자(113)는 제1GaN 반도체 소자(122)의 드레인(122d)이 연결될 수 있다. 일례로, 제3리드 단자(113)는 리드 프레임(110)의 제1변에서 제2변으로 직선으로 구비될 수 있다. 이때, 제3리드 단자(113)는 제2리드 단자(112)와 제4리드 단자(114) 사이에서 각각에 대하여 이격되게 구비될 수 있다.The
아울러, 제3리드 단자(113)는 연결 리드(미도시)에 의해 본체(100a)의 전원인가 단자(103, 108)에 연결될 수 있다. 즉, 제3리드 단자(113)는 제1GaN 반도체 소자(Q1)의 VDC 단자에 대응할 수 있다.In addition, the
제4리드 단자(114)는 제2GaN 반도체 소자(124)의 제2GaN 반도체 소자(124)가 연결될 수 있다. 일례로, 제4리드 단자(114)는 리드 프레임(110)의 제1변에서 제2변으로 연장되도록 형성될 수 있다. The
이때, 제4리드 단자(114)는 제5리드 단자(115) 및 제6리드 단자(116)에 대응하는 폭으로 형성될 수 있다. 즉, 제4리드 단자(114)는 리드 프레임(110)의 제1변에서 제5리드 단자(115) 또는 제6리드 단자(116)와 유사한 폭으로 구비되고, 제2변에서 제4리드 단자(114)에서 제6리드 단자(116)까지의 폭으로 구비될 수 있다. 따라서 제4리드 단자(114)는 별도의 연결 리드 없이 중앙에 배치되는 제2GaN 반도체 소자(124)의 소스(124s)와 직접 연결될 수 있다. 여기서, 제4리드 단자(114)는 제3리드 단자(113), 제5리드 단자(115) 및 제6리드 단자(116)와 각각 이격되게 구비될 수 있다. At this time, the
아울러, 제4리드 단자(114)는 연결 리드(미도시)에 의해 본체(100a)의 접지 단자(104, 109)에 연결될 수 있다. 즉, 제4리드 단자(114)는 제2GaN 반도체 소자(Q2)의 PGND 단자에 대응할 수 있다.In addition, the
제5리드 단자(115)는 제2GaN 반도체 소자(124)의 소스(124s)가 연결될 수 있다. 일례로, 제5리드 단자(115)는 리드 프레임(110)의 제1변에서 중앙으로 형성되되, 제4리드 단자(114)와 이격되게 형성될 수 있다. 즉, 제5리드 단자(115)는 제4리드 단자(114)와 제6리드 단자(116) 사이에 각각에 대하여 이격되게 구비될 수 있다. 이때, 제5리드 단자(115)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 여기서, 제5리드 단자(115)는 연결 리드(미도시)를 통하여 제2GaN 반도체 소자(124)의 소스(124s)에 연결될 수 있다.The fifth lead terminal 115 may be connected to the
대안적으로, 제5리드 단자(115)는 제4리드 단자(114)에 일체로 구비될 수 있다. 즉, 제5리드 단자(115)는 제2GaN 반도체 소자(124)의 소스(124s)에 연결되기 때문에 별도의 연결 리드를 구비할 필요 없이 제4리드 단자(114)와 일체로 형성될 수 있다.Alternatively, the fifth lead terminal 115 may be provided integrally with the
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향으로 중앙에 위치하기 때문에, 도 3에는 제5리드 단자(115)는 도시되지 않고, 제5리드 단자(115)와 대향하여 배치되는 제4리드 단자(114)만 도시된다. 이때, 제5리드 단자(115)는 제4리드 단자(114)와 이격되게 구비되거나 일체로 구비될 수 있다.Since the cutting line (X-X') in FIG. 1 is located at the center in the width direction of the
아울러, 제5리드 단자(115)는 연결 리드(미도시)에 의해 본체(100a)의 제2게이트 구동 단자(105)에 연결될 수 있다. 즉, 제5리드 단자(115)는 제2GaN 반도체 소자(Q2)의 LO_R 단자에 대응할 수 있다.In addition, the fifth lead terminal 115 may be connected to the second
제6리드 단자(116)는 후술하는 제2연결 리드(134)가 연결될 수 있다. 이때, 제6리드 단자(116)는 제2연결 리드(134)를 통하여 제2GaN 반도체 소자(124)의 게이트(124g)가 연결될 수 있다. 일례로, 제6리드 단자(116)는 리드 프레임(110)의 제1변에서 중앙으로 연장 형성될 수 있다. 이때, 제6리드 단자(116)는 리드 프레임(110) 폭의 대략 1/4의 길이로 구비될 수 있다. 즉, 제6리드 단자(116)는 제1리드 단자(111) 또는 제5리드 단자(115)와 동일한 패턴으로 구비될 수 있다.The
도 1에서 절단선(X-X')이 본체(100a)의 폭 방향의 중앙에서 제2제어 단자(106) 측으로 이동하여 위치하기 때문에, 도 3에는 제4리드 단자(114)는 도시되지 않고, 제4리드 단자(114)와 대향하여 배치되는 제6리드 단자(116)만 도시된다. 이때, 제6리드 단자(116)는 제4리드 단자(114)와 이격되게 구비될 수 있다.In FIG. 1, since the cutting line (X- , only the
아울러, 제6리드 단자(116)는 연결 리드(미도시)에 의해 본체(100a)의 제2제어 단자(106)에 연결될 수 있다. 즉, 제6리드 단자(116)는 제2GaN 반도체 소자(Q2)의 LO 단자에 대응할 수 있다.In addition, the
제7리드 단자(117)는 제1연결 리드(132)가 연결될 수 있다. 이때, 제7리드 단자(117)는 제1연결 리드(132)를 통하여 제1GaN 반도체 소자(122)의 소스(122s) 또는 제2GaN 반도체 소자(124)의 드레인(124d)에 연결될 수 있다. 일례로, 제7리드 단자(117)는 리드 프레임(110)의 중앙에서 제2변까지 연장 형성될 수 있다.The
이때, 제7리드 단자(117)는 제1리드 단자(111)에 근접한 부분에서는 제1리드 단자(111)와 동일한 폭으로 구비되고, 리드 프레임(110)의 제2변에서는 제1리드 단자(111)와 제2리드 단자(112)에 대응하는 폭으로 형성될 수 있다. 즉, 제7리드 단자(117)는 리드 프레임(110)의 중앙에서 제1리드 단자(111) 또는 제2리드 단자(112)와 유사한 폭으로 구비되고, 제2변에서 제1리드 단자(111)에서 제2리드 단자(112)까지의 폭으로 구비될 수 있다. 여기서, 제7리드 단자(117)는 제1리드 단자(111) 및 제2리드 단자(112)와 각각 이격되게 구비될 수 있다.At this time, the
아울러, 제7리드 단자(117)는 연결 리드(미도시)에 의해 본체(100a)의 출력 단자(107)에 연결될 수 있다. 즉, 제7리드 단자(117)는 제1GaN 반도체 소자(Q1)와 제2GaN 반도체 소자(Q2)의 연결 지점인 HB 단자에 대응할 수 있다.In addition, the
이와 같이, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 두 개의 GaN 전력 반도체 소자(122, 124) 각각의 게이트 경로(gate path)와 전력 경로(power path)를 분리함으로써, 게이트 오실레이션을 방지하여 안정적인 스위칭 동작을 구현할 수 있으므로 제품의 신뢰성을 향상시킬 수 있다.In this way, the half-bridge type GaN
전력 반도체 소자(120)는 서로 직렬 연결되는 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)를 포함할 수 있다. 여기서, 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)는 전력용 MOSFET일 수 있다. The
제1GaN 반도체 소자(122)는 리드 프레임(110) 상에 소스 업 형태로 적층될 수 있다. 즉, 제1GaN 반도체 소자(122)는 게이트(122g)가 제2리드 단자(112)와 연결되고 드레인(122d)이 제3리드 단자(113)에 연결되도록 리드 프레임(110) 상에 적층될 수 있다. The first
이때, 제1GaN 반도체 소자(122)는 소스(122s)가 제1연결 리드(132)를 통하여 제2GaN 반도체 소자(124)의 드레인(124d)에 연결될 수 있다. 아울러, 제1GaN 반도체 소자(122)는 소스(122s)가 제1연결 리드(132)를 통하여 제1리드 단자(111) 및 제7리드 단자(117)에 연결될 수 있다.At this time, the
제2GaN 반도체 소자(124)는 리드 프레임(110) 상에 소스 다운 형태로 적층될 수 있다. 즉, 제2GaN 반도체 소자(124)는 소스(124s)가 제4리드 단자(114)에 연결되도록 리드 프레임(110) 상에 적층될 수 있다. 이때, 제2GaN 반도체 소자(124)는 게이트(124g)가 제2연결 리드(134)를 통하여 제6리드 단자(116)에 연결될 수 있다. The second
이에 의해, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 두 개의 GaN 반도체 소자(122, 124)를 리드 프레임에 의해 연결하여 기생 성분을 최소화할 수 있으므로 제품의 사용성을 향상시킬 수 있다. As a result, the half-bridge type GaN
연결 리드 프레임(130)은 제1GaN 반도체 소자(122) 및 제2GaN 반도체 소자(124)의 상면의 단자와 각 리드 단자를 연결할 수 있다. 이러한 연결 리드 프레임(130)은 제1연결 리드(132) 및 제2연결 리드(134)를 포함할 수 있다.The
제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s)와 제2GaN 반도체 소자(124)의 드레인(124d)을 연결할 수 있다. 일례로, 제1연결 리드(132)는 제1GaN 반도체 소자(122)와 제2GaN 반도체 소자(124)의 상측 중앙에서 일직선으로 구비될 수 있다. The
아울러, 제1연결 리드(132)는 제1리드 단자(111) 및 제7리드 단자(117)에 각각 연결될 수 있다. 즉, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s) 및 제2GaN 반도체 소자(124)의 드레인(124d)과 제1리드 단자(111) 또는 제7리드 단자(117) 사이를 연결할 수 있다. 결과적으로, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s) 및 제2GaN 반도체 소자(124)의 드레인(124d)과 제1게이트 구동 단자(101) 또는 출력 단자(107) 사이를 연결할 수 있다. In addition, the
이때, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 소스(122s)와 제2GaN 반도체 소자(124)의 게이트(124g)를 통일 평면 상에서 연결할 수 있다. At this time, the
아울러, 제1연결 리드(132)는 일측이 제1리드 단자(111) 및 제7리드 단자(117)에 수직 방향으로 각각 연결될 수 있다. 즉, 제1연결 리드(132)는 제1GaN 반도체 소자(122)의 상면에서 리드 프레임(110) 측으로 수직 방향으로 연결하기 위한 형상으로 구비될 수 있다. 이때, 제1연결 리드(132)는 일측이 제1리드 단자(111)와 제7리드 단자(117)로 향하도록 분기될 수 있다.In addition, one side of the
제2연결 리드(134)는 제2GaN 반도체 소자(124)의 게이트(124g)와 제6리드 단자(116)를 연결할 수 있다. 일례로, 제2연결 리드(134)는 제2GaN 반도체 소자(124)의 상면과 제6리드 단자(116)를 연결하도록 "ㄱ"자 형상으로 구비될 수 있다. 즉, 제2연결 리드(134)는 일측이 제2GaN 반도체 소자(124)의 게이트(124g)에 연결되고 타측이 제6리드 단자(116)에 수직 방향으로 연결될 수 있다.The second connection lead 134 may connect the
이때, 제2연결 리드(134)는 일측이 제2연결 리드(134)의 타측과 평면상 상이한 위치에 배치될 수 있다. 즉, 제2GaN 반도체 소자(124)의 게이트(124g)는 리드 프레임(110)의 폭 방향 중앙에 위치하고, 제6리드 단자(116)는 리드 프레임(110)의 1변에 위치하기 때문에 제2연결 리드(134)는 이들을 연결하도록 형성될 수 있다.At this time, one side of the second connection lead 134 may be disposed at a different position in the plane than the other side of the second connection lead 134. That is, the
이와 같이, 제2연결 리드(134)는 제2GaN 반도체 소자(124)의 게이트(124g)와 제2제어 단자(106)를 연결하므로, 결과적으로, 제2GaN 반도체 소자(124)의 게이트(124g)와 제2제어 단자(106)를 연결할 수 있다.In this way, the second connection lead 134 connects the
이와 같이, 본 발명의 일 실시예에 따른 하프 브리지 타입 GaN 전력 반도체 모듈(100)은 와이어 본딩을 생략하고 리드 프레임에 의해 회로 패턴을 구현하여 리드리스 패키지로 구현함으로써, 방열 성능을 향상시킬 수 있으므로 제품의 수명을 연장시킬 수 있다.As such, the half-bridge type GaN
몰드부(140)는 리드 프레임(110), 전력 반도체 소자(120) 및 연결 리드 프레임(130)을 보호하기 위해 이들을 덮도록 형성될 수 있다. 이때, 몰드부(140)는 도 1의 본체(100a)에 대응하는 형태로 구비될 수 있다.The
일례로, 몰드부(140)는 리드 프레임(110)의 보다 큰 폭과 길이로 구비될 수 있다. 아울러, 몰드부(140)는 리드 프레임(110), 전력 반도체 소자(120) 및 연결 리드 프레임(130)의 높이보다 큰 두께로 구비될 수 있다. 즉, 몰드부(140)는 연결 리드 프레임(130)의 상측 및 측면을 완전히 덮도록 구비될 수 있다.For example, the
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although an embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same spirit. , other embodiments can be easily proposed by change, deletion, addition, etc., but this will also be said to be within the scope of the present invention.
100 : 하프 브리지 타입 GaN 전력 반도체 모듈
100a : 본체 101 : 제1게이트 구동 단자
102 : 제1제어 단자 103, 108 : 전원인가 단자
104,109 : 접지 단자 105 : 제2게이트 구동 단자
106 : 제2제어 단자 107 : 출력 단자
110 : 리드 프레임 111 : 제1리드 단자
112 : 제2리드 단자 113 : 제3리드 단자
114 : 제4리드 단자 115 : 제5리드 단자
116 : 제6리드 단자 117 : 제7리드 단자
120 : 전력 반도체 소자 122 : 제1GaN 반도체 소자
124 : 제2GaN 반도체 소자 130 : 연결 리드 프레임
132 : 제1연결 리드 134 : 제2연결 리드
140 : 몰드부100: Half-bridge type GaN power semiconductor module
100a: main body 101: first gate driving terminal
102:
104,109: ground terminal 105: second gate driving terminal
106: second control terminal 107: output terminal
110: lead frame 111: first lead terminal
112: second lead terminal 113: third lead terminal
114: 4th lead terminal 115: 5th lead terminal
116: 6th lead terminal 117: 7th lead terminal
120: Power semiconductor device 122: First GaN semiconductor device
124: Second GaN semiconductor device 130: Connection lead frame
132: first connection lead 134: second connection lead
140: mold part
Claims (8)
상기 리드 단자 중 어느 하나에 드레인 및 게이트가 각각 연결되도록 상기 리드 프레임 상에 소스 업 형태로 적층되는 제1GaN 반도체 소자;
상기 리드 단자 중 하나에 소스가 연결되도록 상기 리드 프레임 상에 소스 다운 형태로 적층되는 제2GaN 반도체 소자;
상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 드레인을 연결하고 상기 제1GaN 반도체 소자의 소스와 상기 리드 단자 중 하나에 연결되는 제1연결 리드; 및
상기 제2GaN 반도체 소자의 게이트와 상기 리드 단자 중 하나를 연결하는 제2연결 리드;
를 포함하고,
상기 제1연결 리드가 연결되는 리드 단자는 상기 제1GaN 반도체 소자의 게이트 구동 단자와 출력 단자에 각각 연결되고,
상기 제2GaN 반도체 소자의 소스가 연결되는 리드 단자는 상기 제2GaN 반도체 소자의 게이트 구동 단자와 접지 단자에 각각 연결되며,
상기 리드 단자는,
상기 제1연결 리드가 연결되는 제1리드 단자;
상기 제1GaN 반도체 소자의 게이트가 연결되는 제2리드 단자;
상기 제1GaN 반도체 소자의 드레인이 연결되는 제3리드 단자;
상기 제2GaN 반도체 소자의 소스가 연결되는 제4리드 단자;
상기 제2GaN 반도체 소자의 소스가 연결되되, 상기 제4리드 단자와 이격되는 제5리드 단자;
상기 제2GaN 반도체 소자의 게이트가 연결되는 제6리드 단자; 및
상기 제1연결 리드가 연결되되, 상기 제1리드 단자와 이격되는 제7리드 단자를 포함하고,
상기 제1연결 리드는 상기 제1GaN 반도체 소자의 소스와 상기 제2GaN 반도체 소자의 게이트를 동일 평면 상에서 연결하고, 일측이 상기 제1리드 단자 및 상기 제7리드 단자에 수직 방향으로 각각 연결되며,
상기 제2연결 리드는 일측이 상기 제2GaN 반도체 소자의 게이트에 연결되고 타측이 상기 제6리드 단자에 수직 방향으로 연결되되, 상기 제2연결 리드의 일측은 상기 제2연결 리드의 타측과 평면상 상이한 위치에 배치되는 하프 브리지 타입 GaN 전력 반도체 모듈.A lead frame including a plurality of lead terminals;
a first GaN semiconductor device stacked in a source-up form on the lead frame so that its drain and gate are respectively connected to one of the lead terminals;
a second GaN semiconductor device stacked in a source-down configuration on the lead frame so that the source is connected to one of the lead terminals;
a first connection lead connecting the source of the first GaN semiconductor device and the drain of the second GaN semiconductor device and connected to the source of the first GaN semiconductor device and one of the lead terminals; and
a second connection lead connecting the gate of the second GaN semiconductor device and one of the lead terminals;
Including,
A lead terminal to which the first connection lead is connected is connected to a gate driving terminal and an output terminal of the first GaN semiconductor device, respectively,
The lead terminal to which the source of the second GaN semiconductor device is connected is connected to the gate driving terminal and ground terminal of the second GaN semiconductor device, respectively,
The lead terminal is,
a first lead terminal to which the first connection lead is connected;
a second lead terminal to which the gate of the first GaN semiconductor device is connected;
a third lead terminal to which the drain of the first GaN semiconductor device is connected;
a fourth lead terminal to which the source of the second GaN semiconductor device is connected;
a fifth lead terminal to which the source of the second GaN semiconductor device is connected and spaced apart from the fourth lead terminal;
a sixth lead terminal to which the gate of the second GaN semiconductor device is connected; and
The first connection lead is connected and includes a seventh lead terminal spaced apart from the first lead terminal,
The first connection lead connects the source of the first GaN semiconductor device and the gate of the second GaN semiconductor device on the same plane, and one side is connected to the first lead terminal and the seventh lead terminal in a vertical direction, respectively,
One side of the second connection lead is connected to the gate of the second GaN semiconductor device and the other side is connected in a vertical direction to the sixth lead terminal, and one side of the second connection lead is on a plane with the other side of the second connection lead. Half-bridge type GaN power semiconductor modules placed at different positions.
상기 제3리드 단자는 상기 리드 프레임의 중앙에서 제1변에서 상기 제1변에 대향하는 제2변으로 연장되도록 형성되고,
상기 제1리드 단자, 상기 제2리드 단자 및 상기 제7리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 일측에 형성되며,
상기 제4리드 단자, 제5리드 단자 및 제6리드 단자는 상기 제3리드 단자를 중심으로 상기 리드 프레임의 타측에 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.According to paragraph 1,
The third lead terminal is formed to extend from a first side at the center of the lead frame to a second side opposite the first side,
The first lead terminal, the second lead terminal, and the seventh lead terminal are formed on one side of the lead frame with the third lead terminal as the center,
The fourth lead terminal, the fifth lead terminal, and the sixth lead terminal are formed on the other side of the lead frame with the third lead terminal as the center. A half-bridge type GaN power semiconductor module.
상기 제1리드 단자 및 상기 제2리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고,
상기 제7리드 단자는 상기 리드 프레임의 중앙에서 상기 제2변까지 상기 제1리드 단자와 상기 제2리드 단자에 대응하는 폭으로 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.According to paragraph 3,
The first lead terminal and the second lead terminal extend from the first side of the lead frame to the center and are spaced apart from each other,
The seventh lead terminal is a half-bridge type GaN power semiconductor module formed with a width corresponding to the first lead terminal and the second lead terminal from the center of the lead frame to the second side.
상기 제4리드 단자, 상기 제5리드 단자 및 상기 제6리드 단자는 상기 리드 프레임의 제1변에서 중앙으로 연장되되, 서로 이격되게 형성되고,
상기 제4리드 단자는 상기 리드 프레임의 제2변으로 연장되되, 상기 제5리드 단자 및 상기 제6리드 단자에 대응하는 폭으로 형성되는 하프 브리지 타입 GaN 전력 반도체 모듈.According to paragraph 3,
The fourth lead terminal, the fifth lead terminal, and the sixth lead terminal extend from the first side of the lead frame to the center and are spaced apart from each other,
The fourth lead terminal extends to the second side of the lead frame, and is formed with a width corresponding to the fifth lead terminal and the sixth lead terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210158473A KR102580611B1 (en) | 2021-11-17 | 2021-11-17 | Half-bridge type GaN power semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210158473A KR102580611B1 (en) | 2021-11-17 | 2021-11-17 | Half-bridge type GaN power semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230072094A KR20230072094A (en) | 2023-05-24 |
KR102580611B1 true KR102580611B1 (en) | 2023-09-20 |
Family
ID=86541026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210158473A KR102580611B1 (en) | 2021-11-17 | 2021-11-17 | Half-bridge type GaN power semiconductor module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102580611B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004796A (en) * | 2014-06-13 | 2016-01-12 | ローム株式会社 | Power module and method of manufacturing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016103714B4 (en) | 2016-03-02 | 2021-09-30 | Infineon Technologies Ag | Power semiconductor packages and multi-phase rectifiers with one power semiconductor package |
US10074597B2 (en) * | 2017-01-20 | 2018-09-11 | Infineon Technologies Austria Ag | Interdigit device on leadframe for evenly distributed current flow |
KR102213604B1 (en) * | 2017-02-15 | 2021-02-05 | 매그나칩 반도체 유한회사 | Semiconductor Package Device |
-
2021
- 2021-11-17 KR KR1020210158473A patent/KR102580611B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016004796A (en) * | 2014-06-13 | 2016-01-12 | ローム株式会社 | Power module and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20230072094A (en) | 2023-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818686B2 (en) | Semiconductor modules and methods of forming the same | |
JP7157046B2 (en) | power module | |
US9106156B2 (en) | Power semiconductor device | |
US9520341B2 (en) | Semiconductor package with conductive clips | |
JP6683621B2 (en) | Power modules and power circuits | |
US9171837B2 (en) | Cascode circuit | |
US8476885B2 (en) | Monolithic group III-V power converter | |
US9041456B2 (en) | Power semiconductor device | |
JP6425380B2 (en) | Power circuit and power module | |
TWI696253B (en) | Molded intelligent power module | |
KR102034717B1 (en) | Substrate and terminals for power module and power module comprising the same | |
US20140063744A1 (en) | Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance | |
US8350376B2 (en) | Bondwireless power module with three-dimensional current routing | |
JP7312604B2 (en) | semiconductor equipment | |
US10256640B2 (en) | Semiconductor device | |
JPWO2014188651A1 (en) | Semiconductor device | |
US20180191337A1 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
KR102580611B1 (en) | Half-bridge type GaN power semiconductor module | |
KR102339135B1 (en) | Bridge leg circuit assembly and full-bridge circuit assembly | |
CN114520214A (en) | Cascode transistor packaging structure | |
US20230131909A1 (en) | Semiconductor package and method for producing a semiconductor package | |
US20230253304A1 (en) | Semiconductor module having a multi-branch switch node connector | |
TW201320262A (en) | Lead frame substrate for manufacturing flip chip device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |